CN116613151A - 像素封装体、其形成方法及使用其的显示装置 - Google Patents

像素封装体、其形成方法及使用其的显示装置 Download PDF

Info

Publication number
CN116613151A
CN116613151A CN202310073513.4A CN202310073513A CN116613151A CN 116613151 A CN116613151 A CN 116613151A CN 202310073513 A CN202310073513 A CN 202310073513A CN 116613151 A CN116613151 A CN 116613151A
Authority
CN
China
Prior art keywords
layer
light
emitting diode
light emitting
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310073513.4A
Other languages
English (en)
Inventor
陈富鑫
李育群
郭政达
梁建钦
蔡宗良
郭修邑
叶建男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lextar Electronics Corp
Original Assignee
Lextar Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lextar Electronics Corp filed Critical Lextar Electronics Corp
Publication of CN116613151A publication Critical patent/CN116613151A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Led Device Packages (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种像素封装体、其形成方法及使用其的显示装置。像素封装体包含柔性重布线层及多个发光二极管芯片，发光二极管芯片以覆晶形式设置于该柔性重布线层的表面上。像素封装体也包含多个光调整层，光调整层分别位于发光二极管芯片上。像素封装体更包含多个柔性复合叠层，柔性复合叠层设置于柔性重布线层的表面上且设置于发光二极管芯片之间。

Description

像素封装体、其形成方法及使用其的显示装置
技术领域
本公开实施例是有关于一种像素封装体、其形成方法及使用其的显示装置，且特别是有关于一种主动式微型发光二极管的像素封装体、其形成方法及使用其的显示装置。
背景技术
为了提升发光二极管(light-emitting diode,LED)显示屏幕的显示表现，LED显示屏幕主要是朝着小间距发展。LED显示屏幕可通过例如板载芯片(chip on board,COB)技术或板载封装(package on board,POB)技术实现。COB技术可例如将多颗红色、绿色、蓝色的发光二极管芯片粘贴在电路板或基板上；POB技术可将多个发光二极管芯片构成一个像素结构并形成一个像素封装体，之后将这些像素封装体安装在电路板或基板上。
传统的像素封装体为被动式结构，无法独立控制。此外，在特定的色彩均匀性要求下，红色及绿色发光二极管芯片的制程良率较差。再者，传统的像素封装体不易弯折，且具有色点集中性较差、色点偏移性较大等缺点。
发明内容
本公开的一些实施例提出一种主动式微型发光二极管的像素封装体、其形成方法及使用其的显示装置。在本公开实施例中，可各别/独立地控制像素封装体。此外，本公开实施例的像素封装体包含柔性(flexible)重布线层(redistribution layer,RDL)与柔性复合叠层，可使像素封装体整体易于弯折，且柔性复合叠层位于多个发光二极管之间可有效提高像素封装体的发光效率并提升对比度。
在一些实施例中，本公开实施例的像素封装体通过波长转换层将发光二极管芯片(例如，发出紫外光的发光二极管芯片)所发出的光转换为特定波长的光。在特定的色彩均匀性要求下，本公开实施例的像素封装体相较于传统的像素封装体的制程良率更好，且具有色点集中性高、色点偏移性低等优势。
本公开实施例包含一种像素封装体。像素封装体包含柔性重布线层及多个发光二极管芯片，发光二极管芯片以覆晶形式设置于该柔性重布线层的表面上。像素封装体也包含多个光调整层，光调整层分别位于发光二极管芯片上。像素封装体更包含多个柔性复合叠层，柔性复合叠层设置于柔性重布线层的表面上且设置于发光二极管芯片之间。
本公开实施例包含一种像素封装体的形成方法。像素封装体的形成方法包含以下步骤：提供第一暂时基板；将多个覆晶式发光二极管芯片转移至第一暂时基板上；将多个光调整层形成于发光二极管芯片上；将多个柔性复合叠层形成于第一暂时基板上，其中柔性复合叠层设置于发光二极管芯片之间；提供第二暂时基板，其中第二暂时基板粘合于光调整层与柔性复合叠层的顶面；将第一暂时基板从发光二极管芯片与柔性复合叠层的背侧移除；在发光二极管芯片与柔性复合叠层的背侧上形成柔性重布线层；以及将第二暂时基板从光调整层与光调整层的顶面移除。
本公开实施例包含一种显示装置。显示装置包含电路基板以及前述的像素封装体，像素封装体设置于电路基板上。
附图说明
以下将配合所附图式详述本公开实施例。应注意的是，各种特征部件并未按照比例绘制且仅用以说明例示。事实上，元件的尺寸可能经放大或缩小，以清楚地表现出本公开实施例的技术特征。
图1是根据本公开一些实施例绘示像素封装体的部分上视图。
图2是根据本公开一些实施例绘示像素封装体的部分剖面图。
图3至图5是根据本公开一些实施例绘示形成像素封装体的各阶段的部分剖面图。
图6A至图6E是根据本公开一些实施例绘示形成第一色转换复合层并将其转移的各阶段的示意图。
图7至图15是根据本公开一些实施例绘示形成像素封装体的各阶段的部分剖面图。
图16是根据本公开一些实施例绘示使用像素封装体的显示装置的部分上视图。
图17是根据本公开一些实施例绘示当电路基板为柔性线路基板时，显示装置的部分剖面图。
其中，附图标记说明如下：
1：显示装置
10：电路基板
100：第一暂时基板
102：脱离层
103：柔性复合叠层
104：柔性反射层
104’：半固化反射膜
106：柔性遮光层
106’：半固化吸光膜
106T：柔性遮光层的顶面
108：第二暂时基板
109：柔性重布线层
110：薄型绝缘层
110B：薄型绝缘层的背侧
111：第一发光二极管芯片
111a，111b：电极
112：第二发光二极管芯片
112a，112b：电极
113：第三发光二极管芯片
113a，113b：电极
114：控制芯片
114a，114b：电极
114T：控制芯片的顶面
116：导电结构
118：切割基板
120a：第一光萃取层
120b：第二光萃取层
120c：第三光萃取层
121：第一光调整层
122：第二光调整层
123：第三光调整层
131：第一色转换复合层
131a：第一波长转换层
131a’：红色量子点膜
131b：第一滤光层
131b’：滤光层
131bT：第一滤光层的顶面
132：第二色转换复合层
132a：第二波长转换层
132b：第二滤光层
132bT：第二滤光层的顶面
133：透明取光层
133T：透明取光层的顶面
A-A’：线
B：背光点
CS：承载基板
H104：柔性反射层的厚度
H106：柔性遮光层的厚度
HM：遮罩层
PP：像素封装体
TH：转移头
具体实施方式
以下的公开内容提供许多不同的实施例或范例以实施本案的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本公开实施例叙述了第一特征部件形成于第二特征部件之上或上方，即表示其可能包含上述第一特征部件与上述第二特征部件是直接接触的实施例，亦可能包含了有附加特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与第二特征部件可能未直接接触的实施例。
应理解的是，额外的操作步骤可实施于所述方法之前、之间或之后，且在所述方法的其他实施例中，部分的操作步骤可被取代或省略。
此外，其中可能用到与空间相关用词，例如“在…之下”、“在…的下方”、“下”、“在…之上”、“在…的上方”、“上”及类似的用词，这些空间相关用词是为了便于描述图示中一个(些)元件或特征部件与另一个(些)元件或特征部件之间的关系，这些空间相关用词包含使用中或操作中的装置的不同方位，以及图式中所描述的方位。当装置被转向不同方位时(例如，旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。
在说明书中，“约”、“大约”、“实质上”的用语通常表示在一给定值或范围的20％之内，或10％之内，或5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“实质上”的情况下，仍可隐含“约”、“大约”、“实质上”的含义。
除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与此篇公开所属的一般技艺者所通常理解的相同涵义。能理解的是，这些用语，例如在通常使用的字典中定义的用语，应被解读成具有与相关技术及本公开的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本公开实施例有特别定义。
以下所公开的不同实施例可能重复使用相同的参考符号及/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。
图1是根据本公开一些实施例绘示像素封装体PP的部分上视图。图2是根据本公开一些实施例绘示像素封装体PP的部分剖面图。举例来说，图2中的像素封装体PP的结构可例如是沿着图1的线A-A’所切的剖面图，但本公开实施例并非以此为限。要特别注意的是，为了简便起见，图1与图2已省略像素封装体PP的一些部件。
如图1与图2所示，在一些实施例中，像素封装体PP包含柔性重布线层109、多个发光二极管芯片(例如，第一发光二极管芯片111、第二发光二极管芯片112、第三发光二极管芯片113)、多个光调整层(例如，第一光调整层121、第二光调整层122与第三光调整层123)以及多个柔性复合叠层103。第一发光二极管芯片111、第二发光二极管芯片112、第三发光二极管芯片113以覆晶形式设置于柔性重布线层109的表面上，第一光调整层121、第二光调整层122与第三光调整层123分别位于发光二极管芯片111、112与113上，柔性复合叠层103设置于柔性重布线层109的表面上且设置于第一发光二极管芯片111、第二发光二极管芯片112与第三发光二极管芯片113之间。
在一些实施例中，发光二极管芯片发出蓝光(blue light)或紫外光(ultraviolet(UV)light)。举例来说，第一发光二极管芯片111、第二发光二极管芯片112与第三发光二极管芯片113可分别发出第一光线、第二光线及第三光线，第一光线、第二光线与第三光线可为蓝光或紫外光。如图2所示，第一发光二极管芯片111包含两电极111a与111b，第二发光二极管芯片112包含两电极112a与112b，第三发光二极管芯片113包含两电极113a与113b。在一些实施例中，发光二极管芯片为微型发光二极管芯片(micro LED chip)。
在一些实施例中，柔性重布线层109包含薄型绝缘层110及多个导电结构116，每个导电结构116由薄型绝缘层110的背侧110B穿过薄型绝缘层110以与第一发光二极管芯片111、第二发光二极管芯片112与第三发光二极管芯片113中对应的电极电性连接。此外，在一些实施例中，薄型绝缘层110的厚度范围为约10～50微米。
如图2所示，在一些实施例中，第一光调整层121、第二光调整层122与第三光调整层123分别对应位于第一发光二极管芯片111、第二发光二极管芯片112与第三发光二极管芯片113上。第一光调整层121包含第一光萃取层120a与第一色转换复合层131，其中第一色转换复合层131包含第一波长转换层131a与第一滤光层131b。第二光调整层122包含第二光萃取层120b与第二色转换复合层132，其中第二色转换复合层132包含第二波长转换层132a与第二滤光层132b。第三光调整层123包含第三光萃取层120c与透明取光层133。
更详细而言，第一光萃取层120a设置于第一发光二极管芯片111上，第一波长转换层131a位于第一光萃取层120a上，而第一滤光层131b位于第一波长转换层131a上；第二光萃取层120b设置于第二发光二极管芯片112上，第二波长转换层132a位于第二光萃取层120b上，而第二滤光层132b位于第二波长转换层132a上；第三光萃取层120c设置于第三发光二极管芯片113上，透明取光层133设置于第三光萃取层120c上。第一光萃取层120a、第二光萃取层120b与第三光萃取层120c可为透明层且可为相同的材料，而透明取光层133可包含与第三光萃取层120c相同或类似的材料。
再者，第一光萃取层120a可包覆第一发光二极管芯片111的顶面，包覆第一发光二极管芯片111的顶面与四个侧面，或包覆第一发光二极管芯片111的顶面与四个侧面以及除了电极111a和111b以外的部分底面。第二光萃取层120b可包覆第二发光二极管芯片112的顶面，包覆第二发光二极管芯片112的顶面与四个侧面，或包覆第二发光二极管芯片112的顶面与四个侧面以及除了电极112a和112b以外的部分底面。第三光萃取层120c可包覆第三发光二极管芯片113的顶面，包覆第三发光二极管芯片113的顶面与四个侧面，或包覆第三发光二极管芯片113的顶面与四个侧面以及除了电极113a和113b以外的部分底面。
在一些实施例中，第一波长转换层131a及第二波长转换层132a各自包含荧光粉、量子点材料或其组合。举例来说，第一波长转换层131a可包含红色荧光粉、红色量子点材料或其组合，而第二波长转换层132a可包含绿色荧光粉、绿色量子点材料或其组合，但本公开实施例并非以此为限。因此，在一些实施例中，第一波长转换层131a吸收部分第一发光二极管芯片111所发出的第一光线(蓝光或紫外光)并转换为红光，而第二波长转换层132a吸收部分第二发光二极管芯片112所发出的第二光线(蓝光或紫外光)并转换为绿光。第三发光二极管芯片113发出的第三光线可为蓝光，且蓝光经由透明取光层133出光。据此，像素封装体PP可为RGB像素封装体。
在其他像素封装体的实施例中，在对应第三发光二极管芯片113的第三光萃取层120c上，以第三色转换复合层(未绘示)取代图2的透明取光层133。第三色转换复合层包含第三波长转换层(未绘示)与第三滤光层(未绘示)，第三波长转换层位于第三光萃取层120c上，第三滤光层位于第三波长转换层上。类似地，第三波长转换层包含荧光粉、量子点材料或其组合。举例来说，第三波长转换层可包含蓝色荧光粉、蓝色量子点材料或其组合，但本公开实施例并非以此为限。第三波长转换层吸收部分第三发光二极管芯片113所发出的第三光线(紫外光)并转换为蓝光。
再者，第一滤光层131b与第二滤光层132b可例如将蓝光、UV光或波长小于约450nm的光滤除，使经由第一波长转换层131a或第二波长转换层132a转换的光的颜色更接近其各自包含的荧光粉、量子点材料或其组合的颜色，但本公开实施例并非以此为限。在一些其他的实施例中，也可不设置第一滤光层131b与第二滤光层132b。
在一些实施例中，像素封装体PP是一种主动式像素封装体。如图1与图2所示，像素封装体PP更包含控制芯片114，控制芯片114设置于柔性重布线层109的表面上且被柔性复合叠层103的其中之一所覆盖。控制芯片114可用于控制第一发光二极管芯片111、第二发光二极管芯片112及第三发光二极管芯片113。如图2所示，控制芯片114可具有两电极114a和114b，但电极数量不以此为限，而电极114a和114b与柔性重布线层109的导电结构116电性连接。
控制芯片114例如为可控制执行预定电子功能的控制芯片114(例如，二极管、晶体管、集成电路)或具光子功能的控制芯片114(例如，发光二极管、激光二极管、光电二极管)。或者，控制芯片114亦可为以硅或绝缘体上半导体(semiconductor-on-insulator,SOI)晶圆为材料且用于逻辑或存储应用的微芯片，或以砷化镓(GaAs)晶圆为材料且用于RF通信应用的微芯片，但本公开实施例并非以此为限。
为使像素封装体PP的整体尺寸更小或更薄，在一些实施例中，控制芯片114是微型控制芯片。控制芯片114在像素封装体PP中受柔性复合叠层103所覆盖，其中柔性反射层104包覆控制芯片114，柔性遮光层106位于柔性反射层104上。在一些实施例中，柔性反射层104包覆控制芯片114的顶面，柔性反射层104包覆控制芯片114的顶面与四个侧面，或柔性反射层104包覆控制芯片114的顶面、四个侧面以及除了电极114a和114b以外的部分底面。
再者，如图1所示，第一发光二极管芯片111(在图1中仅绘示第一滤光层131b)、第二发光二极管芯片112(在图1中仅绘示第二滤光层132b)、第三发光二极管芯片113及控制芯片114可形成一个2×2阵列，但本公开实施例并非以此为限。在一些其他的实施例中，第一发光二极管芯片111、第二发光二极管芯片112、第三发光二极管芯片113及控制芯片114沿着同一方向排列(即，可形成一个1×4阵列)。
如图2所示，在一些实施例中，柔性复合叠层103包含柔性反射层104，柔性反射层104设置于柔性重布线层109上，而柔性遮光层106设置于柔性反射层104上。柔性反射层104可用于反射光线以提升发光效率，而柔性遮光层106可用于增加对比度。柔性反射层104可为柔性白色反射层，具可挠性(flexible)。柔性遮光层106可为柔性黑色吸光层，具可挠性。柔性反射层104的顶面位置高于第一波长转换层131a的顶面与第二波长转换层132a的顶面，且柔性遮光层106的顶面106T、第一滤光层131b的顶面131bT及第二滤光层132b的顶面132bT彼此齐平。
如图2所示，在一些实施例中，柔性反射层104围绕第一滤光层131b及第二滤光层132b的至少三分之二的厚度，且所述厚度是由第一滤光层131b的底面或第二滤光层132b的底面起算。柔性遮光层106的厚度与第一滤光层131b的厚度或第二滤光层132b的厚度的比例小于或等于约1/3。由此可知，柔性反射层104包覆第一光萃取层120a、第二光萃取层120b和第三光萃取层120c的侧面，包覆第一波长转换层131a和第二波长转换层132a的侧面，以及包覆第一滤光层131b和第二滤光层132b的部分侧面。
柔性复合叠层103可有效提高像素封装体PP的发光效率以及提升颜色对比度。以第一发光二极管芯片111的所在区域且第一波长转换层131a为红色波长转换层为例作说明，第一发光二极管芯片111所发出的蓝光或紫外光经由第一光萃取层120a出光后，侧向的蓝光或紫外光可被侧面的柔性反射层104反射，例如被反射至第一波长转换层131a转换成红光。侧向的蓝光或紫外光若是被反射至第一滤光层131b则可被滤除。第一波长转换层131a吸收部分蓝光或紫外光而转换成红光，侧向的红光可被侧面的柔性反射层104反射。第一滤光层131b用以过滤当中未被转换的蓝光或紫外光，使红光经由第一滤光层131b的顶面131bT出光，侧向的红光可被侧面的柔性反射层104反射至第一滤光层131b被过滤后出光。
由此可知，本公开的像素封装体PP为一种柔性像素封装体，通过柔性重布线层109与柔性复合叠层103使像素封装体PP整体达到易于弯折的效果。在一些实施例中，当发光二极管芯片(例如，第一发光二极管芯片111、第二发光二极管芯片112、第三发光二极管芯片113)为微型发光二极管芯片时，则更可实现小尺寸且易于弯折的像素封装体PP。
图3至图5及图7至图15是根据本公开一些实施例绘示形成像素封装体PP的各阶段的部分剖面图。要特别注意的是，为了简便起见，图3至图5及图7至图15已省略素封装体PP的一些部件。
参照图3，在一些实施例中，提供第一暂时基板100。举例来说，第一暂时基板100例如为承载基板(carrier substrate)，其可包含塑胶基板、玻璃基板、蓝宝石基板或其他无线路的基板，但本公开实施例并非以此为限。
接着，在一些实施例中，将多个覆晶式(flip-chip)发光二极管芯片转移至第一暂时基板100上。举例来说，发光二极管芯片可以是微型发光二极管芯片，并通过巨量转移(mass transfer)技术被转移至第一暂时基板100上。巨量转移技术可例如是使用一种拾取装置，一次可拾取多个微型发光二极管芯片并将微型发光二极管芯片放置于第一暂时基板100上。在一些实施例中，拾取装置包含具有黏性且图案化的传送头(transfer head)，用以拾取微型发光二极管芯片。拾取装置例如包含具有多个凸起结构的聚二甲基硅氧烷(polydimethylsiloxane,PDMS)的传送头，通过传送头的凸起结构黏取微发光二极管芯片后，将微型发光二极管芯片转移至第一暂时基板100上，但本公开实施例并非以此为限。
在一些实施例中，覆晶式发光二极管芯片包含第一发光二极管芯片111、第二发光二极管芯片112及第三发光二极管芯片113，第一发光二极管芯片111、第二发光二极管芯片112及第三发光二极管芯片113分别发出第一光线、第二光线及第三光线。举例来说，第一光线、第二光线、第三光线可为蓝光或紫外光。在一些实施例中，第一发光二极管芯片111及第二发光二极管芯片112发出紫外光，而第三发光二极管芯片113发出蓝光。在一些其他的实施例中，第一发光二极管芯片111、第二发光二极管芯片112与第三发光二极管芯片113皆发出蓝光。此外，第一发光二极管芯片111、第二发光二极管芯片112及第三发光二极管芯片113例如是小尺寸的微型发光二极管芯片。
微型发光二极管芯片可包含N型半导体层、发光层与P型半导体层，发光层设置于N型半导体层与P型半导体层之间。微型发光二极管芯片所发出的光是由发光层所决定。举例来说，第一发光二极管芯片111及第二发光二极管芯片112的发光层可发出紫外光，而第三发光二极管芯片113的发光层可发出蓝光，但本公开实施例并非以此为限。或者，第一发光二极管芯片111、第二发光二极管芯片112与第三发光二极管芯片113的发光层皆可发出蓝光，但本公开实施例并非以此为限。
N型半导体层可包含Ⅱ-Ⅵ族材料(例如，硒化锌(ZnSe))或Ⅲ-Ⅴ族材料(例如，氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟镓(AlInGaN))，且N型半导体层可包含硅(Si)或锗(Ge)等掺杂物，但本公开实施例并非以此为限。
发光层可包含至少一无掺杂(undoped)半导体层或是至少一低掺杂层。举例来说，发光层可为量子井(quantum well,QW)层，其可包含氮化铟镓(indium gallium nitride,InxGa1-xN)、氮化镓(gallium nitride,GaN)、氮化铝镓(aluminum gallium nitride,AlGaN)或氮化铝铟镓(aluminum indium gallium nitride,AlInGaN)，但本公开实施例并非以此为限。或者，发光层也可为多重量子井(multiple quantum well,MQW)层。
P型半导体层可包含Ⅱ-Ⅵ族材料(例如，硒化锌(ZnSe))或Ⅲ-Ⅴ族材料(例如，氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟镓(AlInGaN))，且P型半导体层可包含镁(Mg)、碳(C)等掺杂物，但本公开实施例并非以此为限。此外，N型半导体层与P型半导体层可为单层或多层结构。
如图3所示，第一发光二极管芯片111具有两电极111a和111b，其中一个作为正电极电性连接于第一发光二极管芯片111的P型半导体层，另一个作为负电极电性连接于第一发光二极管芯片111的N型半导体层。第二发光二极管芯片112具有两电极112a和112b，其中一个作为正电极电性连接于第二发光二极管芯片112的P型半导体层，另一个作为负电极电性连接于第二发光二极管芯片112的N型半导体层。第三发光二极管芯片113具有两电极113a和113b，其中一个作为正电极电性连接于第三发光二极管芯片113的P型半导体层，另一个作为负电极电性连接于第三发光二极管芯片113的N型半导体层。
电极111a、电极111b、电极112a、电极112b、电极113a与电极113b包含导电材料，例如金属、金属硅化物、类似的材料或前述的组合，但本公开实施例并非以此为限。举例来说，金属可包含金(Au)、镍(Ni)、铂(Pt)、钯(Pd)、铱(Ir)、钛(Ti)、铬(Cr)、钨(W)、铝(Al)、铜(Cu)、类似的材料、前述的合金或前述的组合，但本公开实施例并非以此为限。
此外，如图3所示，脱离层(debonding layer)102可形成于第一暂时基板100上，并位于第一暂时基板100与第一发光二极管芯片111(、第二发光二极管芯片112或第三发光二极管芯片113)之间。脱离层102可包含外延材料(例如，氮化镓GaN)或具有吸光基团的高分子聚合物。以高分子聚合物为例，在所对应的波长(例如，100nm～400nm)与能量下，可以使高分子聚合物中的吸光基团的链段光裂解成小分子片段而释放出所粘着的元件，但本公开实施例并非以此为限。
参照图3，在一些实施例中，在将发光二极管芯片(例如，第一发光二极管芯片111、第二发光二极管芯片112或第三发光二极管芯片113)转移至第一暂时基板100上时，也将多个控制芯片114转移至第一暂时基板100上。如图3所示，控制芯片114可具有两电极114a和114b，但本公开实施例并非以此为限。类似地，可使用巨量转移技术将控制芯片114转移至第一暂时基板100上。
参照图4，在一些实施例中，将第一光萃取层120a、第二光萃取层120b及第三光萃取层120c分别形成于第一发光二极管芯片111、第二发光二极管芯片112及第三发光二极管芯片113上。举例来说，第一光萃取层120a、第二光萃取层120b及第三光萃取层120c可包含透明层，其材料可包含硅胶、环氧树脂(epoxy resin)，但本公开实施例并非以此为限。在一些实施例中，第一光萃取层120a、第二光萃取层120b及第三光萃取层120c分别顺应性地形成于第一发光二极管芯片111、第二发光二极管芯片112及第三发光二极管芯片113的顶面及侧面上。举例来说，可借由旋转涂布(spin-on coating)将第一光萃取层120a、第二光萃取层120b及第三光萃取层120c分别涂布并包覆于第一发光二极管芯片111、第二发光二极管芯片112及第三发光二极管芯片113除了底面的外的(五个)面上，但本公开实施例并非以此为限。
参照图5，在一些实施例中，将第一色转换复合层131转移至对应于第一发光二极管芯片111的第一光萃取层120a上，并将第二色转换复合层132转移至对应于第二发光二极管芯片112的第二光萃取层120b上，其中第一色转换复合层131包含第一波长转换层131a与第一滤光层131b，而第二色转换复合层132包含第二波长转换层132a与第二滤光层132b。具体而言，第一波长转换层131a在对应于第一发光二极管芯片111(例如可发出紫外光)的第一光萃取层120a上，且第一滤光层131b在第一波长转换层131a上；第二波长转换层132a在对应于第二发光二极管芯片112(例如可发出紫外光)的第二光萃取层120b上，且第二滤光层132b在第二波长转换层132a上。
图6A至图6E是根据本公开一些实施例绘示形成第一色转换复合层131并将其转移的各阶段的示意图。为了更清楚表示这些步骤的特征，图6A至图6C是以立体图绘示，而图6D至图6E是以剖面图绘示。要特别注意的是，为了简便起见，图6A至图6E中可能省略一些部件。
参照图6A，在一些实施例中，将滤光层131b’形成于红色量子点膜(red quantumdot(QD)film)131a’上。接着，参照图6B，将红色量子点膜131a’与滤光层131b’进行测试分选，通过承载基板CS上的多个背光点B测收多个档(Bin)。接着，参照图6B与图6C，依据多个背光点B，借由例如激光将红色量子点膜131a’与滤光层131b’切割为多个第一色转换复合层131。接着，参照图6D，通过转移头TH拾取多个第一色转换复合层131。最后，参照图6E，将第一色转换复合层131转移至第一暂时基板100上，并对应于第一发光二极管芯片111的第一光萃取层120a上。
第二色转换复合层132可通过类似于图6A至图6E的方式转移至第一暂时基板100上，并对应于第二发光二极管芯片112的第二光萃取层120b上，在此将不再重复。
如图5所示，在一些实施例中，在对应于第三发光二极管芯片113(可发出蓝光)的第三光萃取层120c上形成透明取光层133。透明取光层133可包含与第三光萃取层120c(或第一光萃取层120a或第二光萃取层120b)相同或类似的材料，但本公开实施例并非以此为限。在一些其他的实施例中，将由第三波长转换层(未绘示)与第三滤光层(未绘示)所组成的第三色转换复合层转移至第三光萃取层120c上。第三波长转换层在对应于第三发光二极管芯片113(可发出蓝光、紫外光或其他色光)的第三光萃取层120c上，且第三滤光层在第三波长转换层上。
在本实施例中，第一光萃取层120a与第一色转换复合层131(包含第一波长转换层131a与第一滤光层131b)可视为第一光调整层121，第二光萃取层120b与第二色转换复合层132(包含第二波长转换层132a与第二滤光层132b)可视为第二光调整层122，而第三光萃取层120c与透明取光层133(或第三色转换复合层)可视为第三光调整层123。
亦即，如图5所示，在一些实施例中，将第一光调整层121、第二光调整层122及第三光调整层123分别形成于第一发光二极管芯片111、第二发光二极管芯片112及第三发光二极管芯片113上。第一光调整层121、第二光调整层122及第三光调整层123可用于调整第一发光二极管芯片111、第二发光二极管芯片112及第三发光二极管芯片113所发出的第一光线、第二光线及第三光线。
参照图7，在一些实施例中，提供半固化反射膜104’。在一些实施例中，半固化反射膜104’包含反射材料与半固化状态(B-stage)胶材(例如，热固性树脂)。反射材料例如包含二氧化钛(TiO2)或氧化硅(SiOx)，但本公开实施例并非以此为限。举例来说，半固化反射膜104’可为一种白色半固化状态(B-stage)胶材。在此，B-stage胶材是一种二阶段热固性胶材，需要经二次烘烤才能完全固化。B-stage是指树脂和固化剂发生反应，形成一种半固化的固体，当再经过加热固化后可变为完全固化的状态。
参照图7与图8，在一些实施例中，将半固化反射膜104’下压以直接接触第一滤光层131b的顶面131bT、第二滤光层132b的顶面132bT、透明取光层133的顶面133T与控制芯片114的顶面114T，使半固化反射膜104’分流于第一暂时基板100上并包覆第一光萃取层120a的侧面、第二光萃取层120b的侧面、第三光萃取层120c的侧面、第一波长转换层131a的侧面、第二波长转换层132a的侧面、第一滤光层131b的部分侧面、第二滤光层131b的部分侧面、透明取光层133的部分侧面及控制芯片114的顶面与侧面。
接着，如图8所示，在一些实施例中，将半固化反射膜104’固化(例如，再烘烤)以于发光二极管芯片之间形成柔性反射层104。具体而言，柔性反射层104可位于第一发光二极管芯片111与第二发光二极管芯片112之间、第二发光二极管芯片112与第三发光二极管芯片113之间，并且可包覆控制芯片114。
此外，如图8所示，在一些实施例中，柔性反射层104的顶面104T高于第一波长转换层131a的顶面与第二波长转换层131b的顶面但低于第一滤光层131b的顶面131bT与第二滤光层132b的顶面132bT。在一些实施例中，柔性反射层104围绕第一滤光层131b及第二滤光层132b的至少三分之二的厚度，前述厚度是由第一滤光层131b的底面或第二滤光层132b的底面起算。举例来说，柔性反射层104的厚度H104为约44～87微米，但本公开实施例并非以此为限。
参照图9，在一些实施例中，提供半固化吸光膜106’。在一些实施例中，半固化吸光膜106’包含吸光材料与半固化状态(B-stage)胶材(例如，热固性树脂)。吸光材料例如包含黑色碳粉，但本公开实施例并非以此为限。举例来说，半固化吸光膜106’可为一种黑色半固化状态(B-stage)胶材。B-stage胶材的范例如前所述，在此不再重复。
参照图9与图10，在一些实施例中，将半固化吸光膜106’下压以直接接触第一滤光层131b、第二滤光层132b、透明取光层133，使半固化吸光膜106’分流至柔性反射层104的顶面104T上并包覆第一滤光层131b、第二滤光层132b与透明取光层133剩下裸露的侧面。
接着，如图10所示，在一些实施例中，将半固化吸光膜106’固化以于柔性反射层104上形成柔性遮光层106。具体而言，柔性遮光层106可位于第一滤光层131b与第二滤光层132b之间、第二滤光层132b与透明取光层133之间，并且可位于控制芯片114的上方。
此外，如图10所示，在一些实施例中，柔性遮光层106的顶面106T、第一滤光层131b的顶面131bT及第二滤光层132b的顶面132bT彼此实质上齐平。在一些实施例中，柔性遮光层106的厚度与第一滤光层131b的厚度或第二滤光层132b的厚度的比例小于或等于约1/3。举例来说，柔性遮光层106的厚度H106为约3～6微米，但本公开实施例并非以此为限。
在此，柔性反射层104与柔性遮光层106可视为柔性复合叠层103。亦即，如图7至图10所示，在一些实施例中，将多个柔性复合叠层103形成于第一暂时基板100上，且柔性复合叠层103设置于第一发光二极管芯片111与第二发光二极管芯片112之间、第二发光二极管芯片112与第三发光二极管芯片113之间。此外，在一些实施例中，控制芯片114受一些柔性复合叠层103所覆盖。
参照图11，在一些实施例中，提供第二暂时基板108，且第二暂时基板108黏合于第一光调整层121、第二光调整层122、第三光调整层123及柔性复合叠层103的顶面。第二暂时基板108可具有与第一暂时基板100相同或类似的材料，但本公开实施例并非以此为限。此外，如图11所示，脱离层120可形成于第二暂时基板108与第一光调整层121(、第二光调整层122、第三光调整层123或柔性复合叠层103)之间。
接着，如图11所示，在一些实施例中，将第一暂时基板100从第一发光二极管芯片111、第二发光二极管芯片112、第三发光二极管芯片113(、控制芯片114)与柔性复合叠层103的背侧移除。举例来说，可通过将脱离层102照射特定波长的光，使第一暂时基板100脱离，但本公开实施例并非以此为限。
参照图12，在一些实施例中，在第一发光二极管芯片111、第二发光二极管芯片112、第三发光二极管芯片113(、控制芯片114)与柔性复合叠层103的背侧上形成薄型绝缘层110。举例来说，薄型绝缘层110可包含绝缘材料，例如氧化硅的氧化物、例如氮化硅的氮化物、类似的材料或前述的组合，但本公开实施例并非以此为限。绝缘材料可通过例如金属有机化学气相沉积、原子层沉积、分子束外延、液相外延、类似的制程或前述的组合而沉积第一发光二极管芯片111、第二发光二极管芯片112、第三发光二极管芯片113(、控制芯片114)与柔性复合叠层103的背侧上，以形成薄型绝缘层110，但本公开实施例并非以此为限。
参照图13，在一些实施例中，将薄型绝缘层110图案化，以暴露第一发光二极管芯片111的电极111a、111b的至少一部分、第二发光二极管芯片112的电极112a、112b的至少一部分、第三发光二极管芯片113的电极113a、113b的至少一部分及控制芯片114的电极114a、114b的至少一部分。在一些实施例中，薄型绝缘层110的厚度范围为约10～50微米。
举例来说，可在薄型绝缘层110上设置遮罩层HM，接着使用遮罩层HM作为蚀刻遮罩进行蚀刻制程，以将薄型绝缘层110蚀刻出多个沟槽。遮罩层HM可包含光阻，例如负型光阻(negative photoresist)(在其他范例中也可为正型光阻(positive photoresist))。此外，遮罩层HM可包含硬遮罩，且可由氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、碳化硅(SiC)、氮碳化硅(SiCN)、类似的材料或前述的组合形成。遮罩层HM可以是单层或多层结构。
参照图14，在一些实施例中，在图案化的薄型绝缘层110的多个沟槽中形成多个导电结构116。如图14所示，在一些实施例中，每个导电结构16由薄型绝缘层110的背侧110B穿过薄型绝缘层110并与对应的第一发光二极管芯片111、第二发光二极管芯片112、第三发光二极管芯片113或控制芯片114中对应的电极电性连接。
举例来说，导电结构16可由薄型绝缘层110的背侧110B穿过薄型绝缘层110并与第一发光二极管芯片111的电极111a、111b电性连接，与第二发光二极管芯片112的电极112a、112b电性连接，与第三发光二极管芯片113的电极113a、113b电性连接，与控制芯片114的电极114a、114b电性连接，但本公开实施例并非以此为限。导电结构116可包含金属，金属的范例如前所述，在此将不再重复，但本公开实施例并非以此为限。
在此，薄型绝缘层110与导电结构116可视为柔性重布线层109。亦即，如图12至图14所示，在一些实施例中，在第一发光二极管芯片111、第二发光二极管芯片112、第三发光二极管芯片113(、控制芯片114)与柔性复合叠层103的背侧上形成柔性重布线层109。
参照图14与图15，将第二暂时基板108从第一光调整层121、第二光调整层122、第三光调整层123及柔性复合叠层103的顶面移除。接着，将第一发光二极管芯片111、第二发光二极管芯片112、第三发光二极管芯片113、控制芯片114、柔性复合叠层103及柔性重布线层109转移至切割基板118上。切割基板118可与第一暂时基板100或第二暂时基板108相同或类似，在此将不再重复，但本公开实施例并非以此为限。
如图15所示，将第一发光二极管芯片111、第二发光二极管芯片112、第三发光二极管芯片113、控制芯片114、柔性复合叠层103及柔性重布线层109切割为多个像素封装体PP。在一些实施例中，像素封装体PP为一种可弯曲的像素封装体。如图15所示，在一些实施例中，柔性反射层104设置于柔性重布线层109上，而柔性遮光层106设置于柔性反射层104上。
图16是根据本公开一些实施例绘示使用像素封装体PP的显示装置1的部分上视图。参照图16，在形成多个像素封装体PP(例如在完成图15的切割步骤)后，将多个像素封装体PP巨量转移至电路基板10上。
举例来说，电路基板10可为刚性线路基板，其可包含元素半导体(例如，硅或锗)、化合物半导体(例如，碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP))、合金半导体(例如，SiGe、SiGeC、GaAsP或GaInP)、其他适当的半导体或前述的组合。电路基板10也可为柔性线路基板(flexible circuit substrate)、绝缘层上半导体基板(semiconductor-on-insulator(SOI)substrate)、或玻璃基板等。此外，电路基板10可包含各种导电部件(例如，导线(conductive line)或导孔(via))(未绘示)。举例来说，前述导电部件可包含铝(Al)、铜(Cu)、钨(W)、其各自的合金、其他适当的导电材料或前述的组合。
图17是根据本公开一些实施例绘示当电路基板10为柔性线路基板时，显示装置1的部分剖面图。在一些实施例中，由于柔性重布线层很薄(例如，厚度为约10～50微米)，柔性复合叠层为弹性材料，且第一发光二极管芯片111、第二发光二极管芯片112、第三发光二极管芯片113与控制芯片114都很小(例如，厚度为约6～15微米的微型芯片)，使得像素封装体PP的整体厚度可小于或等于约100微米。因此，像素封装体PP可视为柔性像素封装体，其利于应用在柔性的显示装置，例如穿戴式显示装置。
承上述说明，本公开实施例的像素封装体可为一种主动式微型发光二极管的像素封装体，可其各别/独立地被控制。此外，本公开实施例的像素封装体包含柔性复合叠层，可有效提高像素封装体的发光效率并提升对比度。在一些实施例中，本公开实施例的像素封装体通过波长转换层将发光二极管芯片(例如，发出紫外光的发光二极管芯片)所发出的光转换为特定波长的光，在特定的色彩均匀性要求下，相较于传统的像素封装体的制程良率较佳，且具有色点集中性高、色点偏移性低等优势。
以上概述数个实施例的部件，以便在本公开所属技术领域中具有通常知识者可以更理解本公开实施例的观点。在本公开所属技术领域中具有通常知识者应该理解，他们能以本公开实施例为基础，设计或修改其他制程和结构以达到与在此介绍的实施例相同的目的及/或优势。在本公开所属技术领域中具有通常知识者也应该理解到，此类等效的结构并无悖离本公开的精神与范围，且他们能在不违背本公开的精神和范围的下，做各式各样的改变、取代和替换。因此，本公开的保护范围当视权利要求书所界定者为准。另外，虽然本公开已以数个较佳实施例公开如上，然其并非用以限定本公开。
整份说明书对特征、优点或类似语言的引用，并非意味可以利用本公开实现的所有特征和优点应该或者可以在本公开的任何单个实施例中实现。相对地，涉及特征和优点的语言被理解为其意味着结合实施例描述的特定特征、优点或特性包括在本公开的至少一个实施例中。因而，在整份说明书中对特征和优点以及类似语言的讨论可以但不一定代表相同的实施例。
再者，在一个或多个实施例中，可以任何合适的方式组合本公开的所描述的特征、优点和特性。根据本文的描述，相关领域的技术人员将意识到，可在没有特定实施例的一个或多个特定特征或优点的情况下实现本公开。在其他情况下，在某些实施例中可辨识附加的特征和优点，这些特征和优点可能不存在于本公开的所有实施例中。

Claims (25)

1.一种像素封装体，包括：
柔性重布线层；
多个发光二极管芯片，以覆晶形式设置于所述柔性重布线层的表面上；
多个光调整层，分别位于所述多个发光二极管芯片上；以及
多个柔性复合叠层，设置于所述柔性重布线层的表面上且设置于所述多个发光二极管芯片之间。
2.如权利要求1所述的像素封装体，更包括：
控制芯片，设置于所述柔性重布线层的表面上且被所述多个柔性复合叠层的其中之一所覆盖。
3.如权利要求1所述的像素封装体，其中所述多个发光二极管芯片发出蓝光或紫外光。
4.如权利要求3所述的像素封装体，其中所述多个发光二极管芯片包括第一发光二极管芯片、第二发光二极管芯片及第三发光二极管芯片，所述第一发光二极管芯片、所述第二发光二极管芯片及所述第三发光二极管芯片分别发出第一光线、第二光线及第三光线，所述多个光调整层包括第一光调整层、第二光调整层及第三光调整层，所述第一光调整层、所述第二光调整层及所述第三光调整层分别设置于所述第一发光二极管芯片、所述第二发光二极管芯片及所述第三发光二极管芯片上。
5.如权利要求4所述的像素封装体，其中所述第一光调整层、所述第二光调整层及所述第三光调整层各包括第一光萃取层、第二光萃取层与第三光萃取层，所述第一光萃取层、所述第二光萃取层与所述第三光萃取层分别设置于所述第一发光二极管芯片、所述第二发光二极管芯片及所述第三发光二极管芯片上。
6.如权利要求5所述的像素封装体，其中
所述第一光调整层更包括第一波长转换层及第一滤光层，所述第一波长转换层位于所述第一光萃取层上并吸收部分所述第一光线转换成红光，而所述第一滤光层位于所述第一波长转换层上；及
所述第二光调整层更包括第二波长转换层及第二滤光层，所述第二波长转换层位于所述第二光萃取层上并吸收部分所述第二光线转换成绿光，而所述第二滤光层位于所述第二波长转换层上；
其中所述第一波长转换层和第二波长转换包括荧光粉、量子点材料或其组合。
7.如权利要求6所述的像素封装体，其中每个所述柔性复合叠层包括柔性反射层及柔性遮光层，所述柔性反射层设置于所述柔性重布线层上，而所述柔性遮光层设置于所述柔性反射层上，且所述柔性反射层的顶面高于第一波长转换层的顶面与第二波长转换层的顶面。
8.如权利要求7所述的像素封装体，其中所述柔性遮光层的顶面、所述第一滤光层的顶面及所述第二滤光层的顶面彼此齐平。
9.如权利要求7所述的像素封装体，其中所述柔性反射层围绕所述第一滤光层及所述第二滤光层的至少三分之二的厚度，且所述厚度是由所述第一滤光层的底面或所述第二滤光层的底面起算。
10.如权利要求9所述的像素封装体，其中所述柔性遮光层的厚度与所述第一滤光层的厚度或所述第二滤光层的厚度的比例小于或等于1/3。
11.如权利要求7所述的像素封装体，其中所述柔性反射层的材料包括反射材料与热固性树脂，所述柔性遮光层的材料包括吸光材料与热固性树脂。
12.如权利要求1所述的像素封装体，其中所述柔性重布线层包括薄型绝缘层及多个导电结构，每个所述导电结构由所述薄型绝缘层的背侧穿过所述薄型绝缘层与所述多个发光二极管芯片中对应的一个电性连接，且所述薄型绝缘层的厚度范围为10～50微米。
13.如权利要求7所述的像素封装体，更包括：
透明取光层，设置于所述第三光萃取层上，其中所述透明取光层的顶面、所述第一滤光层的顶面、所述第二滤光层的顶面及所述柔性遮光层的顶面彼此齐平，且所述第三发光二极管发出蓝光。
14.如权利要求6所述的像素封装体，其中所述第三光调整层更包括：
第三波长转换层，设置于所述第三光萃取层上，其中所述第三波长转换层吸收部分所述第三光线转换成蓝光，且所述第三波长转换层包括荧光粉或量子点材料或其组合。
15.一种像素封装体的形成方法，包括：
提供第一暂时基板；
将多个发光二极管芯片转移至所述第一暂时基板上；
将多个光调整层形成于所述多个发光二极管芯片上；
将多个柔性复合叠层形成于所述第一暂时基板上，其中所述多个柔性复合叠层设置于所述多个发光二极管芯片之间；
提供第二暂时基板，其中所述第二暂时基板粘合于所述多个光调整层与所述多个柔性复合叠层的顶面；
将所述第一暂时基板从所述多个发光二极管芯片与所述多个柔性复合叠层的背侧移除；
在所述多个发光二极管芯片与所述多个柔性复合叠层的背侧上形成柔性重布线层；以及
将所述第二暂时基板从所述多个光调整层与所述多个柔性复合叠层的顶面移除。
16.如权利要求15所述的像素封装体的形成方法，更包括：
在将所述多个发光二极管芯片转移至所述第一暂时基板上时，将多个控制芯片转移至所述第一暂时基板上，其中所述多个控制芯片分别受所述多个柔性复合叠层的一些所覆盖。
17.如权利要求15所述的像素封装体的形成方法，其中将所述多个光调整层形成于所述多个发光二极管芯片上包括：
将多个光萃取层形成于所述多个发光二极管芯片上；
将由第一波长转换层与第一滤光层所组成的第一色转换复合层转移至所述多个光萃取层的第一部分上，其中所述第一波长转换层在所述多个光萃取层的所述第一部分上，且所述第一滤光层在所述第一波长转换层上；
将由第二波长转换层与第二滤光层所组成的第二色转换复合层转移至部分所述多个光萃取层的第二部分上，其中所述第二波长转换层在所述多个光萃取层的所述第二部分上，且所述第二滤光层在所述第二波长转换层上。
18.如权利要求17所述的像素封装体的形成方法，其中所述多个光萃取层顺应性地形成于所述多个发光二极管芯片的顶面及侧面上。
19.如权利要求17所述的像素封装体的形成方法，其中所述第一波长转换层及所述第二波长转换层各自包括荧光粉、量子点材料或其组合。
20.如权利要求19所述的像素封装体的形成方法，其中所述多个发光二极管芯片发出蓝光或紫外光，所述第一波长转换层用以将来自所述多个发光二极管芯片中的第一发光二极管芯片的第一光线部分转换为红光，所述第二波长转换层用以将来自所述多个发光二极管芯片中的第二发光二极管芯片的第二光线部分转换为绿光。
21.如权利要求20所述的像素封装体的形成方法，其中将所述多个光调整层形成于所述多个发光二极管芯片上更包括：
将由第三波长转换层与第三滤光层所组成的第三色转换复合层转移至所述多个光萃取层的第三部分上，其中所述第三波长转换层在所述多个光萃取层的所述第三部分上，所述第三滤光层在所述第三波长转换层上，所述第三波长转换层用以将来自所述多个发光二极管芯片中的第三发光二极管芯片的第三光线部份转换为蓝光。
22.如权利要求18所述的像素封装体的形成方法，其中将所述多个柔性复合叠层形成于所述第一暂时基板上包括：
提供半固化反射膜；
将所述半固化反射膜下压以直接接触所述第一滤光层和所述第二滤光层，使所述半固化反射膜分流于所述第一暂时基板上并包覆所述多个光萃取层的侧面、所述第一滤光层的侧面与所述第二滤光层的侧面；
将所述半固化反射膜固化以于所述多个发光二极管芯片之间形成柔性反射层，其中所述柔性反射层的顶面高于所述第一波长转换层的顶面与所述第二波长转换层的顶面但低于所述第一滤光层的顶面与所述第二滤光层的顶面；
提供半固化吸光膜；
将所述半固化吸光膜下压以直接接触所述第一滤光层和所述第二滤光层，使所述半固化吸光膜分流于所述柔性反射层上并包覆所述第一滤光层和所述第二滤光层剩下裸露的侧面；及
将所述半固化吸光膜固化以于所述柔性反射层上形成柔性遮光层，其中所述柔性遮光层的顶面、所述第一滤光层的顶面及所述第二滤光层的顶面彼此齐平。
23.如权利要求22所述的像素封装体的形成方法，其中所述半固化反射膜包括反射材料与半固化状态胶材，所述半固化吸光膜包括吸光材料与半固化状态胶材。
24.如权利要求20所述的像素封装体的形成方法，其中所述柔性重布线层包括薄型绝缘层及多个导电结构，每个所述导电结构由所述薄型绝缘层的背侧穿过所述薄型绝缘层并与所述多个发光二极管芯片中对应的一个电性连接，且所述薄型绝缘层的厚度范围为10～50微米。
25.一种显示装置，包括：
电路基板；以及
多个如权利要求1～14中任一项所述的像素封装体，设置于所述电路基板上。
CN202310073513.4A 2022-02-15 2023-01-19 像素封装体、其形成方法及使用其的显示装置 Pending CN116613151A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111105369 2022-02-15
TW111105369A TWI818437B (zh) 2022-02-15 2022-02-15 像素封裝體、其形成方法及使用其的顯示裝置

Publications (1)

Publication Number Publication Date
CN116613151A true CN116613151A (zh) 2023-08-18

Family

ID=87559108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310073513.4A Pending CN116613151A (zh) 2022-02-15 2023-01-19 像素封装体、其形成方法及使用其的显示装置

Country Status (3)

Country Link
US (1) US20230260979A1 (zh)
CN (1) CN116613151A (zh)
TW (1) TWI818437B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343443B2 (en) * 2014-02-05 2016-05-17 Cooledge Lighting, Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
US10132478B2 (en) * 2016-03-06 2018-11-20 Svv Technology Innovations, Inc. Flexible solid-state illumination devices
KR102115189B1 (ko) * 2018-11-09 2020-05-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
US20230260979A1 (en) 2023-08-17
TW202335320A (zh) 2023-09-01
TWI818437B (zh) 2023-10-11

Similar Documents

Publication Publication Date Title
CN108365070B (zh) 发光元件
US8633503B2 (en) Wafer level light emitting diode package and method of fabricating the same
US8796115B2 (en) Light-emitting diode arrangement and method for producing the same
US20150303355A1 (en) Semiconductor light emitting device and method for manufacturing same
CN110854251B (zh) 发光二极管
US20150102367A1 (en) Light emitting device and method of manufacturing the same
US11901397B2 (en) LED chip having fan-out structure and manufacturing method of the same
KR102465730B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR101068649B1 (ko) 반도체 발광 소자 및 그 형성 방법
JPH1012931A (ja) 基板を除去したｌｅｄデイスプレイ・パッケージおよび製造方法
US11769761B2 (en) Light emitting device for display and light emitting package having the same
US20180351043A1 (en) Light emitting element and light emitting device
KR20210127523A (ko) 반도체 발광소자
US20240186363A1 (en) Led chip having fan-out structure and manufacturing method of the same
CN113826217A (zh) Led芯片及其制造方法
TWI818437B (zh) 像素封裝體、其形成方法及使用其的顯示裝置
EP2375461B1 (en) Method for fabricating a light emitting device
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
CN101635323B (zh) 发光二极管及其形成方法
EP3259779B1 (en) Device with multiple, stacked light emitting devices
KR102464597B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR102315912B1 (ko) 반도체 발광소자를 제조하는 방법
US20240047606A1 (en) Wafer level fabrication for multiple chip light-emitting devices
CN113270442A (zh) 微型发光二极管显示设备
KR20210112882A (ko) 반도체 발광소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination