CN113826217A - Led芯片及其制造方法 - Google Patents

Led芯片及其制造方法 Download PDF

Info

Publication number
CN113826217A
CN113826217A CN202080035660.7A CN202080035660A CN113826217A CN 113826217 A CN113826217 A CN 113826217A CN 202080035660 A CN202080035660 A CN 202080035660A CN 113826217 A CN113826217 A CN 113826217A
Authority
CN
China
Prior art keywords
light emitting
led
emitting chip
connection electrode
subunit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080035660.7A
Other languages
English (en)
Inventor
张锺敏
金彰渊
梁明学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/848,914 external-priority patent/US11855121B2/en
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN113826217A publication Critical patent/CN113826217A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

一种发光芯片包括：第一LED子单元；第二LED子单元，设置在第一LED子单元上；第三LED子单元，设置在第二LED子单元上；第一结合层，置于第一LED子单元与第二LED子单元之间；第二结合层，置于第二LED子单元与第三LED子单元之间；以及第一连接电极，与第一LED子单元、第二LED子单元和第三LED子单元中的至少一个电连接并叠置，第一连接电极具有背对的第一侧表面和第二侧表面，第一侧表面具有第一长度并且第二侧表面具有第二长度，其中，第一连接电极的第一侧表面和第二侧表面之间的长度差比LED子单元中的至少一个的厚度大。

Description

LED芯片及其制造方法
技术领域
发明的示例性实施例涉及一种用于显示器的发光芯片及其制造方法，更具体地，涉及一种具有堆叠结构的微型发光芯片及其制造方法。
背景技术
作为无机光源，发光二极管(LED)已经用在诸如显示器、车灯、普通照明等的各种技术领域中。利用寿命长、功耗低和响应速度高的优点，发光二极管已经快速地取代了现有的光源。
发光二极管已经主要用作显示设备中的背光光源。然而，近来已开发出能够直接使用发光二极管实现图像的微型LED显示器。
通常，显示设备通过使用蓝光、绿光和红光的混合颜色的光来实现各种颜色。显示设备包括均具有与蓝色、绿色和红色对应的子像素的像素，特定像素的颜色可以基于该特定像素中的子像素的颜色来确定，可以通过像素的组合来显示图像。
由于LED可以根据其组成材料发射各种颜色，所以显示设备通常可以具有布置在二维平面上的发射蓝光、绿光和红光的独立的LED芯片。然而，当针对每个子像素设置一个LED芯片时，需要安装的用以形成显示装置的LED芯片的数量变得非常大(例如，超过几十万或几百万)，这会需要用于安装工艺的大量时间和复杂度。此外，由于子像素在显示设备中布置在二维平面上，所以对于包括用于蓝光、绿光和红光的子像素的一个像素需要相对大的面积，并且减小每个子像素的发光面积将使子像素的亮度劣化。
此外，微型LED通常具有表面积为约10000平方μm或更小的非常小的尺寸，因此，由于该小尺寸而出现各种技术问题。例如，在基底上形成微型LED的阵列，并且可以通过切割基底将微型LED单片化为每个微型LED芯片。然后可以将单个的微型LED芯片安装在另一基底(例如，印刷电路板)上，在此期间可以采用各种转移技术。然而，在这些转移步骤期间，每个微型LED芯片的处理通常由于其小尺寸及其易损结构而是困难的。
本背景技术部分中公开的以上信息仅用于理解发明构思的背景，因此，其可能包含不构成现有技术的信息。
发明内容
技术问题
根据发明的原理和一些示例性实施方式构造的发光芯片能够在各种转移工艺期间保护发光堆叠结构。
根据发明的原理和一些示例性实施方式构造的发光芯片和使用该发光芯片(例如，微型LED)的显示器具有减少用于制造期间的安装工艺的时间的简化结构。
发明构思的附加特征将在下面的描述中进行阐述，部分地将通过描述而变得明显，或者可以通过发明构思的实践而得知。
技术方案
根据示例性实施例的一种发光芯片包括：第一LED子单元；第二LED子单元，设置在第一LED子单元上；第三LED子单元，设置在第二LED子单元上；第一结合层，置于第一LED子单元与第二LED子单元之间；第二结合层，置于第二LED子单元与第三LED子单元之间；以及第一连接电极，与第一LED子单元、第二LED子单元和第三LED子单元中的至少一个电连接并且叠置，第一连接电极具有背对的第一侧表面和第二侧表面，第一侧表面具有第一长度并且第二侧表面具有第二长度，其中，第一连接电极的第一侧表面和第二侧表面之间的长度差比LED子单元中的至少一个的厚度大。
发光芯片还可以包括：基底，第一LED子单元设置在基底上；以及钝化层，至少部分地围绕第一连接电极并且暴露基底的侧表面。
第一侧表面可以面向发光芯片的外侧，第二侧表面可以面向发光芯片的中心。
钝化层可以暴露第一LED子单元的侧表面，并且可以覆盖第二LED子单元和第三LED子单元中的至少一个的侧表面。
钝化层可以包括环氧树脂模塑料和聚酰亚胺膜中的至少一种，钝化层可以覆盖第三LED子单元的上表面。
钝化层可以透射从第一LED子单元、第二LED子单元和第三LED子单元发射的光。
钝化层的与第三LED子单元叠置的部分的厚度可以小于约100μm。
发光芯片还可以包括：第二连接电极，电连接到第一LED子单元；第三连接电极，电连接到第二LED子单元；以及第四连接电极，电连接到第三LED子单元，其中，第一连接电极可以电连接到第一LED子单元、第二LED子单元和第三LED子单元中的每个，第一连接电极、第二连接电极、第三连接电极和第四连接电极中的每个可以具有在远离基底的方向上突出的细长形状，使得第一连接电极、第二连接电极、第三连接电极和第四连接电极中的每个的顶表面设置在第三LED子单元的顶表面上方。
第一连接电极、第二连接电极、第三连接电极和第四连接电极中的至少一个的底表面可以具有比其相应的顶表面的面积大的面积。
第一连接电极、第二连接电极、第三连接电极和第四连接电极中的至少一个可以与第一LED子单元、第二LED子单元和第三LED子单元中的每个的侧表面叠置。
第一连接电极可以分别经由第一下接触电极、第二下接触电极和第三下接触电极电连接到第一LED子单元、第二LED子单元和第三LED子单元中的每个，第一下接触电极、第二下接触电极和第三下接触电极设置在彼此不同的平面上。
第三LED子单元可以包括第一类型半导体层、活性层、第二类型半导体层以及与第一类型半导体层形成欧姆接触的上接触电极，第一类型半导体层可以包括凹入部分；并且上接触电极可以形成在第一类型半导体层的凹入部分中。
发光芯片还可以包括基底，其中，第一LED子单元可以包括第一LED发光堆叠件，第二LED子单元可以包括第二LED发光堆叠件，第三LED子单元可以包括第三LED发光堆叠件，第一LED发光堆叠件、第二LED发光堆叠件和第三LED发光堆叠件与基底叠置的区域可以依次越来越小，发光堆叠件中的至少一个可以包括表面积小于约10000平方μm的微型LED。
第一连接电极的第一侧表面和第二侧表面之间的长度差可以在约3μm至约16μm的范围内。
根据示例性实施例的一种发光封装件包括：发光芯片，所述发光芯片包括第一LED子单元、设置在第一LED子单元上的第二LED子单元、设置在第二LED子单元上的第三LED子单元以及分别设置在第一LED子单元、第二LED子单元和第三LED子单元中的每个上的多个连接电极；电路板，具有多个上电极，所述多个上电极设置在电路板的面向发光芯片的第一表面上，并且分别连接到连接电极；以及模制层，基本覆盖发光芯片的所有外表面。
发光芯片还可以包括设置在连接电极之间的钝化层，钝化层和模制层可以包括同一材料。
发光芯片还可以包括设置在连接电极之间的钝化层，钝化层和模制层可以包括彼此不同的材料。
模制层的设置在发光芯片上的部分可以具有小于约100μm的厚度。
连接电极之一可以具有各自具有第一长度和第二长度的背对的第一侧表面和第二侧表面，第一长度与第二长度之间的差可以为至少约3μm。
连接电极之一可以与第一LED子单元、第二LED子单元和第三LED子单元中的每个的侧表面叠置。
将理解的是，前面的总体描述和后面的详细描述都是示例性的和说明性的，并且意图提供对要求保护的发明的进一步解释。
附图说明
附图示出了发明的实施例并且和描述一起用于解释发明构思，附图被包括以提供对发明进一步的理解并且包含在本说明书中并构成本说明书的一部分。
图1A是根据发明的示例性实施例构造的发光芯片的示意性透视图。
图1B是根据示例性实施例的图1A的发光芯片的平面图，示出了底层结构。
图1C和图1D是分别沿着根据示例性实施例的图1B的发光芯片的线A-A'和线B-B'截取的剖视图。
图1E是根据示例性实施例的图1A的发光芯片的SEM图像。
图2是根据示例性实施例构造的发光堆叠结构的示意性剖视图。
图3A、图4A、图5A、图6A、图7A和图8A是示出根据示例性实施例的制造图1A的发光芯片的工艺的平面图。
图3B、图4B、图5B、图6B、图7B和图8B是根据示例性实施例的沿着图3A、图4A、图5A、图6A、图7A和图8A中示出的其对应的平面图的线A-A'截取的剖视图。
图9是根据示例性实施例的图1A的发光芯片的示意性剖视图。
图10、图11、图12和图13是示意性地示出根据示例性实施例的制造图1A的发光芯片的工艺的剖视图。
图14、图15和图16A是示意性地示出制造根据示例性实施例的发光封装件的工艺的剖视图。
图16B是根据示例性实施例的图16A的发光封装件的示意性平面图。
图17是根据示例性实施例的安装在目标装置上的发光封装件的示意性剖视图。
具体实施方式
在以下描述中，出于解释的目的，阐述了许多具体细节以提供对发明的各种示例性实施例或实施方式的透彻理解。如在这里所使用的，“实施例”和“实施方式”是可互换的词语，其是采用在这里所公开的发明构思中的一个或更多个的装置或方法的非限制性示例。然而，明显的是，可以在没有这些具体细节或具有一个或更多个等同布置的情况下实践各种示例性实施例。在其他示例中，以框图形式示出了公知的结构和装置，以避免使各种示例性实施例不必要地模糊。此外，各种示例性实施例可以是不同的，但不必是排他性的。例如，在不脱离发明构思的情况下，示例性实施例的特定形状、构造和特性可以在另一示例性实施例中使用或实现。
除非另有说明，否则示出的示例性实施例将被理解为提供可以在实践中实现发明构思的一些方式的变化细节的示例性特征。因此，除非另有说明，否则在不脱离发明构思的情况下，各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中单独地或统称为“元件”)可以另外组合、分离、互换和/或重新布置。
附图中的交叉影线和/或阴影线的使用通常被提供以使相邻元件之间的边界清楚。如此，除非说明，否则交叉影线或阴影线的存在或不存在都不传达或表示对特定材料、材料性质、尺寸、比例、示出的元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚和/或描述性的目的，可以夸大元件的尺寸和相对尺寸。当可以不同地实现示例性实施例时，可以与描述的顺序不同地执行具体工艺顺序。例如，两个连续描述的工艺可以基本同时执行或以与所描述的顺序相反的顺序执行。另外，同样的附图标记表示同样的元件。
当元件(诸如层)被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在中间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或层。为此，术语“连接”可以指具有或不具有中间元件的物理连接、电连接和/或流体连接。此外，D1轴、D2轴和D3轴不限于直角坐标系的三个轴(例如x轴、y轴和z轴)，并且可以以更广泛的含义来解释。例如，D1轴、D2轴和D3轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。为了本公开的目的，“X、Y和Z中的至少一个(种/者)”和“选自于由X、Y和Z组成的组中的至少一个(种/者)”可以被解释为仅X、仅Y、仅Z或者X、Y和Z中的两个(种/者)或更多个(种/者)的任何组合，诸如以XYZ、XYY、YZ和ZZ为例。如在这里所使用的，术语“和/或”包括相关联的所列项中的一个或更多个的任何组合和所有组合。
尽管术语“第一”、“第二”等可以在这里用于描述各种类型的元件，但这些元件不应受这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
诸如“在……之下”、“在……下方”、“在……下”、“下”、“在……上方”、“上”、“在……之上”、“较高”、“侧”(例如，如在“侧壁”中)等的空间相对术语可以在这里用于描述的目的，并且由此描述如附图中所示的一个元件与另一(多个)元件的关系。除了附图中描绘的方位之外，空间相对术语意图包含设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”另一元件或特征“下方”或“之下”的元件将被定向为“在”所述另一元件或特征“上方”。因此，示例性术语“在……下方”可以包含上方和下方两种方位。此外，设备可以另外定向(例如，旋转90度或在其他方位处)，如此，相应地解释在这里所使用的空间相对描述语。
在这里所使用的术语是出于描述特定实施例的目的，并且不意图成为限制性的。如在这里所使用的，除非上下文另外清楚地表示，否则单数形式“一”、“一个(种/者)”和“该(所述)”意图也包括复数形式。此外，术语“包括”和/或“包含”及其变型在本说明书中使用时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、部件和/或它们的组。还注意的是，如在这里所使用的，术语“基本”、“约”和其他类似术语被用作近似术语而不是程度术语，如此用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供的值的固有偏差。
在这里参照作为理想化示例性实施例和/或中间结构的示意图的剖面和/或分解图来描述各种示例性实施例。如此，将预期由例如制造技术和/或公差引起的图示的形状的变化。因此，在这里公开的示例性实施例不应必然被解释为限于区域的特定示出的形状，而是包括由例如制造引起的形状的偏差。以这种方式，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，并且如此不一定意图成为限制性的。
除非另有定义，否则在这里所使用的所有术语(包括技术术语和科学术语)具有与本公开作为其一部分的领域的普通技术人员通常理解的含义相同的含义。术语(诸如在通用词典中定义的那些术语)应该被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且不应以理想化或过于形式化的含义来解释，除非在这里明确地如此定义。
在下文中，将参照附图详细描述本公开的示例性实施例。如在这里所使用的，根据示例性实施例的发光堆叠结构、发光芯片或发光封装件可以包括微型LED，该微型LED具有如本领域中已知的小于约10000平方μm的表面积。在其他示例性实施例中，根据特定应用，微型LED可以具有小于约4000平方μm或小于约2500平方μm的表面积。
图1A是根据发明的示例性实施例构造的发光芯片的示意图。图1B是根据示例性实施例的图1A的发光芯片的透视平面图，图1C和图1D是分别沿着根据示例性实施例的图1B的发光芯片的线A-A'和线B-B'截取的剖视图，图1E是根据示例性实施例的图1A的发光芯片的SEM图像。
参照图1A和图1B，根据示例性实施例的发光芯片100包括发光堆叠结构、形成在发光堆叠结构上的第一连接电极20ce、第二连接电极30ce、第三连接电极40ce和第四连接电极50ce以及围绕连接电极20ce、30ce、40ce和50ce的钝化层90。发光芯片100的阵列可以形成在基底11上，并且图1A中示出的发光芯片100示例性地示出了已经从阵列单片化的一个发光芯片，这将在下面更详细地描述。在一些示例性实施例中，包括发光堆叠结构的发光芯片100可以被进一步处理以形成为发光封装件，稍后将对此进行更详细地描述。
参照图1A至图1D，根据示出的示例性实施例的发光芯片100包括发光堆叠结构，该发光堆叠结构可以包括设置在基底11上的第一LED子单元、第二LED子单元和第三LED子单元。第一LED子单元可以包括第一LED发光堆叠件(以下简称为第一发光堆叠件)20，第二LED子单元可以包括第二LED发光堆叠件(以下简称为第二发光堆叠件)30，第三LED子单元可以包括第三LED发光堆叠件(以下简称为第三发光堆叠件)40。虽然附图示出了包括三个发光堆叠件20、30和40的发光堆叠结构，但是发明构思不限于形成在发光堆叠结构中的特定数量的发光堆叠件。例如，在一些示例性实施例中，发光堆叠结构可以在其中包括两个或更多个发光堆叠件。在下文中，将参照根据示例性实施例的包括三个发光堆叠件20、30和40的发光堆叠结构来描述发光芯片100。
基底11可以包括透光绝缘材料以使光透过其。然而，在一些示例性实施例中，基底11可以形成为半透明的以仅透射具有特定波长的光，或者形成为部分透明的以仅透射具有特定波长的光的一部分。基底11可以是能够在其上外延生长第三发光堆叠件40的生长基底，例如，蓝宝石基底。然而，发明构思不限于此，在一些示例性实施例中，基底11可以包括各种其他透明绝缘材料。例如，基底11可以包括玻璃、石英、硅、有机聚合物或有机-无机复合材料，诸如，碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、氧化镓(Ga2O3)或硅基底。作为另一示例，一些示例性实施例中的基底11可以是在其中包括电气线路的印刷电路板或复合基底，用于将发光信号和共电压提供给形成在其上的每个发光堆叠件。
第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40中的每个被构造为朝向基底11发射光。如此，从第一发光堆叠件20发射的光例如可以穿过第二发光堆叠件30和第三发光堆叠件40。根据示例性实施例，从第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40中的每个发射的光可以具有彼此不同的波段，并且越远离基底11设置的发光堆叠件可以发射波段越长的光。例如，第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40可以分别发射红光、绿光和蓝光。然而，发明构思不限于此。作为另一示例，第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40可以分别发射红光、蓝光和绿光。作为又一示例，在另一示例性实施例中，发光堆叠件中的一个或更多个可以发射具有基本相同波段的光。作为又一示例，当发光堆叠结构包括微型LED(其具有如本领域中已知的小于约10000平方μm的表面积或具有其他示例性实施例中的小于约4000平方μm或2500平方μm的表面积)时，由于微型LED的小形状因子，设置成较远离基底11的发光堆叠件可以发射的光的波段比从设置成较靠近基底11的发光堆叠件发射的光的波段短而不会不利地影响操作。在这种情况下，微型LED可以以低操作电压操作，因此，在发光堆叠件之间可以不需要单独的滤色器。在下文中，根据示例性实施例，第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40将被示例性地描述为分别发射红光、绿光和蓝光。
第一发光堆叠件20包括第一类型半导体层21、活性层23和第二类型半导体层25。根据示例性实施例，第一发光堆叠件20可以包括发射红光的半导体材料，诸如砷化铝镓(AlGaAs)、磷砷化镓(GaAsP)、磷化铝镓铟(AlGaInP)和磷化镓(GaP)，但不限于此。
第一上接触电极21n可以设置在第一类型半导体层21上并且可以与第一类型半导体层21形成欧姆接触，第一下接触电极25p可以设置在第一发光堆叠件20的第二类型半导体层25下。根据示例性实施例，第一类型半导体层21的一部分可以被图案化，并且第一上接触电极21n可以设置在第一类型半导体层21的图案化区域(或凹入部分)中，以增加第一上接触电极21n与第一类型半导体层21之间的欧姆接触的水平。第一上接触电极21n可以具有单层结构或多层结构，并且可以包括Al、Ti、Cr、Ni、Au、Ag、Sn、W、Cu或它们的合金，例如Au-Te合金或Au-Ge合金，但不限于此。在示例性实施例中，第一上接触电极21n可以具有约100nm的厚度，并且可以包括具有高反射率的金属以提高沿朝向基底11的向下方向的发光效率。
第二发光堆叠件30包括第一类型半导体层31、活性层33和第二类型半导体层35。根据示例性实施例，第二发光堆叠件30可以包括发射绿光的半导体材料，诸如氮化铟镓(InGaN)、氮化镓(GaN)、磷化镓(GaP)、磷化铝镓铟(AlGaInP)和磷化铝镓(AlGaP)，但不限于此。第二下接触电极35p设置在第二发光堆叠件30的第二类型半导体层35下。
第三发光堆叠件40包括第一类型半导体层41、活性层43和第二类型半导体层45。根据示例性实施例，第三发光堆叠件40可以包括发射蓝光的半导体材料，诸如氮化镓(GaN)、氮化铟镓(InGaN)和硒化锌(ZnSe)，但不限于此。第三下接触电极45p设置在第三发光堆叠件40的第二类型半导体层45上。
根据示例性实施例，第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40的第一类型半导体层21、31、41中的每个和第二类型半导体层25、35、45中的每个可以具有单层结构或多层结构，并且在一些示例性实施例中可以包括超晶格层。此外，第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40的活性层23、33和43可以具有单量子阱结构或多量子阱结构。
第一下接触电极25p、第二下接触电极35p和第三下接触电极45p中的每个可以包括透明导电材料以透射光。例如，下接触电极25p、35p和45p可以包括透明导电氧化物(TCO)，诸如，氧化锡(SnO)，氧化铟(InO2)、氧化锌(ZnO)、氧化铟锡(ITO)和氧化铟锡锌(ITZO)，但不限于此。
第一粘合层61设置在第一发光堆叠件20与第二发光堆叠件30之间，第二粘合层63设置在第二发光堆叠件30与第三发光堆叠件40之间。第一粘合层61和第二粘合层63可以包括透射光的非导电材料。例如，第一粘合层61和第二粘合层63可以各自包括光学透明粘合剂(OCA)，光学透明粘合剂可以包括环氧树脂、聚酰亚胺、SU8、旋涂玻璃(SOG)、苯并环丁烯(BCB)或其他，但不限于此。
根据示出的示例性实施例，第一绝缘层81和第二绝缘层83设置在第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40的侧表面的至少一部分上。第一绝缘层81和第二绝缘层83中的至少一个可以包括各种有机或无机绝缘材料，诸如，聚酰亚胺、SiO2、SiNx、Al2O3等。例如，第一绝缘层81和第二绝缘层83中的至少一个可以包括分布式布拉格反射器(distributed Bragg reflector,DBR)。作为另一示例，第一绝缘层81和第二绝缘层83中的至少一个可以包括黑色有机聚合物。在一些示例性实施例中，电浮置的金属反射层还可以设置在第一绝缘层81和第二绝缘层83上，以将从发光堆叠件20、30和40发射的光朝向基底11反射。在一些示例性实施例中，第一绝缘层81和第二绝缘层83中的至少一个可以具有由折射率彼此不同的两个或更多个绝缘层形成的单层结构或多层结构。
根据示例性实施例，第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40中的每个可以被独立地驱动。更具体地，每个发光堆叠件的第一类型半导体层和第二类型半导体层中的一个可以被施加共电压，并且每个发光堆叠件的第一类型半导体层和第二类型半导体层中的另一个可以被施加相应的发光信号。例如，根据示出的示例性实施例，每个发光堆叠件的第一类型半导体层21、31和41可以是n型，每个发光堆叠件的第二类型半导体层25、35和45可以是p型。在这种情况下，与第一发光堆叠件20和第二发光堆叠件30相比，第三发光堆叠件40可以具有相反的堆叠顺序，使得p型半导体层45设置在活性层43的顶部上以简化制造工艺。在下文中，根据示出的示例性实施例，第一类型半导体层和第二类型半导体层可以分别可互换地称为p型半导体层和n型半导体层。
分别连接到发光堆叠件的p型半导体层25、35和45的第一下接触电极25p、第二下接触电极35p和第三下接触电极45p中的每个可以连接到第四接触部50C，并且第四接触部50C可以连接到第四连接电极50ce以从外部接收共电压。同时，发光堆叠件的n型半导体层21、31和41可以分别连接到第一接触部20C、第二接触部30C和第三接触部40C，以分别经由第一连接电极20ce、第二连接电极30ce和第三连接电极40ce接收对应的发光信号。以这种方式，第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40中的每个可以被独立地驱动，同时具有共同的p型发光堆叠结构。
虽然根据示出的示例性实施例的发光芯片100具有共同的p型结构，然而，发明构思不限于此。例如，在一些示例性实施例中，每个发光堆叠件的第一类型半导体层21、31和41可以是p型，并且每个发光堆叠件的第二类型半导体层25、35和45可以是n型，以形成共同的n型发光堆叠结构。此外，在一些示例性实施例中，每个发光堆叠件的堆叠顺序可以进行各种修改，而不限于附图中示出的堆叠顺序。在下文中，将参照共同的p型发光堆叠结构描述根据示出的示例性实施例的发光芯片100。
根据示出的示例性实施例，第一接触部20C包括第一垫(pad，或称为“焊盘”)20pd和电连接到第一垫20pd的第一凸块电极20bp。第一垫20pd设置在第一发光堆叠件20的第一上接触电极21n上，并且通过穿过第一绝缘层81限定的第一接触孔20CH连接到第一上接触电极21n。第一凸块电极20bp的至少一部分可以与第一垫20pd叠置，并且第一凸块电极20bp在第一凸块电极20bp与第一垫20pd之间的叠置区域中通过第一通孔20ct连接到第一垫20pd并使第二绝缘层83置于第一凸块电极20bp与第一垫20pd之间。在这种情况下，第一垫20pd和第一凸块电极20bp可以具有基本相同的形状以彼此叠置，但不限于此。
第二接触部30C包括第二垫30pd和电连接到第二垫30pd的第二凸块电极30bp。第二垫30pd设置在第二发光堆叠件30的第一类型半导体层31上，并且通过穿过第一绝缘层81限定的第二接触孔30CH连接到第一类型半导体层31。第二凸块电极30bp的至少一部分可以与第二垫30pd叠置。第二凸块电极30bp可以在第二凸块电极30bp与第二垫30pd之间的叠置区域中通过第二通孔30ct连接到第二垫30pd并使第二绝缘层83置于第二凸块电极30bp与第二垫30pd之间。
第三接触部40C包括第三垫40pd和电连接到第三垫40pd的第三凸块电极40bp。第三垫40pd设置在第三发光堆叠件40的第一类型半导体层41上，并且通过穿过第一绝缘层81限定的第三接触孔40CH连接到第一类型半导体层41。第三凸块电极40bp的至少一部分可以与第三垫40pd叠置。第三凸块电极40bp可以在第三凸块电极40bp与第三垫40pd之间的叠置区域中通过第三通孔40ct连接到第三垫40pd并使第二绝缘层83置于第三凸块电极40bp与第三垫40pd之间。
第四接触部50C包括第四垫50pd和电连接到第四垫50pd的第四凸块电极50bp。第四垫50pd通过限定在第一发光堆叠件20的第一下接触电极25p、第二发光堆叠件30的第二下接触电极35p和第三发光堆叠件40的第三下接触电极45p上的第一子接触孔50CHa和第二子接触孔50CHb连接到第一发光堆叠件20的第二类型半导体层25、第二发光堆叠件30的第二类型半导体层35和第三发光堆叠件40的第二类型半导体层45。具体地，第四垫50pd通过第二子接触孔50CHb连接到第一下接触电极25p，并且通过第一子接触孔50CHa连接到第二下接触电极35p和第三下接触电极45p。以这种方式，由于第四垫50pd可以通过单个第一子接触孔50CHa连接到第二下接触电极35p和第三下接触电极45p，所以可以简化发光芯片100的制造工艺，并且可以减小在发光芯片100中由接触孔占据的面积。第四凸块电极50bp的至少一部分可以与第四垫50pd叠置。第四凸块电极50bp在第四凸块电极50bp与第四垫50pd之间的叠置区域中通过第四通孔50ct连接到第四垫50pd并使第二绝缘层83置于第四凸块电极50bp与第四垫50pd之间。
发明构思不限于接触部20C、30C、40C和50C的特定结构。例如，在一些示例性实施例中，可以从至少一个接触部20C、30C、40C和50C省略凸块电极20bp、30bp、40bp或50bp。在这种情况下，接触部20C、30C、40C和50C的垫20pd、30pd、40pd和50pd可以连接到相应的连接电极20ce、30ce、40ce和50ce。在一些示例性实施例中，可以从接触部20C、30C、40C和50C中的每个省略凸块电极20bp、30bp、40bp和50bp，并且接触部20C、30C、40C和50C的垫20pd、30pd、40pd和50pd可以直接连接到相应的连接电极20ce、30ce、40ce和50ce。
根据示例性实施例，第一接触部20C、第二接触部30C、第三接触部40C和第四接触部50C可以形成在各种位置处。例如，当发光芯片100具有如附图中所示的基本四边形形状时，第一接触部20C、第二接触部30C、第三接触部40C和第四接触部50C可以设置在基本四边形形状的每个角周围。然而，发明构思不限于此，在一些示例性实施例中，发光芯片100可以形成为具有各种形状，并且第一接触部20C、第二接触部30C、第三接触部40C和第四接触部50C可以根据发光器件的形状形成在其他地方。
第一垫20pd、第二垫30pd、第三垫40pd和第四垫50pd彼此间隔开并且彼此绝缘。此外，第一凸块电极20bp、第二凸块电极30bp、第三凸块电极40bp和第四凸块电极50bp彼此间隔开并且彼此绝缘。根据示例性实施例，第一凸块电极20bp、第二凸块电极30bp、第三凸块电极40bp和第四凸块电极50bp中的每个可以覆盖第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40的侧表面的至少一部分，这可以促进从第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40产生的热通过其消散。
根据示出的示例性实施例，连接电极20ce、30ce、40ce和50ce中的每个可以具有远离基底11突出的基本细长的形状，并且连接电极20ce、30ce、40ce和50ce中的每个的顶表面设置在第一发光堆叠件20的顶表面上方。连接电极20ce、30ce、40ce和50ce可以包括金属，诸如，Cu、Ni、Ti、Sb、Zn、Mo、Co、Sn、Ag或它们的合金，但不限于此。例如，连接电极20ce、30ce、40ce和50ce中的每个可以包括两种或更多种金属或者多个不同的金属层，以减小从细长形状的连接电极20ce、30ce、40ce和50ce的作用于其的应力。在另一示例性实施例中，当连接电极20ce、30ce、40ce和50ce包括Cu时，可以在其上沉积或镀覆附加金属以抑制Cu的氧化。在一些示例性实施例中，当连接电极20ce、30ce、40ce和50ce包括Cu/Ni/Sn时，Cu可以防止Sn渗透到发光堆叠结构中。在一些示例性实施例中，连接电极20ce、30ce、40ce和50ce可以包括用于在镀覆工艺期间形成金属层的种子层，这将在下面更详细地描述。
如附图中所示，连接电极20ce、30ce、40ce和50ce中的每个可以具有基本平坦的上表面，以促进发光堆叠结构与稍后将描述的外部线或电极之间的电连接。根据示例性实施例，当发光芯片100包括微型LED(其具有如本领域中已知的小于约10000平方μm的表面积或在其他示例性实施例中小于约4000平方μm或2500平方μm的表面积)时，连接电极20ce、30ce、40ce和50ce可以如附图中所示与第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40中的至少一个的一部分叠置。更具体地，连接电极20ce、30ce、40ce和50ce可以与形成在发光堆叠结构的侧表面中的至少一个台阶叠置。以这种方式，由于连接电极的底表面的面积比其顶表面的面积大，所以可以在连接电极20ce、30ce、40ce和50ce与发光堆叠结构之间形成更大的接触面积。因此，连接电极20ce、30ce、40ce和50ce可以更稳定地形成在发光堆叠结构上。例如，连接电极20ce、30ce、40ce和50ce的面向外侧的一个侧表面L1、L2、L3和L4和其面向发光芯片100的中心的另一侧表面L1'、L2'、L3'和L4'可以具有不同的长度(或高度)。更具体地，连接电极的面向外侧的一个侧表面的长度可以比其面向发光芯片100的中心的另一侧表面的长度大。例如，连接电极的两个背对表面L和L'之间的长度差可以比发光堆叠件20、30和40中的至少一个的厚度(或高度)大。以这种方式，可以利用连接电极20ce、30ce、40ce和50ce与发光堆叠结构之间的更大接触面积来加强发光芯片100的结构。此外，由于连接电极20ce、30ce、40ce和50ce可以与形成在发光堆叠结构的侧表面中的至少一个台阶叠置，所以从发光堆叠结构产生的热可以更有效地消散到外侧。
根据示例性实施例，连接电极的面向外侧的一个侧表面L1、L2、L3或L4与其面向发光芯片100的中心的另一侧表面L1'、L2'、L3'和L4'之间的长度差可以为约3μm。在这种情况下，发光堆叠结构可以形成为薄的，具体地，第一发光堆叠件20可以具有约1μm的厚度，第二发光堆叠件30可以具有约0.7μm的厚度，第三发光堆叠件40可以具有约0.7μm的厚度，第一粘合层和第二粘合层可以各自具有约0.2μm至约0.3μm的厚度，但不限于此。根据另一示例性实施例，连接电极的面向外侧的一个侧表面L1、L2、L3或L4与其面向发光芯片100的中心的另一侧表面L1'、L2'、L3'和L4'之间的长度差可以为约10μm至16μm。在这种情况下，发光堆叠结构可以形成为相对地厚并且具有更稳定的结构，具体地，第一发光堆叠件20可以具有约4μm至约5μm的厚度，第二发光堆叠件30可以具有约3μm的厚度，第三发光堆叠件40可以具有约3μm的厚度，第一粘合层和第二粘合层可以各自具有约3μm的厚度，但不限于此。根据又一示例性实施例，连接电极的面向外侧的一个侧表面L1、L2、L3或L4与其面向发光芯片100的中心的另一侧表面L1'、L2'、L3'和L4'之间的长度差可以是最长侧表面的长度的约25％。然而，发明构思不限于连接电极的背对表面之间的特定长度差，而是连接电极的背对表面之间的长度差可以变化。
在一些示例性实施例中，连接电极20ce、30ce、40ce和50ce中的至少一个可以与发光堆叠件20、30和40中的每个的侧表面叠置，从而平衡发光堆叠件20、30和40彼此之间的温度，并且将内部产生的热高效地消散到外部。此外，当连接电极20ce、30ce、40ce和50ce包括反射材料(诸如金属)时，连接电极20ce、30ce、40ce和50ce可以反射从至少一个或更多个发光堆叠件20、30和40发射的光，从而改善光效率。
通常，在制造期间，在基底上形成多个发光芯片的阵列。然后可以沿着划线切割基底以使每个发光芯片单片化(以使每个发光芯片分离)，并且可以使用各种转移技术将发光芯片转移到另一基底或带，以用于发光芯片的进一步处理(诸如封装)。在这种情况下，当发光芯片包括连接电极(诸如，从发光结构向外突出的金属凸块或柱)时，由于裸发光芯片的使连接电极暴露于外部的结构，导致在后续工艺期间(诸如，在转移的步骤中)会发生各种问题。此外，当发光芯片包括根据应用而具有小于约10000平方μm或者小于约4000平方μm或小于约2500平方μm的表面积的微型LED时，发光芯片的处理会由于其小形状因子而变得更困难。
例如，当连接电极具有基本细长的形状(诸如，条)时，因为发光芯片由于连接电极的突出结构而可能不具有足够的抽吸面积，所以使用传统真空方法转移发光芯片变得困难。此外，暴露的连接电极可能在后续工艺期间(诸如，当连接电极接触制造装置时)直接受到各种应力的冲击，这会对发光芯片的结构造成损坏。作为另一示例，当通过在发光芯片的顶表面(例如，与基底相对的表面)上附着粘合带来转移发光芯片时，发光芯片与粘合带之间的接触区域可以限于连接电极的顶表面。在这种情况下，与粘合带附着到芯片(例如，基底)的底表面时相反，发光芯片与粘合带的粘合力会变弱，发光芯片可能会在被转移的同时不期望地从粘合带脱离。作为另一示例，当使用传统的拾取和放置方法转移发光芯片时，顶出销会直接接触发光芯片的设置在连接电极之间的部分，并且损坏发光结构的顶部结构。具体地，顶出销可能会撞击发光芯片的中心，并且对发光芯片的顶部发光堆叠件造成物理损坏。在图1E中示出了顶出销对发光芯片的这种冲击，其中，发光芯片100的中心因顶出销而缩进。
根据示例性实施例，钝化层90可以形成在发光堆叠结构上。钝化层90的与第一发光堆叠件20叠置的部分的厚度可以小于100μm。更具体地，如图1A中所示，钝化层90可以形成在连接电极20ce、30ce、40ce和50ce之间，并且至少覆盖发光堆叠结构的侧面，例如，钝化层90还可以覆盖第一发光堆叠件20的上表面。根据示出的示例性实施例，钝化层90可以暴露基底11的侧表面、第一绝缘层81的侧表面、第二绝缘层83的侧表面以及第三发光堆叠件40的侧表面。钝化层90可以形成为与连接电极20ce、30ce、40ce和50ce的顶表面基本齐平，并且可以包括环氧树脂模塑料(EMC)，其可以形成为各种颜色(诸如，黑色)或透明。然而，发明构思不限于此。例如，在一些示例性实施例中，钝化层90可以包括聚酰亚胺(PID)，并且在这种情况下，PID可以被设置为干膜而不是液体类型，以在应用到发光堆叠结构时增大平坦度的水平。在一些示例性实施例中，钝化层90可以包括具有光敏性的材料。以此方式，钝化层90可以保护发光结构免受可能在后续工艺期间施加的外部冲击的影响，以及向发光芯片100提供足够的接触面积以助于其在后续转移步骤期间的处理。此外，钝化层90可以防止光朝向发光芯片100的侧表面泄漏，以防止或至少抑制从相邻发光芯片100发射的光的干扰。
图2是根据示例性实施例的发光堆叠结构的示意性剖视图。根据示出的示例性实施例的发光堆叠结构与包括在上述发光芯片100中的发光堆叠结构基本相同，因此，将省略对形成发光堆叠结构的基本相同的元件的重复描述以避免冗余。
参照图2，根据示例性实施例的第一下接触电极25p、第二下接触电极35p和第三下接触电极45p可以连接到被施加共电压Sc的公共线。发光信号线SR、SG和SB可以分别连接到第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40的第一类型半导体层21、31和41。在此情况下，发光信号线通过第一上接触电极21n连接到第一发光堆叠件20的第一类型半导体层21。在示出的示例性实施例中，通过公共线将共电压Sc施加到第一下接触电极25p、第二下接触电极35p和第三下接触电极45p，并且通过发光信号线将发光信号分别施加到第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40的第一类型半导体层21、31和41。以这种方式，第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40可以被单独地控制以选择性地发射光。
虽然图2示出了具有p公共结构的发光堆叠结构，然而，发明构思不限于此。例如，在一些示例性实施例中，共电压Sc可以被施加到第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40的第一类型(或n型)半导体层21、31和41，并且发光信号可以被施加到第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40的第二类型(或p型)半导体层25、35和45。
根据示例性实施例的发光堆叠结构可以根据每个发光堆叠件20、30和40的操作状态来显示各种颜色的光，而传统的发光器件可以通过发射单色光的多个发光单元的组合来显示各种颜色。更具体地，传统的发光器件通常包括沿着二维平面彼此间隔开的分别发射不同颜色(例如红色、绿色和蓝色)的光的发光单元，以实现全色显示。如此，可能会被传统的发光单元占据相对较大的面积。然而，根据示例性实施例的发光堆叠结构可以通过堆叠多个发光堆叠件20、30、40来发射不同颜色的光，从而通过比传统的发光器件中的面积显著小的面积来提供高集成度并且实现全色。
此外，当发光芯片100被安装到另一基底以制造显示装置时，例如，由于发光芯片100的堆叠结构，与传统发光器件相比，待安装的芯片的数量可以被显著减少。如此，采用发光芯片100的显示装置的制造可以被显著简化，特别是当在一个显示装置中形成数十万或数百万个像素时。
根据示例性实施例，发光堆叠结构还可以包括各种附加组件以改善从其发射的光的纯度和效率。例如，在一些示例性实施例中，波通滤波器可以形成在相邻的发光堆叠件之间，以防止或至少抑制具有较短波长的光朝向发射较长波长的发光堆叠件行进。此外，在一些示例性实施例中，凹凸部可以形成在发光堆叠件中的至少一个的发光表面上，以平衡发光堆叠件之间的光的亮度。例如，由于绿光通常具有比红光和蓝光高的可见度，所以在一些示例性实施例中，凹凸部可以形成在发射红光或蓝光的发光堆叠件上以改善其光效率，从而平衡从发光堆叠件发射的光之间的可见度。
在下文中，将根据示例性实施例参照附图描述形成发光芯片100的方法。
图3A、图4A、图5A、图6A、图7A和图8A是示出根据示例性实施例的制造图1A的发光芯片的工艺的平面图。图3B、图4B、图5B、图6B、图7B和图8B是根据示例性实施例的沿着图3A、图4A、图5A、图6A、图7A和图8A中示出的其对应的平面图的线A-A'截取的剖视图。图9是根据示例性实施例的图1A的发光芯片的示意性剖视图。图10、图11、图12和图13是示意性地示出根据示例性实施例的制造图1A的发光芯片的工艺的剖视图。
返回参照图2，可以通过例如金属有机化学气相沉积(MOCVD)法或分子束外延(MBE)法在基底11上顺序地生长第三发光堆叠件40的第一类型半导体层41、第三活性层43与第二类型半导体层45。第三下接触电极45p可以通过例如物理气相沉积法或化学气相沉积法形成在第三p型半导体层45上，并且可以包括透明导电氧化物(TCO)，诸如，氧化锡(SnO)、氧化铟(InO2)、氧化锌(ZnO)、氧化铟锡(ITO)、氧化铟锡锌(ITZO)等。当根据示例性实施例的第三发光堆叠件40发射蓝光时，基底11可以包括Al2O3(例如，蓝宝石基底)，并且第三下接触电极45p可以包括透明导电氧化物(TCO)，诸如，氧化锡(SnO)、氧化铟(InO2)、氧化锌(ZnO)、氧化铟锡(ITO)、氧化铟锡锌(ITZO)等。可以通过分别在临时基底上顺序生长第一类型半导体层、活性层和第二类型半导体层而类似地形成第一发光堆叠件20和第二发光堆叠件30，并且可以通过例如化学气相沉积法等分别在第二类型半导体层上形成包括透明导电氧化物(TCO)的下接触电极。
根据示例性实施例，可以使第一发光堆叠件20和第二发光堆叠件30彼此邻接并使第一粘合层61置于第一发光堆叠件20与第二发光堆叠件30之间，可以通过例如激光剥离工艺、化学工艺、机械工艺等去除第一发光堆叠件20和第二发光堆叠件30的临时基底中的至少一个。在这种情况下，在一些示例性实施例中，可以在暴露的发光堆叠件上形成凹凸部以改善光提取效率。然后，可以使第一发光堆叠件20和第二发光堆叠件30与第三发光堆叠件40邻接并使第二粘合层63置于第一发光堆叠件20和第二发光堆叠件30与第三发光堆叠件40之间，并且可以通过例如激光剥离工艺、化学工艺、机械工艺等去除第一发光堆叠件20和第二发光堆叠件30的临时基底中的剩余一个。在这种情况下，在一些示例性实施例中，可以在剩余的暴露的发光堆叠件上形成凹凸部以改善光提取效率。以这种方式，可以形成图2中示出的发光堆叠结构。
在另一示例性实施例中，可以在第三发光堆叠件40上形成第二粘合层63。然后，可以使第二发光堆叠件30与第三发光堆叠件40邻接并使第二粘合层63置于第二发光堆叠件30与第三发光堆叠件40之间，可以通过激光剥离工艺、化学工艺、机械工艺等去除第二发光堆叠件30的临时基底。然后，可以在第二发光堆叠件30上形成第一粘合层61。然后，可以使第一发光堆叠件20与第二发光堆叠件30邻接并使第一粘合层61置于第一发光堆叠件20与第二发光堆叠件30之间。一旦第一发光堆叠件20结合到被结合到第三发光堆叠件40的第二发光堆叠件30，就可以通过激光剥离工艺、化学工艺、机械工艺等去除第一发光堆叠件20的临时基底。在一些示例性实施例中，可以在一个发光堆叠件被结合到另一发光堆叠件之前或之后在所述一个发光堆叠件的一个或更多个表面上形成凹凸部，以改善光提取效率。
参照图3A和图3B，可以经由蚀刻工艺等使第一发光堆叠件20、第二发光堆叠件30和第三发光堆叠件40中的每个的各个部分图案化，以暴露第一类型半导体层21、第一下接触电极25p、第一类型半导体层31、第二下接触电极35p、第三下接触电极45p和第一类型半导体层41的部分。根据示出的示例性实施例，第一发光堆叠件20在发光堆叠件20、30和40之中具有最小的面积。然而，发明构思不限于发光堆叠件20、30和40的相对尺寸。
参照图4A和图4B，可以使第一发光堆叠件20的第一类型半导体层21的顶表面的一部分诸如经由湿蚀刻图案化，可以在所述一部分处形成第一上接触电极21n。如上所述，可以以例如约100nm的厚度在第一类型半导体层21的图案化区域中形成第一上接触电极21n，以改善第一类型半导体层21与第一上接触电极21n之间的欧姆接触。
参照图5A和图5B，可以形成第一绝缘层81以覆盖发光堆叠件20、30和40，并且可以去除第一绝缘层81的部分以形成第一接触孔20CH、第二接触孔30CH、第三接触孔40CH和第四接触孔50CH。第一接触孔20CH被限定在第一n型接触电极21n上以暴露第一n型接触电极21n的一部分。
第二接触孔30CH可以暴露第二发光堆叠件30的第一类型半导体层31的一部分。第三接触孔40CH可以暴露第三发光堆叠件40的第一类型半导体层41的一部分。第四接触孔50CH可以暴露第一下接触电极25p、第二下接触电极35p和第三下接触电极45p的部分。第四接触孔50CH可以包括暴露第一下接触电极25p的一部分的第二子接触孔50CHb和暴露第二下接触电极35p和第三下接触电极45p的第一子接触孔50CHa。然而，在一些示例性实施例中，单个第一子接触孔50CHa可以暴露第一下接触电极25p、第二下接触电极35p和第三下接触电极45p中的每个。
参照图6A和图6B，在形成有第一接触孔20CH、第二接触孔30CH、第三接触孔40CH和第四接触孔50CH的第一绝缘层81上形成第一垫20pd、第二垫30pd、第三垫40pd和第四垫50pd。可以通过例如在基底11的基本整个表面上形成导电层并且使用光刻工艺等使导电层图案化来形成第一垫20pd、第二垫30pd、第三垫40pd和第四垫50pd。
第一垫20pd被形成为与形成有第一接触孔20CH的区域叠置，使得第一垫20pd可以通过第一接触孔20CH连接到第一发光堆叠件20的第一上接触电极21n。第二垫30pd被形成为与形成有第二接触孔30CH的区域叠置，使得第二垫30pd可以通过第二接触孔30CH连接到第二发光堆叠件30的第一类型半导体层31。第三垫40pd被形成为与形成有第三接触孔40CH的区域叠置，使得第三垫40pd可以通过第三接触孔40CH连接到第三发光堆叠件40的第一类型半导体层41。第四垫50pd被形成为与形成有第四接触孔50CH的区域叠置，更具体地，与形成有第一子接触孔50CHa和第二子接触孔50CHb的区域叠置，使得第四垫50pd可以通过第一子接触孔50CHa和第二子接触孔50CHb连接到第一发光堆叠件20的第一下接触电极25P、第二发光堆叠件30的第二下接触电极35p和第三发光堆叠件40的第三下接触电极45p。
参照图7A和图7B，可以在第一绝缘层81上形成第二绝缘层83。第二绝缘层83可以包括氧化硅和/或氮化硅。然而，发明构思不限于此，在一些示例性实施例中，第一绝缘层81和第二绝缘层83可以包括无机材料。然后使第二绝缘层83图案化并在其中形成第一通孔20ct、第二通孔30ct、第三通孔40ct和第四通孔50ct。
形成在第一垫20pd上的第一通孔20ct暴露第一垫20pd的一部分。形成在第二垫30pd上的第二通孔30ct暴露第二垫30pd的一部分。形成在第三垫40pd上的第三通孔40ct暴露第三垫40pd的一部分。形成在第四垫50pd上的第四通孔50ct暴露第四垫50pd的一部分。在示出的示例性实施例中，第一通孔20ct、第二通孔30ct、第三通孔40ct和第四通孔50ct可以分别被限定在形成有第一垫20pd、第二垫30pd、第三垫40pd和第四垫50pd的区域中。
参照图8A和图8B，在形成有第一通孔20ct、第二通孔30ct、第三通孔40ct和第四通孔50ct的第二绝缘层83上形成第一凸块电极20bp、第二凸块电极30bp、第三凸块电极40bp和第四凸块电极50bp。第一凸块电极20bp被形成为与形成有第一通孔20ct的区域叠置，使得第一凸块电极20bp可以通过第一通孔20ct连接到第一垫20pd。第二凸块电极30bp被形成为与形成有第二通孔30ct的区域叠置，使得第二凸块电极30bp可以通过第二通孔30ct连接到第二垫30pd。第三凸块电极40bp被形成为与形成有第三通孔40ct的区域叠置，使得第三凸块电极40bp可以通过第三通孔40ct连接到第三垫40pd。第四凸块电极50bp被形成为与形成有第四通孔50ct的区域叠置，使得第四凸块电极50bp通过第四通孔50ct连接到第四垫50pd。可以通过在基底11上沉积导电层并且使导电层图案化来形成第一凸块电极20bp、第二凸块电极30bp、第三凸块电极40bp和第四凸块电极50bp，例如，导电层可以包括Ni、Ag、Au、Pt、Ti、Al、Cr、Wi、TiW、Mo、Cu、TiCu等中的至少一种。
返回参照图1B至图1D，彼此间隔开的第一连接电极20ce、第二连接电极30ce、第三连接电极40ce和第四连接电极50ce形成在发光堆叠结构上。第一连接电极20ce、第二连接电极30ce、第三连接电极40ce和第四连接电极50ce可以分别电连接到第一凸块电极20bp、第二凸块电极30bp、第三凸块电极40bp和第四凸块电极50bp，以将外部信号传输到发光堆叠件20、30和40中的每个。更特别地，根据示出的示例性实施例，第一连接电极20ce可以连接到通过第一垫20pd连接到第一上接触电极21n的第一凸块电极20bp，以电连接到第一发光堆叠件20的第一类型半导体层21。第二连接电极30ce可以连接到与第二垫30pd连接的第二凸块电极30bp，以电连接到第二发光堆叠件30的第一类型半导体层31。第三连接电极40ce可以连接到与第三垫40pd连接的第三凸块电极40bp，以电连接到第三发光堆叠件40的第一类型半导体层41。第四连接电极50ce可以连接到与第四垫50pd连接的第四凸块电极50bp，以分别经由第一下接触电极25P、第二下接触电极35p和第三下接触电极45p电连接到发光堆叠件20、30和40的第二类型半导体层25、35和45。
形成第一连接电极20ce、第二连接电极30ce、第三连接电极40ce和第四连接电极50ce的方法没有具体限制。例如，根据示例性实施例，可以在发光堆叠结构上沉积种子层作为导电表面，并且可以通过使用光刻等来使种子层图案化，使得种子层设置在将要形成连接电极的期望位置处。根据示例性实施例，种子层可以被沉积为具有约
Figure BDA0003351109600000221
的厚度，但不限于此。然后，可以用诸如Cu、Ni、Ti、Sb、Zn、Mo、Co、Sn、Ag或它们的合金的金属对种子层进行镀覆，并且可以去除种子层。在一些示例性实施例中，可以通过化学镀镍浸金(ENIG)等将附加金属沉积或镀覆在镀覆金属(例如，连接电极)上，以防止或至少抑制镀覆金属的氧化。在一些示例性实施例中，种子层可以保留在每个连接电极中。
根据示例性实施例，当从接触部20C、30C、40C和50C省略凸块电极20bp、30bp、40bp和50bp时，垫20pd、30pd、40pd和50pd可以连接到相应的连接电极20ce、30ce、40ce和50ce。例如，在形成通孔20ct、30ct、40ct和50ct以部分地暴露接触部20C、30C、40C和50C的垫20pd、30pd、40pd和50pd之后，可以在发光堆叠结构上沉积种子层作为导电表面，并且可以通过使用光刻等来使种子层图案化，使得种子层设置在将要形成连接电极的期望位置处。在这种情况下，种子层可以与每个垫20pd、30pd、40pd和50pd的至少一部分叠置。根据示例性实施例，种子层可以沉积为约
Figure BDA0003351109600000222
的厚度，但不限于此。然后，种子层可以镀覆有金属，诸如，Cu、Ni、Ti、Sb、Zn、Mo、Co、Sn、Ag或它们的合金，并且种子层可以被去除。在一些示例性实施例中，可以通过化学镀镍浸金(ENIG)等将附加金属沉积或镀覆在镀覆金属(例如，连接电极)上，以防止或至少抑制镀覆金属的氧化。在一些示例性实施例中，种子层可以保留在每个连接电极中。
根据示出的示例性实施例，连接电极20ce、30ce、40ce和50ce中的每个可以具有远离基底11突出的基本细长的形状。在另一示例性实施例中，连接电极20ce、30ce、40ce和50ce可以包括两种或更多种金属或者多个不同的金属层，以减小从连接电极20ce、30ce、40ce和50ce的细长形状作用于其的应力。然而，发明构思不限于连接电极20ce、30ce、40ce和50ce的特定形状，在一些示例性实施例中，连接电极可以具有各种形状。
如附图中所示，连接电极20ce、30ce、40ce和50ce中的每个可以具有基本平坦的上表面，以促进发光堆叠结构与外部的线或电极之间的电连接。连接电极20ce、30ce、40ce和50ce可以与形成在发光堆叠结构的侧表面中的至少一个台阶叠置。以这种方式，连接电极的底表面可以具有比连接电极的上表面的宽度大的宽度，并且在连接电极20ce、30ce、40ce和50ce与发光堆叠结构之间提供更大的接触面积，使得发光芯片100具有可以与钝化层90一起经受各种后续工艺的更稳定的结构。在这种情况下，连接电极20ce、30ce、40ce和50ce的面向外侧的一个侧表面L和其面向发光芯片100的中心的另一侧表面L'可以具有不同的长度。例如，连接电极的两个背对表面之间的长度差可以在约3μm至约16μm的范围内，但不限于此。
然后，在连接电极20ce、30ce、40ce和50ce之间设置钝化层90。钝化层90可以通过抛光工艺等形成为与连接电极20ce、30ce、40ce和50ce的顶表面基本齐平。根据示例性实施例，钝化层90可以包括黑色环氧树脂模塑料(EMC)，但不限于此。例如，在一些示例性实施例中，钝化层90可以包括具有光敏性的聚酰亚胺(PID)干膜。以此方式，钝化层90可以保护发光结构免受可能会在后续工艺期间施加的外部冲击的影响，以及向发光芯片100提供足够的接触面积以有助于其在后续转移步骤期间的处理。此外，钝化层90可以防止光朝向发光芯片100的侧表面泄漏，以防止或至少抑制从相邻发光芯片100发射的光的干扰。
图10示例性地示出了设置在基底11上的多个发光芯片100，基底11经受单片化工艺以使发光芯片100中的每个分离。参照图11，根据示例性实施例，可以在发光堆叠结构之间照射激光束Laser以形成使发光堆叠结构彼此部分地分离的分离路径。参照图12，将第一结合层95附着到基底11，并且可以通过使用本领域中的各种已知方法来切割基底11或使基底11断裂以使发光芯片100中的每个在附着到第一结合层95的同时单片化。例如，可以通过经由形成在其上的划线切割基底11或者通过施加机械力以使基底11沿着例如在激光照射工艺期间形成的分离路径断开来切割基底11。第一结合层95可以是带，然而，发明构思不限于此，只要第一结合层95稳定地附着发光芯片100同时能够在后续工艺期间脱离发光芯片100即可。虽然第一结合层95在上面被描述为在激光照射步骤之后附着到基底11上，然而，在一些示例性实施例中，第一结合层95可以在激光照射步骤之前附着到基底11上。
图14、图15、图16A和图17是示意性地示出根据示例性实施例的制造发光封装件的工艺的剖视图。图16B是根据示例性实施例的图16A的发光封装件的示意性平面图。可以经由本领域已知的各种方法来转移和封装根据示例性实施例的发光芯片100。在下文中，发光芯片100将被示例性地描述为通过使用载体基底11c将第二粘合层13附着在基底11上而被转移，然而，发明构思不限于特定的转移方法。
参照图14，根据示例性实施例，单片化的发光芯片100可以通过置于发光芯片100与载体基底11c之间的第二粘合层13被转移并且设置在载体基底11c上。在这种情况下，当发光芯片包括从发光堆叠结构向外突出的连接电极时，由于其如上所述的不平坦结构，使得可能在后续工艺期间(尤其是在转移工艺中)出现各种问题。此外，当发光芯片包括根据应用而具有小于约10000平方μm或者小于约4000平方μm或小于约2500平方μm的表面积的微型LED时，对发光芯片的处理会由于其小形状因子而变得更困难。然而，根据示例性实施例的设置有设置在连接电极20ce、30ce、40ce和50ce之间的钝化层90的发光芯片100因此有利于在后续工艺(诸如，转移和封装)期间处理发光芯片100，以及保护发光结构免受外部冲击的影响并且防止相邻发光芯片100之间的光的干扰。
载体基底11c不受具体限制，只要载体基底11c利用第二粘合层13将发光芯片100稳定地安装在其上即可。第二粘合层13可以是带，但是发明构思不限于此，只要第二粘合层13将发光芯片100稳定地附着到载体基底11c而在后续工艺期间能够脱离发光芯片100即可。在一些示例性实施例中，图13的发光芯片100可以直接转移到电路板11p，而不是被转移到单独的载体基底11c。在这种情况下，图14中所示的载体基底11c可以是基底11，图14中所示的第二粘合层13可以是图13中所示的第一结合层95。
可以将发光芯片100安装在电路板11p上。根据示例性实施例，电路板11p可以包括上电路电极11pa、下电路电极11pc和设置在上电路电极11pa与下电路电极11pc之间的中间电路电极11pb，这些电路电极彼此电连接。上电路电极11pa可以分别与第一连接电极20ce、第二连接电极30ce、第三连接电极40ce和第四连接电极50ce中的每个对应。在一些示例性实施例中，可以通过ENIG对上电路电极11pa进行表面处理，以通过在高温下部分熔融而促进与发光芯片100的连接电极的电连接。
根据示出的示例性实施例，发光芯片100可以以期望的间距P'在载体基底11c上彼此间隔开，优选地考虑电路板11p的将被安装在最终目标装置(诸如，显示装置)上的上电路电极11pa的间距P(见图16B)。
根据示例性实施例，例如，发光芯片100的第一连接电极20ce、第二连接电极30ce、第三连接电极40ce和第四连接电极50ce可以通过例如各向异性导电膜(ACF)结合分别结合到电路板11p的上电路电极11pa。当通过可以以比其他结合方法中低的温度执行的ACF结合将发光芯片100结合到电路板时，可以保护发光芯片100免于在结合期间暴露于高温。然而，发明构思不限于特定的结合方法。例如，在一些示例性实施例中，可以使用包括Cu和Sn中的至少一种的微凸块、各向异性导电胶(ACP)、焊料、或球栅区(BGA)将发光芯片100结合到电路板11p。在这种情况下，由于连接电极20ce、30ce、40ce和50ce的上表面以及钝化层90从抛光工艺等而基本彼此齐平，所以可以增大发光芯片100与各向异性导电膜的粘合性，从而在结合到电路板11p时形成更稳定的结构。
参照图15，在发光芯片100之间形成模制层91。根据示例性实施例，模制层91可以透射从发光芯片100发射的光的一部分，并且还可以反射、衍射和/或吸收外部光的一部分，以防止外部光被发光芯片100朝向可能对用户可见的方向反射。模制层91可以覆盖发光芯片100的至少一部分以保护发光芯片100免受外部湿气和应力的影响。此外，与形成在发光芯片100上的钝化层90一起，模制层91通过加强发光封装件的结构来为发光芯片100提供额外的保护。
根据示例性实施例，当模制层91覆盖基底11的背离电路板11p的顶表面时，模制层91可以具有小于约100μm的厚度，以至少透射从发光芯片100发射的光的50％。在示例性实施例中，模制层91可以包括有机聚合物或无机聚合物。在一些示例性实施例中，模制层91可以附加地包括柱，诸如，二氧化硅或氧化铝。在一些示例性实施例中，模制层91可以包括与钝化层90相同的材料。模制层91可以通过本领域已知的诸如层压方法、镀覆方法和/或印刷方法的各种方法来形成。例如，可以通过在发光芯片100上设置有机聚合物片的真空层压工艺来形成模制层91，并且在真空中施加高温和高压，以通过提供发光封装件的基本平坦的顶表面来改善光均匀性。
在一些示例性实施例中，可以在模制层91形成在基底11上之前从发光芯片100去除基底11。当基底11为图案化的蓝宝石基底时，可以在第三发光堆叠件40的接触基底11的第一类型半导体层41上形成凹凸部，以改善光效率。在另一示例性实施例中，可以通过如本领域已知的蚀刻或图案化在第三发光堆叠件40的第一类型半导体层41上形成凹凸部。
参照图16A和图16B，可以以期望的构造切割设置在电路板11p上的发光芯片100以形成为发光封装件110。例如，图16B中示出的发光封装件110包括设置在电路板11p上的4个发光芯片100(2×2)。然而，发明构思不限于形成在发光封装件110中的发光芯片的特定数量。例如，在一些示例性实施例中，发光封装件110可以包括形成在电路板11p上的一个或更多个发光芯片100。此外，发明构思不限于发光封装件110中的一个或更多个发光芯片100的特定布置。例如，发光封装件110中的一个或更多个发光芯片100可以以n×m排列布置，其中，n和m是大于零的自然数。根据示例性实施例，电路板11p可以包括扫描线和数据线，以独立地驱动包括在发光封装件110中的每个发光芯片100。
参照图17，可以在最终装置(诸如，显示装置)的目标基底11b上安装发光封装件110。目标基底11b可以包括分别与发光封装件110的下电路电极11pc对应的目标电极11s。根据示例性实施例，显示装置可以包括多个像素，并且每个发光芯片100可以被设置为对应于每个像素。更具体地，根据示例性实施例的发光芯片100的每个发光堆叠件可以对应于一个像素的每个子像素。由于发光芯片100包括竖直堆叠的发光堆叠件20、30和40，因此针对每个子像素将需要转移的芯片的数量可以比传统发光器件中的数量显著减少。此外，由于连接电极的背对表面具有不同的长度，所以连接电极可以稳定地形成在发光堆叠结构上，从而使其内部结构加强。此外，由于根据一些示例性实施例的发光芯片100包括在连接电极之间的钝化层90，所以可以保护发光芯片100免受外部冲击的影响。
尽管在这里已经描述了某些示例性实施例和实施方式，但是根据该描述，其他实施例和修改将是明显的。因此，发明构思不限于这样的实施例，而是限于所附权利要求的更宽范围以及对于本领域普通技术人员将明显的各种显而易见的修改和等同布置。

Claims (20)

1.一种发光芯片，所述发光芯片包括：
第一LED子单元；
第二LED子单元，设置在第一LED子单元上；
第三LED子单元，设置在第二LED子单元上；
第一结合层，置于第一LED子单元与第二LED子单元之间；
第二结合层，置于第二LED子单元与第三LED子单元之间；以及
第一连接电极，与第一LED子单元、第二LED子单元和第三LED子单元中的至少一个电连接并叠置，第一连接电极具有背对的第一侧表面和第二侧表面，第一侧表面具有第一长度，第二侧表面具有第二长度，
其中，第一连接电极的第一侧表面和第二侧表面之间的长度差比LED子单元中的至少一个的厚度大。
2.根据权利要求1所述的发光芯片，所述发光芯片还包括：
基底，第一LED子单元设置在基底上；以及
钝化层，至少部分地围绕第一连接电极并且暴露基底的侧表面。
3.根据权利要求1所述的发光芯片，其中，第一侧表面面向发光芯片的外侧，第二侧表面面向发光芯片的中心。
4.根据权利要求2所述的发光芯片，其中，钝化层暴露第一LED子单元的侧表面，并且覆盖第二LED子单元和第三LED子单元中的至少一个的侧表面。
5.根据权利要求2所述的发光芯片，其中，钝化层包括环氧树脂模塑料和聚酰亚胺膜中的至少一种；并且
钝化层覆盖第三LED子单元的上表面。
6.根据权利要求5所述的发光芯片，其中，钝化层透射从第一LED子单元、第二LED子单元和第三LED子单元发射的光。
7.根据权利要求2所述的发光芯片，其中，钝化层的与第三LED子单元叠置的部分的厚度小于约100μm。
8.根据权利要求1所述的发光芯片，所述发光芯片还包括：
第二连接电极，电连接到第一LED子单元；
第三连接电极，电连接到第二LED子单元；以及
第四连接电极，电连接到第三LED子单元，
其中：
第一连接电极电连接到第一LED子单元、第二LED子单元和第三LED子单元中的每个；并且
第一连接电极、第二连接电极、第三连接电极和第四连接电极中的每个具有在远离基底的方向上突出的细长形状，使得第一连接电极、第二连接电极、第三连接电极和第四连接电极中的每个的顶表面设置在第三LED子单元的顶表面上方。
9.根据权利要求8所述的发光芯片，其中，第一连接电极、第二连接电极、第三连接电极和第四连接电极中的至少一个的底表面具有比其相应的顶表面的面积大的面积。
10.根据权利要求8所述的发光芯片，其中，第一连接电极、第二连接电极、第三连接电极和第四连接电极中的至少一个与第一LED子单元、第二LED子单元和第三LED子单元中的每个的侧表面叠置。
11.根据权利要求1所述的发光芯片，其中，第一连接电极分别经由第一下接触电极、第二下接触电极和第三下接触电极电连接到第一LED子单元、第二LED子单元和第三LED子单元中的每个，第一下接触电极、第二下接触电极和第三下接触电极设置在彼此不同的平面上。
12.根据权利要求1所述的发光芯片，其中：
第三LED子单元包括第一类型半导体层、活性层、第二类型半导体层以及与第一类型半导体层形成欧姆接触的上接触电极；
第一类型半导体层包括凹入部分；并且
上接触电极形成在第一类型半导体层的凹入部分中。
13.根据权利要求1所述的发光芯片，所述发光芯片还包括基底，
其中：
第一LED子单元包括第一LED发光堆叠件；
第二LED子单元包括第二LED发光堆叠件；
第三LED子单元包括第三LED发光堆叠件；
第一LED发光堆叠件、第二LED发光堆叠件和第三LED发光堆叠件与基底叠置的区域依次越来越小；并且
发光堆叠件中的至少一个包括表面积小于约10000平方μm的微型LED。
14.根据权利要求1所述的发光芯片，其中，第一连接电极的第一侧表面和第二侧表面之间的长度差在约3μm至约16μm的范围内。
15.一种发光封装件，所述发光封装件包括：
发光芯片，所述发光芯片包括：第一LED子单元；第二LED子单元，设置在第一LED子单元上；第三LED子单元，设置在第二LED子单元上；以及多个连接电极，分别设置在第一LED子单元、第二LED子单元和第三LED子单元中的每个上；
电路板，具有多个上电极，所述多个上电极设置在电路板的面向发光芯片的第一表面上，并且分别连接到连接电极；以及
模制层，基本覆盖发光芯片的所有外表面。
16.根据权利要求15所述的发光封装件，其中：
发光芯片还包括设置在连接电极之间的钝化层；并且
钝化层和模制层包括同一材料。
17.根据权利要求15所述的发光封装件，其中：
发光芯片还包括设置在连接电极之间的钝化层；并且
钝化层和模制层包括彼此不同的材料。
18.根据权利要求15所述的发光封装件，其中，模制层的设置在发光芯片上的部分具有小于约100μm的厚度。
19.根据权利要求15所述的发光封装件，其中：
连接电极之一具有各自具有第一长度和第二长度的背对的第一侧表面和第二侧表面；并且
第一长度与第二长度之间的差为至少约3μm。
20.根据权利要求15所述的发光封装件，其中，连接电极之一与第一LED子单元、第二LED子单元和第三LED子单元中的每个的侧表面叠置。
CN202080035660.7A 2019-05-14 2020-05-08 Led芯片及其制造方法 Pending CN113826217A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201962847836P 2019-05-14 2019-05-14
US62/847,836 2019-05-14
US201962866519P 2019-06-25 2019-06-25
US62/866,519 2019-06-25
US16/848,914 2020-04-15
US16/848,914 US11855121B2 (en) 2019-05-14 2020-04-15 LED chip and manufacturing method of the same
PCT/KR2020/006114 WO2020231107A1 (en) 2019-05-14 2020-05-08 Led chip and manufacturing method of the same

Publications (1)

Publication Number Publication Date
CN113826217A true CN113826217A (zh) 2021-12-21

Family

ID=72528458

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202080035660.7A Pending CN113826217A (zh) 2019-05-14 2020-05-08 Led芯片及其制造方法
CN202020747872.5U Active CN211578782U (zh) 2019-05-14 2020-05-08 发光芯片和发光封装件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202020747872.5U Active CN211578782U (zh) 2019-05-14 2020-05-08 发光芯片和发光封装件

Country Status (7)

Country Link
US (1) US20240088197A1 (zh)
EP (1) EP3970202A4 (zh)
JP (1) JP2022532154A (zh)
KR (1) KR20210155394A (zh)
CN (2) CN113826217A (zh)
BR (1) BR112021022862A2 (zh)
MX (1) MX2021013716A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210155394A (ko) * 2019-05-14 2021-12-22 서울바이오시스 주식회사 Led 칩 및 그것을 제조하는 방법
CN112736169A (zh) * 2021-03-30 2021-04-30 北京芯海视界三维科技有限公司 发光器件及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255343A1 (en) * 2005-05-12 2006-11-16 Oki Data Corporation Semiconductor apparatus, print head, and image forming apparatus
US20070170444A1 (en) * 2004-07-07 2007-07-26 Cao Group, Inc. Integrated LED Chip to Emit Multiple Colors and Method of Manufacturing the Same
CN102655197A (zh) * 2011-03-01 2012-09-05 索尼公司 发光单元和显示装置
US20170077367A1 (en) * 2015-09-11 2017-03-16 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
US20170108937A1 (en) * 2015-10-16 2017-04-20 Seoul Viosys Co., Ltd. Compact light emitting diode chip, light emitting device and electronic device including the same
CN211578782U (zh) * 2019-05-14 2020-09-25 首尔伟傲世有限公司 发光芯片和发光封装件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2355151A3 (en) * 2010-01-29 2015-12-30 Oki Data Corporation Semiconductor light emitting device and image forming apparatus
KR101886156B1 (ko) * 2012-08-21 2018-09-11 엘지이노텍 주식회사 발광소자
JP2014160736A (ja) * 2013-02-19 2014-09-04 Toshiba Corp 半導体発光装置及び発光装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070170444A1 (en) * 2004-07-07 2007-07-26 Cao Group, Inc. Integrated LED Chip to Emit Multiple Colors and Method of Manufacturing the Same
US20060255343A1 (en) * 2005-05-12 2006-11-16 Oki Data Corporation Semiconductor apparatus, print head, and image forming apparatus
CN102655197A (zh) * 2011-03-01 2012-09-05 索尼公司 发光单元和显示装置
US20170077367A1 (en) * 2015-09-11 2017-03-16 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
US20170108937A1 (en) * 2015-10-16 2017-04-20 Seoul Viosys Co., Ltd. Compact light emitting diode chip, light emitting device and electronic device including the same
CN211578782U (zh) * 2019-05-14 2020-09-25 首尔伟傲世有限公司 发光芯片和发光封装件

Also Published As

Publication number Publication date
MX2021013716A (es) 2021-11-25
CN211578782U (zh) 2020-09-25
BR112021022862A2 (pt) 2021-12-28
KR20210155394A (ko) 2021-12-22
US20240088197A1 (en) 2024-03-14
EP3970202A1 (en) 2022-03-23
JP2022532154A (ja) 2022-07-13
EP3970202A4 (en) 2023-05-31

Similar Documents

Publication Publication Date Title
US11587914B2 (en) LED chip and manufacturing method of the same
US11901397B2 (en) LED chip having fan-out structure and manufacturing method of the same
US11855121B2 (en) LED chip and manufacturing method of the same
US11756980B2 (en) LED chip package and manufacturing method of the same
US20210125972A1 (en) Light emitting device for display and led display apparatus having the same
CN211605176U (zh) 发光芯片
US11489002B2 (en) LED display apparatus
US11769761B2 (en) Light emitting device for display and light emitting package having the same
US20240088197A1 (en) Led chip and manufacturing method of the same
CN212934611U (zh) 显示装置
US11810944B2 (en) LED display apparatus
CN211629109U (zh) 发光封装件
US20210126174A1 (en) Light emitting device for display and led display apparatus having the same
CN212934617U (zh) 发光元件及显示装置
CN211629110U (zh) 发光封装件
US20240186363A1 (en) Led chip having fan-out structure and manufacturing method of the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination