CN116613128A - 具有柔性互连件的半导体裸片组合件以及相关联方法和系统 - Google Patents

具有柔性互连件的半导体裸片组合件以及相关联方法和系统 Download PDF

Info

Publication number
CN116613128A
CN116613128A CN202310115064.5A CN202310115064A CN116613128A CN 116613128 A CN116613128 A CN 116613128A CN 202310115064 A CN202310115064 A CN 202310115064A CN 116613128 A CN116613128 A CN 116613128A
Authority
CN
China
Prior art keywords
section
flexible
rigid section
semiconductor die
rigid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310115064.5A
Other languages
English (en)
Inventor
C·格兰西
S·U·阿里芬
K·辛哈
Q·阮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116613128A publication Critical patent/CN116613128A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

公开具有柔性互连件的半导体裸片组合件以及相关联方法和系统。所述半导体裸片组合件包含封装衬底和通过所述柔性互连件附接到所述封装衬底的半导体裸片。所述柔性互连件包含一或多个刚性区段和一或多个柔性区段，所述柔性区段中的每一个紧靠所述刚性区段安置。所述柔性区段可包含具有相对较低熔融温度的可延展材料(例如，在高温下具有相对较低的模量)，使得所述柔性互连件可在组装过程期间具有减小的挠曲硬度。通过响应于在所述组装过程期间产生的应力的塑性变形，所述柔性互连件的所述可延展材料可促使所述柔性互连件的部分移位，以便减少所述应力到所述半导体裸片组合件的其它部分——例如，所述半导体裸片的电路系统的转移。

Description

具有柔性互连件的半导体裸片组合件以及相关联方法和系统
技术领域
本公开大体上涉及半导体装置组合件，且更具体地说，涉及具有柔性互连件的半导体裸片组合件以及相关联方法和系统。
背景技术
半导体封装通常包含安装在封装衬底上且包覆在保护性覆盖物中的一或多个半导体裸片(例如，存储器芯片、微处理器芯片、成像器芯片)。半导体裸片包含各种功能特征，如存储器单元、处理器电路或成像器装置，以及电连接到功能特征的接合垫。接合垫电连接到封装衬底的对应导电结构，所述对应导电结构耦合到保护性覆盖物外部的端子，使得半导体裸片可连接到较高层级的电路系统。在某些半导体封装中，使用倒装芯片接合技术将半导体裸片附接到封装衬底。
市场压力不断地驱使半导体制造商减小裸片封装的大小以适应电子装置的空间限制，同时还给半导体制造商施压以增加每一封装的功能容量。一种用于增加半导体封装的处理功率而不大体上增加封装所占据的表面积的方法是在单个封装中将多个半导体裸片竖直堆叠在彼此的顶部上。在一些情况下，半导体裸片以“z字形”图案堆叠以在接合垫上方提供相对于上覆于接合垫上方的半导体裸片的空间。在一些半导体封装中，减小半导体裸片的厚度以堆叠多个半导体裸片而不增加半导体封装的总高度。
附图说明
参考以下图式可以更好地理解本发明技术的许多方面。图式中的组件未必按比例绘制。相反，重点在于清楚地说明本发明技术的总体特征和原理。
图1A到1C说明半导体裸片组合件的示意图。
图2A到2C说明根据本发明技术的实施例的用于形成柔性互连件的过程的阶段。
图3A到3C说明根据本发明技术的实施例的用于形成柔性互连件的过程的阶段。
图4A和4B说明根据本发明技术的实施例的半导体裸片组合件的示意图。
图5A和5B说明根据本发明技术的实施例的半导体裸片组合件的示意图。
图6A到6C说明根据本发明技术的实施例的柔性互连件的示意图。
图7为示意性地说明包含根据本发明技术的实施例的半导体裸片组合件的系统的框图。
图8为根据本发明技术的实施例的形成半导体装置组合件的方法的流程图。
具体实施方式
下文描述具有柔性互连件的半导体裸片组合件以及相关联方法和系统的若干实施例的具体细节。术语“半导体装置或裸片”通常是指包含一或多种半导体材料的固态装置。半导体装置(或裸片)的实例尤其包含逻辑装置或裸片、存储器装置或裸片、接口装置或裸片、控制器、存储器控制器或处理器(例如，中央处理单元(CPU)、图形处理单元(GPU))、现场可编程门阵列(FPGA)。
这类半导体装置或裸片可包含集成电路或组件、数据存储元件、处理组件和/或在半导体衬底(例如，硅衬底)上制造的其它特征。此外，术语“半导体装置或裸片”可指成品装置，或在成为成品功能装置之前处于各种处理阶段的组合件或其它结构。取决于所使用的上下文，术语“衬底”可包含半导体晶片、半导体衬底、封装衬底、插入件、半导体装置或裸片等。本文中所描述的方法的合适步骤可通过与制造半导体装置(晶片级和/或裸片级)和/或制造半导体封装相关联的处理步骤来执行。
在一些半导体封装中，使用直接芯片附接(DCA)组装过程(例如，利用半导体裸片与封装衬底之间的倒装芯片接合)来减小半导体封装的占据面积。典型的DCA组装过程包含在半导体裸片的接合垫上形成导电柱。导电柱可包含在导电柱的顶部部分处的焊料结构。随后，具有导电柱的半导体裸片在封装衬底上方对准，使得个别导电柱对准到封装衬底的对应衬底接合垫(或导电凸块)，使得焊料结构与衬底接合垫接触。
将已对准的半导体裸片和封装衬底加热到高温(例如，大于约220摄氏度)，这可称为回焊过程或大规模回焊过程。在回焊过程期间，焊料结构的焊料材料可熔融以在导电柱与衬底接合垫之间的接合界面上扩散，以形成将半导体裸片的接合垫连接到封装衬底的衬底接合垫的互连件(其也可称为接头)。在一些情况下，熔融的焊料材料可部分地环绕衬底接合垫。在回焊过程之后，在模制过程步骤期间密封(例如，使用毛细管底部填充物或环氧模制化合物(EMC))经由互连件彼此附接的半导体裸片和封装衬底。在一些情况下，互连件可指导电柱(包含焊料结构)。在一些情况下，互连件可指通过焊料结构与衬底接合垫结合(附接到衬底接合垫)的导电柱。
在用于制造半导体裸片封装的DCA组装过程期间，互连件可经受各种应力，这可在最终半导体裸片封装中引起缺陷、破裂以及其它良率和/或可靠性问题。举例来说，在回焊过程期间，加热(例如，高于200℃)半导体裸片和封装衬底两者以促进导电柱与衬底接合垫之间的接合——例如，通过使焊料材料熔融。虽然使半导体裸片和封装衬底在回焊过程之后冷却，但归因于半导体裸片与封装衬底之间的热膨胀系数(CTE)的不匹配，互连件可经受应力。如处置、底部填充以及模制的其它组装过程步骤可增加互连件所经受的应力。归因于具有相对较低的抗应力强度的电路系统层的不利影响——例如，电路系统的低k介电层的破裂或剥离，应力可在半导体裸片封装中引起各种可靠性和/或良率问题。
期望本发明技术通过增强互连件(导电柱)的顺应性——例如使得互连件响应于各种应力而更柔性、可延展或可变形来减轻与组装过程期间的应力相关联的可靠性和/或良率问题。这类顺应性互连件(或柔性互连件)可促进调整(释放或松弛)组装过程期间——例如回焊过程步骤之后的冷却步骤期间的应力。柔性互连件可减少应力到半导体裸片封装的其它部分——例如，与半导体裸片的集成电路系统相关联的各种层的转移。
根据本发明技术的顺应性柱结构包含具有相对更柔性的材料(例如，相对较低模量的材料、具有相对较低的熔融温度的材料)的一或多个柔性区段，其紧靠具有相对较不柔性的材料(例如，相对较高模量的材料、具有相对较高的熔融温度的材料)的一或多个刚性区段安置。换句话说，柔性区段可配置成响应于小于刚性区段的力而变形。在一些实施例中，包含于柔性区段中的材料具有比包含于刚性区段中的材料的模量值更小的模量值(例如，根据本公开的各种方面，小于包含于刚性区段中的材料的模量值的100％、小于那些值的75％、小于那些值的67％、小于那些值的50％、小于那些值的33％、小于那些值的25％、小于那些值的10％或小于那些值的1％)。在一些实施例中，包含于柔性区段中的材料具有比包含于刚性区段中的材料的熔融温度更低的熔融温度。以这种方式，顺应性柱的部分可通过响应于应力(例如，在表面张力下)的柔性区段的塑性变形而移位或旋转，以解释冷却步骤期间半导体裸片与封装衬底之间的CTE不匹配应变。这类顺应性柱结构可被视为具有减小的挠曲硬度(尤其在组装过程期间在高温下)以响应于应力而变得柔性(例如，可变形)。
如本文中所使用，术语“前”、“后”、“竖直”、“横向”、“向下”、“向上”、“顶部”、“底部”、“上部”以及“下部”可指半导体装置组合件中的特征鉴于图式中所展示的定向的相对方向或位置。举例来说，“上部”或“最上部”可指比另一特征更靠近页面顶部定位的特征。然而，这些术语应当广义地解释为包含具有其它定向的半导体装置。除非另外说明，否则如“第一”和“第二”的术语用于任意地区分这类术语所描述的元件。因此，这些术语未必意图指示这类元件的时间上或其它优先级。
图1A说明在DCA组装过程期间在大约200℃或更高的高温下(例如在回焊过程期间)的半导体裸片组合件100的示意性横截面图。半导体裸片组合件100包含半导体裸片110，其通过在半导体裸片110与封装衬底105之间形成互连件115(例如，形成接头115)而直接附接到(例如，倒装芯片附接到)封装衬底105。在高温下(例如，在回焊过程期间)，互连件115可经受相对较低的应力，因为互连件115的焊料结构在高温下展现低模量值。
图1B说明在回焊过程之后的冷却过程之后的半导体裸片组合件100——例如，在室温下的半导体裸片组合件100的示意性横截面图。在冷却过程期间，半导体裸片组合件100往往会产生施加在互连件115上的应力——例如归因于封装衬底105与半导体裸片110之间的CTE不匹配。举例来说，封装衬底105的CTE大于半导体裸片110的CTE，使得封装衬底105比半导体裸片110收缩得更多。因此，互连件115可归因于在封装衬底105中存在的比半导体裸片110更大的收缩而经受应力——例如，挠曲应力、剥离应力。如图1B中所说明，在封装衬底105的边缘附近的互连件115可比在封装衬底105的中心附近的互连件115经受更多应力，如在封装衬底105的边缘附近用倾斜(slanted/tilted)互连件115所指示。
图1C说明在冷却过程之后的半导体裸片组合件100的一部分，其描绘封装衬底105、半导体裸片110以及互连件115的更多细节。封装衬底105包含衬底接合垫135(图1C中说明其中的一个)。半导体裸片110包含半导体衬底120，其包含电路系统125(例如，金属氧化物半导体(MOS)电路、多层导电迹线和通孔、包含各种介电材料的一或多个介电层)。此外，电路系统125连接到接合垫130，其中的一个在图1C中示意性地描绘为与电路系统125接触。
互连件115包含导电区段116(例如，连接到接合垫130)和焊料区段117(其还可称为焊料连接器或焊料结构)。在一些实施例中，导电区段116包含具有相对较高模量值的金属材料(例如，铜)。因此，导电区段116在组装过程期间(例如，在回焊过程步骤期间)往往会保持硬性。在一些实施例中，焊料区段117包含基于锡的合金(例如，SnAg)。焊料区段117往往展现相对较低的熔点(例如，在比导电区段116更低的温度下熔融)，使得焊料区段117可在回焊过程期间熔融以提供导电区段116(因此，连接到接合垫130的互连件115)与衬底接合垫135之间的物理和电连接。
在冷却过程期间，当与半导体裸片110相比时，封装衬底105可经受更多收缩——例如归因于CTE的不匹配，从而使封装衬底105经受比半导体裸片110的横向移动(指示为半导体裸片110中的较小箭头)更大的横向移动(指示为封装衬底105中的较大箭头)。由于封装衬底105与半导体裸片110之间的不同横向移动，互连件115可经受应力(剥离应力、挠曲应力)。在此方面，不同横向移动可致使力施加在互连件115上。
通过接合垫130连接到电路系统125的互连件115可将应力转移到半导体裸片110的电路系统125。在一些情况下，电路系统125可从半导体裸片110撕开(或破裂)，从而产生非功能性半导体裸片110(和非功能性半导体裸片组合件100)。即使互连件115(或电路系统125)可能不会在组装过程之后出现严重物理故障，但存在于互连件115处的应力可能变得加剧，从而使半导体裸片组合件100在半导体裸片组合件100的使用寿命期间经受各种可靠性问题，因为半导体裸片组合件100可能在正常操作条件下经受额外的热和机械应力。
图2A到2C说明根据本发明技术的实施例的用于形成柔性互连件的过程的阶段。图2A描绘形成在半导体裸片110上的掩模层220。掩模层220包含对应于半导体裸片110的接合垫130集合的开口225集合(在图2A中说明其中的一个)。可使用光致抗蚀剂材料、介电材料或可用于界定用于形成柔性互连件的开口225集合的合适材料来形成掩模层220。图2A进一步描绘在开口225内，形成在接合垫130上的第一刚性区段230a、形成在第一刚性区段230a上的第一柔性区段235a、形成在第一柔性区段235a上的第二刚性区段230b，以及形成在第二刚性区段230b上的第二柔性区段235b。
在一些实施例中，形成刚性区段230的材料包含金属(例如，铜、钨、铝)。这类材料具有相对较高的模量值(例如，模量值大于柔性区段235的模量值)，使得其在高温下(例如，在回焊过程步骤期间)保持相对刚性。在一些实施例中，形成柔性区段235的材料包含具有相对较低的模量值(例如，模量值小于刚性区段230的模量值)的合金，使得其在高温下(例如，在回焊过程步骤期间)变得相对柔性。在一些实施例中，合金包含锡(Sn)——例如SnAg合金。在其它实施例中，合金可掺杂有铟(In)或铋(Bi)以调节(例如，增加、降低)模量值(或熔融温度)。在一些实施例中，形成柔性区段235的材料包含掺杂有银(Ag)或铋(Bi)的锡(Sn)。
在一些实施例中，使用连续镀覆过程步骤来形成刚性区段230和柔性区段235的交替结构。举例来说，可通过掩模层220的开口225将铜选择性地镀覆在接合垫130的表面上。随后，可通过掩模层220的开口225将SnAg合金选择性地镀覆在铜的表面(例如，第一刚性区段230a的表面)上。以这种方式，可穿过掩模层220的开口225形成任何所要数量的刚性区段230和柔性区段235。在完成镀覆过程步骤后，可去除掩模层220。
图2B描绘导电柱215形成在半导体裸片110的接合垫130上——例如，利用连续镀覆过程步骤。此外，在形成最后一个柔性区段235c之后，从半导体裸片110去除掩模层220。导电柱215包含穿插在整个导电柱215中的三个刚性区段230(也个别地识别为刚性区段230a-c)和三个柔性区段235(也个别地识别为柔性区段235a-c)。最后一个柔性区段235(例如，柔性区段235c)可配置成附接到封装衬底(例如，封装衬底105)的衬底接合垫(例如，衬底接合垫130)。因此，最后一个柔性区段235可称为焊料结构或焊料区段。
图2C描绘在柱回焊过程步骤之后的导电柱215。在柱回焊过程期间，将包含导电柱215的半导体裸片110引入到高于焊料液相线温度(例如，220到260℃)的高温。由于柱回焊过程，最后一个柔性区段(例如，柔性区段235c，导电柱的焊料结构)可能变圆，因为在高温下的具有低模量的最后一个柔性区段往往会回焊以减小其表面积。
在一些实施例中，导电柱215(以及开口225)具有约50微米(μm)或更小——例如50μm、40μm、30μm等的直径。在其它实施例中，导电柱215具有大于50微米(μm)——例如60μm、70μm等的直径。在一些实施例中，刚性区段230为约5到10μm厚。在一些实施例中，柔性区段235为约2到5μm厚。最后一个柔性区段235(例如，柔性区段235c)可比其它柔性区段235(例如，柔性区段235a或235b)更厚。在一些实施例中，刚性区段230具有大致相同的厚度。在其它实施例中，刚性区段230具有彼此不同的厚度。在一些实施例中，柔性区段235具有大致相同的熔融温度。在其它实施例中，柔性区段235具有不同的熔融温度。举例来说，柔性区段235c可具有比柔性区段235a、柔性区段235b或这两者更低的熔点。
尽管参考图2A到2C所描述的前述实例过程说明形成在接合垫130上的导电柱215的刚性区段230(例如，刚性区段230a)中的一个，但本发明技术不限于此。举例来说，可在形成导电柱的刚性区段之前在接合垫上形成柔性区段。图3A到3C说明根据本发明技术的实施例的形成柔性互连件的这种过程的阶段。图3A描绘参考图2A所描述的形成在半导体裸片110上的掩模层220。掩模层220还包含对应于半导体裸片110的接合垫130集合的开口225集合(在图3A中说明其中的一个)。图3A进一步描绘在开口225内，形成在接合垫130上的柔性区段336和形成在柔性区段336上的刚性区段230d。随后，另一柔性区段235d(例如，焊料结构)可形成在刚性区段230d上。
在通过开口225形成柔性区段235d之后，可去除掩模层220，如图3B中所描绘的导电柱315中所展示。以这种方式，导电柱315包含安置在接合垫130与刚性区段230d之间的柔性区段336。图3C描绘在使最后一个柔性区段235d(导电柱315的焊料结构)相对圆的柱回焊过程步骤之后的导电柱315。在一些实施例中，柔性区段336包含上文参考柔性区段235所描述的材料——例如掺杂有In和/或Bi的Sn、包含掺杂物(In、Bi等)的SnAg合金。在一些实施例中，柔性区段236包含熔融温度大于柔性区段235d的熔融温度的材料。以这种方式，在柱回焊过程期间(或在大规模回焊过程期间)，刚性区段230d可保持连接到接合垫130。尽管导电柱315描绘成包含单个刚性区段230d，但本发明技术不限于此。举例来说，导电柱315可包含类似于参考图2C所描述的导电柱215的两个或更多个刚性区段。
图4A和4B说明根据本发明技术的实施例的半导体裸片组合件400的示意图。具体地说，图4A描绘在回焊过程已完成之后的附接到封装衬底105的对应衬底接合垫135的半导体裸片110的导电柱中的一个(例如，参考图2C所描述的导电柱215)。在此方面，导电柱215与对应衬底接合垫135对准，使得导电柱215的柔性区段235c与衬底接合垫135接触。随后，使柔性区段235c在回焊过程步骤期间熔融以将柔性区段235c(因此，连接到接合垫130的导电柱215)与对应衬底接合垫135接合(附接)。
在回焊过程期间，导电柱215可能如图2C中所展示为笔直的而不是如图4A中所描绘为弯曲的(曲率)。然而，虽然半导体裸片110和封装衬底105在回焊过程之后冷却，但归因于CTE不匹配，封装衬底105可经受比半导体裸片110更多的收缩。由于封装衬底105比半导体裸片110收缩得更多，所以衬底接合垫135可相对于连接到接合垫130的导电柱215发生较大横向移位(如图4A中表示为L)。衬底接合垫135的较大横向移位可向导电柱215施加力。
由于导电柱215在回焊温度(或冷却过程的至少部分)下包括包含可延展材料(例如，TnAg合金)的多个柔性区段235(例如，柔性区段235a、柔性区段235b)，因此导电柱215可弯曲(或变形)以释放(或适应)在导电柱215或与导电柱215相关联的各种界面(例如，导电柱215与接合垫130之间、接合垫130与电路系统125之间、电路系统125的层之间)中产生的应力。以这种方式，包含导电柱215的半导体裸片组合件400预期较不易于遭受与组装过程期间的应力相关联的良率和可靠性问题。
此外，具有柔性区段的导电柱可用作半导体裸片组合件400的机械柱。机械柱(互连件、接头)可在半导体裸片110与封装衬底105之间提供额外的接合强度——例如，除由导电柱215提供的接合强度以外。在一些实施例中，机械柱形成在半导体裸片110的层450上，所述层配置成具有低硬度(例如，聚酰亚胺层)以提供抗应力弹性。因此，机械柱可与电路系统125电隔离。图4B描绘在回焊过程之后的附接到封装衬底105的对应衬底接合垫135的半导体裸片110的这类机械柱216中的一个。如上文参考图4A所描述，机械柱216可响应于组装过程期间的应力--例如，在冷却过程期间产生的挠曲应力而弯曲。
图5A和5B说明根据本发明技术的实施例的半导体裸片组合件500的示意图。具体地说，图5A描绘在回焊过程之后的附接到封装衬底105的对应衬底接合垫135的半导体裸片110的导电柱中的一个(例如，参考图3C描所述的导电柱315)。如上文参考图4A所描述，导电柱315可响应于组装过程期间——例如，冷却过程步骤期间的应力而弯曲(变形)。图5B说明用作机械柱的具有柔性区段的导电柱。因此，机械柱316可与接合垫130电隔离且可形成在半导体裸片110的层450(具有低硬度，例如聚酰亚胺层)上。
图6A到6C说明根据本发明技术的实施例的柔性互连件的示意图。图6A描绘具有与半导体裸片110的接合垫130接触的刚性区段230的导电柱615a。导电柱615a可被视为导电柱215的变体——例如，包含两个刚性区段230而不是导电柱215的三个刚性区段230。
图6B描绘导电柱615b，其可被视为导电柱615a的变体——例如，包含与接合垫130接触的柔性区段。此外，导电柱615b可被视为导电柱315的变体——例如，包含两个刚性区段230而不是导电柱315的单个刚性区段230d。
尽管图2A到6B的前述实例导电柱中的一些包含具有类似厚度的刚性区段(例如，刚性区段230a-c)和具有类似厚度的柔性区段(例如，柔性区段235a/b)，但本发明技术不限于此。图6C描绘导电柱615c，其具有具备不同厚度的刚性区段230和具备不同厚度的多个柔性区段235。此外，导电柱615a-c可用作如参考图4B和5B所描述的机械柱。
图7为示意性地说明包含根据本发明技术的实施例的半导体裸片组合件的系统700的框图。系统700可包含半导体装置组合件770、电源772、驱动器774、处理器776和/或其它子系统或组件778。参考图2A到6C所描述的半导体裸片组合件可包含于系统700的半导体装置组合件770中。
半导体装置组合件770可具有大体类似于半导体裸片组合件400和500的特征。举例来说，半导体装置组合件770包含封装衬底和附接到封装衬底的半导体裸片，所述封装衬底包含多个衬底接合垫。半导体裸片包含：半导体衬底，其具有电路系统；多个接合垫，其耦合到电路系统，多个接合垫中的每一个附接到导电柱，所述导电柱具有：刚性区段，其具有面向接合垫的第一侧和与第一侧相对的第二侧；第一柔性区段，其连接到刚性区段的第一侧；及第二柔性区段，其连接到刚性区段的第二侧，其中每一导电柱的第二柔性区段附接到多个中的对应衬底接合垫。在一些实施例中，每一导电柱的第一柔性区段进一步附接到多个中的对应的接合垫，使得第一柔性区段位于接合垫与刚性区段的第一侧之间。在一些实施例中，刚性区段包括铜，第一柔性区段包括具有第一熔融温度的第一焊料材料，且第二柔性区段包括具有小于第一熔融温度的第二熔融温度的第二焊料材料。
在一些实施例中，刚性区段为导电柱的第一刚性区段，且导电柱进一步包括第二刚性区段，所述第二刚性区段连接到第一柔性区段以使得第一柔性区段位于第一刚性区段与第二刚性区段之间。在一些实施例中，第二刚性区段包含连接到接合垫的第三侧，且第二刚性区段在第二刚性区段的与第三侧相对的第四侧处连接到第一柔性区段。
所得系统700可执行多种功能中的任一种，如存储器存储、数据处理和/或其它合适的功能。因此，代表性系统700可包含但不限于手持式装置(例如，移动电话、平板计算机、数字阅读器以及数字音频播放器)、计算机以及电器。系统700的组件可容纳于单个单元中或分布在多个互连单元上方(例如，通过通信网络)。系统700的组件还可包含远程装置和多种计算机可读媒体中的任一种。
图8为根据本发明技术的实施例的形成半导体装置组合件的方法的流程图800。流程图800可包含如参考图2A到6C所描述的方法的方面。
方法包含在半导体裸片上形成掩模层，掩模层包含对应于半导体裸片的多个接合垫的多个开口(框810)。方法进一步包含形成对应于多个开口的多个导电柱，其中多个中的导电柱中的每一个附接到多个中的接合垫中的对应一者，且包含：刚性区段，其具有面向接合垫的第一侧和与第一侧相对的第二侧；第一柔性区段，其连接到刚性区段的第一侧；及第二柔性区段，其连接到刚性区段的第二侧(框815)。
在一些实施例中，形成多个导电柱包括：通过多个开口将对应于第一柔性区段的第一焊料材料镀覆在多个接合垫上；通过多个开口将对应于刚性区段的铜镀覆在第一焊料材料上；及通过多个开口将对应于第二柔性区段的第二焊料材料镀覆在铜上。
在一些实施例中，方法进一步包含在镀覆第二焊料材料之后去除掩模层，且将半导体裸片附接到封装衬底，使得半导体裸片的个别导电柱的第二柔性区段附接到封装衬底的对应衬底接合垫。在一些实施例中，刚性区段为导电柱的第一刚性区段，且方法进一步包括：在形成第一柔性区段、第一刚性区段以及第二柔性区段之前，形成导电柱的第二刚性区段，使得第二刚性区段的第一侧连接到接合垫，且第二刚性区段的与第一侧相对的第二侧连接到第一柔性区段，使得第一柔性区段位于第一刚性区段与第二刚性区段之间。
在一些实施例中，形成多个导电柱包括：通过多个开口将对应于第二刚性区段的第一铜镀覆在多个接合垫上；通过多个开口将对应于第一柔性区段的第一焊料材料镀覆在第一铜上；通过多个开口将对应于第一刚性区段的第二铜镀覆在第一焊料材料上；及通过多个开口将对应于第二柔性区段的第二焊料材料镀覆在第二铜上。
应注意，上文所描述的方法描述了可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自两个或更多个方法的实施例。综上所述，应了解，本文中已经出于说明的目的描述了所述技术的具体实施例，但可在不偏离本公开的情况下进行各种修改。另外，虽然在所说明实施例中，某些特征或组件已展示为具有某些布置或配置，但其它布置和配置也是可能的。此外，在特定实施例的上下文中描述的本发明技术的某些方面还可在其它实施例中组合或消除。
本文中所论述的包含半导体装置的装置可形成在半导体衬底或裸片，如硅、锗、硅锗合金、砷化镓、氮化镓等上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，如玻璃上硅(SOG)或蓝宝石上硅(SOS)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质通过掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间通过离子植入，或通过任何其它掺杂方式来执行掺杂。
如本文中(包含在权利要求书中)所使用，如在项列表(例如，前面有例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如A、B或C中的至少一个的列表意指A或B或C，或AB，或AC，或BC，或ABC(即，A和B和C)。此外，如本文中所使用，短语“基于”不应理解为指代封闭条件集合。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应以与短语“至少部分地基于”相同的方式解释。本文中所使用的术语“示例性”意思是“充当实例、例子或图示”且并非为“优选的”或“比其它实例有利”。
综上所述，应了解，本文中已经出于说明的目的描述了本发明的具体实施例，但可在不偏离本发明的范围的情况下进行各种修改。相反，在前述描述中，论述了许多特定细节以提供对本发明技术的实施例的透彻和启发性描述。然而，相关领域的技术人员将认识到，可在无特定细节中的一或多个的情况下实践本公开。在其它情况下，未展示或未详细地描述通常与存储器系统和装置相关联的众所周知的结构或操作，以避免混淆技术的其它方面。一般来说，应理解，除本文中所公开的那些特定实施例以外的各种其它装置、系统以及方法可在本发明技术的范围内。

Claims (20)

1.一种半导体裸片，其包括：
半导体衬底，其包含电路系统；
多个接合垫，其耦合到所述电路系统，所述多个接合垫中的每一个附接到导电柱，所述导电柱包含：
刚性区段，其具有面向所述接合垫的第一侧和与所述第一侧相对的第二侧；
第一柔性区段，其连接到所述刚性区段的所述第一侧；及
第二柔性区段，其连接到所述刚性区段的所述第二侧，其中所述第一柔性区段和所述第二柔性区段各自配置成响应于小于所述刚性区段的力而变形。
2.根据权利要求1所述的半导体裸片，其中：
所述刚性区段包含具有第一模量值的第一材料；
所述第一柔性区段包含具有第二模量值的第二材料；
所述第二柔性区段包含具有第三模量值的第三材料，其中所述第一模量值大于所述第二模量值或所述第三模量值。
3.根据权利要求1所述的半导体裸片，其中：
所述第一柔性区段进一步连接到所述接合垫，使得所述第一柔性区段位于所述接合垫与所述刚性区段的所述第一侧之间；且
所述第二柔性区段配置成附接到封装衬底的衬底接合垫。
4.根据权利要求3所述的半导体裸片，其中：
所述刚性区段包括铜；
所述第一柔性区段包括具有第一熔融温度的第一焊料材料；且
所述第二柔性区段包括具有小于所述第一熔融温度的第二熔融温度的第二焊料材料。
5.根据权利要求1所述的半导体裸片，其中所述刚性区段为所述导电柱的第一刚性区段，且所述导电柱进一步包括第二刚性区段，所述第二刚性区段连接到所述第一柔性区段以使得所述第一柔性区段位于所述第一刚性区段与所述第二刚性区段之间。
6.根据权利要求5所述的半导体裸片，其中：
所述第二刚性区段包含连接到所述接合垫的第三侧；且
所述第二刚性区段在所述第二刚性区段的与所述第三侧相对的第四侧处连接到所述第一柔性区段。
7.根据权利要求6所述的半导体裸片，其中所述第二柔性区段配置成附接到封装衬底的衬底接合垫。
8.根据权利要求6所述的半导体裸片，其中：
所述第一刚性区段和所述第二刚性区段包括铜；且
所述第一柔性区段和所述第二柔性区段包括焊料材料。
9.根据权利要求5所述的半导体裸片，其中所述导电柱进一步包括第三刚性区段，所述第三刚性区段连接到所述第二柔性区段以使得所述第二柔性区段位于所述第一刚性区段与所述第三刚性区段之间。
10.根据权利要求9所述的半导体裸片，其中：
所述第三刚性区段包含连接到所述第二柔性区段的第五侧；且
所述第三刚性区段在所述第三刚性区段的与所述第五侧相对的第六侧处连接到所述导电柱的第三柔性区段，所述第三柔性区段配置成附接到封装衬底的衬底接合垫。
11.根据权利要求10所述的半导体裸片，其中：
所述第一刚性区段、所述第二刚性区段以及所述第三刚性区段包括铜；且
所述第一刚性区段、所述第二刚性区段以及所述第三刚性区段包括焊料材料。
12.一种方法，其包括：
在半导体裸片上形成掩模层，所述掩模层包含对应于所述半导体裸片的多个接合垫的多个开口；及
形成对应于所述多个开口的多个导电柱，其中所述多个中的所述导电柱中的每一个附接到所述多个中的所述接合垫中的对应一者，且包含：
刚性区段，其具有面向所述接合垫的第一侧和与所述第一侧相对的第二侧；
第一柔性区段，其连接到所述刚性区段的所述第一侧；及
第二柔性区段，其连接到所述刚性区段的所述第二侧。
13.根据权利要求12所述的方法，其中形成所述多个导电柱包括：
通过所述多个开口将对应于所述第一柔性区段的第一焊料材料镀覆在所述多个接合垫上；
通过所述多个开口将对应于所述刚性区段的铜镀覆在所述第一焊料材料上；及
通过所述多个开口将对应于所述第二柔性区段的第二焊料材料镀覆在所述铜上。
14.根据权利要求12所述的方法，其中所述刚性区段为所述导电柱的第一刚性区段，且所述方法进一步包括：
在形成所述第一柔性区段、所述第一刚性区段以及所述第二柔性区段之前，形成所述导电柱的第二刚性区段，使得所述第二刚性区段的第一侧连接到所述接合垫，且所述第二刚性区段的与所述第一侧相对的第二侧连接到所述第一柔性区段，使得所述第一柔性区段位于所述第一刚性区段与所述第二刚性区段之间。
15.根据权利要求14所述的方法，其中形成所述多个导电柱包括：
通过所述多个开口将对应于所述第二刚性区段的第一铜镀覆在所述多个接合垫上；
通过所述多个开口将对应于所述第一柔性区段的第一焊料材料镀覆在所述第一铜上；
通过所述多个开口将对应于所述第一刚性区段的第二铜镀覆在所述第一焊料材料上；及
通过所述多个开口将对应于所述第二柔性区段的第二焊料材料镀覆在所述第二铜上。
16.一种半导体裸片组合件，其包括：
封装衬底，其包含多个衬底接合垫；及
半导体裸片，其附接到所述封装衬底，所述半导体裸片包含：
半导体衬底，其具有电路系统；
多个接合垫，其耦合到所述电路系统，所述多个接合垫中的每一个附接到导电柱，所述导电柱具有：
刚性区段，其具有面向所述接合垫的第一侧和与所述第一侧相对的第二侧；
第一柔性区段，其连接到所述刚性区段的所述第一侧；及
第二柔性区段，其连接到所述刚性区段的所述第二侧，其中每一导电柱的所述第二柔性区段附接到所述多个中的对应衬底接合垫。
17.根据权利要求16所述的半导体裸片组合件，其中每一导电柱的所述第一柔性区段进一步附接到所述多个中的对应接合垫，使得所述第一柔性区段位于所述接合垫与所述刚性区段的所述第一侧之间。
18.根据权利要求16所述的半导体裸片组合件，其中：
所述刚性区段包括铜；
所述第一柔性区段包括具有第一熔融温度的第一焊料材料；且
所述第二柔性区段包括具有小于所述第一熔融温度的第二熔融温度的第二焊料材料。
19.根据权利要求16所述的半导体裸片组合件，其中所述刚性区段为所述导电柱的第一刚性区段，且所述导电柱进一步包括第二刚性区段，所述第二刚性区段连接到所述第一柔性区段以使得所述第一柔性区段位于所述第一刚性区段与所述第二刚性区段之间。
20.根据权利要求19所述的半导体裸片，其中：
所述第二刚性区段包含连接到所述接合垫的第三侧；且
所述第二刚性区段在所述第二刚性区段的与所述第三侧相对的第四侧处连接到所述第一柔性区段。
CN202310115064.5A 2022-02-17 2023-02-15 具有柔性互连件的半导体裸片组合件以及相关联方法和系统 Pending CN116613128A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/674,685 2022-02-17
US17/674,685 US20230260943A1 (en) 2022-02-17 2022-02-17 Semiconductor die assemblies with flexible interconnects and associated methods and systems

Publications (1)

Publication Number Publication Date
CN116613128A true CN116613128A (zh) 2023-08-18

Family

ID=87559071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310115064.5A Pending CN116613128A (zh) 2022-02-17 2023-02-15 具有柔性互连件的半导体裸片组合件以及相关联方法和系统

Country Status (2)

Country Link
US (1) US20230260943A1 (zh)
CN (1) CN116613128A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113490995A (zh) * 2019-02-28 2021-10-08 京瓷株式会社 半导体元件的制造方法以及半导体元件体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8293587B2 (en) * 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same

Also Published As

Publication number Publication date
US20230260943A1 (en) 2023-08-17

Similar Documents

Publication Publication Date Title
US11935856B2 (en) Semiconductor device having a redistribution layer
US7812438B2 (en) Via offsetting to reduce stress under the first level interconnect (FLI) in microelectronics packaging
US9230935B2 (en) Package on package structure and method of manufacturing the same
KR101387706B1 (ko) 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
CN100468674C (zh) 半导体器件及其制造方法、线路板及其制造方法、半导体封装件和电子装置
US7573137B2 (en) Controlling flip-chip techniques for concurrent ball bonds in semiconductor devices
KR20170098586A (ko) 반도체 패키지
TW200933838A (en) Integrated circuit device incorporating metallurigacal bond to enhance thermal conduction to a heat sink
CN109427755B (zh) 半导体装置组合件和其制造方法
US6617688B2 (en) Semiconductor device and flat electrodes
US8288208B1 (en) Apparatus and methods for semiconductor packages with improved warpage
CN100394566C (zh) 半导体封装物及其制造方法
US7679188B2 (en) Semiconductor device having a bump formed over an electrode pad
CN116613128A (zh) 具有柔性互连件的半导体裸片组合件以及相关联方法和系统
US10861825B2 (en) Interconnect structures with intermetallic palladium joints and associated systems and methods
US10103126B2 (en) Laminated semiconductor device and manufacturing method of laminated semiconductor device
KR20080079742A (ko) 반도체 장치의 범프 구조물
US9478482B2 (en) Offset integrated circuit packaging interconnects
US20090200362A1 (en) Method of manufacturing a semiconductor package
KR101062568B1 (ko) 플립칩 반도체 패키지 및 그 제조 방법
KR20210155696A (ko) 인터포저 및 이를 포함하는 반도체 패키지
US9892985B2 (en) Semiconductor device and method for manufacturing the same
CN218385184U (zh) 半导体封装装置
US11935824B2 (en) Integrated circuit package module including a bonding system
CN116364560A (zh) 一种半导体封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication