CN116582121A - 一种数字信号双向传输电平转换电路 - Google Patents

一种数字信号双向传输电平转换电路 Download PDF

Info

Publication number
CN116582121A
CN116582121A CN202310543747.0A CN202310543747A CN116582121A CN 116582121 A CN116582121 A CN 116582121A CN 202310543747 A CN202310543747 A CN 202310543747A CN 116582121 A CN116582121 A CN 116582121A
Authority
CN
China
Prior art keywords
circuit
triode
resistor
transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310543747.0A
Other languages
English (en)
Other versions
CN116582121B (zh
Inventor
陈杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Aeronautical University
Original Assignee
Xian Aeronautical University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautical University filed Critical Xian Aeronautical University
Priority to CN202310543747.0A priority Critical patent/CN116582121B/zh
Publication of CN116582121A publication Critical patent/CN116582121A/zh
Application granted granted Critical
Publication of CN116582121B publication Critical patent/CN116582121B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种数字信号双向传输电平转换电路，连接在第一芯片的其中一个端口和第二芯片的其中一个端口之间，包括第一单向导通电路、第二单向导通电路以及分压电路，分压电路上设置有分压点，第一单向导通电路包括第一三极管和第二三极管，第一三极管的基极与第一芯片连接，第一三极管的集电极与第二三极管的基极连接，第二三极管的集电极与第二芯片连接；第二单向导通电路包括第三三极管和第四三极管，第三三极管的基极与第四三极管的集电极连接，第四三极管的基极与第二芯片连接。本发明采用了简单的模拟电路系统即可完成不同的数字信号传输过程中高低电平的双向转换，结构简单，可大大地降低使用成本。

Description

一种数字信号双向传输电平转换电路
技术领域
本发明属于双向传输电路技术领域，具体涉及一种数字信号双向传输电平转换电路。
背景技术
目前，在数字信号的传输应用中，经常需要对数字信号电平进行转换。对于只需要一次电平转换的简单系统，电平转换经常采用分压电阻实现，结构简单，但只能实现数字信号的单向传输。对于复杂系统，多个芯片之间采用不同电平的数字信号完成通信，常用专门的芯片完成数字信号电平转换，但价格高，成本贵。
发明内容
为了解决现有技术中的问题，本发明提供了一种数字信号双向传输电平转换电路，连接在第一芯片的其中一个端口和第二芯片的其中一个端口之间，连接在第一芯片的其中一个端口和第二芯片的其中一个端口之间，所述电路包括第一单向导通电路、第二单向导通电路以及分压电路，所述分压电路上设置有分压点，所述第一单向导通电路包括第一三极管和第二三极管，所述第一三极管的基极与所述第一芯片连接，所述第一三极管的集电极与所述第二三极管的基极连接，所述第二三极管的集电极与所述第二芯片连接；所述第二单向导通电路包括第三三极管和第四三极管，所述第三三极管的基极与所述第四三极管的集电极连接，所述第四三极管的基极与所述第二芯片连接。
进一步地，所述第一三极管的发射极连接第一分压电路，所述第一分压电路包括由第二电阻和第三电阻构成的串联之路，所述串联支路的一端与第二电源连接，另一端与第一接地端连接，所述第二电阻与所述第三电阻的公共点为第一分压点。
进一步地，所述第一分压点与所述第一三极管的发射极连接。
进一步地，所述第二三极管的发射极连接第二分压电路，所述第二分压电路包括由第五电阻和第六电阻构成的串联之路，所述串联支路的一端与第一电源连接，另一端与第二接地端连接，所述第五电阻与所述第六电阻的公共点为第二分压点。
进一步地，所述第二分压点与所述第二三极管的发射极连接。
进一步地，当所述第三三极管处于导通状态，而所述第一三极管和第四三极管均处于截止状态，所述第三三极管连接第三分压电路和第四分压电路，所述第三分压电路为所述第三三极管的集电极到发射极的分压电路，所述第四分压电路为所述第三三极管的基极到发射极的分压电路，所述第三分压电路包括由第一电阻、第十一电阻和所述第三三极管构成的串联支路，所述串联支路的一端与所述第二电源连接，另一端与第三接地端连接，所述第一电阻和第十一电阻的公共点为第三分压点，所述第四分压电路包括由第八电阻、第七电阻和所述第三三极管构成的串联支路，所述串联支路的一端与第三电源连接，另一端与所述第三接地端连接，所述第八电阻和第七电阻的公共点为第四分压点。
进一步地，所述第四分压点分别与所述第一三极管的基极和所述第一芯片连接。
进一步地，当所述第二三极管处于导通状态，所述第四三极管处于截止状态，所述第二三极管连接第五分压电路，所述第五分压电路为所述第二三极管的发射极到基极的分压电路，所述第五分压电路，包括由第五电阻、第二三极管以及第十电阻构成的串联支路，所述串联支路的一端与第一电源连接，另一端与所述第三接地端连接，所述第五电阻与所述第十电阻的公共点为第五分压点。
进一步地，所述第五分压点分别与所述第二三极管的集电极和所述第二芯片连接。
进一步地，当所述第四三极管处于导通状态，所述第二三极管和所述第三三极管处于截止状态，所述第四三极管连接第六分压电路和第七分压电路，所述第六分压电路为所述第四三极管的集电极到发射极的分压电路，所述第七分压电路为所述第四三极管的集电极到基极的分压电路，所述第六分压电路，包括由第八电阻和第四三极管构成的串联支路，所述串联支路的一端与第三电源连接，另一端与所述第三接地端连接，所述第七分压电路，包括由第八电阻、第四三极管、第九电阻和第十电阻构成的串联支路，所述串联支路的一端与第三电源连接，另一端与所述第三接地端连接。
进一步地,所述第十一电阻阻值不大于47欧。
优选地，所述第十一电阻阻值为33欧。
进一步地，所述第一三极管和第二三极管为PNP型，所述第三三极管和第四三极管为NPN型。
与现有技术相比，本发明的数字信号双向传输电平转换电路，可以实现多个数字信号高低电平之间的转换和信号的双向传输，并且本发明采用了简单的模拟电路系统即可完成不同的数字信号高低电平的双向转换，结构简单，可大大地降低使用成本。
附图说明
图1是本发明的数字信号双向传输电平转换电路的结构示意图。
其中，第一电源-VCC1；第二电源-VCC2；第三电源-VCC3；第一电阻-R31；第二电阻-R32；第三电阻-R33；第四电阻-R34；第五电阻-R35；第六电阻-R36；第七电阻-R37；第八电阻-R38；第九电阻-R39；第十电阻-R40；第十一电阻-R41；第一接地端-GND1；第二接地端-GND2；第三接地端-GND3；第一三极管-T1；第二三极管-T2；第三三极管-T3；第四三极管-T4；第一分压点-C；第二分压点-D；第三分压点-A；第四分压点-E；第五分压点-B。
具体实施方式
下面结合说明书附图和具体的实施例对本发明作进一步地解释说明，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
根据附图1所示的本发明提供了一种种数字信号双向传输电平转换电路，连接在第一芯片的其中一个端口和第二芯片的其中一个端口之间，连接在第一芯片的其中一个端口和第二芯片的其中一个端口之间，所述电路包括第一单向导通电路、第二单向导通电路以及分压电路，所述分压电路上设置有分压点，所述第一单向导通电路包括第一三极管T1和第二三极管T2，所述第一三极管T1的基极与所述第一芯片连接，所述第一三极管T1的集电极与所述第二三极管T2的基极连接，所述第二三极管T2的集电极与所述第二芯片连接；所述第二单向导通电路包括第三三极管T3和第四三极管T4，所述第三三极管T3的基极与所述第四三极管T4的集电极连接，所述第四三极管T4的基极与所述第二芯片连接。
根据本发明的实施例以及附图1所示的所述第一三极管T1的发射极连接第一分压电路，所述第一分压电路包括由第二电阻R32和第三电阻R33构成的串联之路，所述串联支路的一端与第二电源VCC2连接，另一端与第一接地端GND1连接，所述第二电阻R32与所述第三电阻R33的公共点为第一分压点C。所述第一分压点C与所述第一三极管T1的发射极连接。所述第二三极管T2的发射极连接第二分压电路，所述第二分压电路包括由第五电阻R35和第六电阻R36构成的串联之路，所述串联支路的一端与第一电源VCC1连接，另一端与第二接地端GND2连接，所述第五电阻R35与所述第六电阻R36的公共点为第二分压点D。所述第二分压点D与所述第二三极管T2的发射极连接。
根据本发明的实施例以及附图1所示的当所述第三三极管T3处于导通状态，而所述第一三极管T1和第四三极管T4均处于截止状态，所述第三三极管T3连接第三分压电路和第四分压电路，所述第三分压电路为所述第三三极管T3的集电极到发射极的分压电路，所述第四分压电路为所述第三三极管T3的基极到发射极的分压电路，所述第三分压电路包括由第一电阻R31、第十一电阻R41和所述第三三极管T3构成的串联支路，所述串联支路的一端与所述第二电源VCC2连接，另一端与第三接地端GND3连接，所述第一电阻R31和第十一电阻R41的公共点为第三分压点A，所述第四分压电路包括由第八电阻R38、第七电阻R37和所述第三三极管T3构成的串联支路，所述串联支路的一端与第三电源VCC3连接，另一端与所述第三接地端GND3连接，所述第八电阻R38和第七电阻R37的公共点为第四分压点E。所述第四分压点E分别与所述第一三极管T1的基极和所述第一芯片连接。
根据本发明的实施例以及附图1所示的当所述第二三极管T2处于导通状态，所述第四三极管T4处于截止状态，所述第二三极管T2连接第五分压电路，所述第五分压电路为所述第二三极管T2的发射极到基极的分压电路，所述第五分压电路，包括由第五电阻R35、第二三极管T2以及第十电阻R40构成的串联支路，所述串联支路的一端与第一电源VCC1连接，另一端与所述第三接地端GND3连接，所述第五电阻R35与所述第十电阻R40的公共点为第五分压点B。所述第五分压点B分别与所述第二三极管T2的集电极和所述第二芯片连接。
根据本发明的实施例以及附图1所示的当所述第四三极管处于导通状态，所述第二三极管T2和所述第三三极管T3处于截止状态，所述第四三极管T4连接第六分压电路和第七分压电路，所述第六分压电路为所述第四三极管T4的集电极到发射极的分压电路，所述第七分压电路为所述第四三极管T4的集电极到基极的分压电路，所述第六分压电路，包括由第八电阻R38和第四三极管T4构成的串联支路，所述串联支路的一端与第三电源VCC3连接，另一端与所述第三接地端GND3连接，所述第七分压电路，包括由第八电阻R38、第四三极管T4、第九电阻R39和第十电阻R40构成的串联支路，所述串联支路的一端与第三电源VCC3连接，另一端与所述第三接地端GND3连接。
根据本发明的实施例，所述第十一电阻R41的阻值不大于47欧，优选地可设置为33欧。
根据本发明的实施例，所述第一三极管T1和第二三极管T2为PNP型，所述第三三极管T3和第四三极管T4为NPN型。
根据附图1所示的本发明的数字信号双向传输电平转换，本发明提供了一种可以双向传输的高低电平均可随意转换的电路设计，以下将通过实施例做进一步的说明。
实施例
当所述第一芯片与所述第二芯片之间无信号传输时，所述第一芯片与所述第二芯片自动置于高电平状态，所述第一芯片与所述第二芯片之间的转换电路的各个分压点的电平由各个分压电路的电阻和电源电压来决定。即所述第三分压点A的电平由所述第二电源VCC2的电压和第一电阻R31、第十一电阻R41的阻值来决定，并且所述第一电阻R31、第十一电阻R41的阻值可以调节，来满足所述第一芯片的电平要求；而所述第五分压点B的电平由所述第一电源VCC1的电压和第五电阻R35、第十电阻R40的阻值来决定，并且所述第五电阻R35、第十电阻R40的阻值可以调节，来满足所述第二芯片的电平要求，其中，第十一电阻R41为33欧，其他电阻的阻值均可根据实际需要进行调节。
当所述第一芯片与所述第二芯片之间有信号传输时，所述第一芯片作为数字信号传输的输出端，所述第一芯片输出低电平信号，并且主动地将所述第一分压点A的电平置为0，此时，所述第一三极管T1的基极连接所述第一分压点A，而所述第一三极管T1的发射极连接第二电源VCC2将会提供给所述第一三极管T1极小的电流，此时，所述第一三极管T1发射极电流大于所述第一三极管T1基极电流，所述第一三极管T1将处于饱和导通状态，同理，所述第一电源VCC1供给所述第二三极管T2的电流极小，即所述第二三极管T2发射极的电流小于所述第二三极管T2基极的电流，因此，所述第二三极管T2处于截止状态，通过主动地调节所述第十电阻R40的阻值，将所述第五分压点B的电平拉低，将所述第五分压点B置为低电平，迫使所述第二芯片输出低电平信号。
当所述第一芯片输出高电平信号，并且主动地将所述第一分压点A的电平置为高电平，此时，所述第一三极管T1的基极连接所述第一分压点A，而所述第一三极管T1的发射极连接第二电源VCC2将会提供给所述第一三极管T1极小的电流，此时，所述第一三极管T1发射极电流小于所述第一三极管T1基极电流，所述第一三极管T1将处于截止状态，同理，所述第一电源VCC1供给所述第二三极管T2的电流极小，而此时所述第二三极管T2的基极电流为0，即所述第二三极管T2发射极的电流大于所述第二三极管T2基极的电流，因此，所述第二三极管T2处于饱和导通状态，通过主动地调节所述第十电阻R40的阻值，将所述第五分压点B的电平拉高，将所述第五分压点B置为高电平，迫使所述第二芯片输出高电平信号。
以上就完成了所述第一芯片到所述第二芯片的高、低电平的信号传输。
当所述第一芯片与所述第二芯片之间有信号传输时，所述第二芯片作为数字信号传输的输出端，所述第二芯片输出低电平信号，并且主动地将所述第五分压点B的电平置为0，即所述第四三极管T4的基极输出电流为0，此时，所述第四三极管T4处于截止状态，而当所述第四三极管T4处于截止状态后，所述第三电源VCC3供给的电流将通过第八电阻R38和第七电阻R37到达所述第三三极管T3的基极，使得第三三极管T3处于导通状态，则此时第三分压电路处于导通状态，位于第三分压电路上的第三分压点A将被置为低电平，迫使所述第一芯片输出低电平信号。
当所述第二芯片输出高电平信号，并且主动地将所述第五分压点B的电平置为高电平，即所述第四三极管T4的基极有输出电流，此时，所述第四三极管T4处于导通状态，而当所述第四三极管T4处于导通状态后，所述第三电源VCC3供给的电流将通过第八电阻R38和第四三极管T4到达接地端，此时，处于所述第三三极管T3的基极上没有电流通过，则第三三极管T3将处于截止状态，通过主动地调节第一电阻R31的阻值，将所述第三分压点A的电平置于高电平，迫使第一芯片输出高电平信号。
以上就完成了所述第二芯片到所述第一芯片的高、低电平的信号传输。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的范围。

Claims (10)

1.一种数字信号双向传输电平转换电路，连接在第一芯片的其中一个端口和第二芯片的其中一个端口之间，其特征在于，所述电路包括第一单向导通电路、第二单向导通电路以及分压电路，所述分压电路上设置有分压点，
所述第一单向导通电路包括第一三极管和第二三极管，所述第一三极管的基极与所述第一芯片连接，所述第一三极管的集电极与所述第二三极管的基极连接，所述第二三极管的集电极与所述第二芯片连接；
所述第二单向导通电路包括第三三极管和第四三极管，所述第三三极管的基极与所述第四三极管的集电极连接，所述第四三极管的基极与所述第二芯片连接。
2.根据权利要求1所述的数字信号双向传输电平转换电路，其特征在于，所述第一三极管的发射极连接第一分压电路，所述第一分压电路包括由第二电阻和第三电阻构成的串联之路，所述串联支路的一端与第二电源连接，另一端与第一接地端连接，所述第二电阻与所述第三电阻的公共点为第一分压点。
3.根据权利要求2所述的数字信号双向传输电平转换电路，其特征在于，所述第一分压点与所述第一三极管的发射极连接。
4.根据权利要求1所述的数字信号双向传输电平转换电路，其特征在于，所述第二三极管的发射极连接第二分压电路，所述第二分压电路包括由第五电阻和第六电阻构成的串联之路，所述串联支路的一端与第一电源连接，另一端与第二接地端连接，所述第五电阻与所述第六电阻的公共点为第二分压点。
5.根据权利要求4所述的数字信号双向传输电平转换电路，其特征在于，所述第二分压点与所述第二三极管的发射极连接。
6.根据权利要求2所述的数字信号双向传输电平转换电路，其特征在于，当所述第三三极管处于导通状态，而所述第一三极管和第四三极管均处于截止状态，所述第三三极管连接第三分压电路和第四分压电路，所述第三分压电路为所述第三三极管的集电极到发射极的分压电路，所述第四分压电路为所述第三三极管的基极到发射极的分压电路，
所述第三分压电路包括由第一电阻、第十一电阻和所述第三三极管构成的串联支路，所述串联支路的一端与所述第二电源连接，另一端与第三接地端连接，所述第一电阻和第十一电阻的公共点为第三分压点，
所述第四分压电路包括由第八电阻、第七电阻和所述第三三极管构成的串联支路，所述串联支路的一端与第三电源连接，另一端与所述第三接地端连接，所述第八电阻和第七电阻的公共点为第四分压点。
7.根据权利要求6所述的数字信号双向传输电平转换电路，其特征在于，所述第四分压点分别与所述第一三极管的基极和所述第一芯片连接。
8.根据权利要求4所述的数字信号双向传输电平转换电路，其特征在于，当所述第二三极管处于导通状态，所述第四三极管处于截止状态，所述第二三极管连接第五分压电路，所述第五分压电路为所述第二三极管的发射极到基极的分压电路，
所述第五分压电路，包括由第五电阻、第二三极管以及第十电阻构成的串联支路，所述串联支路的一端与第一电源连接，另一端与所述第三接地端连接，所述第五电阻与所述第十电阻的公共点为第五分压点。
9.根据权利要求8所述的数字信号双向传输电平转换电路，其特征在于，所述第五分压点分别与所述第二三极管的集电极和所述第二芯片连接。
10.根据权利要求1所述的数字信号双向传输电平转换电路，其特征在于，当所述第四三极管处于导通状态，所述第二三极管和所述第三三极管处于截止状态，所述第四三极管连接第六分压电路和第七分压电路，所述第六分压电路为所述第四三极管的集电极到发射极的分压电路，所述第七分压电路为所述第四三极管的集电极到基极的分压电路，
所述第六分压电路，包括由第八电阻和第四三极管构成的串联支路，所述串联支路的一端与第三电源连接，另一端与所述第三接地端连接，
所述第七分压电路，包括由第八电阻、第四三极管、第九电阻和第十电阻构成的串联支路，所述串联支路的一端与第三电源连接，另一端与所述第三接地端连接。
CN202310543747.0A 2023-05-15 2023-05-15 一种数字信号双向传输电平转换电路 Active CN116582121B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310543747.0A CN116582121B (zh) 2023-05-15 2023-05-15 一种数字信号双向传输电平转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310543747.0A CN116582121B (zh) 2023-05-15 2023-05-15 一种数字信号双向传输电平转换电路

Publications (2)

Publication Number Publication Date
CN116582121A true CN116582121A (zh) 2023-08-11
CN116582121B CN116582121B (zh) 2024-04-02

Family

ID=87544804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310543747.0A Active CN116582121B (zh) 2023-05-15 2023-05-15 一种数字信号双向传输电平转换电路

Country Status (1)

Country Link
CN (1) CN116582121B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116582122A (zh) * 2023-05-15 2023-08-11 西安航空学院 一种数字信号双向传输低电平转换电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797582A (en) * 1986-05-14 1989-01-10 Bendix Electronics S.A. Bidirectional interface circuit having a unipolar port and a bipolar port for logic signals
US20040155679A1 (en) * 2003-02-12 2004-08-12 Kabushiki Kaisha Toshiba Signal-level converter
US20100214702A1 (en) * 2009-02-24 2010-08-26 Zhongshan Broad-Ocean Motor Co., Ltd. Over-current protection circuit and motor controller comprising the same
CN103716037A (zh) * 2013-12-17 2014-04-09 深圳市新国都技术股份有限公司 一种双向电平转换电路
WO2023019701A1 (zh) * 2021-08-20 2023-02-23 广州市保伦电子有限公司 一种pfc功率扩展和双管均流驱动电路
CN115865073A (zh) * 2022-12-09 2023-03-28 深圳深浦电气有限公司 转换电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797582A (en) * 1986-05-14 1989-01-10 Bendix Electronics S.A. Bidirectional interface circuit having a unipolar port and a bipolar port for logic signals
US20040155679A1 (en) * 2003-02-12 2004-08-12 Kabushiki Kaisha Toshiba Signal-level converter
US20100214702A1 (en) * 2009-02-24 2010-08-26 Zhongshan Broad-Ocean Motor Co., Ltd. Over-current protection circuit and motor controller comprising the same
CN103716037A (zh) * 2013-12-17 2014-04-09 深圳市新国都技术股份有限公司 一种双向电平转换电路
WO2023019701A1 (zh) * 2021-08-20 2023-02-23 广州市保伦电子有限公司 一种pfc功率扩展和双管均流驱动电路
CN115865073A (zh) * 2022-12-09 2023-03-28 深圳深浦电气有限公司 转换电路

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
MARCO LANUZZA: "Mixed Tunnel-FET/MOSFET Level Shifters: A New Proposal to Extend the Tunnel-FET Application Domain", 《IEEE TRANSACTIONS ON ELECTRON DEVICES ( VOLUME: 62, ISSUE: 12, DECEMBER 2015)》, 31 December 2015 (2015-12-31), pages 3973 - 3979, XP011590722, DOI: 10.1109/TED.2015.2494845 *
哈继欣: "用于多电压域设计的双向全摆幅电平转换器", 《上海师范大学学报(自然科学版)》, 31 December 2012 (2012-12-31), pages 466 - 469 *
潘海燕;化明松;: "单片机系统的常用输入/输出电路设计", 单片机与嵌入式系统应用, no. 03, 1 March 2007 (2007-03-01), pages 1 - 4 *
田德恒;: "数字信号光耦合器应用电路设计", 电子测试, no. 10, 5 October 2008 (2008-10-05), pages 1 - 4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116582122A (zh) * 2023-05-15 2023-08-11 西安航空学院 一种数字信号双向传输低电平转换电路
CN116582122B (zh) * 2023-05-15 2024-03-01 西安航空学院 一种数字信号双向传输低电平转换电路

Also Published As

Publication number Publication date
CN116582121B (zh) 2024-04-02

Similar Documents

Publication Publication Date Title
CN116582121B (zh) 一种数字信号双向传输电平转换电路
US7876157B1 (en) Power amplifier bias circuit having controllable current profile
US3974402A (en) Logic level translator
CN110190824A (zh) 一种有源偏置网络及一种射频功率放大器
US3660675A (en) Transmission line series termination network for interconnecting high speed logic circuits
CN108769873B (zh) 一种信号切换电路及电子设备
EP0273630A2 (en) Improved line receiver
US3217237A (en) Voltage regulator employing a voltage divider havin gan intermediate point at a reference potential
JPS58500922A (ja) ダーリントントランジスタ回路
US2888578A (en) Transistor emitter-follower circuits
CN218162431U (zh) 一种双向电平转换电路
CN106921379B (zh) 输入电路
CN116582122B (zh) 一种数字信号双向传输低电平转换电路
WO1985002307A1 (en) An improved logic level translator circuit for integrated circuit semiconductor devices having transistor-transistor logic output circuitry
JP2000357949A (ja) クランプ回路及びそれを用いたインターフェース回路
JPH0775346B2 (ja) データバスシステム
CN109656298B (zh) 一种推挽输出电路
CN216751301U (zh) 电源切换电路和电子设备
EP2356746B1 (en) A level translation circuit
US6404228B1 (en) Apparatus for translating digital signals
EP4002692A1 (en) Communication circuit and method of transferring a data signal
GB2341246A (en) Differential level shifting circuit
CN217982209U (zh) 一种恒功率加热电路
CN218675857U (zh) 高电源抑制带隙基准电路及芯片
CN109117403B (zh) 一种基于serdes电路产生c_phy信号的装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant