CN116582122A - 一种数字信号双向传输低电平转换电路 - Google Patents
一种数字信号双向传输低电平转换电路 Download PDFInfo
- Publication number
- CN116582122A CN116582122A CN202310543772.9A CN202310543772A CN116582122A CN 116582122 A CN116582122 A CN 116582122A CN 202310543772 A CN202310543772 A CN 202310543772A CN 116582122 A CN116582122 A CN 116582122A
- Authority
- CN
- China
- Prior art keywords
- circuit
- resistor
- chip
- triode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 23
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 16
- 230000005540 biological transmission Effects 0.000 title claims abstract description 15
- 230000008054 signal transmission Effects 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract 1
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 10
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 10
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种数字信号双向传输低电平转换电路，连接在第一芯片的其中一个端口和第二芯片的其中一个端口之间，所述电路包括第一单向导通电路、第二单向导通电路以及分压电路，所述分压电路上设置有分压点，所述第一单向导通电路包括第一三极管，所述第一三极管的集电极与所述第二芯片连接，所述第一三极管的发射极与所述第一芯片连接；所述第二单向导通电路包括第二三极管，所述第二三极管的集电极与所述第一芯片连接，所述第二三极管的发射极与所述第二芯片连接。本发明采用了简单的模拟电路系统即可完成不同的数字信号传输过程中低电平的双向转换，结构简单，可大大地降低使用成本。
Description
技术领域
本发明属于双向传输电路技术领域，具体涉及一种数字信号双向传输低电平转换电路。
背景技术
目前，在数字信号的传输应用中，经常需要对数字信号电平进行转换。对于只需要一次电平转换的简单系统，电平转换经常采用分压电阻实现，结构简单，但只能实现数字信号的单向传输。对于复杂系统，多个芯片之间采用不同电平的数字信号完成通信，常用专门的芯片完成数字信号电平转换，但价格高，成本贵。
发明内容
为了解决现有技术中的问题，本发明提供了一种数字信号双向传输低电平转换电路，连接在第一芯片的其中一个端口和第二芯片的其中一个端口之间，所述电路包括第一单向导通电路、第二单向导通电路以及分压电路，所述分压电路上设置有分压点，所述第一单向导通电路包括第一三极管，所述第一三极管的集电极与所述第二芯片连接，所述第一三极管的发射极与所述第一芯片连接；所述第二单向导通电路包括第二三极管，所述第二三极管的集电极与所述第一芯片连接，所述第二三极管的发射极与所述第二芯片连接。
进一步地，所述分压电路包括第一分压电路、第二分压电路、第三分压电路、第四分压电路。
进一步地，所述第一分压电路,包括由第一电阻和第二电阻构成的串联支路，所述串联支路的一端与所述第一电源连接，另一端与第一接地端连接，所述第一电阻与所述第二电阻的公共点为第一分压点。
进一步地，所述第一分压点分别与所述第一三极管的发射极和所述第二三极管的集电极连接。
进一步地，所述第二分压电路，包括由第三电阻和第四电阻构成的串联支路，所述串联支路的一端与所述第一电源连接，另一端与第二接地端连接，所述第三电阻与所述第四电阻的公共点为第二分压点。
进一步地，所述第二分压点与所述第一三极管的基极连接。
进一步地，所述第三分压电路，包括由第五电阻和第六电阻构成的串联支路，所述串联支路的一端与所述第二电源连接，另一端与第三接地端连接，所述第五电阻与所述第六电阻的公共点为第三分压点。
进一步地，所述第三分压点分别与所述第一三极管的集电极和第二三极管的发射极连接。
进一步地，所述第四分压电路，包括由第七电阻和第八电阻构成的串联支路，所述串联支路的一端与第三电源连接，另一端与所述第一接地端连接，所述第七电阻与所述第八电阻的公共点为第四分压点。
进一步地，所述第二三极管的基极与所述第四分压点连接。
进一步地，所述第二单向导通电路包括第一二极管，所述第一二极管的阴极与所述第一芯片连接，所述第一二极管的阳极与所述第二芯片连接。
进一步地，所述第一二极管为肖特基二极管。
进一步地，所述第一三极管和所述第二三极管为NPN型三极管。
进一步地，所述第二电源与所述第三电源为相同电源。
与现有技术相比，本发明的数字信号双向传输低电平转换电路，可以实现多个数字信号低电平之间的转换和信号的双向传输，并且本发明采用了简单的模拟电路系统即可完成不同的数字信号低电平的双向转换，结构简单，可大大地降低使用成本。
附图说明
图1是本发明的数字信号双向传输低电平转换电路的结构示意图；
图2是本发明的另一种数字信号双向传输低电平转换电路的结构示意图。
其中，第一电源-VCC1；第二电源-VCC2；第三电源-VCC3；第一电阻-R11；第二电阻-R14；第三电阻-R12；第四电阻-R13；第五电阻-R15；第六电阻-R16；第七电阻-R17；第八电阻-R18；第一接地端-GND1；第二接地端-GND2；第三接地端-GND3；第一三极管-T11；第二三极管-T12；第一二极管-D11；第一分压点-A；第二分压点-C；第三分压点-B；0第四分压点-D。
具体实施方式
下面结合说明书附图和具体的实施例对本发明作进一步地解释说明，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
根据附图1所示的本发明提供了一种种数字信号双向传输低电平转换电路，连接在第一芯片的其中一个端口和第二芯片的其中一个端口之间，所述电路包括第一单向导通电路、第二单向导通电路以及分压电路，所述分压电路上设置有分压点，所述第一单向导通电路包括第一三极管T11，所述第一三极管T11的集电极与所述第二芯片连接，所述第一三极管T11的发射极与所述第一芯片连接；所述第二单向导通电路包括第二三极管T12，所述第二三极管T12的集电极与所述第一芯片连接，所述第二三极管T12的发射极与所述第二芯片连接。
根据本发明的实施例，根据附图1所示的所述分压电路包括第一分压电路、第二分压电路、第三分压电路、第四分压电路。所述第一分压电路,包括由第一电阻R11和第二电阻R14构成的串联支路，所述串联支路的一端与所述第一电源VCC1连接，另一端与第一接地端GND1连接，所述第一电阻R11与所述第二电阻R14的公共点为第一分压点A。所述第一分压点A分别与所述第一三极管T11的发射极和所述第二三极管T12的集电极连接。所述第二分压电路，包括由第三电阻R12和第四电阻R13构成的串联支路，所述串联支路的一端与所述第一电源VCC1连接，另一端与第二接地端GND2连接，所述第三电阻R12与所述第四电阻R13的公共点为第二分压点C。所述第二分压点C与所述第一三极管T11的基极连接。所述第三分压电路，包括由第五电阻R15和第六电阻R16构成的串联支路，所述串联支路的一端与所述第二电源VCC2连接，另一端与第三接地端GND3连接，所述第五电阻R15与所述第六电阻R16的公共点为第三分压点B。所述第三分压点B分别与所述第一三极管T11的集电极和所述第二三极管T12的发射极连接。所述第四分压电路，包括由第七电阻R17和第八电阻R18构成的串联支路，所述串联支路的一端与第三电源VCC3连接，另一端与所述第一接地端GND1连接，所述第七电阻R17与所述第八电阻R18的公共点为第四分压点D。所述第二三极管T12的基极与所述第四分压点D连接。
根据本发明的实施例，根据附图2所示的本发明提供了另一种数字信号双向传输低电平转换电路，连接在第一芯片的其中一个端口和第二芯片的其中一个端口之间，所述电路包括第一单向导通电路、第二单向导通电路以及分压电路，所述分压电路上设置有分压点，所述第一单向导通电路包括第一三极管T11，所述第一三极管T11的集电极与所述第二芯片连接，所述第一三极管T11的发射极与所述第一芯片连接；所述第二单向导通电路还可以包括第一二极管D11，所述第一二极管D11的阴极与所述第一芯片连接，所述第一二极管的阳极与所述第二芯片连接。
根据本发明的实施例，根据附图2所示的所述分压电路包括第一分压电路、第二分压电路、第三分压电路。所述第一分压电路,包括由第一电阻R11和第二电阻R14构成的串联支路，所述串联支路的一端与所述第一电源VCC1连接，另一端与第一接地端GND1连接，所述第一电阻R11与所述第二电阻R14的公共点为第一分压点A。所述第一分压点A分别与所述第一三极管T11的发射极和所述第一二极管D11的阴极连接。所述第二分压电路，包括由第三电阻R12和第四电阻R13构成的串联支路，所述串联支路的一端与所述第一电源VCC1连接，另一端与第二接地端GND2连接，所述第三电阻R12与所述第四电阻R13的公共点为第二分压点C。所述第二分压点C与所述第一三极管T11的基极连接。所述第三分压电路，包括由第五电阻R15和第六电阻R16构成的串联支路，所述串联支路的一端与所述第二电源VCC2连接，另一端与第三接地端GND3连接，所述第五电阻R15与所述第六电阻R16的公共点为第三分压点B。所述第三分压点B分别与所述第一三极管T11的集电极和所述第一二极管D11的阳极连接。
根据本发明的实施例，所述第一二极管D11为肖特基二极管。
根据本发明的实施例，所述第一三极管T11和所述第二三极管T12为NPN型三极管。
根据本发明的实施例，所述第一电源VCC1与所述第二电源VCC2、第三电源VCC3为不同电源，所述第二电源VCC2与所述第三电源VCC3为同一种电源。
本发明通过两个实施例来说明本发明所提供的一种数字信号双向传输低电平转换电路的电路设计。实施例1可参照说明书附图1来进行说明，而实施例2则参照说明书附图2来说明。
实施例1
当所述第一芯片与所述第二芯片之间无信号传输时，所述第一芯片与所述第二芯片自动置于高电平状态，此时，所述第一三极管T11和所述第二三极管T12均处于截止状态。所述第一芯片与所述第二芯片之间的转换电路的各个分压点的电平由各个分压电路的电阻和电源电压来决定。即所述第一分压点A的电平由所述第一电源VCC1的电压和第一电阻R11、第二电阻R14的阻值来决定，并且所述第一电阻R11、第二电阻R14的阻值可以调节，来满足所述第一芯片的电平要求，所述第二电阻R14的电阻远大于所述第一电阻R11的电阻；而所述第三分压点B的电平由所述第二电源VCC2的电压和第五电阻R15、第六电阻R16的阻值来决定，并且所述第五电阻R15、第六电阻R16的阻值可以调节，来满足所述第二芯片的电平要求，所述第五电阻R15的电阻远大于所述第六电阻R16的电阻。
当所述第一芯片与所述第二芯片之间有信号传输时，所述第一芯片作为数字信号传输的输出端，所述第一芯片输出低电平信号，并且主动地将所述第一分压点A的电平置为0，所述第一三极管T11的发射极连接所述第一分压点A，而所述第一三极管T11的基极连接第一电源VCC1将会提供给所述第一三极管T11极小的电流，此时，所述第一三极管T11发射极电流小于所述第一三极管T11基极电流，此时，所述第一三极管T11将处于饱和导通状态，通过所述第一三极管T11的导通压降为0.2-0.3V之间，则第三分压点B的电平即为0.2-0.3V之间，对应地所述第二芯片的电平也被拉低，处于低电平状态，此时，就完成了所述第一芯片到所述第二芯片的信号传输。
当所述第一芯片与所述第二芯片之间有信号传输时，所述第二芯片作为数字信号传输的输出端，所述第二芯片输出低电平信号，并且主动地将所述第三分压点B的电平置为0，所述第二三极管T12的发射极连接所述第一三分压点B，而所述第二三极管T12的基极连接第三电源VCC3将会提供给所述第二三极管T12极小的电流，此时，所述第二三极管T12发射极电流小于所述第二三极管T12基极电流，此时，所述第二三极管T12将处于饱和导通状态，通过所述第二三极管T12的导通压降为0.2-0.3V之间，所述第一分压点A的电平即为0.2-0.3V之间，对应地所述第一芯片的电平也被拉低，处于低电平状态，此时，就完成了所述第二芯片到所述第一芯片之间的信号传输。
实施例2
当所述第一芯片与所述第二芯片之间无信号传输时，所述第一芯片与所述第二芯片自动置于高电平状态，并且，第一电源VCC1的电源电压高于第二电源VCC2的电源电压，即第一分压点A的电平高于第三分压点B的电平，此时，所述第一三极管T11和所述第一二极管D11均处于截止状态。所述第一芯片与所述第二芯片之间的转换电路的各个分压点的电平由各个分压电路的电阻和电源电压来决定。即所述第一分压点A的电平由所述第一电源VCC1的电压和第一电阻R11、第二电阻R14的阻值来决定，并且所述第一电阻R11、第二电阻R14的阻值可以调节，来满足所述第一芯片的电平要求，所述第二电阻R14的电阻远大于所述第一电阻R11的电阻；而所述第三分压点B的电平由所述第二电源VCC2的电压和第五电阻R15、第六电阻R16的阻值来决定，并且所述第五电阻R15、第六电阻R16的阻值可以调节，来满足所述第二芯片的电平要求，所述第五电阻R15的电阻远大于所述第六电阻R16的电阻。
当所述第一芯片与所述第二芯片之间有信号传输时，所述第一芯片作为数字信号传输的输出端，所述第一芯片输出低电平信号，并且主动地将所述第一分压点A的电平置为0，所述第一三极管T11的发射极连接所述第一分压点A，而所述第一三极管T11的基极连接第一电源VCC1将会提供给所述第一三极管T11极小的电流，此时，所述第一三极管T11发射极电流小于所述第一三极管T11基极电流，此时，所述第一三极管T11将处于饱和导通状态，通过所述第一三极管T11的导通压降为0.2-0.3V之间，则第三分压点B的电平即为0.2-0.3V之间，对应地所述第二芯片的电平也被拉低，处于低电平状态，此时，就完成了所述第一芯片到所述第二芯片的信号传输。
当所述第一芯片与所述第二芯片之间有信号传输时，所述第二芯片作为数字信号传输的输出端，所述第二芯片输出低电平信号，并且主动地将所述第三分压点B的电平置为0，此时，所述第一二极管D11将处于导通状态，通过所述第一二极管D11的导通压降为0.2-0.3V之间，所述第一分压点A的电平即为0.2-0.3V之间，对应地所述第一芯片的电平也被拉低，处于低电平状态，此时，就完成了所述第二芯片到所述第一芯片之间的信号传输。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的范围。
Claims (10)
1.一种数字信号双向传输低电平转换电路，连接在第一芯片的其中一个端口和第二芯片的其中一个端口之间，其特征在于，所述电路包括第一单向导通电路、第二单向导通电路以及分压电路，所述分压电路上设置有分压点，
所述第一单向导通电路包括第一三极管，所述第一三极管的集电极与所述第二芯片连接，所述第一三极管的发射极与所述第一芯片连接；
所述第二单向导通电路包括第二三极管，所述第二三极管的集电极与所述第一芯片连接，所述第二三极管的发射极与所述第二芯片连接。
2.根据权利要求1所述的数字信号双向传输低电平转换电路，其特征在于，所述分压电路包括第一分压电路、第二分压电路、第三分压电路、第四分压电路，
所述第一分压电路,包括由第一电阻和第二电阻构成的串联支路，所述串联支路的一端与所述第一电源连接，另一端与第一接地端连接，所述第一电阻与所述第二电阻的公共点为第一分压点。
3.根据权利要求2所述的数字信号双向传输低电平转换电路，其特征在于，所述第一分压点分别与所述第一三极管的发射极和所述第二三极管的集电极连接。
4.根据权利要求2所述的数字信号双向传输低电平转换电路，其特征在于，所述第二分压电路，包括由第三电阻和第四电阻构成的串联支路，所述串联支路的一端与所述第一电源连接，另一端与第二接地端连接，所述第三电阻与所述第四电阻的公共点为第二分压点。
5.根据权利要求4所述的数字信号双向传输低电平转换电路，其特征在于，所述第二分压点与所述第一三极管的基极连接。
6.根据权利要求2所述的数字信号双向传输低电平转换电路，其特征在于，所述第三分压电路，包括由第五电阻和第六电阻构成的串联支路，所述串联支路的一端与所述第二电源连接，另一端与第三接地端连接，所述第五电阻与所述第六电阻的公共点为第三分压点。
7.根据权利要求6所述的数字信号双向传输低电平转换电路，其特征在于，所述第三分压点分别与所述第一三极管的集电极和第二三极管的发射极连接。
8.根据权利要求2所述的数字信号双向传输低电平转换电路，其特征在于，所述第四分压电路，包括由第七电阻和第八电阻构成的串联支路，所述串联支路的一端与第三电源连接，另一端与所述第一接地端连接，所述第七电阻与所述第八电阻的公共点为第四分压点。
9.根据权利要求8所述的数字信号双向传输低电平转换电路，其特征在于，所述第二三极管的基极与所述第四分压点连接。
10.根据权利要求1所述的数字信号双向传输低电平转换电路，其特征在于，所述第二单向导通电路包括第一二极管，所述第一二极管的阴极与所述第一芯片连接，所述第一二极管的阳极与所述第二芯片连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310543772.9A CN116582122B (zh) | 2023-05-15 | 2023-05-15 | 一种数字信号双向传输低电平转换电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310543772.9A CN116582122B (zh) | 2023-05-15 | 2023-05-15 | 一种数字信号双向传输低电平转换电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116582122A true CN116582122A (zh) | 2023-08-11 |
| CN116582122B CN116582122B (zh) | 2024-03-01 |
Family
ID=87537206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310543772.9A Active CN116582122B (zh) | 2023-05-15 | 2023-05-15 | 一种数字信号双向传输低电平转换电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116582122B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090279456A1 (en) * | 2008-05-08 | 2009-11-12 | Lee Jun Goo | Cascade-type multiplex radio communication relay system |
| CN103199847A (zh) * | 2013-04-11 | 2013-07-10 | 青岛海信宽带多媒体技术有限公司 | 一种双向电平转换电路及电子产品 |
| CN111224659A (zh) * | 2020-01-22 | 2020-06-02 | 海信（广东）空调有限公司 | 电平转换电路和家电设备 |
| CN211701849U (zh) * | 2020-03-03 | 2020-10-16 | 佛山市顺德区乾铭电子科技有限公司 | 一种低成本通信转换电路 |
| CN218162431U (zh) * | 2022-07-04 | 2022-12-27 | 宁波三星智能电气有限公司 | 一种双向电平转换电路 |
| CN116582121A (zh) * | 2023-05-15 | 2023-08-11 | 西安航空学院 | 一种数字信号双向传输电平转换电路 |
-
2023
- 2023-05-15 CN CN202310543772.9A patent/CN116582122B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090279456A1 (en) * | 2008-05-08 | 2009-11-12 | Lee Jun Goo | Cascade-type multiplex radio communication relay system |
| CN103199847A (zh) * | 2013-04-11 | 2013-07-10 | 青岛海信宽带多媒体技术有限公司 | 一种双向电平转换电路及电子产品 |
| CN111224659A (zh) * | 2020-01-22 | 2020-06-02 | 海信（广东）空调有限公司 | 电平转换电路和家电设备 |
| CN211701849U (zh) * | 2020-03-03 | 2020-10-16 | 佛山市顺德区乾铭电子科技有限公司 | 一种低成本通信转换电路 |
| CN218162431U (zh) * | 2022-07-04 | 2022-12-27 | 宁波三星智能电气有限公司 | 一种双向电平转换电路 |
| CN116582121A (zh) * | 2023-05-15 | 2023-08-11 | 西安航空学院 | 一种数字信号双向传输电平转换电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116582122B (zh) | 2024-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1992523B (zh) | 开关电路 | |
| CN110247651B (zh) | 一种基于GaAs HEMT工艺的正压转负压逻辑电路 | |
| CN116582121B (zh) | 一种数字信号双向传输电平转换电路 | |
| CN116582122B (zh) | 一种数字信号双向传输低电平转换电路 | |
| US3660675A (en) | Transmission line series termination network for interconnecting high speed logic circuits | |
| CN218162431U (zh) | 一种双向电平转换电路 | |
| CN210041792U (zh) | 一种基于GaAs HEMT工艺的正压转负压逻辑电路 | |
| CN111371442B (zh) | 晶体管开关电路 | |
| US2888578A (en) | Transistor emitter-follower circuits | |
| EP0163663A4 (en) | IMPROVED LOGIC LEVEL TRANSLATION CIRCUIT FOR INTEGRATED CIRCUIT SEMICONDUCTOR DEVICES WITH A SET OF TRANSISTOR-TRANSISTOR LOGIC OUTPUT CIRCUITS. | |
| CN101083463A (zh) | 一种双向电平转换的装置及方法 | |
| US10141892B1 (en) | Bias circuit for supplying a bias current to a RF power amplifier | |
| CN114978146A (zh) | 电平转换电路、芯片及电子设备 | |
| CN109861684B (zh) | 跨电位的电平移位电路 | |
| CN209978980U (zh) | 一种应用于计量仪表的脉冲信号检测电路 | |
| US3265906A (en) | Inverter circuit in which a coupling transistor functions similar to charge storage diode | |
| US20190165569A1 (en) | Input protection circuit | |
| CN107196639B (zh) | 多路并行的双向电平转换电路 | |
| CN116054810B (zh) | 电平转换电路和电子设备 | |
| CN220492976U (zh) | 一种双向电平转换电路、域控制器及车辆 | |
| CN111010166A (zh) | 一种基于GaAs工艺的输入缓冲电路 | |
| CN218124314U (zh) | 防倒灌电路、串行通信线路、装置、电子设备及检测装置 | |
| CN214228232U (zh) | 一种双向电平转换电路与电子设备 | |
| CN219812147U (zh) | 一种简易型与门逻辑电路 | |
| CN219834431U (zh) | 一种pwm调光信号传输补偿电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |