CN111010166A - 一种基于GaAs工艺的输入缓冲电路 - Google Patents

一种基于GaAs工艺的输入缓冲电路 Download PDF

Info

Publication number
CN111010166A
CN111010166A CN201911344328.4A CN201911344328A CN111010166A CN 111010166 A CN111010166 A CN 111010166A CN 201911344328 A CN201911344328 A CN 201911344328A CN 111010166 A CN111010166 A CN 111010166A
Authority
CN
China
Prior art keywords
phemt
resistor
tube
phemt tube
ninth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911344328.4A
Other languages
English (en)
Other versions
CN111010166B (zh
Inventor
潘晓枫
林宗伟
林瑞
李颂
江伦伯
徐波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Clp Guoji Nanfang Group Co ltd
Original Assignee
Clp Guoji Nanfang Group Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clp Guoji Nanfang Group Co ltd filed Critical Clp Guoji Nanfang Group Co ltd
Priority to CN201911344328.4A priority Critical patent/CN111010166B/zh
Publication of CN111010166A publication Critical patent/CN111010166A/zh
Application granted granted Critical
Publication of CN111010166B publication Critical patent/CN111010166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开一种基于GaAs工艺的输入缓冲电路，包括第一至第三PHEMT管、第五至第九PHEMT管、第一至第九电阻、第十一至第十四电阻，以及源极跟随电路；其中，第一PHEMT管和第二PHEMT管构成伪差分的比较器结构，通过设置第一电阻、第二电阻、第三电阻与第四电阻的值，保证在翻转点附近的电压相等。此种电路结构可减小翻转点电压对工艺偏差、温度变化的敏感性，且在一定程度上抑制外界共模噪声干扰，极大地提高GaAs数字电路芯片的成品率，并使电路的安全可靠性得到进一步的提升，保证电路的正常工作，并实现电路的全摆幅输出。

Description

一种基于GaAs工艺的输入缓冲电路
技术领域
本发明属于集成电路技术领域，特别涉及一种基于GaAs工艺适用于数字电路驱动的输入缓冲电路。
背景技术
输入缓冲电路是数字电路中的重要组成部分，其性能直接关系到整个系统的稳定性。而输入缓冲电路中翻转点电压变化是数字电路中经常遇到的问题，也是在电路设计中不可避免的难题，主要原因是晶体管的阈值电压受高低温变化和工艺偏差的影响较大，从而影响到电路的工作状态。
传统的串并电路如图1所示，其采用电阻分压结构，其翻转电压与阈值电压密切相关，有待改进。
发明内容
本发明的目的，在于提供一种基于GaAs工艺的输入缓冲电路，其可减小翻转点电压对工艺偏差、温度变化的敏感性，且在一定程度上抑制外界共模噪声干扰，极大地提高GaAs数字电路芯片的成品率，并使电路的安全可靠性得到进一步的提升，保证电路的正常工作，并实现电路的全摆幅输出。
为了达成上述目的，本发明的解决方案是：
一种基于GaAs工艺的输入缓冲电路，包括第一至第三PHEMT管、第五至第九PHEMT管、第一至第九电阻、第十一至第十四电阻，以及源极跟随电路；
第一PHEMT管的源极分别连接第二PHEMT管的源极和第三PHEMT管的漏极，其栅极分别通过第一电阻连接至输入信号IN和通过第二电阻连接至电源电压VS，其漏极通过第五电阻连接至地GND；
第二PHEMT管的栅极分别通过第三电阻连接至地GND和通过第四电阻连接至电源电压VS，其漏极和源极跟随电路的一端相连，其漏极还通过第六电阻连接至地GND；
第三PHEMT管的栅极分别通过第七电阻连接至地GND和通过第八电阻R8连接至电源电压VS，其源极通过第九电阻R9连接至电源电压VS；
第五PHEMT管的栅极和源极跟随电路的另一端相连并通过第十一电阻连接至电源电压VS，其源极连接至电源电压VS，其漏极与第六PHEMT管的栅极相连，并通过第十二电阻连接至地GND；
第六PHEMT管的源极连接电源电压VS，其漏极连接第七PHEMT管的栅极、第八PHEMT管的栅极和输出信号Q，并通过第十三电阻连接至第七PHEMT管的源极；
第八PHEMT管的源极连接电源电压VS，其漏极分别连接第九PHEMT管的栅极和输出信号
Figure BDA0002332942070000021
并通过第十四电阻连接至第九PHEMT管的源极；
第七PHEMT管的漏极和第九PHEMT管的漏极均连接至地GND。
上述源极跟随电路包括第四PHEMT管、第十电阻、第一至第三肖特基二极管，其中，第四PHEMT管的漏极连接至地GND，其栅极连接第二PHEMT管的漏极，其源极通过第十电阻连接至第一肖特基二极管的正向输入端；第二肖特基二极管的正向输入端连接至第一肖特基二极管的负向输出端，其负向输出端连接至第三肖特基二极管的正向输入端；第三肖特基二极管的负向输出端连接第五PHEMT管的栅极。
上述输入信号IN为5V/0V TTL信号，电源电压VS的大小为-5V，输出信号Q与
Figure BDA0002332942070000022
为互补信号，大小为0V/-5V。
上述第七PHEMT管与第十三电阻均采用有源电阻。
上述第九PHEMT管与第十四电阻均采用有源电阻。
采用上述方案后，本发明的电路结构与传统的串并电路相比，具有两方面的优点：第一个优点是采用基于伪差分对的比较器结构，降低了翻转点电压对阈值电压变化的敏感度，而传统的串并电路的翻转点电压直接与阈值电压相关；第二个优点是，此结构的通用性强，几乎适用于所有的III-V族化合物半导体串并电路。
附图说明
图1为传统的串并电路的电路图；
图2为本发明提出的基于GaAs工艺的输入缓冲电路图。
具体实施方式
以下将结合附图，对本发明的技术方案及有益效果进行详细说明。
如图2所示，本发明提供一种基于GaAs工艺的输入缓冲电路，包括第一PHEMT管M1、第二PHEMT管M2、第三PHEMT管M3、第四PHEMT管M4、第五PHEMT管M5、第六PHEMT管M6、第七PHEMT管M7、第八PHEMT管M8、第九PHEMT管M9、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第一肖特基二极管D1、第二肖特基二极管D2和第三肖特基二极管D3；
第一PHEMT管M1的源极分别连接第二PHEMT管M2的源极和第三PHEMT管M3的漏极，其栅极分别通过第一电阻R1连接至输入信号IN和通过第二电阻R2连接至电源电压VS，其漏极通过第五电阻R5连接至地GND；
第二PHEMT管M2的栅极分别通过第三电阻R3连接至地GND和通过第四电阻R4连接至电源电压VS，其漏极和第四PHEMT管M4的栅极相连，其漏极还通过第六电阻R6连接至地GND；
第三PHEMT管M3的栅极分别通过第七电阻R7连接至地GND和通过第八电阻R8连接至电源电压VS，其源极通过第九电阻R9连接至电源电压VS；
第四PHEMT管M4的漏极连接至地GND，其源极通过第十电阻R10连接至第一肖特基二极管D1的正向输入端；
第五PHEMT管M5的栅极和第三肖特基二极管D3的负向输出端相连并通过第十一电阻R11连接至电源电压VS，其源极连接至电源电压VS，其漏极与第六PHEMT管M6的栅极相连，并通过第十二电阻R12连接至地GND；
第六PHEMT管M6的源极连接电源电压VS，其漏极连接第七PHEMT管M7的栅极、第八PHEMT管M8的栅极和输出信号Q，并通过第十三电阻R13连接至第七PHEMT管M7的源极；
第八PHEMT管M8的源极连接电源电压VS，其漏极分别连接第九PHEMT管M9的栅极和输出信号
Figure BDA0002332942070000041
并通过第十四电阻R14连接至第九PHEMT管M9的源极；
第七PHEMT管M7的漏极和第九PHEMT管M9的漏极均连接至地GND；
第二肖特基二极管D2的正向输入端连接至第一肖特基二极管D1的负向输出端，其负向输出端连接至第三肖特基二极管D3的正向输入端。
其中，电路中的输入信号IN为5V/0V TTL信号，电源电压VS的大小为-5V，第一输出信号Q与第二输出信号
Figure BDA0002332942070000042
为互补，大小为0V/-5V。由第一PHEMT管M1与第二PHEMT管M2管构成伪差分结构，第三电阻R3与第四电阻R4为第二PHEMT管M2提供偏置电压，第七电阻R7与第八电阻R8为第三PHEMT管M3提供偏置电压，保证第三PHEMT管M3处于饱和状态，提供一个稳定的尾电流源。通过设置第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4的阻值，保证在翻转点M点(第一PHEMT管M1的栅极)与N点(第二PHEMT管M2的栅极)附近的电压相等。因此，该翻转点电压只与电阻比例有关，与晶体管的阈值电压并无直接关系。当工艺偏差和温度变化导致阈值电压发生变化时，M点与N点之间的电压大小不变，保证电路的正常工作。翻转点电压只与电阻比例有关，减小了翻转点电压对工艺偏差、温度变化的敏感性，且在一定程度上抑制了外界共模噪声干扰，极大地提高了GaAs数字电路芯片的成品率，并使电路的安全可靠性得到进一步的提升。
由第四PHEMT管M4、第十电阻R10、第一肖特基二极管D1、第二肖特基二极管D2和第三肖特基二极管D3构成的源极跟随结构起到电平位移的作用，将A点(第二PHEMT管M的漏极)的电压降低至B点(第五PHEMT管M5的栅极)，利用第十一电阻R11上的压降变化来控制第五PHEMT管M5的开启与关断。当第五PHEMT管M5的栅源电压高于其阈值电压时，第五PHEMT管M5导通，将C点(第五PHEMT管M5的漏极)的电压下拉至-5V，第一输出信号Q为0V，第二输出信号
Figure BDA0002332942070000043
为-5V。同理当第五PHEMT管M5的栅源电压低于其阈值电压时，第五PHEMT管M5关断，C点的电压被上拉至0V，第一输出信号Q为-5V，第二输出信号
Figure BDA0002332942070000051
为0V。
此外，电路输出级中第七PHEMT管M7与第十三电阻R13、第九PHEMT管M9与第十四电阻R14均采用有源电阻的形式，在提供轨到轨输出电压摆幅的同时，相对负载具有更强的驱动能力。
以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

Claims (5)

1.一种基于GaAs工艺的输入缓冲电路，其特征在于：包括第一至第三PHEMT管、第五至第九PHEMT管、第一至第九电阻、第十一至第十四电阻，以及源极跟随电路；
第一PHEMT管的源极分别连接第二PHEMT管的源极和第三PHEMT管的漏极，其栅极分别通过第一电阻连接至输入信号IN和通过第二电阻连接至电源电压VS，其漏极通过第五电阻连接至地GND；
第二PHEMT管的栅极分别通过第三电阻连接至地GND和通过第四电阻连接至电源电压VS，其漏极和源极跟随电路的一端相连，其漏极还通过第六电阻连接至地GND；
第三PHEMT管的栅极分别通过第七电阻连接至地GND和通过第八电阻R8连接至电源电压VS，其源极通过第九电阻R9连接至电源电压VS；
第五PHEMT管的栅极和源极跟随电路的另一端相连并通过第十一电阻连接至电源电压VS，其源极连接至电源电压VS，其漏极与第六PHEMT管的栅极相连，并通过第十二电阻连接至地GND；
第六PHEMT管的源极连接电源电压VS，其漏极连接第七PHEMT管的栅极、第八PHEMT管的栅极和输出信号Q，并通过第十三电阻连接至第七PHEMT管的源极；
第八PHEMT管的源极连接电源电压VS，其漏极分别连接第九PHEMT管的栅极和输出信号
Figure FDA0002332942060000011
并通过第十四电阻连接至第九PHEMT管的源极；
第七PHEMT管的漏极和第九PHEMT管的漏极均连接至地GND。
2.如权利要求1所述的一种基于GaAs工艺的输入缓冲电路，其特征在于：所述源极跟随电路包括第四PHEMT管、第十电阻、第一至第三肖特基二极管，其中，第四PHEMT管的漏极连接至地GND，其栅极连接第二PHEMT管的漏极，其源极通过第十电阻连接至第一肖特基二极管的正向输入端；第二肖特基二极管的正向输入端连接至第一肖特基二极管的负向输出端，其负向输出端连接至第三肖特基二极管的正向输入端；第三肖特基二极管的负向输出端连接第五PHEMT管的栅极。
3.如权利要求1所述的一种基于GaAs工艺的输入缓冲电路，其特征在于：所述输入信号IN为5V/0V TTL信号，电源电压VS的大小为-5V，输出信号Q与
Figure FDA0002332942060000021
为互补信号，大小为0V/-5V。
4.如权利要求1所述的一种基于GaAs工艺的输入缓冲电路，其特征在于：所述第七PHEMT管与第十三电阻均采用有源电阻。
5.如权利要求1所述的一种基于GaAs工艺的输入缓冲电路，其特征在于：所述第九PHEMT管与第十四电阻均采用有源电阻。
CN201911344328.4A 2019-12-24 2019-12-24 一种基于GaAs工艺的输入缓冲电路 Active CN111010166B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911344328.4A CN111010166B (zh) 2019-12-24 2019-12-24 一种基于GaAs工艺的输入缓冲电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911344328.4A CN111010166B (zh) 2019-12-24 2019-12-24 一种基于GaAs工艺的输入缓冲电路

Publications (2)

Publication Number Publication Date
CN111010166A true CN111010166A (zh) 2020-04-14
CN111010166B CN111010166B (zh) 2023-08-25

Family

ID=70117815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911344328.4A Active CN111010166B (zh) 2019-12-24 2019-12-24 一种基于GaAs工艺的输入缓冲电路

Country Status (1)

Country Link
CN (1) CN111010166B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114567151A (zh) * 2022-02-25 2022-05-31 中国电子科技集团公司第二十九研究所 GaAs工艺驱动电路的改善方法、电路、开关、芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050147136A1 (en) * 2003-12-29 2005-07-07 Inphi Corporation Fast high-swing modulator driver circuit
US7605660B1 (en) * 2007-11-12 2009-10-20 Rf Micro Devices, Inc. Linear multi-stage transimpedance amplifier
JP2012044538A (ja) * 2010-08-20 2012-03-01 Renesas Electronics Corp 出力バッファ回路及びその制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050147136A1 (en) * 2003-12-29 2005-07-07 Inphi Corporation Fast high-swing modulator driver circuit
US7605660B1 (en) * 2007-11-12 2009-10-20 Rf Micro Devices, Inc. Linear multi-stage transimpedance amplifier
JP2012044538A (ja) * 2010-08-20 2012-03-01 Renesas Electronics Corp 出力バッファ回路及びその制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114567151A (zh) * 2022-02-25 2022-05-31 中国电子科技集团公司第二十九研究所 GaAs工艺驱动电路的改善方法、电路、开关、芯片
CN114567151B (zh) * 2022-02-25 2023-09-29 中国电子科技集团公司第二十九研究所 GaAs工艺驱动电路的改善方法、电路、开关、芯片

Also Published As

Publication number Publication date
CN111010166B (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
CN106575865B (zh) 电压调节器及提供电压调节器中的短路保护的方法
CN109088532B (zh) 一种带有源钳位的电流型分段栅极驱动电路
CN105700601A (zh) 一种ldo线性稳压器
CN107102665A (zh) 低压差线性稳压器
CN113760031B (zh) 一种低静态电流nmos型全集成ldo电路
CN102709883B (zh) 一种开关电源的欠压保护电路
CN111277235B (zh) 一种增益可调的交叉耦合运算放大电路
CN215642444U (zh) 一种低静态电流nmos型全集成ldo电路
CN111010166B (zh) 一种基于GaAs工艺的输入缓冲电路
CN101763134B (zh) 并联稳压电路
TWI479800B (zh) 差動放大器電路
CN103269217A (zh) 输出缓冲器
US8873213B2 (en) High voltage swing decomposition method and apparatus
CN110412342B (zh) 一种快速电流检测电路
CN210041792U (zh) 一种基于GaAs HEMT工艺的正压转负压逻辑电路
WO2012155624A1 (zh) 一种电平转换的方法及系统
CN214751574U (zh) 一种SiGe工艺信号放大器尾电流偏置电路
CN114498572A (zh) 一种cmos工艺兼容的接口芯片掉电保护电路及方法
CN109656298B (zh) 一种推挽输出电路
CN102447466B (zh) 可下拉精准电流的io电路
CN107204772B (zh) 高线性度高速信号缓冲电路
CN207612251U (zh) 一种锁存器及隔离电路
CN218675857U (zh) 高电源抑制带隙基准电路及芯片
CN102707763A (zh) 高低压转换电路
TWI792831B (zh) 預驅動電路及驅動裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant