CN116581146A - 一种晶体管的制作方法 - Google Patents
一种晶体管的制作方法 Download PDFInfo
- Publication number
- CN116581146A CN116581146A CN202310645112.1A CN202310645112A CN116581146A CN 116581146 A CN116581146 A CN 116581146A CN 202310645112 A CN202310645112 A CN 202310645112A CN 116581146 A CN116581146 A CN 116581146A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- etching
- connecting column
- electrode connecting
- air gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 156
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000007788 liquid Substances 0.000 claims abstract description 10
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 24
- 230000003071 parasitic effect Effects 0.000 description 15
- 239000000758 substrate Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 7
- 230000005669 field effect Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052755 nonmetal Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910017107 AlOx Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本公开是关于一种晶体管的制作方法，包括：依次形成有源区和位于所述有源区上层的无源区，其中，所述有源区内形成有晶体管的源极和漏极；所述无源区内至少包括第一介质层，所述第一介质层中形成有栅极、源极连接柱以及漏极连接柱；其中，所述源极连接柱与所述源极电连接；所述漏极连接柱与所述漏极电连接；在所述无源区形成刻蚀空间，以裸露出所述第一介质层；向所述刻蚀空间内灌入刻蚀液，以刻蚀所述第一介质层，形成空气间隙；其中，所述空气间隙分布在所述栅极和所述源极连接柱之间，和/或，所述空气间隙分布在所述栅极和所述漏极连接柱之间；填充所述刻蚀空间。
Description
技术领域
本公开涉及电子器件领域，尤其涉及一种晶体管的制作方法。
背景技术
相关技术中，场效应晶体管器件的源极、漏极和栅极之间往往存在较大的寄生电容，例如，在源极和栅极之间存在较大的寄生电容，漏极和栅极之间存在寄生电容，源极和漏极之间也会存在寄生电容，寄生电容会影响场效应晶体管的性能，进而导致应用场效应晶体管的整体电路的性能受限。
发明内容
本公开提供一种晶体管的制作方法。
本公开实施例的第一方面，提供一种晶体管的制作方法，所述方法包括：依次形成有源区和位于所述有源区上层的无源区，其中，所述有源区内形成有晶体管的源极和漏极；所述无源区内至少包括第一介质层，所述第一介质层中形成有栅极、源极连接柱以及漏极连接柱；其中，所述源极连接柱与所述源极电连接；所述漏极连接柱与所述漏极电连接；在所述无源区形成刻蚀空间，以裸露出所述第一介质层；向所述刻蚀空间内灌入刻蚀液，以刻蚀所述第一介质层，形成空气间隙；其中，所述空气间隙分布在所述栅极和所述源极连接柱之间，和/或，所述空气间隙分布在所述栅极和所述漏极连接柱之间；填充所述刻蚀空间。
在一个实施例中，所述无源区还包括第二介质层和第三介质层；其中，所述第二介质层覆盖在所述第一介质层之上，所述源极连接柱和所述漏极连接柱还位于所述第二介质层中；所述第三介质层覆盖在所述第二介质层之上。
在一个实施例中，所述在所述无源区形成刻蚀空间，以裸露出所述第一介质层，包括：依次刻蚀所述第三介质层以及所述第二介质层形成刻蚀槽，以裸露出所述第一介质层的顶面；或者，依次刻蚀所述第三介质层、所述第二介质层以及所述第一介质层形成刻蚀槽，以裸露出所述第一介质层的截面。
在一个实施例中，所述在所述无源区形成刻蚀空间，以裸露出所述第一介质层，包括：沿所述源极连接柱和/或所述漏极连接柱的所在位置，依次刻蚀所述第三介质层以及所述第二介质层形成刻蚀孔，裸露出与所述源极连接柱和/或所述漏极连接柱相邻的所述第一介质层的顶面；和/或，沿所述源极连接柱和/或漏极连接柱的所在位置，依次刻蚀第三介质层、所述第二介质层以及所述第一介质层形成刻蚀孔，裸露出与所述源极连接柱和/或所述漏极连接柱相邻的所述第一介质层的截面。
在一个实施例中，所述在所述无源区形成刻蚀空间，以裸露出所述第一介质层，包括：在所述源极连接柱和/或漏极连接柱的所在位置，刻蚀第三介质层形成位于所述第三介质层的刻蚀孔，裸露出所述源极连接柱和/或所述漏极连接柱的顶面的边缘；沿所述边缘刻蚀所述源极连接柱的延伸方向形成位于所述源极连接柱的刻蚀孔，裸露出与所述源极连接柱相邻的所述第一介质层的截面；和/或，沿所述边缘刻蚀所述漏极连接柱的延伸方向形成位于所述漏极连接柱的刻蚀孔，裸露出与所述漏极连接柱相邻的所述第一介质层的截面。
在一个实施例中，所述方法还包括：在形成所述空气间隙之前，形成过孔；其中，所述过孔，用于所述栅极、所述源极连接柱和所述漏极连接柱的电连接。
在一个实施例中，所述方法还包括：在填充所述刻蚀空间之后，在所述第二介质层和所述三介质层上形成用于连接所述栅极的过孔，以及在所述第三介质层上形成用于连接所述源极连接柱和连接所述漏极连接柱的过孔。
在一个实施例中，所述方法还包括：在填充所述刻蚀空间之前刻蚀所述第二介质层，形成位于所述第一介质层和所述第三介质层之间的空气间隙；其中，位于所述第一介质层和所述第三介质层之间的空气间隙，包括：位于所述过孔和所述源极连接柱之间的空气间隙，以及位于所述过孔和所述漏极连接柱之间的空气间隙。
在一个实施例中，所述第一介质层、所述第二介质层和所述第三介质层的介质不同。
在一个实施例中，所述填充所述刻蚀空间，包括：通过物理气相沉积的方式沉积绝缘介质，以填充所述刻蚀空间。
本公开的实施例提供的技术方案可以包括以下有益效果：
该方法可以在晶体管制作过程中，提供了一种新的在晶体管内形成空气间隙的方法，通过形成刻蚀空间，基于向刻蚀空间内灌入的刻蚀液对第一介质层刻蚀形成空气间隙，该空气间隙的形成可以降低寄生电容，从而提高晶体管的性能，提高晶体管的良率和可靠性。通过刻蚀液进行刻蚀，相对于通过气相沉积的方式形成空气间隙，从制成工艺上可以更好的控制空间间隙的深度、宽度和/或位置等规格参数，从而减少了一次性制作的多个晶体管因为空气间隙的规格参数的不同导致的不同晶体管之间寄生电容大小的差异性，进而提高一次性制作的多个晶体管的性能的稳定性，提高晶体管的可靠性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
图1是根据一示例性实施例示出的一种晶体管的制作方法的示意图；
图2是根据一示例性实施例示出的一种晶体管的剖面示意图；
图3是根据一示例性实施例示出的一种晶体管的另一种截面图；
图4是根据一示例性实施例示出的一种形成刻蚀空间的示意图；
图5是根据一示例性实施例示出的一种晶体管的俯视图；
图6是根据一示例性实施例示出的一种刻蚀第一介质层后的示意图；
图7是根据一示例性实施例示出的一种填充刻蚀空间后的示意图；
图8是根据一示例性实施例示出的另一种空气间隙的示意图；
图9是根据一示例性实施例示出的一种形成刻蚀空间后的俯视图；
图10是根据一示例性实施例示出的另一种形成刻蚀空间后的俯视图；
图11是根据一示例性实施例示出的另一种形成刻蚀空间的示意图；
图12是根据一示例性实施例示出的另一种空气间隙的示意图；
图13是根据一示例性实施例示出的另一种空气间隙的示意图；
图14是根据一示例性实施例示出的一种形成的通孔的示意图；
图15是根据一示例性实施例示出的一种过孔的示意图；
图16是根据一示例性实施例示出的另一种晶体管的俯视图；
图17是根据一示例性实施例示出的另一种去除第一介质层的示意图；
图18是根据一示例性实施例示出的另一种空气间隙的示意图；
图19是根据一示例性实施例示出的一种晶体管所在电路的等效电容示意图；
图20是根据一示例性实施例示出的一种晶体管所在电路的时延示意图；
图21是根据一示例性实施例示出的一种晶体管等效电容的对比示意图；
图22是根据一示例性实施例示出的一种空气间隙对晶体管电流开关特性的影响示意图。
附图标记说明：
1：有源区；101：源极；102：漏极；103：沟道；2：无源区；201：第一介质层；2011：第一子介质层；2012：第二子介质层；2013：第三子介质层；202：栅极；203：源极连接柱；204：漏极连接柱；205：第二介质层；206：第三介质层；3：刻蚀区域；A：刻蚀空间；B：空气间隙；M：衬底；a：第一刻蚀孔；b：第二刻蚀孔；C：通孔；D：过孔。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置的例子。
参考图1和图2，图1为本公开实施例提供的一种晶体管的制作方法的示意图，该制作方法至少可以用于制作晶体管，这里的晶体管可以包括环栅(Gate All Around，GAA)晶体管、鳍式晶体管(Fin Field-Effect Transistor，FinFET)和平面晶体管等。图2为一种晶体管的剖面示意图。所述方法包括：
步骤S100，依次形成有源区1和位于有源区1上层的无源区2，其中，有源区1内形成有晶体管的源极101和漏极102；无源区2内至少包括第一介质层201，第一介质层201中形成有栅极202、源极连接柱203以及漏极连接柱204；其中，源极连接柱203与源极101电连接；漏极连接柱204与漏极102电连接。
步骤S200，在无源区2形成刻蚀空间(参考图4中的A)，以裸露出第一介质层201。
步骤S300，向刻蚀空间A内灌入刻蚀液，以刻蚀第一介质层201，形成空气间隙(如图6中的B)；其中，空气间隙B分布在栅极202和源极连接柱203之间，和/或，空气间隙B分布在栅极202和漏极连接柱204之间。
步骤S400，填充刻蚀空间A(参考图4)。
对于步骤S100，在形成有源区1时，可以在衬底M上形成有源区1。可以通过在衬底M上形成源极101和漏极102以及沟道103(参考图5)从而形成有源区1，即有源区1内形成有晶体管的源极101和漏极102，或者有源区1内包括源极101和漏极102。有源区1可以是晶体管中衬底M上的一部分。
晶体管中还包括无源区2，在形成有源区1后在有源区1的上层形成无源区2。无源区2内至少包括第一介质层201，第一介质层201中形成有栅极202、源极连接柱203以及漏极连接柱204。源极连接柱203与有源区1中的源极101电连接；漏极连接柱204与有源区1中的漏极102电连接，从而实现晶体管的功能。
在形成无源区2后，即可形成第一介质层201、栅极202、源极连接柱203以及漏极连接柱204，可以先形成第一介质层201，然后在第一介质层中形成栅极202、源极连接柱203以及漏极连接柱204。
参考图2，该实施例中的晶体管为形成有源区1和无源区2之后的晶体管，该晶体管中包括有源区1和位于有源区1上层的无源区2。有源区1中形成有源极101和漏极102，有源区1可以是衬底M中的一部分。
无源区2也可以是位于衬底M上的一部分。
无源区2中包括第一介质层201，第一介质层201中形成有栅极202、源极连接柱203和漏极连接柱204，源极连接柱203与源极101电连接，漏极连接柱204与漏极102电连接。源极连接柱203和漏极连接柱204都为金属连接柱，实现源极101和漏极102与其他金属的电连接。
晶体管中包括衬底M，衬底M由半导体材料形成。晶体管中的有源区1在衬底M的基础上形成，包括漏极102和源极101都是在衬底M中形成的，栅极202以衬底M为基础层，形成在衬底M的上层。
衬底M可以是硅、锗、砷化镓、磷化铟或氮化镓等半导体材料形成的，还可以是氧化硅或者氮化硅等。源极101和漏极102可以是碳化硅或者硅锗等形成的高掺杂区。
示例性的，栅极202可以位于源极连接柱203和漏极连接柱204之间。
示例性的，第一介质层201可以是绝缘介质层。
对于步骤S200，在形成无源区2后，在无源区2形成刻蚀空间，以裸露出第一介质层201。刻蚀空间位于无源区2，可以通过干法刻蚀的方式刻蚀无源区2形成刻蚀空间A。
示例性的，刻蚀空间A的大小可以根据实际的需求确定，能够裸露出第一介质层201即可，裸露第一介质层201的位置可以根据需求确定，可以裸露第一介质层201的截面，还可以裸露第一介质层201的表面等。
示例性的，刻蚀空间A位于有源区1的上方，或者衬底M的上方。
根据空气间隙的规格参数，控制注入刻蚀空间内刻蚀液，例如，控制注入到刻蚀空间内的刻蚀液的容量或者高度。该刻蚀液可与第一介质层201发生物理或化学反应，例如，溶解掉第一介质层201被刻蚀液浸润的部分，或者，刻蚀液和第一介质层201的形成材料发生气相反应，生成物质以气相的方式挥发掉。总之，在本公开实施例中，刻蚀液能够和第一介质层201的形成材质反应，且不与源极连接柱203、漏极连接柱204和/或栅极202发生物理或化学反应。而刻蚀液在刻蚀空间内的位置、深度和/或浓度可控，示例性地，可根据空气间隙所需规格进行统一控制。
参考图3，为一种晶体管在另一方向的截面图，图3所示的截面与图2所示的截面垂直，为晶体管的侧边的示意图。图3示出了一种刻蚀区域3，可以在刻蚀区域3中形成刻蚀空间。
参考图4，为一种形成刻蚀空间后的示意图，刻蚀空间A位于无源区2中，刻蚀空间A位于有源区1的上方，刻蚀空间A也位于衬底M的上方。刻蚀空间A的深度小于或等于无源区2的厚度。刻蚀空间A的最大深度与无源区2的厚度相同，暴露出有源区1的表面的刻蚀深度为最大刻蚀深度。
这样可以减少刻蚀空间A的大小，从而减少填充刻蚀空间A的填充物的量，提高刻蚀效率和填充效率。
刻蚀空间A可以是刻蚀槽或者刻蚀孔等。
参考图3和图4，刻蚀区域3为有源区1之外的源极连接柱203和漏极连接柱204所在区域，图3和图4中菱形所示的区域为有源区1，图4所示的刻蚀空间A右侧的竖线所示区域为绝缘层区域。图5为晶体管的俯视图，图5中的虚线区域即为刻蚀区域3，与图3和图4所示的刻蚀区域对应，为同一区域。图5中示出了栅极202、源极连接柱203和漏极连接柱204，还示出了沟道103。
在一个实施例中，在形成图4所示的刻蚀空间A后，暴露出如图2所示的第一介质层201的截面，同时暴露出栅极202、源极连接柱203和漏极连接柱204。
对于步骤S300，在形成刻蚀空间A后，由于暴露出了第一介质层，可以通过湿法刻蚀的方式刻蚀第一介质层201，向刻蚀空间A内灌入刻蚀液，以刻蚀第一介质层201，形成空气间隙B。空气间隙B分布在栅极202和源极连接柱203之间，和/或，空气间隙B分布在栅极202和漏极连接柱204之间。
参考图6，为一种刻蚀第一介质层后的示意图，去除第一介质层201后得到空气间隙B，空气间隙B可以位于栅极202和源极连接柱203之间，还可以位于栅极202和漏极连接柱204之间。图6所示的去除的第一介质层是其中一种第一介质层，位于栅极202和源极连接柱203之间的介质层，以及位于栅极202和漏极连接柱204之间的第一介质层201都属于介质层。
对于步骤S400，在刻蚀第一介质层201后，形成空气间隙B后，可以填充刻蚀空间A。填充刻蚀空间A后至少可以将无源区2的表面封堵，填充至未形成刻蚀空间A之前的形状。
如图7所示，为填充刻蚀空间A之后的示意图，填充材质可以为绝缘材质，可以通过物理气相沉积的方式沉积绝缘材质，填充刻蚀空间A，在填充刻蚀空间A的过程中，通过沉积从刻蚀空间A壁上开始堆积的特性形成空气间隙B。
该方法的原理为在图2所示的晶体管的侧面刻蚀第一介质层201，在水平面方向横向将第一介质层201去除。然后通过填充刻蚀空间A，至少将无源区2的表面封堵，这样可以便于密封，提高晶体管的密封性。
该方法可以在中段方法形成源极金属连接柱203和漏极金属连接柱204以后，或者在晶体管形成后，在晶体管的栅极202和源极连接柱203之间和/或栅极202和漏极连接柱204之间形成空气间隙B。
通过形成刻蚀空间，基于向刻蚀空间内灌入的刻蚀液对第一介质层刻蚀形成空气间隙，该空气间隙的形成可以降低寄生电容，从而提高晶体管的性能，提高晶体管的良率和可靠性。通过刻蚀液进行刻蚀，相对于通过气相沉积的方式形成空气间隙，从制成工艺上可以更好的控制空间间隙的深度、宽度和/或位置等规格参数，从而减少了一次性制作的多个晶体管因为空气间隙的规格参数的不同导致的不同晶体管之间寄生电容大小的差异性，进而提高一次性制作的多个晶体管的性能的稳定性，提高晶体管的可靠性。
在一个实施例中，参考图3至图5，刻蚀区域3除了包括有源区1之外的源极连接柱203和漏极连接柱204所在区域，还可以包括有源区1之外的源极连接柱203和漏极连接柱204所在区域周围的绝缘层区域。
在一个实施例中，参考图2，第一介质层201可以包括多种不同的介质层。
栅极202和源极连接柱203之间可以具有多个不同的介质层，如第一子介质层2011、第二子介质层2012和第三子介质层2013，第一子介质层2011、第二子介质层2012和第三子介质层2013在水平方向上依次相邻。在有源区1和无源区2之间的上下层分布的状态下，第一子介质层2011、第二子介质层2012和第三子介质层2013呈左右层分布。
如图2所示，栅极202和源极连接柱203之间从左向右依次形成有第一子介质层2011、第二子介质层2012和第三子介质层2013。
栅极202和漏极连接柱204之间的介质层可以与栅极202和源极连接柱203之间的介质层相同。
这样可以根据需要选择性的刻蚀第一介质层201，在栅极202和源极连接柱203之间形成空气间隙，和/或，在栅极202和漏极连接柱204之间形成空气间隙。
如图6所示，为一种空气间隙的示意图，图6所示的空气间隙为刻蚀图1所示的第二子介质层2012形成空气间隙B。
参考图8，为另一种空气间隙的示意图，图8所示的空气间隙为刻蚀图1所示的第一子介质层2011和第二子介质层2012形成空气间隙B。
在另一实施例中，参考图2、图6和图8，无源区2还包括第二介质层205和第三介质层206。第二介质层205覆盖在第一介质层201之上，源极连接柱203和漏极连接柱204还位于第二介质层205中；第三介质层206覆盖在第二介质层205之上。
栅极102的高度小于源极连接柱203和漏极连接柱204的高度，源极连接柱203同时位于第一介质层201和第二介质层205中，漏极连接柱204同时位于第一介质层201和第二介质层205中。
源极连接柱203和漏极连接柱204的高度与第一介质层201和第二介质层205两个介质层的高度相同。第三介质层206覆盖在第二介质层205之上，第三介质层206同时覆盖第二介质层205、源极连接柱203和漏极连接柱204。
第三介质层206包括层间介质(Inter-Level Dielectric，ILD)，层间介质可以称为中间绝缘层。
示例性的，第三介质层206可以是氧化硅层或者氮化硅层或其他绝缘介质层，如AlOx、SiCO、SiCN、SiCO或AlN形成的介质层。
示例性的，第二介质层205至少包括：
氧化物绝缘层，氧化物绝缘层至少包括SiO、AlO、SiNO或者SiCO形成的绝缘层。
在一个实施例中，所述第一介质层201包括：
氧化物绝缘层和/或氮化物绝缘层形成的介质层；其中，氧化物绝缘层至少包括：SiO、AlOx或SiCO形成的氧化物绝缘层，氮化物绝缘层至少包括：SiN、SiCN或SiON形成的绝缘层。
第一介质层201第二介质层205和第三介质层206为不同材质的介质层，从而便于根据需要在对第一介质层201进行刻蚀时不影响第二介质层205，在对第二介质层205进行刻蚀时不影响第三介质层206。
在一个实施例中，步骤S200，在无源区形成刻蚀空间，以裸露出第一介质层，包括：
依次刻蚀第三介质层206以及第二介质层205形成刻蚀槽，以裸露出第一介质层201的顶面。
参考图2、图6和图8，由于第三介质层206位于第二介质层205的上层，第二介质层205位于第一介质层201的上层，所以需要先刻蚀第三介质层206，裸露出第二介质层205，然后再刻蚀第二介质层205，从而裸露出第一介质层201。
在刻蚀过程中，可以形成刻蚀槽或者刻蚀孔等刻蚀空间，能够裸露出第一介质层201的顶面即可。第一介质层201的顶面为第一介质层201与第二介质层205相贴合的面。
在裸露出第一介质层201的顶面后即可通过湿法刻蚀的方式对第一介质层201进行刻蚀，形成空气间隙。
在一个实施例中，步骤S200，在无源区形成刻蚀空间，以裸露出第一介质层，包括：
依次刻蚀第三介质层206、第二介质层205以及第一介质层201形成刻蚀槽，以裸露出第一介质层201的截面。
第一介质层201的截面可以是图2、图6和图8所示的截面，依次刻蚀第三介质层206、第二介质层205以及第一介质层201形成刻蚀槽或者刻蚀孔，将第一介质层201刻蚀出刻蚀槽或者刻蚀孔，从而裸露出第一介质层201的截面。
这样可以从第一介质层201的截面裸露第一介质层201，便于从第一介质层201的截面对第一介质层201进行刻蚀，实现从侧面横向对第一介质层201的刻蚀，与从第一介质层201的顶面对第一介质层201进行刻蚀，是两种不同的裸露第一介质层201的方式和对第一介质层201进行刻蚀的方式。
参考图9，为一种形成刻蚀空间后的俯视图，A为依次刻蚀第三介质层206、第二介质层205以及第一介质层201形成的刻蚀空间。
图9所示的多个晶体管矩阵式排列在衬底上时，可以通过形成同时可用于不同晶体管的空气间隙刻蚀的刻蚀槽。
在一个实施例中，步骤S200，在无源区形成刻蚀空间，以裸露出第一介质层，包括：
沿源极连接柱203和/或漏极连接柱204的所在位置，依次刻蚀第三介质层206以及第二介质层205形成刻蚀孔，裸露出与源极连接柱203和/或漏极连接柱204相邻的第一介质层201的顶面。
参考图2、图6和图8，第三介质层206在最上层，第二介质层205在中间层，需要一次刻蚀第三介质层206和第二介质层205才能裸露出第一介质层201。第三介质层206覆盖在源极连接柱203和漏极连接柱204的上层，沿着源极连接柱203和漏极连接柱204所在位置先刻蚀第三介质层206，然后再刻蚀第二介质层205形成刻蚀孔或者刻蚀槽。将第二介质层205刻蚀完后裸露出第一介质层201的顶面，即第一介质层201朝向第二介质层205的表面。
在一个实施例中，步骤S200，在无源区形成刻蚀空间，以裸露出第一介质层，包括：
沿源极连接柱203和/或漏极连接柱204的所在位置，依次刻蚀第三介质层206、第二介质层205以及第一介质层201形成刻蚀孔，裸露出与源极连接柱203和/或漏极连接柱204相邻的第一介质层201的截面。
参考图2、图6和图8，第三介质层206在最上层，第二介质层205在中间层，需要一次刻蚀第三介质层206和第二介质层205才能裸露出第一介质层201。第三介质层206覆盖在源极连接柱203和漏极连接柱204的上层，沿着源极连接柱203和漏极连接柱204所在位置先刻蚀第三介质层206，然后再刻蚀第二介质层205。将第二介质层205刻蚀完后裸露出第一介质层201的顶面，再刻蚀第一介质层201，形成刻蚀孔或者刻蚀槽，从而裸露出第一介质层201的截面。图2、图6和图8中的第一介质层201即为第一介质层201的截面。
参考图10，为一种形成刻蚀空间后的俯视图，a为沿源极连接柱203的所在位置，依次刻蚀第三介质层206、第二介质层205以及第一介质层201形成的第一刻蚀孔，b为沿漏极连接柱204的所在位置，依次刻蚀第三介质层206、第二介质层205以及第一介质层201形成的第二刻蚀孔。
在一个实施例中，沿源极连接柱203和/或漏极连接柱204的所在位置，依次刻蚀第三介质层206以及第二介质层205形成刻蚀孔，裸露出与源极连接柱203和/或漏极连接柱204相邻的第一介质层201的顶面。同时，沿源极连接柱203和/或漏极连接柱204的所在位置，依次刻蚀第三介质层206、第二介质层205以及第一介质层201形成刻蚀孔，裸露出与源极连接柱203和/或漏极连接柱204相邻的第一介质层201的截面。
在一个实施例中，参考图11，为另一种形成刻蚀空间的示意图。步骤S200，在无源区形成刻蚀空间，以裸露出第一介质层，包括：
步骤S201，在源极连接柱和/或漏极连接柱的所在位置，刻蚀第三介质层形成位于第三介质层的刻蚀孔，裸露出源极连接柱和/或漏极连接柱的顶面的边缘；
步骤S202，沿边缘刻蚀源极连接柱的延伸方向形成位于源极连接柱的刻蚀孔，裸露出与源极连接柱相邻的第一介质层的截面；和/或，沿边缘刻蚀漏极连接柱的延伸方向形成位于漏极连接柱的刻蚀孔，裸露出与漏极连接柱相邻的第一介质层的截面。
参考图2、图6和图8，由于第三介质层206在最上层，所以先刻蚀第三介质层206，形成位于第三介质层206的刻蚀孔，裸露出源极连接柱203和/或漏极连接柱204的顶面的边缘。
由于源极连接柱203和漏极连接柱204为柱体，具有顶面和底面，沿着边缘从顶面到底面的方向刻蚀源极连接柱203形成位于源极连接柱203的刻蚀孔，包括沿边缘刻蚀源极连接柱203的延伸方向形成位于源极连接柱203的刻蚀孔。刻蚀后的源极连接柱203的侧面具有凹槽，即刻蚀槽，这样就会裸露出与源极连接柱203相邻的第一介质层201的截面。
还可以沿着边缘从顶面到底面的方向刻蚀漏极连接柱204形成位于漏极连接柱204的刻蚀孔(图2、图6和图8中未示出)，包括沿边缘刻蚀漏极连接柱204的延伸方向形成位于漏极连接柱204的刻蚀孔。刻蚀后的漏极连接柱204的侧面具有凹槽，即刻蚀槽，这样就会裸露出与漏极连接柱204相邻的第一介质层201的截面。
在另一实施例中，参考图12，为另一种空气间隙的示意图，刻蚀第一介质层201和第二介质层205，在第一介质层201和第二介质层205所在的位置同时形成空气间隙。
在另一实施例中，参考图13，为另一种空气间隙的示意图，第一介质层201中的第三子介质层2013还位于第二介质层205与源极连接柱203之间，和/或，位于第二介质层205与漏极连接柱204之间。
刻蚀第一介质层201形成刻蚀空间，包括：刻蚀第三子介质层2013，在源极连接柱203与第一介质层201和第二介质层205两个介质层之间分别形成空气间隙B；和/或，在漏极连接柱204与第一介质层201和第二介质层205两个介质层之间分别形成空气间隙B。
通常情况下，空气间隙对于中段工艺(Middle of Line，MOL)中金属通孔(过孔)的光刻对准精度要求极高，且金属通孔为非自对准，导致有很大概率在MOL中金属通孔刻蚀和图形化过程中出现空气间隙被刻蚀穿的情况，从而导致在填充金属时金属进入到空气间隙中，导致整体晶体管失效，从而影响晶体管的良率和对整体电路的良率影响极大。
在另一实施例中，该方法还包括：
在形成空气间隙之前形成过孔；过孔用于栅极、源极连接柱和漏极连接柱的电连接。
参考图14，为一种形成的通孔的示意图，通孔C用于形成过孔，参考图15，为一种过孔的示意图，在图14所示的通孔C内填充金属后形成过孔D。
在形成空气间隙之前形成过孔，可以减少在形成空气间隙之后形成过孔时将空气间隙击穿，导致金属进入空气间隙的情况，从而减少晶体管的寄生电容，提高晶体管的性能，还可以提高晶体管的良率，减少对整个电路的影响。
图16为图14所示晶体管的俯视图，与图5的视角相同。
晶体管中还包括连接不同金属层的过孔D，过孔D的位置可以根据实际使用需求确定，可以位于第三介质层206和/或第一介质层201，即第三介质层206和/或第一介质层201中具有过孔D，图15示出了其中的一种。栅极202、源极连接柱203和/或漏极连接柱204通过过孔D和第三介质层206之上的金属连接。栅极202可以通过过孔D与源极连接柱203连接，栅极202还可以通过过孔D与漏极连接柱204连接。
在另一实施例中，该方法还包括：
在填充刻蚀空间之后，在第二介质层和三介质层上形成用于连接栅极202的过孔，以及在第三介质层206上形成用于连接源极连接柱203和连接漏极连接柱204的过孔。可以参考图15至图18中部所示的过孔。
如图17所示，为另一种去除第一介质层的示意图，示出了去除过孔D和源极连接柱203之间的第一介质层201以及过孔D和漏极连接柱204之间的第一介质层201后的效果示意图。
在另一实施例中，所述方法还包括：
在填充刻蚀空间A之前刻蚀第二介质层205，形成位于第一介质层201和第三介质层206之间的空气间隙B。
其中，位于第一介质层201和第三介质层206之间的空气间隙，包括：位于过孔D和源极连接柱203之间的空气间隙B，以及位于过孔D和漏极连接柱204之间的空气间隙B。参考图18，为另一种空气间隙的示意图。
在一个实施例中，无源区2的厚度可以根据实际晶体管确定，无源区2中包括的第三介质层206的厚度是以纳米或毫米为单位的厚度，如10纳米。源极连接柱203和漏极连接柱204可以是铜、镍、钨、钴、钌或者其他金属。
如图2所示，第一介质层201可以包三种非金属介质层，不同的非金属介质层的材质可以不同，如从左至右分别为氮化硅层、氧化硅层和氮化硅层。第一介质层201的厚度可以根据实际的晶体管确定，不同的晶体管中第一介质层201的厚度可能不同。
在一个实施例中，所述第三介质层206为非金属绝缘层，所述非金属绝缘层至少包括氧化物层或者氮化物层。
在一个实施例中，如图19所示，为无空气间隙、部分空气间隙和全空气间隙下器件所在电路的等效电容比对情况。其中，部分空气间隙可以为电路中的晶体管器件仅有部分采用了前述一个或多个技术方案中的空气间隙，全空气间隙可以为电路中的晶体管器件全部采用了前述一个或多个技术方案中的空气间隙。全空气间隙可以将整体电路等效电容降低15％。如此，空气间隙可以在全填充或者部分填充的情况下，对晶体管器件的寄生电容进行不同程度的减弱，从而降低所在电路的等效电容，可以基于不同的需求提高电路性能。
在一个实施例中，如图20所示，为无空气间隙、部分空气间隙和全空气间隙下器件所在电路的时延比对情况，其中，部分空气间隙可以为电路中的晶体管器件仅有部分采用了前述一个或多个技术方案中的空气间隙，全空气间隙可以为电路中的晶体管器件全部采用了前述一个或多个技术方案中的空气间隙。全空气间隙可以将整体电路等效时延降低30％。如此，空气间隙可以在全填充或者部分填充的情况下，对晶体管器件的寄生电容进行不同程度的减弱，从而降低所在电路的等效电容，可以基于不同的需求提高电路性能。
在一个实施例中，参考图21，为无空气间隙、部分空气间隙和全空气间隙下晶体管寄生电容的比对情况的示意图，L1为全空气间隙下晶体管寄生电容，L2为无空气间隙下晶体管寄生电容，L3为部分空气间隙下晶体管寄生电容。对于晶体管本征沟道电容无影响。
部分空气间隙可以为电路中的晶体管器件仅有部分采用了前述一个或多个技术方案中的空气间隙，全空气间隙可以为电路中的晶体管器件全部采用了前述一个或多个技术方案中的空气间隙。
在一个实施例中，参考图22，为空气间隙对晶体管电流开关特性的影响示意图。采用空气间隙技术对于晶体管电流开关特性无影响。
在一个实施例中，还提供一种场效应晶体管，该场效应晶体管通过上述任一项实施例中器件的制作方法制成。
需要说明的是，本公开实施例中的“第一”和“第二”仅为表述和区分方便，并无其他特指含义。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。
Claims (10)
1.一种晶体管的制作方法，其特征在于，所述方法包括：
依次形成有源区和位于所述有源区上层的无源区，其中，所述有源区内形成有晶体管的源极和漏极；所述无源区内至少包括第一介质层，所述第一介质层中形成有栅极、源极连接柱以及漏极连接柱；其中，所述源极连接柱与所述源极电连接；所述漏极连接柱与所述漏极电连接；
在所述无源区形成刻蚀空间，以裸露出所述第一介质层；
向所述刻蚀空间内灌入刻蚀液，以刻蚀所述第一介质层，形成空气间隙；其中，所述空气间隙分布在所述栅极和所述源极连接柱之间，和/或，所述空气间隙分布在所述栅极和所述漏极连接柱之间；
填充所述刻蚀空间。
2.根据权利要求1所述的制作方法，其特征在于，所述无源区还包括第二介质层和第三介质层；其中，所述第二介质层覆盖在所述第一介质层之上，所述源极连接柱和所述漏极连接柱还位于所述第二介质层中；所述第三介质层覆盖在所述第二介质层之上。
3.根据权利要求2所述的制作方法，其特征在于，所述在所述无源区形成刻蚀空间，以裸露出所述第一介质层，包括：
依次刻蚀所述第三介质层以及所述第二介质层形成刻蚀槽，以裸露出所述第一介质层的顶面；
或者，
依次刻蚀所述第三介质层、所述第二介质层以及所述第一介质层形成刻蚀槽，以裸露出所述第一介质层的截面。
4.根据权利要求2所述的制作方法，其特征在于，所述在所述无源区形成刻蚀空间，以裸露出所述第一介质层，包括：
沿所述源极连接柱和/或所述漏极连接柱的所在位置，依次刻蚀所述第三介质层以及所述第二介质层形成刻蚀孔，裸露出与所述源极连接柱和/或所述漏极连接柱相邻的所述第一介质层的顶面；
和/或，
沿所述源极连接柱和/或漏极连接柱的所在位置，依次刻蚀第三介质层、所述第二介质层以及所述第一介质层形成刻蚀孔，裸露出与所述源极连接柱和/或所述漏极连接柱相邻的所述第一介质层的截面。
5.根据权利要求2所述的制作方法，其特征在于，所述在所述无源区形成刻蚀空间，以裸露出所述第一介质层，包括：
在所述源极连接柱和/或漏极连接柱的所在位置，刻蚀第三介质层形成位于所述第三介质层的刻蚀孔，裸露出所述源极连接柱和/或所述漏极连接柱的顶面的边缘；
沿所述边缘刻蚀所述源极连接柱的延伸方向形成位于所述源极连接柱的刻蚀孔，裸露出与所述源极连接柱相邻的所述第一介质层的截面；和/或，沿所述边缘刻蚀所述漏极连接柱的延伸方向形成位于所述漏极连接柱的刻蚀孔，裸露出与所述漏极连接柱相邻的所述第一介质层的截面。
6.根据权利要求2所述的制作方法，其特征在于，所述方法还包括：
在形成所述空气间隙之前，形成过孔；其中，所述过孔，用于所述栅极、所述源极连接柱和所述漏极连接柱的电连接。
7.根据权利要求2所述的制作方法，其特征在于，所述方法还包括：
在填充所述刻蚀空间之后，在所述第二介质层和所述三介质层上形成用于连接所述栅极的过孔，以及在所述第三介质层上形成用于连接所述源极连接柱和连接所述漏极连接柱的过孔。
8.根据权利要求6或7所述的制作方法，其特征在于，所述方法还包括：
在填充所述刻蚀空间之前刻蚀所述第二介质层，形成位于所述第一介质层和所述第三介质层之间的空气间隙；
其中，位于所述第一介质层和所述第三介质层之间的空气间隙，包括：位于所述过孔和所述源极连接柱之间的空气间隙，以及位于所述过孔和所述漏极连接柱之间的空气间隙。
9.根据权利要求2所述的制作方法，其特征在于，所述第一介质层、所述第二介质层和所述第三介质层的介质不同。
10.根据权利要求1所述的制作方法，其特征在于，所述填充所述刻蚀空间，包括：
通过物理气相沉积的方式沉积绝缘介质，以填充所述刻蚀空间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310645112.1A CN116581146A (zh) | 2023-06-01 | 2023-06-01 | 一种晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310645112.1A CN116581146A (zh) | 2023-06-01 | 2023-06-01 | 一种晶体管的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116581146A true CN116581146A (zh) | 2023-08-11 |
Family
ID=87543955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310645112.1A Pending CN116581146A (zh) | 2023-06-01 | 2023-06-01 | 一种晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116581146A (zh) |
-
2023
- 2023-06-01 CN CN202310645112.1A patent/CN116581146A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102585801B1 (ko) | 다중 스택 3 차원 메모리 장치 및 이의 제조 방법 | |
| US10991717B2 (en) | Vertical memory devices | |
| US11101283B2 (en) | Semiconductor memory device | |
| US7851293B2 (en) | Method for forming vertical channel transistor of semiconductor device | |
| KR100718255B1 (ko) | 디램 장치 및 그 제조 방법 | |
| US20230143406A1 (en) | Memory Arrays and Methods Used in Forming a Memory Array Comprising Strings of Memory Cells | |
| KR20120026435A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| US20240015968A1 (en) | Vertical memory devices | |
| KR19980079483A (ko) | 반도체 장치 및 그 제조 방법 | |
| US11877451B2 (en) | Vertical memory devices | |
| CN115332251A (zh) | 半导体结构及其制造方法 | |
| US7829415B2 (en) | Method of fabricating semiconductor device for preventing a pillar pattern from bending and from exposing externally | |
| US11791287B2 (en) | Semiconductor device including a cutting region having a height greater than a height of a channel structure | |
| CN111758163A (zh) | 三维nand存储器件以及形成其的方法 | |
| KR20090035775A (ko) | 반도체 소자 및 이를 형성하는 방법 | |
| CN116581146A (zh) | 一种晶体管的制作方法 | |
| US11706918B2 (en) | Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells | |
| US11101280B2 (en) | Memory arrays and methods used in forming a memory array | |
| US11949009B2 (en) | Semiconductor die and method of manufacturing the same | |
| US20240179914A1 (en) | Semiconductor device | |
| US11647633B2 (en) | Methods used in forming integrated circuitry comprising a stack comprising vertically-alternating first tiers and second tiers with the stack comprising a cavity therein that comprises a stair-step structure | |
| CN113725225B (zh) | 一种半导体器件及其制备方法 | |
| WO2023201849A1 (zh) | 半导体结构及其形成方法 | |
| US20240170066A1 (en) | Memory Circuitry And Methods Used In Forming Memory Circuitry | |
| US20240074186A1 (en) | Semiconductor device and manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |