CN116581109A - 封装结构及其制造方法 - Google Patents

封装结构及其制造方法 Download PDF

Info

Publication number
CN116581109A
CN116581109A CN202310499105.5A CN202310499105A CN116581109A CN 116581109 A CN116581109 A CN 116581109A CN 202310499105 A CN202310499105 A CN 202310499105A CN 116581109 A CN116581109 A CN 116581109A
Authority
CN
China
Prior art keywords
chip
bonding pad
substrate
electrically connected
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310499105.5A
Other languages
English (en)
Inventor
唐燕菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202310499105.5A priority Critical patent/CN116581109A/zh
Publication of CN116581109A publication Critical patent/CN116581109A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开实施例涉及半导体领域，提供一种封装结构及其制造方法，封装结构包括：基底；第一芯片，位于基底上方，第一芯片上具有第一焊盘和第二焊盘，其中，第一焊盘位于第一芯片的边缘；第一导线，第一导线一端与基底电连接，另一端与第一焊盘电连接；第二芯片，第二芯片位于第一芯片上方，第二芯片上具有第三焊盘以及贯穿第二芯片的导电结构导电结构的一端与第三焊盘电连接，第三焊盘与第二焊盘正对且电连接；第三芯片，第三芯片位于第二芯片上方，第三芯片上具有第四焊盘，且第四焊盘与导电结构电连接。至少能够在不增大封装结构尺寸的同时，既降低封装结构的成本，又提高封装结构的性能。

Description

封装结构及其制造方法
技术领域
本公开实施例涉及半导体领域，特别涉及一种封装结构及其制造方法。
背景技术
封装结构是一种半导体器件被配置用作电子产品的一部分的结构。为了满足小型化和高度集成化封装结构的需求，目前提出层叠封装的概念，层叠封装具有堆叠的多个半导体器件，可以在具有较小的占用面积的同时满足快速处理大容量数据的需求。
通常的，层叠封装可以包括传统打线键合封装、倒装芯片(Flip chip)封装以及硅通孔(TSV，Through Silicon Via)封装。然而，这三种键合方式均具有一定的缺陷。
发明内容
本公开实施例提供一种封装结构及其制造方法，至少能够在不增大封装结构尺寸的同时，既降低封装结构的成本，又提高封装结构的性能。
根据本公开一些实施例，本公开实施例一方面提供一种封装结构，包括：基底；第一芯片，位于所述基底上方，所述第一芯片具有相对的第一正面以及第一背面，所述第一背面朝向所述基底，所述第一芯片上具有第一焊盘和第二焊盘，且所述第一正面露出所述第一焊盘和所述第二焊盘，其中，所述第一焊盘位于所述第一芯片的边缘；第一导线，所述第一导线一端与所述基底电连接，另一端与所述第一焊盘电连接；第二芯片，所述第二芯片位于所述第一芯片上方，所述第二芯片具有相对的第二正面和第二背面，所述第二正面朝向所述第一芯片的第一正面，所述第二芯片上具有第三焊盘，且所述第二正面露出所述第三焊盘，所述第二芯片内具有贯穿所述第二芯片的导电结构，所述导电结构的一端与所述第三焊盘电连接，所述第二背面露出所述导电结构的另一端，所述第三焊盘与所述第二焊盘正对且电连接；第三芯片，所述第三芯片位于所述第二芯片上方，所述第三芯片具有相对的第三正面以及第三背面，所述第三正面朝向所述第二背面，且所述第三芯片上具有第四焊盘，所述第三正面露出所述第四焊盘，且所述第四焊盘与所述导电结构电连接。
在一些实施例中，还包括：第一电连接部，所述第一电连接部位于所述第四焊盘与所述导电结构之间。
在一些实施例中，所述第一芯片、所述第二芯片以及所述第三芯片的侧面齐平。
在一些实施例中，还包括：第二电连接部，所述第二电连接部位于所述第二焊盘与所述第三焊盘之间。
在一些实施例中，所述基底为基板，还包括：
第三电连接部，所述第三电连接部位于所述基板上，且所述第一导线与所述基底电连接的一端电连接所述第三电连接部。
在一些实施例中，所述封装结构包括沿垂直于所述基底表面依次堆叠的多个所述第二芯片，且相邻层的所述第二芯片之间电连接。
在一些实施例中，所述封装结构包括在所述基底表面并排排布的至少两个所述第一芯片，相邻的所述第一芯片的所述第一焊盘通过第二导线电连接。
在一些实施例中，所述第三电连接部环绕于所述至少两个所述第一芯片的外围，所述第一导线连接临近所述第三电连接部的所述第一焊盘与所述第三电连接部。
根据本公开一些实施例，本公开实施例另一方面还提供一种封装结构的制造方法，包括：提供基底；提供第一芯片，所述第一芯片具有相对的第一正面以及第一背面，所述第一芯片上具有第一焊盘和第二焊盘，且所述第一正面露出所述第一焊盘和所述第二焊盘，其中，所述第一焊盘位于所述第一芯片的边缘；将所述第一芯片键合至所述基底表面，所述第一背面朝向所述基底；提供第一导线，所述第一导线一端与所述基底电连接，另一端与所述第一焊盘电连接；提供第二芯片，所述第二芯片具有相对的第二正面和第二背面，所述第二芯片上具有第三焊盘，且所述第二正面露出所述第三焊盘，所述第二芯片内具有贯穿所述第二芯片的导电结构，所述导电结构的一端与所述第三焊盘电连接，所述第二背面露出所述导电结构的另一端；将所述第二芯片键合于所述第一芯片上方，使所述第二正面朝向所述第一芯片的第一正面，所述第三焊盘与所述第二焊盘正对且电连接；提供第三芯片，所述第三芯片具有相对的第三正面以及第三背面，所述第三芯片上具有第四焊盘，所述第三正面露出所述第四焊盘；将所述第三芯片键合至所述第二芯片上方，所述第三正面朝向所述第二背面，且所述第四焊盘与所述导电结构电连接。
在一些实施例中，所述提供基底以及所述将所述第一芯片键合至所述基底表面包括：形成第三电连接部，所述第三电连接部位于所述基底的一侧表面上；将所述第一芯片粘合至所述基底的表面上，使得所述第三电连接部位于所述第一芯片的外围。
本公开实施例提供的技术方案至少具有以下优点：
本公开实施例提供的封装结构的技术方案中，包括：基底；第一芯片位于基底上方，第一芯片具有相对的第一正面和第一背面，第一背面朝向基底，第一芯片上具有第一焊盘和第二焊盘，且在第一正面上露出第一焊盘和第二焊盘，第一焊盘位于第一芯片的边缘；第一导线，第一导线一端与基底电连接，另一端与第一焊盘电连接；第二芯片位于第一芯片上方，第二芯片具有相对的第二正面和第二背面，第二正面朝向第一芯片的第一正面，第二芯片上具有第三焊盘，第二正面露出第三焊盘，第二芯片内具有贯穿第二芯片的导电结构，导电结构的一端与第三焊盘电连接，第二背面露出导电结构的另一端，第三焊盘与第二焊盘正对且电连接；第三芯片位于第二芯片的上方，第三芯片具有相对的第三正面和第三背面，第三正面朝向第二背面，且第三芯片上具有第四焊盘，第三正面露出第四焊盘，且第四焊盘与导电结构电连接。在相关技术中，层叠封装结构通常可以包括传统打线键合封装、倒装芯片封装以及硅通孔封装。其中，传统打线键合封装中，每一芯片均需通过导线将芯片上的焊盘与基底电连接，芯片与基底的距离越远，该芯片与基底间的打线的长度越长，这会导致封装结构中的信号传输路径较长，使得封装结构的性能表现较差。倒装芯片封装中，芯片的正面具有焊盘，芯片正面与基底正对且焊盘使得芯片与基底电连接，这种封装结构不需要使用打线键合工艺，可以减小封装结构中的信号传输路径，但无法在一倒装芯片的上方再次堆叠倒装芯片，封装结构中具有多个芯片时，其他倒装芯片只能布置在基底的其他区域上，这会导致封装结构的尺寸增大。硅通孔封装中，每一芯片中均具有贯穿芯片的导电结构，不同层的芯片之间可以通过导电结构实现电连接，这种封装结构可以提高封装结构的性能，降低封装结构的功耗，并且能缩小封装结构的尺寸，但会产生较高的成本。本公开实施例中位于基底上方的第一芯片采用第一导线与基底电连接，由于第一芯片与基底的距离较近，第一导线并不会增加封装结构中的信号传输路径。位于第一芯片上方的第二芯片中具有贯穿第二芯片的导电结构，第二芯片通过导电结构与其他芯片电连接，能够提升封装结构的性能，降低封装结构的功耗，并且由于封装结构中并非全部使用第二芯片，相对于纯硅通孔封装结构能够降低部分成本。位于第二芯片上方的第三芯片采用正面具有焊盘的倒装芯片能够在进一步减小成本、减小信号传输路径的同时，不占用基底中的其他区域布置芯片，不增加封装结构的尺寸。因此，本公开实施例至少能够在不增大封装结构尺寸的同时，既降低封装结构的成本，又提高封装结构的性能。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一实施例提供的封装结构的俯视结构示意图；
图2为本公开一实施例提供的封装结构的结构示意图；
图3为本公开另一实施例提供的封装结构的俯视结构示意图；
图4为本公开另一实施例提供的封装结构的结构示意图；
图5为本公开另一实施例提供的封装结构的结构示意图；
图6为本公开另一实施例提供的封装结构的结构示意图；
图7为本公开另一实施例提供的封装结构的结构示意图；
图8为本公开另一实施例提供的封装结构的俯视结构示意图；
图9为本公开另一实施例提供的封装结构的结构示意图；
图10为本公开另一实施例提供的封装结构的结构示意图；
图11至图14为本公开实施例提供的封装结构的制造方法中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前的封装结构中存在减小封装结构尺寸、降低封装结构的成本与提高封装结构的性能无法兼顾的技术问题。
本公开实施例提供一种封装结构，包括基底；位于基底上方的第一芯片，第一芯片上具有第一焊盘和第二焊盘，且第一焊盘位于第一芯片的边缘；第一导线一端与基底电连接，另一端与第一焊盘电连接；第二芯片位于第一芯片上方，第二芯片上具有第三焊盘以及贯穿第二芯片的导电结构，导电结构一端与第三焊盘电连接，且第三焊盘与第二焊盘正对且电连接；第三芯片位于第二芯片上方，第三芯片上具有第四焊盘，第四焊盘与导电结构电连接。综合使用多种不同形式的芯片进行封装，能够在不增大封装结构尺寸的同时，既降低封装结构的成本，又提高封装结构的性能。
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
图1为本公开一实施例提供的封装结构的俯视结构示意图，图2为图1沿AA1方向剖视的剖面结构示意图，图1中未示出全部结构。
参考图1至图2，封装结构包括：基底100；第一芯片110，位于基底100上方，第一芯片110具有相对的第一正面111以及第一背面112，第一背面112朝向基底100，第一芯片110上具有第一焊盘141和第二焊盘142，且第一正面111露出第一焊盘141和第二焊盘142，其中，第一焊盘141位于第一芯片110的边缘；第一导线151，第一导线151一端与基底100电连接，另一端与第一焊盘141电连接；第二芯片120，第二芯片120位于第一芯片110上方，第二芯片120具有相对的第二正面121和第二背面122，第二正面121朝向第一芯片110的第一正面111，第二芯片120上具有第三焊盘143，且第二正面121露出第三焊盘143，第二芯片120内具有贯穿第二芯片120的导电结构123，导电结构123的一端与第三焊盘143电连接，第二背面122露出导电结构123的另一端，第三焊盘143与第二焊盘142正对且电连接；第三芯片130，第三芯片130位于第二芯片120上方，第三芯片130具有相对的第三正面131以及第三背面132，第三正面131朝向第二背面122，且第三芯片130上具有第四焊盘144，第三正面131露出第四焊盘144，且第四焊盘144与导电结构123电连接。
在一些实施例中，第二芯片120的第二背面122还可以具有第五焊盘145。第五焊盘145与第二芯片120的导电结构123电连接，且第五焊盘145与位于第三芯片130的第三正面131的第四焊盘144电连接。第五焊盘145的材料可以包括铜、铝、金中的一种或多种。
图3为本公开另一实施例提供的封装结构的俯视结构示意图，图4为图3沿AA1方向剖视的剖面结构示意图。需要说明的是，图3未示出第二芯片以及第三芯片的结构。
参考图3至图4，在一些实施例中，基底100可以为基板，基板可以是印刷电路板(PCB，Printed Circuit Board)。基板可以是刚性PCB或柔性PCB。基板的材料可以包括双马来酰亚胺三嗪(BT)树脂、FR-4(由玻璃纤维编织布与阻燃的环氧树脂粘合剂组成的复合材料)、陶瓷、玻璃、塑料、带、膜或其它支撑材料中的一种或多种组合。基板表面还可以包括第三电连接部163，第三电连接部163位于基板上，且第一导线151与基底100电连接的一端电连接第三电连接部163。在一些实施例中，第三电连接部163可以与基板内的电路电连接，从而使得第一芯片110经由第三电连接部163与基板内的电路电连接。在另一些实施例中，基板也可以为晶圆载板，基板作为承载第三电连接部163和第一芯片110的载板，且基板可以未设置电路。选用基板作为基底100可以为芯片提供电连接、保护、支撑、散热、组装等功效，以改善封装结构的电性能、散热性，并能使得封装结构中多芯片模块化。
在一些实施例中，第三电连接部163可以环绕于第一芯片110的外围，第一导线151可以连接临近第三电连接部163的第一焊盘141与第三电连接部163。基底100上可以具有多个第三电连接部163，需对第三电连接部163的位置进行一定的排布。第三电连接部163环绕于第一芯片110外围时，第一芯片110位于基底100的中心区域，基底100的外围区域也即第一芯片110的外围具有多个第三电连接部163。多个第三电连接部163的位置可以与第一芯片110上的第一焊盘141的位置相对应，在使用第一导线151连接第一焊盘141与第三电连接部163时，可以确保第一焊盘141附近具有距离较近的第三电连接部163以供连接，使得第一导线151的长度较短，使得封装结构中的信号传输路径较短，封装结构的性能较佳。
继续参考图4，基底100下方还可以具有焊球170。焊球170的材料可以包括锡。基底100可以通过焊球170与其他半导体器件实现电连接。
在一些实施例中，基底100还可以为引线框架(lead frame)。第一芯片110通过第一导线150与引线框架电连接即为与基底100电连接。引线框架的材料可以为铁(Fe)镍(Ni)合金或铜(Cu)基合金中的至少一种。
第一芯片110、第二芯片120以及第三芯片130可以为同种芯片，也可以为不同种芯片。
在一些实施例中，第一芯片110、第二芯片120以及第三芯片130中的一者或多者可以为逻辑芯片。例如，逻辑芯片中的每一个可以是中央处理单元(CPU，Central ProcessingUnit)芯片、图形处理单元(GPU，Graphics Processing Unit)芯片或应用处理器(AP，Application Processor)芯片。
在一些实施例中，第一芯片110、第二芯片120以及第三芯片130中的一者或多者还可以为存储芯片。例如，存储芯片中的每一个可以是例如易失性存储器半导体芯片，易失性存储器半导体芯片可以为动态随机存取存储器(DRAM，Dynamic Random Access Memory)或静态随机存取存储器(SRAM，Static Random-Access Memory)，非易失性存储器半导体芯片可以为相变随机存取存储器(PRAM，Phase-Change Random-Access Memory)、磁阻式随机存取存储器(MRAM，Magnetoresistive Random Access Memory)、铁电随机存取存储器(FeRAM，Ferroelectric Random Access Memory)或电阻式随机存取存储器(RRAM，Resistive Random-Access Memory)。第一芯片110、第二芯片120以及第三芯片130中的一者或多者还可以为闪存，例如，NAND(Not AND)闪存。
参考图5，在一些实施例中，第一芯片110的第一正面111上、第二芯片120的第二正面121上以及第三芯片130的第三正面131上均可以具有布线层180。布线层180可以使得芯片中的电连接点的位置发生移动，使得芯片与其他部件进行连接的焊盘的位置可控。芯片中需要与封装结构中其他部件进行连接的区域可以通过布线层180连接到芯片对应的焊盘，从而通过焊盘与封装结构中的其他器件电连接。
继续参考图5，在一些实施例中，第一芯片110的第一背面112上还可以具有粘结层190，粘结层190位于基底100的表面上，且粘结层190将基底100表面与第一芯片110的第一背面112连接。粘结层190可以为芯片粘结层(DAF，Die Attach Film)。在其他实施例中，也可以不设置粘结层190，第一芯片110的第一背面112与基底100直接接触，可以通过静电键合或者化学键键合的方式进行连接。
第一芯片110上的第一焊盘141与第二焊盘142可以用于将第一芯片110与封装结构中的其他部件电连接。其中，第一焊盘141用于将第一芯片110与基底100电连接，第二焊盘142用于与位于第一芯片110上方的第二芯片120电连接。第一焊盘141的材料可以包括铜、铝或金等中的一种或多种，第二焊盘142的材料可以包括铜、铝或金等中的一种或多种。
由于第一芯片110位于基底100上方，第一芯片110与基底100的距离较近，连接第一芯片110与基底100的第一导线151长度较短，第一芯片110与基底100之间的信号传输距离较短。采用导线实现第一芯片110在封装结构中的电连接并不会对封装结构的性能造成影响，反而能够降低一定的成本。另外，在第一芯片110中，用于与基底100电连接的第一焊盘141位于第一芯片110的边缘可以进一步减小第一芯片110与基底100之间的电信号传输距离，从而进一步提升封装结构的性能。
在一些实施例中，第一导线151的材料可以包括金、铜、铝中的一种或多种。
第二芯片120中贯穿第二芯片120的导电结构123可以为硅通孔。第二芯片120可以通过硅通孔中的导电结构123与位于第二正面121以及第二背面122两侧的芯片电连接。如此，能够进一步减小封装结构中不同层芯片之间的传输路径，同时也能够降低封装结构的功耗，提高封装结构的性能。
参考图6，在一些实施例中，封装结构可以包括沿垂直于基底100表面依次堆叠的多个第二芯片120，且相邻层的第二芯片120之间电连接。其中，每一第二芯片120的第二正面121均可以具有第三焊盘143，第三焊盘143与第二芯片120中的导电结构123电连接。如此，可以在封装结构的一个堆叠件中堆叠更多层芯片，使得封装结构的功能更加丰富，更多层的芯片层叠封装可以满足封装结构的更多需求。
第三芯片130为层叠的多个芯片中位于最顶层的芯片。第三芯片130中仅有位于第三正面131的第四焊盘144。第三芯片130通过第四焊盘144与第二芯片120的导电结构123电连接。由于第三芯片130的上方不具有其他芯片，第三芯片130不需要与位于第三芯片130上方的其他部件电连接，第三芯片130的结构能够满足第三芯片130在封装结构中的电连接需求，并且还不会增加封装结构中的电信号传输路径。同时，相对于具有硅通孔的芯片结构，第三芯片130还能够减小封装结构的成本。
在一些实施例中，第一芯片110、第二芯片120以及第三芯片130的侧面可以齐平。也就是说，第一芯片110、第二芯片120以及第三芯片130的尺寸可以相同。第一芯片110、第二芯片120与第三芯片130的堆叠可以为正对的垂直堆叠，每两层相邻的芯片之间可以均不具有交错。
在一些实施例中，第一芯片110、第二芯片120以及第三芯片130的侧面也可以不齐平。参考图7，在沿平行于基底100表面的方向上，第一芯片110的宽度可以小于第二芯片120的宽度，且第一芯片110的宽度还可以小于第三芯片130的宽度。此时位于基底100上的第三电连接部163可以朝靠近第一芯片110的方向移动，基底100的尺寸可以在一定程度上得到减小，有利于封装结构朝小型化、微型化的方向发展。
在另一些实施例中，第一芯片110、第二芯片120以及第三芯片130的侧面可以不齐平。在沿平行于基底100表面的方向上，第一芯片110的宽度可以大于第二芯片120的宽度，且第一芯片110的宽度还可以大于第三芯片130的宽度。此时，在沿垂直于基底100表面的方向上，位于第一芯片110边缘的第一焊盘141的正上方可以不具有第二芯片120以及第三芯片130，连接第一焊盘141与基底100的第一导线151不易与第二芯片120产生接触，能够提高封装结构的良率。
图8为本公开另一实施例提供的封装结构的俯视结构示意图，图9为图8沿AA1方向剖视的剖面结构示意图。需要说明的是，图8并未示出第二芯片以及第三芯片的结构。参考图8至图9，在一些实施例中，封装结构可以包括在基底100表面并排排布的至少两个第一芯片110，相邻的第一芯片110的第一焊盘141通过第二导线152电连接。如此，基底100上可以具有多组层叠排布的芯片，每组层叠排布的芯片可以称为一堆叠件，每一堆叠件中均可以具有层叠的第一芯片110、第二芯片120以及第三芯片130。其中相邻的多个堆叠件之间可以通过第二导线152连接相邻第一芯片110的第一焊盘141实现电连接。在封装结构的基底100表面并排排布至少两个第一芯片110，也即在封装结构中布置多个堆叠件可以提高封装结构的功能性，多个堆叠件中的多个芯片能够满足封装结构的不同功能需求。
继续参考图8至图9，在一些实施例中，第三电连接部163可以环绕于至少两个第一芯片110的外围，第一导线151可以连接临近第三电连接部163的第一焊盘141与第三电连接部163。基底100上可以具有多个第三电连接部163，且基底100上还可以具有多个第一芯片110，此时需对第三电连接部163以及第一芯片110的位置进行一定的排布。多个第三电连接部163环绕于至少两个第一芯片110的外围时，多个第一芯片110中，与第一芯片110临近的第一焊盘141可以通过第二导线152与相邻的第一芯片110电连接，与基底100边缘临近的第一焊盘141可以通过第一导线151与基底100上的第三电连接部163电连接。如此，能够使得封装结构的内部排布规律化，减小封装结构中使用的导线的长度，从而减小封装结构中的信号传输路径，使得封装结构具有较优的性能。
参考图10，在一些实施例中，还可以包括：第一电连接部161，第一电连接部161可以位于第四焊盘144与导电结构123之间。第一电连接部161位于第三芯片130的第四焊盘144与第二芯片120的导电结构123之间，可以使第二芯片120与第三芯片130之间的连接更加紧密。第三芯片130通过第四焊盘144以及第一电连接部161与第二芯片120电连接，能够提高第二芯片与第三芯片电连接的强度与封装结构的稳定性。在一些实施例中，第一电连接部161的材料可以包括锡、银、铜中的一种或多种。
在一些实施例中，还可以包括：第二电连接部162，第二电连接部162可以位于第二焊盘142与第三焊盘143之间。第二电连接部162位于第一芯片110的第二焊盘142与第二芯片120的第三焊盘143之间，可以使第一芯片110与第二芯片120之间的连接更加紧密。第二芯片120中的导电结构123通过第三焊盘143、第二电连接部162以及第二焊盘142与第一芯片110电连接，能够进一步提高第一芯片110与第二芯片120电连接的强度与封装结构的稳定性。在一些实施例中，第二电连接部162的材料可以包括锡、银、铜中的一种或多种。
本公开实施例提供的封装结构的技术方案中，包括基底；位于基底上方的第一芯片，第一芯片上具有第一焊盘和第二焊盘，且第一焊盘位于第一芯片的边缘；第一导线，第一导线一端与基底电连接，另一端与第一焊盘电连接；第二芯片位于第一芯片上方，第二芯片上具有第三焊盘以及贯穿第二芯片的导电结构，导电结构的一端与第三焊盘电连接，第三焊盘与第二焊盘正对且电连接；第三芯片位于第二芯片上方，第三芯片上具有第四焊盘，第四焊盘与导电结构电连接。如此，能够在不增大封装结构尺寸的同时，既降低封装结构的成本，又提高封装结构的性能。
相应的，本公开另一实施例还提供一种封装结构的制造方法，可以用于形成上述封装结构。以下将结合附图对本公开另一实施例提供的封装结构进行详细说明，与前一实施例相同或者相应的部分，可参考前述实施例的相应说明，以下将不做详细赘述。
图11至图14为本公开实施例提供的封装结构的制造方法中各步骤对应的结构示意图。
参考图11，提供基底100。
参考图12，提供第一芯片110，第一芯片110具有相对的第一正面111以及第一背面112，第一芯片110上具有第一焊盘141和第二焊盘142，且第一正面111露出第一焊盘141和第二焊盘142，其中，第一焊盘141位于第一芯片110的边缘。
在一些实施例中，第一芯片110的第一正面111还可以具有布线层180，第一芯片110中需与其他部件进行电连接的区域可以通过布线层180连接至第一焊盘141或第二焊盘142。
继续参考图12，将第一芯片110键合至基底100表面，第一背面112朝向基底100。
在一些实施例中，第一芯片110的第一背面112还可以具有粘结层190，粘结层190位于基底100的表面上，且粘结层190将基底100表面与第一芯片110的第一背面112连接。在其他实施例中，也可以不设置粘结层190，第一芯片110的第一背面112与基底100直接接触，可以通过静电键合或者化学键键合的方式进行连接。
在一些实施例中，提供基底100以及将第一芯片110键合至基底100表面可以包括：形成第三电连接部163，第三电连接部163位于基底100的一侧表面上；将第一芯片110粘合至基底100的表面上，使得第三电连接部163位于第一芯片110的外围。第三电连接部163可以与基底100内的电路电连接，从而使得第一芯片110经由第三电连接部163与基底100内的电路电连接。
继续参考图12，提供第一导线151，第一导线151一端与基底100电连接，另一端与第一焊盘141电连接。
在一些实施例中，基底100表面具有第三电连接部163，第一导线151一端与基底100上的第三电连接部163电连接，另一端与第一焊盘141电连接。
在一些实施例中，提供第一导线151并将第一导线151两端进行电连接的工艺可以为打线键合工艺。
参考图13，提供第二芯片120，第二芯片120具有相对的第二正面121和第二背面122，第二芯片120上具有第三焊盘143，且第二正面121露出第三焊盘143，第二芯片120内具有贯穿第二芯片120的导电结构123，导电结构123的一端与第三焊盘143电连接，第二背面122露出导电结构123的另一端。
在一些实施例中，贯穿第二芯片120的结构可以为硅通孔，导电结构123填充满贯穿第二芯片120的硅通孔。第二芯片120的第二正面121也可以具有布线层180，第二芯片120中需与其他部件电连接的区域可以通过布线层180连接到导电结构123内。
继续参考图13，将第二芯片120键合于第一芯片110上方，使第二正面121朝向第一芯片110的第一正面111，第三焊盘143与第二焊盘142正对且电连接。
在一些实施例中，将第二芯片120键合至第一芯片110上方时，还可以在第二焊盘142与第三焊盘143之间形成第二电连接部162。第二电连接部162能够使得第一芯片110与第二芯片120之间的连接更加紧密。
参考图14，提供第三芯片130，第三芯片130具有相对的第三正面131以及第三背面132，第三芯片130上具有第四焊盘144，第三正面131露出第四焊盘144。
在一些实施例中，第三芯片130的第三正面131也可以具有布线层180。第三芯片130中需与其他部件进行电连接的区域可以通过布线层180与第四焊盘144电连接。
继续参考图14，将第三芯片130键合至第二芯片120上方，第三正面131朝向第二背面122，且第四焊盘144与导电结构123电连接。
在一些实施例中，基底100下方可以具有焊球170。焊球170的材料可以包括锡。基底100可以通过焊球170与其他半导体器件实现电连接。
在一些实施例中，在将第三芯片130键合至第二芯片120上方时，还可以在第二芯片120的第二背面122形成第五焊盘145，第五焊盘145与导电结构123电连接。并且，还可以在第五焊盘145与第四焊盘144之间形成第一电连接部161，第三芯片130可以通过第四焊盘144、第一电连接部161以及第五焊盘145与第二芯片120中的导电结构123电连接。
本公开实施例提供的封装结构的制造方法的技术方案中，提供基底；提供第一芯片，第一芯片上具有第一焊盘和第二焊盘，第一焊盘位于第一芯片的边缘；将第一芯片键合至基底表面；提供第一导线，第一导线一端与基底电连接，另一端与第一焊盘电连接；提供第二芯片，第二芯片上具有第三焊盘，且第二芯片内还具有贯穿第二芯片的导电结构，导电结构一端与第三焊盘电连接；将第二芯片键合与第一芯片上方，使第三焊盘与第二焊盘正对且电连接；提供第三芯片，第三芯片上具有第四焊盘；将第三芯片键合至第二芯片上方，使第四焊盘与导电结构电连接。如此，能够在不增大封装结构尺寸的同时，既降低封装结构的成本，又提高封装结构的性能。
本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。任何本领域技术人员，在不脱离本公开的精神和范围内，均可作各自更动与修改，因此本公开的保护范围应当以权利要求限定的范围为准。

Claims (10)

1.一种封装结构，其特征在于，包括：
基底；
第一芯片，位于所述基底上方，所述第一芯片具有相对的第一正面以及第一背面，所述
第一背面朝向所述基底，所述第一芯片上具有第一焊盘和第二焊盘，且所述第一正面露出所述第一焊盘和所述第二焊盘，其中，所述第一焊盘位于所述第一芯片的边缘；
第一导线，所述第一导线一端与所述基底电连接，另一端与所述第一焊盘电连接；
第二芯片，所述第二芯片位于所述第一芯片上方，所述第二芯片具有相对的第二正面和
第二背面，所述第二正面朝向所述第一芯片的第一正面，所述第二芯片上具有第三焊盘，且所述第二正面露出所述第三焊盘，所述第二芯片内具有贯穿所述第二芯片的导电结构，所述导电结构的一端与所述第三焊盘电连接，所述第二背面露出所述导电结构的另一端，
所述第三焊盘与所述第二焊盘正对且电连接；
第三芯片，所述第三芯片位于所述第二芯片上方，所述第三芯片具有相对的第三正面以及第三背面，所述第三正面朝向所述第二背面，且所述第三芯片上具有第四焊盘，所述第三正面露出所述第四焊盘，且所述第四焊盘与所述导电结构电连接。
2.根据权利要求1所述的封装结构，其特征在于，还包括：第一电连接部，所述第一电连接部位于所述第四焊盘与所述导电结构之间。
3.根据权利要求1所述的封装结构，其特征在于，所述第一芯片、所述第二芯片以及所述第三芯片的侧面齐平。
4.根据权利要求1所述的封装结构，其特征在于，还包括：
第二电连接部，所述第二电连接部位于所述第二焊盘与所述第三焊盘之间。
5.根据权利要求1所述的封装结构，其特征在于，所述基底为基板，还包括：
第三电连接部，所述第三电连接部位于所述基板上，且所述第一导线与所述基底电连接的一端电连接所述第三电连接部。
6.根据权利要求2-5任一项所述的封装结构，其特征在于，所述封装结构包括沿垂直于所述基底表面依次堆叠的多个所述第二芯片，且相邻层的所述第二芯片之间电连接。
7.根据权利要求1所述的封装结构，其特征在于，所述封装结构包括在所述基底表面并排排布的至少两个所述第一芯片，相邻的所述第一芯片的所述第一焊盘通过第二导线电连接。
8.根据权利要求5或7所述的封装结构，其特征在于，所述第三电连接部环绕于所述至少两个所述第一芯片的外围，所述第一导线连接临近所述第三电连接部的所述第一焊盘与所述第三电连接部。
9.一种封装结构的制造方法，其特征在于，包括：
提供基底；
提供第一芯片，所述第一芯片具有相对的第一正面以及第一背面，所述第一芯片上具有第一焊盘和第二焊盘，且所述第一正面露出所述第一焊盘和所述第二焊盘，其中，所述第一焊盘位于所述第一芯片的边缘；
将所述第一芯片键合至所述基底表面，所述第一背面朝向所述基底；
提供第一导线，所述第一导线一端与所述基底电连接，另一端与所述第一焊盘电连接；提供第二芯片，所述第二芯片具有相对的第二正面和第二背面，所述第二芯片上具有第三焊盘，且所述第二正面露出所述第三焊盘，所述第二芯片内具有贯穿所述第二芯片的导电结构，所述导电结构的一端与所述第三焊盘电连接，所述第二背面露出所述导电结构的另一端；
将所述第二芯片键合于所述第一芯片上方，使所述第二正面朝向所述第一芯片的第一正面，所述第三焊盘与所述第二焊盘正对且电连接；
提供第三芯片，所述第三芯片具有相对的第三正面以及第三背面，所述第三芯片上具有第四焊盘，所述第三正面露出所述第四焊盘；
将所述第三芯片键合至所述第二芯片上方，所述第三正面朝向所述第二背面，且所述第四焊盘与所述导电结构电连接。
10.根据权利要求9所述的制造方法，其特征在于，所述提供基底以及所述将所述第一芯片键合至所述基底表面包括：
形成第三电连接部，所述第三电连接部位于所述基底的一侧表面上；
将所述第一芯片粘合至所述基底的表面上，使得所述第三电连接部位于所述第一芯片的外围。
CN202310499105.5A 2023-05-04 2023-05-04 封装结构及其制造方法 Pending CN116581109A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310499105.5A CN116581109A (zh) 2023-05-04 2023-05-04 封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310499105.5A CN116581109A (zh) 2023-05-04 2023-05-04 封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN116581109A true CN116581109A (zh) 2023-08-11

Family

ID=87542534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310499105.5A Pending CN116581109A (zh) 2023-05-04 2023-05-04 封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN116581109A (zh)

Similar Documents

Publication Publication Date Title
KR100871381B1 (ko) 관통 실리콘 비아 칩 스택 패키지
JP3762844B2 (ja) 対向マルチチップ用パッケージ
KR101623880B1 (ko) 반도체 패키지
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
US7998792B2 (en) Semiconductor device assemblies, electronic devices including the same and assembly methods
CN103370785B (zh) 具有中心触点的增强堆叠微电子组件
KR101070913B1 (ko) 반도체 칩 적층 패키지
US20100052111A1 (en) Stacked-chip device
US20090152740A1 (en) Integrated circuit package system with flip chip
US20100133534A1 (en) Integrated circuit packaging system with interposer and flip chip and method of manufacture thereof
US8193637B2 (en) Semiconductor package and multi-chip package using the same
US7615858B2 (en) Stacked-type semiconductor device package
KR20090060778A (ko) 시스템 인 패키지 및 그 제조 방법
CN110299354A (zh) 半导体封装
US20100123236A1 (en) Semiconductor package having adhesive layer and method of manufacturing the same
US12040304B2 (en) Semiconductor package and method of fabricating the same
US7227249B1 (en) Three-dimensional stacked semiconductor package with chips on opposite sides of lead
KR20160047841A (ko) 반도체 패키지
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
CN116581109A (zh) 封装结构及其制造方法
KR20010073345A (ko) 적층 패키지
US20080237832A1 (en) Multi-chip semiconductor package structure
JP3850712B2 (ja) 積層型半導体装置
CN113497022B (zh) 电子系统、晶粒组件及元件晶粒
CN221783207U (zh) 一种芯片封装结构及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination