CN116564397A - 存储器老化测试方法 - Google Patents
存储器老化测试方法 Download PDFInfo
- Publication number
- CN116564397A CN116564397A CN202310830298.8A CN202310830298A CN116564397A CN 116564397 A CN116564397 A CN 116564397A CN 202310830298 A CN202310830298 A CN 202310830298A CN 116564397 A CN116564397 A CN 116564397A
- Authority
- CN
- China
- Prior art keywords
- sub
- word line
- word
- word lines
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 64
- 230000032683 aging Effects 0.000 title claims abstract description 60
- 238000010998 test method Methods 0.000 title abstract description 15
- 238000012360 testing method Methods 0.000 claims abstract description 128
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 abstract description 16
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000035882 stress Effects 0.000 description 26
- 108010020053 Staphylococcus warneri lipase 2 Proteins 0.000 description 19
- 238000010586 diagram Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 10
- 238000004590 computer program Methods 0.000 description 8
- 101001077298 Homo sapiens Retinoblastoma-binding protein 5 Proteins 0.000 description 7
- 102100025192 Retinoblastoma-binding protein 5 Human genes 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 230000008439 repair process Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 102100036550 WD repeat-containing protein 82 Human genes 0.000 description 3
- 101710093192 WD repeat-containing protein 82 Proteins 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000003993 interaction Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1202—Word line control
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1204—Bit line control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本公开提供一种存储器老化测试方法，属于半导体制造技术领域。该方法包括：对m组字线组并行的执行n次老化测试，其中每次老化测试包括：在预定时长内，通过第一目标子字线向每组字线组中与第一目标子字线耦接的第一目标偶数字线施加字线开启电压，通过第一剩余子字线向每组字线组中与第一剩余子字线耦接的第一剩余偶数字线施加字线关闭电压；通过第二目标子字线向每组字线组中与第二目标子字线耦接的第二目标奇数字线施加字线开启电压，通过第二剩余子字线向每组字线组中与第二剩余子字线耦接的第二剩余奇数字线施加字线关闭电压。本公开能够在满足测试时长的前提下，暴露出更多的weak的失效单元。
Description
技术领域
本公开涉及半导体制造技术领域，具体而言，涉及一种存储器老化测试方法。
背景技术
在半导体制造技术中，老化测试是通过高温高压来加速产品的老化，已达到让轻微（weak）的失效单元（Fail Bit，FB）提前暴露出来的目的。然而老化测试因测试时长的限制导致压差（又称应力，stress）次数不够，从而失效单元无法被抓干净，也就是说，有些weak的失效单元无法通过老化测试暴露出来。
发明内容
本公开的目的在于提供一种存储器老化测试方法，能够在满足测试时长的前提下，暴露出更多的weak的失效单元。
本公开实施例提供了一种存储器老化测试方法，所述存储器包括阵列区域和子字线控制区域，所述子字线控制区域包括第一子字线控制区域和第二子字线控制区域，所述第一子字线控制区域中的第一子字线与所述阵列区域中的偶数字线耦接，所述第二子字线控制区域的第二子字线与所述阵列区域中的奇数字线耦接，所述阵列区域包括m个字线组，每个字线组包括n条字线，n和m均为大于1的正整数，该方法包括：对m组字线组并行的执行n次老化测试，以使得在n次老化测试中，每组字线组中的每根字线通过与其耦接的第一子字线或第二子字线施加的字线开启电压开启预定时长的2倍时长，其中每次老化测试包括：在每组字线组对应的所述第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的所述第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线；在所述预定时长内，通过所述第一目标子字线向每组字线组中与所述第一目标子字线耦接的第一目标偶数字线施加所述字线开启电压，通过所述第一剩余子字线向每组字线组中与所述第一剩余子字线耦接的第一剩余偶数字线施加字线关闭电压；通过所述第二目标子字线向每组字线组中与所述第二目标子字线耦接的第二目标奇数字线施加所述字线开启电压，通过所述第二剩余子字线向每组字线组中与所述第二剩余子字线耦接的第二剩余奇数字线施加所述字线关闭电压。
在本公开的一些示例性实施例中，所述第一子字线控制区域和所述第二子字线控制区域分别设置在所述阵列区域的相对两侧。
在本公开的一些示例性实施例中，在第一次老化测试中，在每组字线组对应的所述第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的所述第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，包括：确定每组字线组对应的所述第一子字线控制区域中的第1条第一子字线为所述第一目标子字线，其它第一子字线为所述第一剩余子字线；确定每组字线组对应的所述第二子字线控制区域中的第1条第二子字线为所述第二目标子字线，其它第二子字线为所述第二剩余子字线。
在本公开的一些示例性实施例中，在第二次老化测试中，在每组字线组对应的所述第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的所述第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，包括：确定每组字线组对应的所述第一子字线控制区域中的第2条第一子字线为所述第一目标子字线，其它第一子字线为所述第一剩余子字线；确定每组字线组对应的所述第二子字线控制区域中的第1条第二子字线为所述第二目标子字线，其它第二子字线为所述第二剩余子字线。
在本公开的一些示例性实施例中，在第三次老化测试中，在每组字线组对应的所述第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的所述第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，包括：确定每组字线组对应的所述第一子字线控制区域中的第2条第一子字线为所述第一目标子字线，其它第一子字线为所述第一剩余子字线；确定每组字线组对应的所述第二子字线控制区域中的第2条第二子字线为所述第二目标子字线，其它第二子字线为所述第二剩余子字线。
在本公开的一些示例性实施例中，在第n次老化测试中，在每组字线组对应的所述第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的所述第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，包括：确定每组字线组对应的所述第一子字线控制区域中的第1条第一子字线为所述第一目标子字线，其它第一子字线为所述第一剩余子字线；确定每组字线组对应的所述第二子字线控制区域中的最后1条第二子字线为所述第二目标子字线，其它第二子字线为所述第二剩余子字线。
在本公开的一些示例性实施例中，在第一次老化测试中，在每组字线组对应的所述第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的所述第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，包括：确定每组字线组对应的所述第一子字线控制区域中的第1条第一子字线为所述第一目标子字线，其它第一子字线为所述第一剩余子字线；确定每组字线组对应的所述第二子字线控制区域中的第2条第二子字线为所述第二目标子字线，其它第二子字线为所述第二剩余子字线。
在本公开的一些示例性实施例中，在第二次老化测试中，在每组字线组对应的所述第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的所述第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，包括：确定每组字线组对应的所述第一子字线控制区域中的第2条第一子字线为所述第一目标子字线，其它第一子字线为所述第一剩余子字线；确定每组字线组对应的所述第二子字线控制区域中的第1条第二子字线为所述第二目标子字线，其它第二子字线为所述第二剩余子字线。
在本公开的一些示例性实施例中，在第三次老化测试中，在每组字线组对应的所述第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的所述第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，包括：确定每组字线组对应的所述第一子字线控制区域中的第2条第一子字线为所述第一目标子字线，其它第一子字线为所述第一剩余子字线；确定每组字线组对应的所述第二子字线控制区域中的第2条第二子字线为所述第二目标子字线，其它第二子字线为所述第二剩余子字线。
在本公开的一些示例性实施例中，在第n次老化测试中，在每组字线组对应的所述第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的所述第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，包括：确定每组字线组对应的所述第一子字线控制区域中的第1条第一子字线为所述第一目标子字线，其它第一子字线为所述第一剩余子字线；确定每组字线组对应的所述第二子字线控制区域中的第1条第二子字线为所述第二目标子字线，其它第二子字线为所述第二剩余子字线。
根据本公开的另一个方面，提供一种存储器老化测试装置，所述存储器包括阵列区域和子字线控制区域，所述子字线控制区域包括第一子字线控制区域和第二子字线控制区域，所述第一子字线控制区域中的第一子字线与所述阵列区域中的偶数字线耦接，所述第二子字线控制区域的第二子字线与所述阵列区域中的奇数字线耦接，所述阵列区域包括m个字线组，每个字线组包括n条字线，n和m均为大于1的正整数，所述装置包括：测试模块，所述测试模块包括确定子模块和施加电压子模块。所述测试模块用于对m组字线组并行的执行n次老化测试，以使得在n次老化测试中，每组字线组中的每根字线通过与其耦接的第一子字线或第二子字线施加的字线开启电压开启预定时长的2倍时长。所述确定子模块用于在每组字线组对应的所述第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的所述第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线。施加电压子模块用于在所述预定时长内，通过所述第一目标子字线向每组字线组中与所述第一目标子字线耦接的第一目标偶数字线施加所述字线开启电压，通过所述第一剩余子字线向每组字线组中与所述第一剩余子字线耦接的第一剩余偶数字线施加字线关闭电压；通过所述第二目标子字线向每组字线组中与所述第二目标子字线耦接的第二目标奇数字线施加所述字线开启电压，通过所述第二剩余子字线向每组字线组中与所述第二剩余子字线耦接的第二剩余奇数字线施加所述字线关闭电压。
根据本公开的再一个方面，提供一种计算机设备，包括一个或多个处理器；存储器，配置为存储一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述计算机设备实现本公开任一实施例中的存储器老化测试方法。
根据本公开的又一个方面，提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序适于由处理器加载并执行，以使得具有所述处理器的计算机设备执行本公开任一实施例中的存储器老化测试方法。
根据本公开的又一个方面，提供一种计算机程序产品，该计算机程序被处理器执行时实现本公开任一实施例中的存储器老化测试方法。
本公开一些实施例所提供的存储器老化测试方法，对m组字线组并行的执行n次老化测试，其中每次老化测试包括：在每组字线组对应的第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线；在预定时长内，通过第一目标子字线向每组字线组中与第一目标子字线耦接的第一目标偶数字线施加字线开启电压，通过第一剩余子字线向每组字线组中与第一剩余子字线耦接的第一剩余偶数字线施加字线关闭电压；通过第二目标子字线向每组字线组中与第二目标子字线耦接的第二目标奇数字线施加字线开启电压，通过第二剩余子字线向每组字线组中与第二剩余子字线耦接的第二剩余奇数字线施加字线关闭电压。本公开能够在满足测试时长的前提下，暴露出更多的weak的失效单元。
附图说明
图1示出了本公开实施例提供的一种晶圆的结构示意图。
图2示本公开实施例提供的存储器老化测试系统。
图3示出本公开一实施例中存储器老化测试方法流程图。
图4示出本公开一实施例中存储器的示意图。
图5示出本公开一实施例中老化测试过程示意图。
图6示出本公开另一实施例中老化测试过程示意图。
图7示出本公开再一实施例中老化测试过程示意图。
图8示出本公开实施例中一种存储器老化测试装置示意图。
图9示出本公开实施例中一种计算机设备的结构示意图。
图10示出本公开实施例中一种计算机可读存储介质示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
应当理解，本公开的方法实施方式中记载的各个步骤可以按照不同的顺序执行，和/或并行执行。此外，方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本公开的范围在此方面不受限制。
需要注意，本公开中提及的“第一”、“第二”等概念仅用于对不同的装置、模块或单元进行区分，并非用于限定这些装置、模块或单元所执行的功能的顺序或者相互依存关系。
需要注意，本公开中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”，其中“多个”是指两个或两个以上。
半导体制造工艺可以划分为前道工序和后道工序。具体地，前道工序是针对整片晶圆（Wafer）的工序，其可以包括晶圆制造和晶圆测试（测试对象是针对整片Wafer中的每一个Die（晶粒），目的是确保整片Wafer中的每一个Die都能基本满足器件的特征或者设计规格书，可以包括电压、电流、时序和功能的验证）。其中，图1示出了本公开实施例提供的一种晶圆的结构示意图。如图1所示，晶圆（Wafer）10上可以包括多个晶粒11。晶圆10于老化测试（Repair During Burn In，RDBI）阶段时，在不同的测试条件会得到不同的失效单元，然后使用备用电路、熔断等处理方式对失效单元进行修补。后道工序是对由晶圆划片后的一个个芯片入手的各项工序，其可以包括封装、最终测试和成品入库等各道工序。
存储器可以包括至少一个颗粒11，存储器可以是DRAM（Dynamic Random AccessMemory，动态随机存取存储器）。示例性地，存储器可以是诸如第四代双倍速率同步动态随机存储器（DDR4 SDRAM）、第四代低功耗双倍速率同步动态随机存储器（LPDDR4 SDRAM）、第五代双倍速率同步动态随机存储器（DDR5 SDRAM）、第五代低功耗双倍速率同步动态随机存储器（LPDDR5 SDRAM）等动态随机存储器中任意一种，对此不作具体限定。需要说明的是，存储器还可以是除动态随机存储器之外的其他存储器，对此不作具体限定。
在上述半导体制造过程中，为了提高存储器的制造良率，对存储器进行测试，提前暴露出存储器的失效单元，即提前暴露出存储器的失效位置，可以对失效单元进行修补，来提高存储器的制造良率。比如，可以对晶圆上的各晶粒采用诸如备用电路、熔断等处理方式进行修补，以对半导体芯片的一项或者多项性能参数进行调修，进而使得调修处理的各晶粒的性能参数处在相应地规格范围内，进而改善晶圆的良率。
诸如动态随机存取存储器（Dynamic Random Access Memory，DRAM）等存储器为了提前暴露出失效单元，需要进行老化测试，以便在早期测试时就抓出失效单元，避免失效单元通过了公司内部的测试筛选，但出现在客户使用阶段。老化测试是通过高温高压来加速产品的老化，已达到让轻微（weak）的失效单元提前暴露出来的目的。然而老化测试因测试时长的限制导致stress次数不够，从而失效单元无法被抓干净，也就是说，有些weak的失效单元无法通过老化测试暴露出来。
基于此，本公开实施例提供了一种存储器老化测试方法，可以应用于半导体制造场景中，示例性地，可以应用于晶圆测试的具体场景中，又或者还可以是晶圆测试之后的修补阶段，对此不作具体限定。在本公开实施例中，每一次老化测试，在预定时长内，本公开可以通过第一目标子字线向每组字线组中与第一目标子字线耦接的第一目标偶数字线施加字线开启电压，并通过第一剩余子字线向每组字线组中与第一剩余子字线耦接的第一剩余偶数字线施加字线关闭电压；同时通过第二目标子字线向每组字线组中与第二目标子字线耦接的第二目标奇数字线施加字线开启电压，并通过第二剩余子字线向每组字线组中与第二剩余子字线耦接的第二剩余奇数字线施加字线关闭电压。本公开能够在预定时长内，换句话说，能够在满足测试时长的前提下，暴露出更多的weak的失效单元。
为了便于整体理解本公开实施例提供的技术方案，接下来先对本公开实施例提供的存储器老化测试系统进行说明。
如图2所示，22用于指示存储器，存储器老化测试系统20可以包括控制器21，控制器21对存储器22进行老化测试，存储器22可以包括阵列区域222和子字线控制区域，子字线控制区域包括第一子字线控制区域221和第二子字线控制区域223，第一子字线控制区域221中的第一子字线与阵列区域222中的偶数字线耦接，第二子字线控制区域223的第二子字线与阵列区域中的奇数字线耦接，阵列区域222包括m个字线组，每个字线组包括n条字线，n和m均为大于1的正整数。控制器21可以对m组字线组并行的执行n次老化测试，以使得在n次老化测试中，每组字线组中的每根字线通过与其耦接的第一子字线或第二子字线施加的字线开启电压开启预定时长的2倍时长。具体地，控制器21可以在每组字线组对应的第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线；在预定时长内，通过第一目标子字线向每组字线组中与第一目标子字线耦接的第一目标偶数字线施加字线开启电压，通过第一剩余子字线向每组字线组中与第一剩余子字线耦接的第一剩余偶数字线施加字线关闭电压；通过第二目标子字线向每组字线组中与第二目标子字线耦接的第二目标奇数字线施加字线开启电压，通过第二剩余子字线向每组字线组中与第二剩余子字线耦接的第二剩余奇数字线施加字线关闭电压。
其中，控制器21可以是自动化测试设备（Automatic Test Equipment，ATE），还可以是其他可以实现上述功能的测试设备。
首先，本公开实施例中提供了一种存储器老化测试方法，该方法可以由任意具备计算处理能力的电子设备执行。示例性的，该方法可以由诸如自动化测试设备等半导体制造设备执行，也可以是半导体制造设备通信连接的其他处理设备执行，对此不作具体限制。
图3示出本公开一实施例中存储器老化测试方法流程图，如图3所示，存储器可以包括阵列区域和子字线控制区域，子字线控制区域可以包括第一子字线控制区域和第二子字线控制区域，第一子字线控制区域中的第一子字线与阵列区域中的偶数字线耦接，第二子字线控制区域的第二子字线与阵列区域中的奇数字线耦接，阵列区域包括m个字线组，每个字线组包括n条字线，n和m均为大于1的正整数。本公开实施例中提供的存储器老化测试方法可以包括：对m组字线组并行的执行n次老化测试，以使得在n次老化测试中，每组字线组中的每根字线通过与其耦接的第一子字线或第二子字线施加的字线开启电压开启预定时长的2倍时长。
偶数字线用于指示阵列区域内字线编号为偶数的字线。奇数字线用于指示阵列区域内字线编号为奇数的字线。如图4所示，WL0、WL2、WL4和WL6为偶数字线。WL1、WL3、WL5和WL7为奇数字线。
对阵列中的字线分组测试，相应地，第一子字线控制区域中的子字线和第二子字线控制区域的子字线也进行了分组测试，分组测试有利于提高老化测试的效率，缩短测试时长，节约测试成本。
其中，每次老化测试可以包括如下S301和S302。
S301，在每组字线组对应的第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线。
第一目标子字线为第一子字线控制区域中待施加字线开启电压的第一子字线。第一剩余子字线为在每组字线组对应的第一子字线控制区域中除第一目标子字线外的其他第一子字线，在第一剩余子字线上施加字线关闭电压。
第二目标子字线为第二子字线控制区域中待施加字线开启电压的第二子字线。第二剩余子字线为在每组字线组对应的第二子字线控制区域中除第二目标子字线外的其他第二子字线，在第二剩余子字线上施加字线关闭电压。
S302，在预定时长内，通过第一目标子字线向每组字线组中与第一目标子字线耦接的第一目标偶数字线施加字线开启电压，通过第一剩余子字线向每组字线组中与第一剩余子字线耦接的第一剩余偶数字线施加字线关闭电压；通过第二目标子字线向每组字线组中与第二目标子字线耦接的第二目标奇数字线施加字线开启电压，通过第二剩余子字线向每组字线组中与第二剩余子字线耦接的第二剩余奇数字线施加字线关闭电压。
预定时长可以是预设值，可以根据实际应用场景和具体应用需求进行设定。例如，预设值可以是100秒（s）。
第一目标偶数字线为与第一目标子字线耦接的偶数字线。第二目标奇数字线为与第二目标子字线耦接的奇数字线。
示例性的，第一子字线控制区域和第二子字线控制区域可以分别设置在阵列区域的相对两侧。如图4所示，假设，存储器的阵列区域（array）中的字线（Word line，WL）的条数为8，偶数字线WL0/2/4/6分别由左侧的第一子字线控制区域SWD1中第一子字线SWL0/1/2/3控制，奇数字线WL1/3/5/7分别由右侧的第二子字线控制区域SWD2中第二子字线SWL0/1/2/3控制。需要说明的是，如果要打开或者关闭阵列区域中的WL，都是通过SWD中的子字线给正电压（字线开启电压）或者负电压（字线关闭电压）。例如，正电压打开，负电压关闭。
需要说明的是，相邻字线（偶数字线和奇数字线）或相邻子字线（第一目标子字线、第一剩余子字线、第二目标子字线和第二剩余子字线）之间的一次压差，称为一次stress。例如，假设有两条字线，若在其中一条字线上施加开启电压，在另一条字线（相邻字线）上施加关闭电压，则两条字线之间存在一次stress。
本公开实施中，通过第一目标子字线向每组字线组中与第一目标子字线耦接的第一目标偶数字线施加字线开启电压，并通过第一剩余子字线向每组字线组中与第一剩余子字线耦接的第一剩余偶数字线施加字线关闭电压，从而使第一目标子字线与第一剩余子字线之间以及第一目标偶数字线与其相邻字线之间存在压差。压差可以提前暴露出存储器的失效单元所在的位置。同理，通过第二目标子字线向每组字线组中与第二目标子字线耦接的第二目标奇数字线施加字线开启电压，通过第二剩余子字线向每组字线组中与第二剩余子字线耦接的第二剩余奇数字线施加字线关闭电压，从而使第二目标子字线与第二剩余子字线之间以及第二目标奇数字线与其相邻字线之间存在压差。
本公开能够在预定时长内，每次老化测试中同时测试位于第一子字线控制区域中的第一目标子字线、位于第二子字线控制区域中的第二目标子字线、与第一目标子字线耦接的第一目标偶数字线以及与第二目标子字线耦接的第二目标奇数字线，从而使第一目标子字线与第一剩余子字线之间以及第二目标子字线与第二剩余子字线之间的stress次数增加，可以提前暴露出更多的失效单元。从而实现在满足测试时长的前提下，暴露出更多的weak的失效单元。
需要说明的是，存储器字线相关的失效中SWD区域（第一子字线控制区域和第二子字线控制区域）的问题占据大约90%的概率，只有大约10%概率的失效来源于阵列区域中的字线的问题。所以本公开增加对于SWD区域的老化测试当量，可以在满足测试时长的前提下，暴露出更多的weak的失效单元。
在示例性实施例中，存储器包括阵列区域和子字线控制区域，子字线控制区域包括第一子字线控制区域和第二子字线控制区域，第一子字线控制区域中的第一子字线与阵列区域中的偶数字线耦接，第二子字线控制区域的第二子字线与阵列区域中的奇数字线耦接，阵列区域包括m个字线组，每个字线组包括n条字线，n和m均为大于1的正整数，存储器老化测试方法可以包括：
对m组字线组并行的执行n次老化测试，以使得在n次老化测试中，每组字线组中的每根字线通过与其耦接的第一子字线或第二子字线施加的字线开启电压开启预定时长，其中每次老化测试包括如下步骤A1和步骤A2。
步骤A1，在每组字线组对应的第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线；或，在每组字线组对应的第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线。
步骤A2，当在确定出第一目标子字线及第一剩余子字线的情况下，执行在预定时长内，通过第一目标子字线向每组字线组中与第一目标子字线耦接的第一目标偶数字线施加字线开启电压，通过第一剩余子字线向每组字线组中与第一剩余子字线耦接的第一剩余偶数字线施加字线关闭电压；或，当在确定出第二目标子字线及第二剩余子字线的情况下，通过第二目标子字线向每组字线组中与第二目标子字线耦接的第二目标奇数字线施加字线开启电压，通过第二剩余子字线向每组字线组中与第二剩余子字线耦接的第二剩余奇数字线施加字线关闭电压。
示例性地，如图5，第一目标子字线与第一剩余子字线之间、第一目标偶数字线和第一剩余偶数字线之间、第二目标子字线与第二剩余子字线之间以及第二目标奇数字线与第二剩余奇数字线之间存在一次压差称为一次stress，阵列区域共有8条字线，将8条字线分为2个字线组，每个字线组包括4条字线，即n=4。通过①到④共4个步骤把阵列区域中地所有WL（包括奇数字线和偶数字线）依次打开完毕，每次打开的WL如图5中加粗的位置。例如：在步骤①中，需要打开每4条WL中的第一条，即打开字线WL0和字线WL4，打开这些WL，第一子字线控制区域SWD1中需要打开第一子字线SWL0和SWL2，而第二子字线控制区域SWD2中的第二子字线SWL完全不需要打开。字线WL0和字线WL4打开时，字线WL0、字线WL4、第一子字线SWL0和第一子字线SWL2上均为正电压，未打开的字线和子字线SWL上均为负电压，打开字线与未打开字线以及打开子字线与未打开子字线之间均存在压差，及存在一次stress。经统计，在步骤①被打开的子字线SWL存在4次stress，阵列区域中的WL同样存在4次stress，所以平均每条子字线SWL存在0.5次stress，每条WL存在0.5次stress。步骤①到步骤④都运行完毕后，平均每条SWL存在2次stress，每条WL存在2次stress。
需要说明的是，本公开实施例的阵列区域（array）中的字线WL分为每4个字线为1个字线组，共2个字线组，实际上存储器的阵列区域上有多条字线（示例性地，阵列区域上的字线为16384条），本实施例没有画出来，可以理解为SWL0的上方还有其他组的SWL。当然，实际上字线总有边界，在边界处的当量确实比正常位置的当量少一点儿，但是相比起来边界处的数量占总数量非常少，所以忽略不计。
本公开实施例通过第一目标子字线与第一剩余子字线之间、第一目标偶数字线与其相邻字线之间施加压差，或者在第二目标子字线与第二剩余子字线之间以及第二目标奇数字线与其相邻字线之间施加压差，实现对存储器的老化测试，可以提前暴露出失效单元的位置。
下面通过一种方式，对如何在n次老化测试确定第一目标子字线、第一剩余子字线、第二目标子字线及第二剩余子字线进行说明。
在一示例性实施例中，在第一次老化测试中，在每组字线组对应的第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，可以包括：确定每组字线组对应的第一子字线控制区域中的第1条第一子字线为第一目标子字线，其它第一子字线为第一剩余子字线；确定每组字线组对应的第二子字线控制区域中的第1条第二子字线为第二目标子字线，其它第二子字线为第二剩余子字线。
示例性地，如图6中①所示，假如阵列区域共有8条字线，将8条字线分为2个字线组，即n=4。第一字线组包括WL0、WL1、WL2和WL3共4条字线，第二字线组包括WL4、WL5、WL6和WL7共4条字线，确定每组字线组对应的第一子字线控制区域中的第1条第一子字线为第一目标子字线，第一子字线控制区域中的第一目标子字线为SWL0和SWL2，其它第一子字线SWL1和SWL3为第一剩余子字线。同理，确定每组字线组对应的第二子字线控制区域中的第1条第二子字线为第二目标子字线，第二子字线控制区域中的第二目标子字线为SWL0和SWL2，其它第二子字线SWL1和SWL3为第二剩余子字线。
在另一示例性实施例中，在第二次老化测试中，在每组字线组对应的第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，可以包括：确定每组字线组对应的第一子字线控制区域中的第2条第一子字线为第一目标子字线，其它第一子字线为第一剩余子字线；确定每组字线组对应的第二子字线控制区域中的第1条第二子字线为第二目标子字线，其它第二子字线为第二剩余子字线。
示例性地，如图6中②所示，假如阵列区域共有8条字线，将8条字线分为2个字线组，即n=4。第一字线组包括WL0、WL1、WL2和WL3共4条字线，第二字线组包括WL4、WL5、WL6和WL7共4条字线，确定每组字线组对应的第一子字线控制区域中的第2条第一子字线为第一目标子字线，第一子字线控制区域中的第一目标子字线为SWL1和SWL3，其它第一子字线SWL0和SWL2为第一剩余子字线。同理，确定每组字线组对应的第二子字线控制区域中的第1条第二子字线为第二目标子字线，第二子字线控制区域中的第二目标子字线为SWL0和SWL2，其它第二子字线SWL1和SWL3为第二剩余子字线。
在再一示例性实施例中，在第三次老化测试中，在每组字线组对应的第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，可以包括：确定每组字线组对应的第一子字线控制区域中的第2条第一子字线为第一目标子字线，其它第一子字线为第一剩余子字线；确定每组字线组对应的第二子字线控制区域中的第2条第二子字线为第二目标子字线，其它第二子字线为第二剩余子字线。
示例性地，如图6中③所示，假如阵列区域共有8条字线，将8条字线分为2个字线组，即n=4。第一字线组包括WL0、WL1、WL2和WL3共4条字线，第二字线组包括WL4、WL5、WL6和WL7共4条字线，确定每组字线组对应的第一子字线控制区域中的第2条第一子字线为第一目标子字线，第一子字线控制区域中的第一目标子字线为SWL1和SWL3，其它第一子字线SWL0和SWL2为第一剩余子字线。同理，确定每组字线组对应的第二子字线控制区域中的第2条第二子字线为第二目标子字线，第二子字线控制区域中的第二目标子字线为SWL1和SWL3，其它第二子字线SWL0和SWL2为第二剩余子字线。
在又一示例性实施例中，在第n次老化测试中，在每组字线组对应的第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，可以包括：确定每组字线组对应的第一子字线控制区域中的第1条第一子字线为第一目标子字线，其它第一子字线为第一剩余子字线；确定每组字线组对应的第二子字线控制区域中的最后1条第二子字线为第二目标子字线，其它第二子字线为第二剩余子字线。
示例性地，如图6中④所示，假如阵列区域共有8条字线，将8条字线分为2个字线组，即n=4。第一字线组包括WL0、WL1、WL2和WL3共4条字线，第二字线组包括WL4、WL5、WL6和WL7共4条字线，确定每组字线组对应的第一子字线控制区域中的第1条第一子字线为第一目标子字线，第一子字线控制区域中的第一目标子字线为SWL0和SWL2，其它第一子字线SWL1和SWL3为第一剩余子字线。同理，确定每组字线组对应的第二子字线控制区域中的最后1条第二子字线为第二目标子字线，第二子字线控制区域中的第二目标子字线为SWL1和SWL3，其它第二子字线SWL0和SWL2为第二剩余子字线。
下面结合上述示例性实施例对本公开如何进行老化测试进行说明。
如图6所示，假如阵列区域共有8条字线，将8条字线分为2个字线组，即n=4。需要进行4次老化测试，当晶圆（wafer）被扎到机台上之后，通过软件控制机台给晶圆上电，也就是说，给晶圆上的颗粒上电，也可以称为开启半导体芯片，例如，半导体芯片的使能引脚接收到使能信号后，使半导体芯片处于使能状态。
设置阵列区域的字线开启电压为3.5伏特（简称，伏，V），字线关闭电压为-0.4V。以8条WL为例，第①步，开启字线WL0/1/4/5，关闭字线WL1/2/5/6，保持字线开启电压和字线关闭电压，持续100秒。第②步，将字线WL0/1/4/5关闭，开启字线WL1/2/5/6，保持字线开启电压和字线关闭电压，持续100秒。第③步，将字线WL1/2/5/6关闭，开启字线WL2/3/6/7，保持字线开启电压和字线关闭电压，持续100秒。第④步，将字线WL2/3/6/7关闭，开启字线WL3/4/7/0，保持字线开启电压和字线关闭电压，持续100秒。最后，将字线WL3/4/7/0关闭，老化测试完成。将晶圆下电。关于步骤①至步骤④的实现顺序，本公开不做限定，其他实施例可以通过调整步骤①至步骤④的顺序实现。
如图6所示，在步骤①中，开启字线WL0/1/4/5，与此对应的是，子字线控制区域SWD左右两侧都有子字线SWL开启，开启的子字线SWL为第一子字线控制区域SWD1中的SWL0/2以及第二子字线控制区域SWD2中的SWL0/2，共4条。SWL0和SWL2与上下相邻的子字线均有压差，记为每条子字线都有2次stress。而阵列区域中的字线WL0/1/4/5都只具有单边的压差，每条字线WL只有1次stress。考虑8条子字线和8条字线，平均下来，每条子字线具有(2×4)÷8=1次stress，每条字线具有(1×4)÷8=0.5次stress。
当步骤①到步骤④运行完毕，所有字线都被开启过，此时，平均每条子字线SWL具有4次stress，是每次老化测试开启每个字线组中一条字线方案的2倍，每条字线具有2次stress，与每次老化测试开启每个字线组中一条字线方案的当量相等。
可以看出，上述示例性实施例的SWD区域的stress当量是每次老化测试开启每个字线组中一条字线方案的stress当量的2倍。
需要说明的是，本公开实施例的阵列区域（array）中的字线WL分为每4个字线为1个字线组，共2个字线组，实际上存储器的阵列区域上有多条字线（示例性地，阵列区域上的字线为16384条），本实施例没有画出来，可以理解为SWL0的上方还有其他组的SWL。当然，实际上字线总有边界，在边界处的当量确实比正常位置的当量少一点儿，但是相比起来边界处的数量占总数量非常少，所以忽略不计。
本公开能够在每次老化测试中同时测试位于第一子字线控制区域中的第一目标子字线、位于第二子字线控制区域中的第二目标子字线、与第一目标子字线耦接的第一目标偶数字线以及与第二目标子字线耦接的第二目标奇数字线，从而使第一目标子字线与第一剩余子字线之间、第一目标偶数字线与其相邻字线之间、第二目标子字线与第二剩余子字线之间以及第二目标奇数字线与其相邻字线之间stress次数增加，可以提前暴露出更多的失效单元。从而实现在满足测试时长的前提下，暴露出更多的weak的失效单元。
下面通过另一种方式，对如何在n次老化测试确定第一目标子字线、第一剩余子字线、第二目标子字线及第二剩余子字线进行说明。
在一示例性实施例中，在第一次老化测试中，在每组字线组对应的第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，可以包括：确定每组字线组对应的第一子字线控制区域中的第1条第一子字线为第一目标子字线，其它第一子字线为第一剩余子字线；确定每组字线组对应的第二子字线控制区域中的第2条第二子字线为第二目标子字线，其它第二子字线为第二剩余子字线。
示例性地，如图7中①所示，假如阵列区域共有8条字线，将8条字线分为2个字线组，即n=4。第一字线组包括WL0、WL1、WL2和WL3共4条字线，第二字线组包括WL4、WL5、WL6和WL7共4条字线，确定每组字线组对应的第一子字线控制区域中的第1条第一子字线为第一目标子字线，第一子字线控制区域中的第一目标子字线为SWL0和SWL2，其它第一子字线SWL1和SWL3为第一剩余子字线。同理，确定每组字线组对应的第二子字线控制区域中的第2条第二子字线为第二目标子字线，第二子字线控制区域中的第二目标子字线为SWL1和SWL3，其它第二子字线SWL0和SWL2为第二剩余子字线。
在另一示例性实施例中，在第二次老化测试中，在每组字线组对应的第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，可以包括：确定每组字线组对应的第一子字线控制区域中的第2条第一子字线为第一目标子字线，其它第一子字线为第一剩余子字线；确定每组字线组对应的第二子字线控制区域中的第1条第二子字线为第二目标子字线，其它第二子字线为第二剩余子字线。
示例性地，如图7中②所示，假如阵列区域共有8条字线，将8条字线分为2个字线组，即n=4。第一字线组包括WL0、WL1、WL2和WL3共4条字线，第二字线组包括WL4、WL5、WL6和WL7共4条字线，确定每组字线组对应的第一子字线控制区域中的第2条第一子字线为第一目标子字线，第一子字线控制区域中的第一目标子字线为SWL1和SWL3，其它第一子字线SWL0和SWL2为第一剩余子字线。同理，确定每组字线组对应的第二子字线控制区域中的第1条第二子字线为第二目标子字线，第二子字线控制区域中的第二目标子字线为SWL0和SWL2，其它第二子字线SWL1和SWL3为第二剩余子字线。
在再一示例性实施例中，在第三次老化测试中，在每组字线组对应的第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，可以包括：确定每组字线组对应的第一子字线控制区域中的第2条第一子字线为第一目标子字线，其它第一子字线为第一剩余子字线；确定每组字线组对应的第二子字线控制区域中的第2条第二子字线为第二目标子字线，其它第二子字线为第二剩余子字线。
示例性地，如图7中③所示，假如阵列区域共有8条字线，将8条字线分为2个字线组，即n=4。第一字线组包括WL0、WL1、WL2和WL3共4条字线，第二字线组包括WL4、WL5、WL6和WL7共4条字线，确定每组字线组对应的第一子字线控制区域中的第2条第一子字线为第一目标子字线，第一子字线控制区域中的第一目标子字线为SWL1和SWL3，其它第一子字线SWL0和SWL2为第一剩余子字线。同理，确定每组字线组对应的第二子字线控制区域中的第2条第二子字线为第二目标子字线，第二子字线控制区域中的第二目标子字线为SWL1和SWL3，其它第二子字线SWL0和SWL2为第二剩余子字线。
在又一示例性实施例中，在第n次老化测试中，在每组字线组对应的第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，可以包括：确定每组字线组对应的第一子字线控制区域中的第1条第一子字线为第一目标子字线，其它第一子字线为第一剩余子字线；确定每组字线组对应的第二子字线控制区域中的第1条第二子字线为第二目标子字线，其它第二子字线为第二剩余子字线。
示例性地，如图7中④所示，假如阵列区域共有8条字线，将8条字线分为2个字线组，即n=4。第一字线组包括WL0、WL1、WL2和WL3共4条字线，第二字线组包括WL4、WL5、WL6和WL7共4条字线，确定每组字线组对应的第一子字线控制区域中的第1条第一子字线为第一目标子字线，第一子字线控制区域中的第一目标子字线为SWL0和SWL2，其它第一子字线SWL1和SWL3为第一剩余子字线。同理，确定每组字线组对应的第二子字线控制区域中的第1条第二子字线为第二目标子字线，第二子字线控制区域中的第二目标子字线为SWL0和SWL2，其它第二子字线SWL1和SWL3为第二剩余子字线。
下面结合上述示例性实施例对本公开如何进行老化测试进行说明。
如图7所示，假如阵列区域共有8条字线，将8条字线分为2个字线组，即n=4。需要进行4次老化测试，当晶圆（wafer）被扎到机台上之后，通过软件控制机台给晶圆上电，也就是说，给晶圆上的颗粒上电，也可以称为开启半导体芯片，例如，半导体芯片的使能引脚接收到使能信号后，使半导体芯片处于使能状态。
设置字线开启电压为3.5V，字线关闭电压为-0.4V。以8条WL为例，第①步，开启字线WL0/3/4/7，关闭字线WL1/2/5/6，保持字线开启电压和字线关闭电压，持续100秒。第②步，将字线WL0/3/4/7关闭，开启字线WL1/2/5/6，保持字线开启电压和字线关闭电压，持续100秒。第③步，将字线WL1/2/5/6关闭，开启字线WL2/3/6/7，保持字线开启电压和字线关闭电压，持续100秒。第④步，将字线WL2/3/6/7关闭，开启字线WL0/1/4/5，保持字线开启电压和字线关闭电压，持续100秒。最后，将字线WL0/1/4/5关闭，老化测试完成。将晶圆下电。关于步骤①至步骤④的实现顺序，本公开不做限定，其他实施例可以通过调整步骤①至步骤④的顺序实现。
如图7所示，在步骤①中，开启字线WL0/3/4/7，与此对应的是，第一子字线控制区域SWD1中开启SWL0/2，第二子字线控制区域SWD2中开启SWL1/3。在步骤②中，开启字线WL1/2/5/6，与此对应的是，第一子字线控制区域SWD1中开启SWL1/3，第二子字线控制区域SWD2中开启SWL0/2。在步骤③中，开启字线WL2/3/6/7，与此对应的是，第一子字线控制区域SWD1中开启SWL1/3，第二子字线控制区域SWD2中开启SWL1/3。在步骤④中，开启字线WL0/1/4/5，与此对应的是，第一子字线控制区域SWD1中开启SWL0/2，第二子字线控制区域SWD2中开启SWL0/2。
经计算，当步骤①到步骤④运行完毕，所有字线都被开启过，此时，平均每条子字线SWL具有4次stress，是每次老化测试开启每个字线组中一条字线方案的2倍，每条字线具有2次stress，与每次老化测试开启每个字线组中一条字线方案的当量相等。
可以看出，上述示例性实施例的SWD区域的stress当量是每次老化测试开启每个字线组中一条字线方案的stress当量的2倍。
需要说明的是，本公开实施例的阵列区域（array）中的字线WL分为每4个字线为1个字线组，共2个字线组，实际上存储器的阵列区域上有多条字线（示例性地，阵列区域上的字线为192条），本实施例没有画出来，可以理解为SWL0的上方还有其他组的SWL。当然，实际上字线总有边界，在边界处的当量确实比正常位置的当量少一点儿，但是相比起来边界处的数量占总数量非常少，所以忽略不计。
本公开能够在每次老化测试中同时测试位于第一子字线控制区域中的第一目标子字线、位于第二子字线控制区域中的第二目标子字线、与第一目标子字线耦接的第一目标偶数字线以及与第二目标子字线耦接的第二目标奇数字线，从而使第一目标子字线与第一剩余子字线之间、第一目标偶数字线与其相邻字线之间、第二目标子字线与第二剩余子字线之间以及第二目标奇数字线与其相邻字线之间stress次数增加，可以提前暴露出更多的失效单元。从而实现在满足测试时长的前提下，暴露出更多的weak的失效单元。
基于同一发明构思，本公开实施例中还提供了一种半导体芯片测试装置，如下面的实施例所述。由于该装置实施例解决问题的原理与上述方法实施例相似，因此该装置实施例的实施可以参见上述方法实施例的实施，重复之处不再赘述。
图8示出本公开实施例中一种存储器老化测试装置，如图8所示，存储器可以包括阵列区域和子字线控制区域，子字线控制区域可以包括第一子字线控制区域和第二子字线控制区域，第一子字线控制区域中的第一子字线与阵列区域中的偶数字线耦接，第二子字线控制区域的第二子字线与阵列区域中的奇数字线耦接，阵列区域可以包括m个字线组，每个字线组可以包括n条字线，n和m均为大于1的正整数，装置可以包括：测试模块80，测试模块包括确定子模块81和施加电压子模块82。测试模块80用于对m组字线组并行的执行n次老化测试，以使得在n次老化测试中，每组字线组中的每根字线通过与其耦接的第一子字线或第二子字线施加的字线开启电压开启预定时长的2倍时长。确定子模块81用于在每组字线组对应的第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线。施加电压子模块82用于在预定时长内，通过第一目标子字线向每组字线组中与第一目标子字线耦接的第一目标偶数字线施加字线开启电压，通过第一剩余子字线向每组字线组中与第一剩余子字线耦接的第一剩余偶数字线施加字线关闭电压；通过第二目标子字线向每组字线组中与第二目标子字线耦接的第二目标奇数字线施加字线开启电压，通过第二剩余子字线向每组字线组中与第二剩余子字线耦接的第二剩余奇数字线施加字线关闭电压。
在一个实施例中，第一子字线控制区域和第二子字线控制区域分别设置在阵列区域的相对两侧。
在一个实施例中，在第一次老化测试中，确定子模块81还可以用于确定每组字线组对应的第一子字线控制区域中的第1条第一子字线为第一目标子字线，其它第一子字线为第一剩余子字线；确定每组字线组对应的第二子字线控制区域中的第1条第二子字线为第二目标子字线，其它第二子字线为第二剩余子字线。
在一个实施例中，在第二次老化测试中，确定子模块81还可以用于确定每组字线组对应的第一子字线控制区域中的第2条第一子字线为第一目标子字线，其它第一子字线为第一剩余子字线；确定每组字线组对应的第二子字线控制区域中的第1条第二子字线为第二目标子字线，其它第二子字线为第二剩余子字线。
在一个实施例中，在第三次老化测试中，确定子模块81还可以用于确定每组字线组对应的第一子字线控制区域中的第2条第一子字线为第一目标子字线，其它第一子字线为第一剩余子字线；确定每组字线组对应的第二子字线控制区域中的第2条第二子字线为第二目标子字线，其它第二子字线为第二剩余子字线。
在一个实施例中，在第n次老化测试中，确定子模块81还可以用于确定每组字线组对应的第一子字线控制区域中的第1条第一子字线为第一目标子字线，其它第一子字线为第一剩余子字线；确定每组字线组对应的第二子字线控制区域中的最后1条第二子字线为第二目标子字线，其它第二子字线为第二剩余子字线。
在一个实施例中，在第一次老化测试中，确定子模块81还可以用于确定每组字线组对应的第一子字线控制区域中的第1条第一子字线为第一目标子字线，其它第一子字线为第一剩余子字线；确定每组字线组对应的第二子字线控制区域中的第2条第二子字线为第二目标子字线，其它第二子字线为第二剩余子字线。
在一个实施例中，在第二次老化测试中，确定子模块81还可以用于确定每组字线组对应的第一子字线控制区域中的第2条第一子字线为第一目标子字线，其它第一子字线为第一剩余子字线；确定每组字线组对应的第二子字线控制区域中的第1条第二子字线为第二目标子字线，其它第二子字线为第二剩余子字线。
在一个实施例中，在第三次老化测试中，确定子模块81还可以用于确定每组字线组对应的第一子字线控制区域中的第2条第一子字线为第一目标子字线，其它第一子字线为第一剩余子字线；确定每组字线组对应的第二子字线控制区域中的第2条第二子字线为第二目标子字线，其它第二子字线为第二剩余子字线。
在一个实施例中，在第n次老化测试中，确定子模块81还可以用于确定每组字线组对应的第一子字线控制区域中的第1条第一子字线为第一目标子字线，其它第一子字线为第一剩余子字线；确定每组字线组对应的第二子字线控制区域中的第1条第二子字线为第二目标子字线，其它第二子字线为第二剩余子字线。
本公开实施例的存储器老化测试装置能够在每次老化测试中同时测试位于第一子字线控制区域中的第一目标子字线、位于第二子字线控制区域中的第二目标子字线、与第一目标子字线耦接的第一目标偶数字线以及与第二目标子字线耦接的第二目标奇数字线，从而使第一目标子字线与第一剩余子字线之间、第一目标偶数字线与其相邻字线之间、第二目标子字线与第二剩余子字线之间以及第二目标奇数字线与其相邻字线之间stress次数增加，可以提前暴露出更多的失效单元。从而实现在满足测试时长的前提下，暴露出更多的weak的失效单元。
参见图9，图9是本公开实施例提供的一种计算机设备的结构示意图。如图9所示，本公开实施例中的计算机设备可以包括：一个或多个处理器901、存储器902和输入输出接口903。该处理器901、存储器902和输入输出接口903通过总线904连接。存储器902用于存储计算机程序，该计算机程序包括程序指令，输入输出接口903用于接收数据及输出数据，如用于宿主机与计算机设备之间进行数据交互，或者用于在宿主机中的各个虚拟机之间进行数据交互；处理器901用于执行存储器902存储的程序指令。
其中，该处理器901可以执行如下操作：对m组字线组并行的执行n次老化测试，以使得在n次老化测试中，每组字线组中的每根字线通过与其耦接的第一子字线或第二子字线施加的字线开启电压开启预定时长的2倍时长，其中每次老化测试包括：在每组字线组对应的第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线；在预定时长内，通过第一目标子字线向每组字线组中与第一目标子字线耦接的第一目标偶数字线施加字线开启电压，通过第一剩余子字线向每组字线组中与第一剩余子字线耦接的第一剩余偶数字线施加字线关闭电压；通过第二目标子字线向每组字线组中与第二目标子字线耦接的第二目标奇数字线施加字线开启电压，通过第二剩余子字线向每组字线组中与第二剩余子字线耦接的第二剩余奇数字线施加字线关闭电压。
该存储器902可以包括只读存储器和随机存取存储器，并向处理器901和输入输出接口903提供指令和数据。存储器902的一部分还可以包括非易失性随机存取存储器。具体实现中，该计算机设备可通过其内置的各个功能模块执行如上述任一方法实施例中各个步骤所提供的实现方式，具体可参见上述方法实施例所示图中各个步骤所提供的实现方式，在此不再赘述。
本公开实施例通过提供一种计算机设备，包括：处理器、输入输出接口、存储器，通过处理器获取存储器中的计算机程序，执行上述任一实施例中所示方法的各个步骤。
本公开实施例还提供一种计算机可读存储介质，该计算机可读存储介质存储有计算机程序，图10示出本公开实施例中一种计算机可读存储介质示意图，如图10所示，该计算机可读存储介质1000上存储有能够实现本公开上述方法的程序产品。该计算机程序适于由该处理器加载并执行上述任一实施例中各个步骤所提供的存储器老化测试方法。
本公开实施例还提供了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。计算机设备的处理器从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行上述任一实施例中的各种可选方式中所提供的方法。
Claims (10)
1.一种存储器老化测试方法，其特征在于，所述存储器包括阵列区域和子字线控制区域，所述子字线控制区域包括第一子字线控制区域和第二子字线控制区域，所述第一子字线控制区域中的第一子字线与所述阵列区域中的偶数字线耦接，所述第二子字线控制区域的第二子字线与所述阵列区域中的奇数字线耦接，所述阵列区域包括m个字线组，每个字线组包括n条字线，n和m均为大于1的正整数，所述方法包括：
对m组字线组并行的执行n次老化测试，以使得在n次老化测试中，每组字线组中的每根字线通过与其耦接的第一子字线或第二子字线施加的字线开启电压开启预定时长的2倍时长，其中每次老化测试包括：
在每组字线组对应的所述第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的所述第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线；
在所述预定时长内，通过所述第一目标子字线向每组字线组中与所述第一目标子字线耦接的第一目标偶数字线施加所述字线开启电压，通过所述第一剩余子字线向每组字线组中与所述第一剩余子字线耦接的第一剩余偶数字线施加字线关闭电压；通过所述第二目标子字线向每组字线组中与所述第二目标子字线耦接的第二目标奇数字线施加所述字线开启电压，通过所述第二剩余子字线向每组字线组中与所述第二剩余子字线耦接的第二剩余奇数字线施加所述字线关闭电压。
2.如权利要求1所述的方法，其特征在于，所述第一子字线控制区域和所述第二子字线控制区域分别设置在所述阵列区域的相对两侧。
3.如权利要求1所述的方法，其特征在于，在第一次老化测试中，在每组字线组对应的所述第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的所述第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，包括：
确定每组字线组对应的所述第一子字线控制区域中的第1条第一子字线为所述第一目标子字线，其它第一子字线为所述第一剩余子字线；
确定每组字线组对应的所述第二子字线控制区域中的第1条第二子字线为所述第二目标子字线，其它第二子字线为所述第二剩余子字线。
4.如权利要求3所述的方法，其特征在于，在第二次老化测试中，在每组字线组对应的所述第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的所述第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，包括：
确定每组字线组对应的所述第一子字线控制区域中的第2条第一子字线为所述第一目标子字线，其它第一子字线为所述第一剩余子字线；
确定每组字线组对应的所述第二子字线控制区域中的第1条第二子字线为所述第二目标子字线，其它第二子字线为所述第二剩余子字线。
5.如权利要求4所述的方法，其特征在于，在第三次老化测试中，在每组字线组对应的所述第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的所述第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，包括：
确定每组字线组对应的所述第一子字线控制区域中的第2条第一子字线为所述第一目标子字线，其它第一子字线为所述第一剩余子字线；
确定每组字线组对应的所述第二子字线控制区域中的第2条第二子字线为所述第二目标子字线，其它第二子字线为所述第二剩余子字线。
6.如权利要求5所述的方法，其特征在于，在第n次老化测试中，在每组字线组对应的所述第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的所述第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，包括：
确定每组字线组对应的所述第一子字线控制区域中的第1条第一子字线为所述第一目标子字线，其它第一子字线为所述第一剩余子字线；
确定每组字线组对应的所述第二子字线控制区域中的最后1条第二子字线为所述第二目标子字线，其它第二子字线为所述第二剩余子字线。
7.如权利要求1所述的方法，其特征在于，在第一次老化测试中，在每组字线组对应的所述第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的所述第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，包括：
确定每组字线组对应的所述第一子字线控制区域中的第1条第一子字线为所述第一目标子字线，其它第一子字线为所述第一剩余子字线；
确定每组字线组对应的所述第二子字线控制区域中的第2条第二子字线为所述第二目标子字线，其它第二子字线为所述第二剩余子字线。
8.如权利要求7所述的方法，其特征在于，在第二次老化测试中，在每组字线组对应的所述第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的所述第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，包括：
确定每组字线组对应的所述第一子字线控制区域中的第2条第一子字线为所述第一目标子字线，其它第一子字线为所述第一剩余子字线；
确定每组字线组对应的所述第二子字线控制区域中的第1条第二子字线为所述第二目标子字线，其它第二子字线为所述第二剩余子字线。
9.如权利要求8所述的方法，其特征在于，在第三次老化测试中，在每组字线组对应的所述第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的所述第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，包括：
确定每组字线组对应的所述第一子字线控制区域中的第2条第一子字线为所述第一目标子字线，其它第一子字线为所述第一剩余子字线；
确定每组字线组对应的所述第二子字线控制区域中的第2条第二子字线为所述第二目标子字线，其它第二子字线为所述第二剩余子字线。
10.如权利要求9所述的方法，其特征在于，在第n次老化测试中，在每组字线组对应的所述第一子字线控制区域的第一子字线中确定出第一目标子字线及第一剩余子字线，在每组字线组对应的所述第二子字线控制区域的第二子字线中确定出第二目标子字线及第二剩余子字线，包括：
确定每组字线组对应的所述第一子字线控制区域中的第1条第一子字线为所述第一目标子字线，其它第一子字线为所述第一剩余子字线；
确定每组字线组对应的所述第二子字线控制区域中的第1条第二子字线为所述第二目标子字线，其它第二子字线为所述第二剩余子字线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310830298.8A CN116564397B (zh) | 2023-07-07 | 2023-07-07 | 存储器老化测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310830298.8A CN116564397B (zh) | 2023-07-07 | 2023-07-07 | 存储器老化测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116564397A true CN116564397A (zh) | 2023-08-08 |
| CN116564397B CN116564397B (zh) | 2023-11-14 |
Family
ID=87490155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310830298.8A Active CN116564397B (zh) | 2023-07-07 | 2023-07-07 | 存储器老化测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116564397B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5400344A (en) * | 1992-03-24 | 1995-03-21 | Kabushiki Kaisha Toshiba | Semiconductor device with function of testing insulation defect between bit lines and testing method therefor |
| US5995427A (en) * | 1997-06-10 | 1999-11-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having test mode |
| US6392939B1 (en) * | 2000-01-21 | 2002-05-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with improved defect elimination rate |
| US20030161204A1 (en) * | 2002-02-22 | 2003-08-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device capable of performing burn-in test at high speed |
| US20040008553A1 (en) * | 2002-07-10 | 2004-01-15 | Pekny Theodore T. | Testing memory using a stress signal |
| US20050116222A1 (en) * | 2003-12-01 | 2005-06-02 | Min-Chung Chou | Memory device and method for burn-in test |
| JP2006139901A (ja) * | 2004-11-10 | 2006-06-01 | Samsung Electronics Co Ltd | 共通プリチャージャを有するｄｒａｍメモリ |
| US20070171743A1 (en) * | 2006-01-24 | 2007-07-26 | Samsung Electronics Co., Ltd. | Semiconductor memory device capable of writing different data in cells coupled to one word line during burn-in test |
| US20070183233A1 (en) * | 2006-02-01 | 2007-08-09 | Tomohito Kawano | Semiconductor integrated circuit device |
| US20090279357A1 (en) * | 2008-05-07 | 2009-11-12 | Hitoshi Ohta | Nonvolatile semiconductor storage device and method of testing the same |
| US20130148405A1 (en) * | 2011-12-08 | 2013-06-13 | Sang-beom Kang | Semiconductor memory device and method of performing burn-in test on the same |
| CN103390432A (zh) * | 2012-05-08 | 2013-11-13 | 三星电子株式会社 | 用于测试电阻型存储器的结构、系统和方法 |
| CN112185451A (zh) * | 2019-07-03 | 2021-01-05 | 爱思开海力士有限公司 | 操作存储器装置的方法 |
| CN113192549A (zh) * | 2021-05-14 | 2021-07-30 | 长江存储科技有限责任公司 | 三维存储器、检测装置、三维存储器装置及检测方法 |
-
2023
- 2023-07-07 CN CN202310830298.8A patent/CN116564397B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5400344A (en) * | 1992-03-24 | 1995-03-21 | Kabushiki Kaisha Toshiba | Semiconductor device with function of testing insulation defect between bit lines and testing method therefor |
| US5995427A (en) * | 1997-06-10 | 1999-11-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having test mode |
| US6392939B1 (en) * | 2000-01-21 | 2002-05-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with improved defect elimination rate |
| US20030161204A1 (en) * | 2002-02-22 | 2003-08-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device capable of performing burn-in test at high speed |
| US20040008553A1 (en) * | 2002-07-10 | 2004-01-15 | Pekny Theodore T. | Testing memory using a stress signal |
| US20050116222A1 (en) * | 2003-12-01 | 2005-06-02 | Min-Chung Chou | Memory device and method for burn-in test |
| JP2006139901A (ja) * | 2004-11-10 | 2006-06-01 | Samsung Electronics Co Ltd | 共通プリチャージャを有するｄｒａｍメモリ |
| US20070171743A1 (en) * | 2006-01-24 | 2007-07-26 | Samsung Electronics Co., Ltd. | Semiconductor memory device capable of writing different data in cells coupled to one word line during burn-in test |
| US20070183233A1 (en) * | 2006-02-01 | 2007-08-09 | Tomohito Kawano | Semiconductor integrated circuit device |
| US20090279357A1 (en) * | 2008-05-07 | 2009-11-12 | Hitoshi Ohta | Nonvolatile semiconductor storage device and method of testing the same |
| US20130148405A1 (en) * | 2011-12-08 | 2013-06-13 | Sang-beom Kang | Semiconductor memory device and method of performing burn-in test on the same |
| CN103390432A (zh) * | 2012-05-08 | 2013-11-13 | 三星电子株式会社 | 用于测试电阻型存储器的结构、系统和方法 |
| CN112185451A (zh) * | 2019-07-03 | 2021-01-05 | 爱思开海力士有限公司 | 操作存储器装置的方法 |
| CN113192549A (zh) * | 2021-05-14 | 2021-07-30 | 长江存储科技有限责任公司 | 三维存储器、检测装置、三维存储器装置及检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116564397B (zh) | 2023-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950003014B1 (ko) | 반도체 메모리 장치의 번-인 테스트회로 및 번-인 테스트방법 | |
| US20070047347A1 (en) | Semiconductor memory devices and a method thereof | |
| US20030037295A1 (en) | Non-volatile memory device with self test | |
| EP0747906A2 (en) | A method of testing a random access memory | |
| US9672939B2 (en) | Memory devices, testing systems and methods | |
| US6937531B2 (en) | Memory device and method of storing fail addresses of a memory cell | |
| US20220005544A1 (en) | Repair circuit, memory, and repair method | |
| US11823756B2 (en) | Method and device for testing memory array structure, and storage medium | |
| CN101080778A (zh) | 具有测试电路的随机存取存储器 | |
| WO2001033572A1 (en) | Efficient redundancy calculation system and method for various types of memory devices | |
| KR20130134070A (ko) | 리페어 제어 회로 및 이를 이용한 반도체 집적회로 | |
| US9589668B2 (en) | Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof | |
| JPH09120696A (ja) | 半導体メモリ装置のバーンインテスト回路及び方法 | |
| US20080043553A1 (en) | Semiconductor memory device and method of testing the same | |
| CN116564397B (zh) | 存储器老化测试方法 | |
| US9607718B2 (en) | Semiconductor memory device and test operation method thereof | |
| CN115565594A (zh) | 测试电路、测试方法、半导体存储器和控制器 | |
| CN114093410B (zh) | 字线驱动电路缺陷测试方法与装置 | |
| CN114171098A (zh) | 一种异常字线的测试方法、装置、存储器及存储器系统 | |
| CN114566205A (zh) | 存储芯片的测试方法、装置、存储介质与电子设备 | |
| CN114627958A (zh) | 一种存储设备的测试方法、装置、电子设备及可读介质 | |
| CN116540059B (zh) | 半导体芯片测试方法、装置、设备及存储介质 | |
| US6430096B1 (en) | Method for testing a memory device with redundancy | |
| WO2024016426A1 (zh) | 存储芯片的测试方法、装置、设备及存储介质 | |
| US20120266034A1 (en) | Semiconductor memory device and test method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |