CN116564248A - 像素电路及其驱动方法 - Google Patents

Abstract

本发明实施例公开了一种像素电路及其驱动方法，通过设置偏置改善模块在保持帧的偏置改善阶段，调节驱动模块的控制端的电位，数据写入模块在保持帧的偏置改善阶段的改善子阶段向所述驱动模块的第一端写入固定电压，使得在保持帧的改善子阶段，驱动模块根据自身控制端和第一端的电位导通，使得在保持帧驱动模块存在电压偏置和电流偏置，进而减小不同刷新频率下驱动模块所包括的驱动晶体管的应力差异，进而减小驱动晶体管的特性差异，改善刷新频率切换时的显示效果。

Description

像素电路及其驱动方法

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法。

背景技术

随着显示技术的发展，用户对显示质量的要求也越来越高。

为满足不同场景的显示需求，显示装置需要进行不同频率的显示。示例性的，在游戏场景下，显示装置进行高频显示；在静态图片场景下，显示装置进行低频显示。

然而，现有显示装置存在进行刷新频率切换时，显示效果较差的问题。

发明内容

本发明提供一种像素电路及其驱动方法，以实现提升刷新频率切换时的显示效果。

第一方面，本发明实施例提供了一种像素电路，包括：数据写入模块、驱动模块、补偿模块、发光控制模块、发光模块和偏置改善模块；

数据写入模块用于在写入帧的数据写入阶段向驱动模块的第一端写入数据电压，以及用于在保持帧的偏置改善阶段的改善子阶段向驱动模块的第一端写入固定电压；

补偿模块用于在写入帧的数据写入阶段将包含驱动模块的阈值电压的信息写入驱动模块的控制端，以对驱动模块的阈值电压进行补偿；

发光控制模块、驱动模块和发光模块串联连接在第一电源电压输入端和第二电源电压输入端之间形成驱动支路；驱动支路用于在写入帧和保持帧的发光阶段导通，以使发光模块点亮；

偏置改善模块用于在保持帧的偏置改善阶段，调节驱动模块的控制端的电位，以使驱动模块在改善子阶段根据自身控制端和第一端的电压导通；

其中，在保持帧，偏置改善阶段在发光阶段之前进行。

可选的，偏置改善模块包括切换单元和耦合单元；

切换单元包括第一控制端、第二控制端、第一输入端、第二输入端和输出端，其中第一输入端连接偏置电压输入端，第二输入端连接第一电源电压输入端，输出端连接耦合单元的第一端，耦合单元的第二端连接驱动模块的控制端；切换单元用于在写入帧的发光阶段之外的至少部分阶段和保持帧的偏置改善阶段，响应第一控制端接入的第一控制信号使第一输入端和输出端之间导通，以及用于在写入帧的发光阶段和保持帧的发光阶段，响应第二控制端的第二控制信号使第二输入端和输出端之间导通；

其中，驱动模块包括P型晶体管，偏置电压输入端输入的偏置电压小于第一电源电压输入端输入的第一电源电压；

或者，驱动模块包括N型晶体管，偏置电压输入端输入的偏置电压大于第一电源电压输入端输入的第一电源电压。

可选的，切换单元包括第一晶体管和第二晶体管；其中，第一晶体管的栅极连接第一控制端，第一晶体管的第一极连接第一输入端，第一晶体管的第二极连接输出端；第二晶体管的栅极连接第二控制端，第二晶体管的第一极连接第二输入端，第二晶体管的第二极连接输出端；耦合单元包括第一电容。

可选的，一帧内，第一控制信号的有效电平信号的脉冲宽度小于或等于第二控制信号的无效电平信号的脉冲宽度，且第一控制信号的有效电平信号完全与第二控制信号的无效电平信号交叠。

可选的，发光控制模块包括第一发光控制晶体管和第二发光控制晶体管，第一发光控制晶体管连接在第一电源电压输入端与驱动模块的第一端之间，第二发光控制晶体管连接在驱动模块的第二端与发光模块的第一端之间，发光模块的第二端连接第二电源电压输入端；

第一发光控制晶体管和第二发光控制晶体管的栅极接入发光控制信号；

第二晶体管与第一发光控制晶体管、第二发光控制晶体管的沟道类型相同，发光控制信号作为第二控制信号；

和/或，第一晶体管与第一发光控制晶体管、第二发光控制晶体管的沟道类型相反，发光控制信号作为第一控制信号。

可选的，偏置改善模块包括耦合单元，耦合单元的第一端连接偏置电压输入端，耦合单元的第二端连接驱动模块的控制端；

在写入帧的发光阶段之外和保持帧的发光阶段之外的阶段，偏置电压输入端输入的电压为偏置电压；在写入帧的发光阶段和保持帧的发光阶段，偏置电压输入端输入的电压为第一电源电压；

其中，驱动模块包括P型晶体管，偏置电压输入端输入的偏置电压小于第一电源电压输入端输入的第一电源电压；

或者，驱动模块包括N型晶体管，偏置电压输入端输入的偏置电压大于第一电源电压输入端输入的第一电源电压。

可选的，数据写入模块的控制端连接数据写入控制信号线，数据写入模块的第一端连接数据线，数据写入模块的第二端连接驱动模块的第一端；数据写入模块用于响应数据写入控制信号线传输的数据写入控制信号，在数据写入阶段以及改善子阶段导通；

补偿模块的控制端连接补偿控制信号线，补偿模块的第一端连接驱动模块的第二端，补偿模块的第二端连接驱动模块的控制端；补偿模块用于响应补偿控制信号线传输的补偿控制信号，在数据写入阶段导通。

可选的，像素电路还包括初始化模块，初始化模块用于在写入帧的第一初始化阶段，将初始化电压写入到发光模块的第一端和驱动模块的控制端；其中，在写入帧，第一初始化阶段在数据写入阶段之前；

初始化模块还用于在偏置改善阶段的至少部分阶段，将初始化电压写入到发光模块的第一端；

可选的，初始化模块还用于在写入帧的第二初始化阶段，将初始化电压写入到发光模块的第一端和驱动模块的控制端；其中第二初始化阶段在第一初始化阶段之前进行；

可选的，写入帧还包括预充阶段，数据写入模块还用于在写入帧的预充阶段，向驱动模块的控制端写入预充电压；预充电压为像素电路同列中的上n行像素电路对应的数据电压，n≥2；其中，在写入帧，预充阶段介于第二初始化阶段和第一初始化阶段之间，数据写入阶段在第一初始化阶段后；

可选的，初始化模块包括第一初始化单元和第二初始化单元；第一初始化单元单元的控制端连接第一初始化控制线，第一初始化单元的第一端连接初始化信号线，第一初始化单元的第二端连接驱动模块的控制端或者补偿模块的第一端；第二初始化单元的控制端连接第二初始化控制线，第二初始化单元的第一端连接初始化信号线，第二初始化单元的第二端连接发光模块的第一端；或者，

初始化模块包括第三初始化单元，第三初始化单元的控制端连接第三初始化控制线，第三初始化单元的第一端连接初始化信号线，第三初始化单元的第二端连接发光模块的第一端。

可选的，像素电路还包括存储模块，存储模块的第一端连接第一电源电压输入端，存储模块的第二端连接驱动模块的第一端；

写入帧还包括亚阈值摆幅补偿阶段，补偿模块还用于根据补偿控制信号线的补偿控制信号在亚阈值摆幅补偿阶段导通，其中，亚阈值摆幅补偿阶段介于写入帧的数据写入阶段与发光阶段之间。

第二方面，本发明实施例还提供了一种像素电路的驱动方法，包括：

在写入帧，数据写入模块的数据写入阶段向驱动模块的第一端写入数据电压，补偿模块在数据写入阶段将包含驱动模块的阈值电压的信息写入驱动模块的控制端，以对驱动模块的阈值电压进行补偿；在保持帧，数据写入模块在偏置改善阶段的改善子阶段向驱动模块的第一端写入固定电压，偏置改善模块在偏置改善阶段调节驱动模块的控制端的电位，以使驱动模块在改善子阶段根据自身控制端和第一端的电压导通；

发光控制模块、驱动模块和发光模块串联连接在第一电源电压输入端和第二电源电压输入端之间形成驱动支路；驱动支路在写入帧和保持帧的发光阶段导通，以使发光模块点亮；

其中，在保持帧，偏置改善阶段在发光阶段之前进行。

本发明实施例的像素电路及其驱动方法，通过设置偏置改善模块在保持帧的偏置改善阶段，调节驱动模块的控制端的电位，数据写入模块在保持帧的偏置改善阶段的改善子阶段向所述驱动模块的第一端写入固定电压，使得在保持帧的改善子阶段，驱动模块根据自身控制端和第一端的电位导通，使得在保持帧驱动模块存在电压偏置和电流偏置，进而减小不同刷新频率下驱动模块所包括的驱动晶体管的应力差异，进而减小驱动晶体管的特性差异，改善刷新频率切换时的显示效果。

附图说明

图1是本发明实施例提供的一种像素电路的结构示意图；

图2是本发明实施例提供的另一种像素电路的结构示意图；

图3是本发明实施例提供的另一种像素电路的结构示意图；

图4是本发明实施例提供的另一种像素电路的结构示意图；

图5是本发明实施例提供的另一种像素电路的结构示意图；

图6是本发明实施例提供的一种像素电路在写入帧的驱动时序图；

图7是本发明实施例提供的一种像素电路在保持帧的驱动时序图；

图8是本发明实施例提供的另一种像素电路在写入帧的驱动时序图；

图9是本发明实施例提供的另一种像素电路在保持帧的驱动时序图；

图10是本发明实施例提供的另一种像素电路的结构示意图；

图11是本发明实施例提供的另一种像素电路在写入帧的驱动时序图；

图12是本发明实施例提供的另一种像素电路在保持帧的驱动时序图；

图13是本发明实施例提供的另一种像素电路的结构示意图；

图14是本发明实施例提供的另一种像素电路在写入帧的驱动时序图；

图15是本发明实施例提供的另一种像素电路在保持帧的驱动时序图；

图16是本发明实施例提供的一种像素电路的驱动方法的流程图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术中所述，现有技术中，刷新频率切换时，显示装置的画面显示效果较差。经发明人研究发现，出现上述问题的原因在于，现有显示装置在进行显示时，低刷新频率是在高刷新频率的基础上跳帧实现，例如刷新频率为60Hz时，60个数据帧均为写入帧，在每个写入帧均进行数据的写入；在刷新频率为1Hz时，在60Hz的基础上，将一个数据帧作为写入帧，其他数据帧作为保持帧，只有在写入帧进行数据的写入，在保持帧不进行数据的写入。因像素电路中，数据写入时需要通过驱动晶体管，因此刷新频率为60Hz时，每个数据帧驱动晶体管均存在电压偏置和电流偏置。而在刷新频率为1Hz时，只有在写入帧驱动晶体管存在电压偏置和电流偏置，使得不同刷新频率下，驱动晶体管存在应力(stress)差异，导致驱动晶体管的特性有差异，造成不同刷新频率的相同数据电压下，驱动晶体管产生的驱动电流有差异，最终导致切频闪烁，使得在刷新频率切换时，显示装置的显示效果较差。

基于上述原因，本发明实施例提供一种像素电路，图1是本发明实施例提供的一种像素电路的结构示意图，参考图1，该像素电路包括：数据写入模块110、驱动模块120、补偿模块130、发光控制模块140、发光模块150和偏置改善模块160；

数据写入模块110用于在写入帧的数据写入阶段向驱动模块120的第一端写入数据电压，以及用于在保持帧的偏置改善阶段的改善子阶段向驱动模块120的第一端写入固定电压；补偿模块130用于在写入帧的数据写入阶段将包含驱动模块120的阈值电压的信息写入驱动模块120的控制端，以对驱动模块120的阈值电压进行补偿；发光控制模块140、驱动模块120和发光模块150串联连接在第一电源电压输入端VDD和第二电源电压输入端VSS之间形成驱动支路；驱动支路用于在写入帧和保持帧的发光阶段导通，以使发光模块150点亮；偏置改善模块160用于在保持帧的偏置改善阶段，调节驱动模块120的控制端的电位，以使驱动模块120在改善子阶段根据自身控制端和第一端的电压导通；其中，在保持帧，偏置改善阶段在发光阶段之前进行。

具体的，像素电路可以工作在不同的刷新频率下。其中，在高刷新频率下，每个数据帧均为写入帧；在低刷新频率下，可以将至少一个数据帧作为写入帧，其他数据帧作为保持帧。其中，高低刷新频率的划分标准可以根据实际显示需要进行设置。示例性的，将120Hz视为高刷新频率，低于120Hz的刷新频率均视为低刷新频率。

在写入帧，像素电路的工作过程包括数据写入阶段和发光阶段。其中，在数据写入阶段，数据写入模块110将数据线Data上的数据电压写入到驱动模块120的第一端，数据电压通过驱动模块120和补偿模块130传输到驱动模块120的控制端，同时，在数据写入阶段补偿模块130对驱动模块120所包括的驱动晶体管DT的阈值电压进行补偿。在发光阶段，驱动支路导通，驱动模块120根据自身控制端和第一端的电压产生驱动电流，驱动发光模块150发光。

在保持帧，像素电路的工作过程包括偏置改善阶段和发光阶段。其中，偏置改善阶段包括改善子阶段。在偏置改善阶段，偏置改善模块160耦合驱动模块120的控制端的电位，使得驱动模块120的控制端的电位发生改变。在改善子阶段，数据写入模块110向驱动模块120的第一端写入固定电压(其中，该固定电压的大小可以根据实际需要进行设置，固定电压的大小需满足在驱动模块120的控制端的电位被偏置改善模块160耦合发生改变后，驱动模块120可以根据自身控制端的电位和第一端的固定电压导通)，使得在改善子阶段，驱动模块120根据自身控制端和第一端的电压导通，进而使得在保持帧驱动模块120也存在电压偏置和电流偏置，进而减小不同刷新频率下驱动模块120所包括的驱动晶体管DT的应力差异，进而减小驱动晶体管DT的特性差异，改善刷新频率切换时的显示效果。在发光阶段，驱动支路导通，驱动模块120驱动发光模块150发光。

可选的，偏置改善模块160还用于在写入帧和保持帧的发光阶段保持驱动模块120的控制端电位，进而保证在发光阶段驱动模块120可以产生稳定的驱动电流。

本实施例的像素电路，通过设置偏置改善模块在保持帧的偏置改善阶段，耦合驱动模块的控制端的电位，数据写入模块在保持帧的偏置改善阶段的改善子阶段向所述驱动模块的第一端写入固定电压，使得在保持帧的改善子阶段，驱动模块根据自身控制端和第一端的电位导通，使得在保持帧驱动模块存在电压偏置和电流偏置，进而减小不同刷新频率下驱动模块所包括的驱动晶体管的应力差异，进而减小驱动晶体管的特性差异，改善刷新频率切换时的显示效果。

图2是本发明实施例提供的另一种像素电路的结构示意图，参考图2，可选的，偏置改善模块160包括切换单元161和耦合单元162；切换单元161包括第一控制端、第二控制端、第一输入端、第二输入端和输出端，其中第一输入端连接偏置电压输入端VOBS，第二输入端连接第一电源电压输入端VDD，输出端连接耦合单元162的第一端，耦合单元162的第二端连接驱动模块120的控制端；切换单元161用于在写入帧的发光阶段之外的至少部分阶段和保持帧的偏置改善阶段，响应第一控制端接入的第一控制信号Ctrl1使第一输入端和输出端之间导通，以及用于在写入帧的发光阶段和保持帧的发光阶段，响应第二控制端的第二控制信号Ctrl2使第二输入端和输出端之间导通。

具体的，切换单元161可以切换自身输出端与第一输入端连接，或者自身输出端与第二输入端连接，进而实现切换耦合单元162的第一端所接入的信号，当耦合单元162的第一端的电位发生改变后，耦合单元162的第二端的电位也会发生相同大小的改变。其中，在保持帧的偏置改善阶段，切换单元161响应第一控制端有效的第一控制信号Ctrl1将第一输入端和输出端导通，此时偏置电压输入端VOBS输入的偏置电压可以通过第一输入端到达切换单元161的输出端，则耦合单元162的第一端的电压等于偏置电压。而在上一帧的发光阶段，切换单元161响应自身第二控制端有效的第二控制信号Ctrl2将第二输入端和输出端导通，此时第一电源电压输入端VDD输入的第一电源电压到达切换单元161的输出端，则耦合单元162的第一端的电压等于第一电源电压。通过上述分析可知，从上一帧的发光阶段，到本保持帧的偏置改善阶段，耦合单元162的第一端的电位由第一电源电压跳变为偏置电压，相应的，耦合单元162的第二端的电位也会发生改变，即驱动模块120的控制端也会发生改变。其中，根据驱动模块120所包括的驱动晶体管DT的类型不同，偏置电压与第一电源电压具有不同的大小关系。其中，驱动模块120包括P型晶体管时，偏置电压输入端VOBS输入的偏置电压小于第一电源电压输入端VDD输入的第一电源电压。驱动模块120包括N型晶体管时，偏置电压输入端VOBS输入的偏置电压大于第一电源电压输入端VDD输入的第一电源电压。

以驱动模块120包括P型晶体管为例，从上一帧的发光阶段，到本保持帧的偏置改善阶段，耦合单元162的第一端的电位由第一电源电压跳变为偏置电压，耦合单元162的第一端的电位降低，相应的，耦合单元162的第二端也即驱动模块120的控制端的电位降低。而保持帧的偏置改善阶段包括改善子阶段，在改善子阶段，数据写入模块110向驱动模块120的第一端写入固定电压，其中耦合单元162对驱动模块120的控制端进行耦合后的电位，记为耦合后电位。其中耦合后电位与该固定电压的差值小于驱动晶体管DT的阈值电压，使得驱动晶体管DT可以导通，使得在改善子阶段，驱动晶体管DT存在电压偏置和电流偏置，进而减小不同刷新频率下驱动晶体管DT的特性差异，提升刷新频率切换时的显示效果。

继续参考图2，可选的，切换单元161包括第一晶体管T1和第二晶体管T2；其中，第一晶体管T1的栅极连接第一控制端，第一晶体管T1的第一极连接第一输入端，第一晶体管T1的第二极连接输出端；第二晶体管T2的栅极连接第二控制端，第二晶体管T2的第一极连接第二输入端，第二晶体管T2的第二极连接输出端；耦合单元162包括第一电容C1。

具体的，当第一控制端接入的第一控制信号Ctrl1为有效电平信号时，第一晶体管T1导通，将第一输入端与输出端之间连通。当第二控制端接入的第二控制信号Ctrl2为有效电平信号时，第二晶体管T2导通，将第二输入端与输出端之间连通。

继续参考图1和图2，发光控制模块140包括第一发光控制单元141和第二发光控制单元142，其中第一发光控制单元141、第二发光控制单元142的控制端接入发光控制信号EM，第一发光控制单元141连接在第一电源电压输入端VDD和驱动模块120的第一端之间，第二发光控制单元142连接在驱动模块120的第二端和发光模块150的第一端之间。

在上述技术方案的基础上，可选的，一帧内，第一控制信号Ctrl1的有效电平信号的脉冲宽度小于或等于第二控制信号Ctrl2的无效电平信号的脉冲宽度，且第一控制信号Ctrl1的有效电平信号完全与第二控制信号Ctrl2的无效电平信号交叠；也即一帧内，第二控制信号Ctrl2的无效电平信号脉冲包裹第一控制信号Ctrl1的有效电平脉冲。以第一晶体管T1和第二晶体管T2均为P型晶体管为例，则有效电平信号为低电平信号，无效电平信号为高电平信号。则第二控制信号Ctrl2的高电平信号脉冲包裹第一控制信号Ctrl1的低电平信号脉冲。

本实施例中，通过设置第一控制信号Ctrl1和第二控制信号Ctrl2的如上关系，可以避免在发光阶段第一控制信号Ctrl1跳变为有效电平信号造成的驱动模块120的控制端电位提前跳变，避免发光阶段驱动模块120产生的驱动电流受到影响，进而保证发光阶段驱动模块120产生的驱动电流稳定，进而保证良好的显示效果。

图3是本发明实施例提供的另一种像素电路的结构示意图，参考图3，可选的，发光控制模块140的第一发光控制单元141包括第一发光控制晶体管T3，第二发光控制单元142包括第二发光控制晶体管T4，第一发光控制晶体管T3连接在第一电源电压输入端VDD与驱动模块120的第一端之间，第二发光控制晶体管T4连接在驱动模块120的第二端与发光模块150的第一端之间，发光模块150的第二端连接第二电源电压输入端VSS；第一发光控制晶体管T3和第二发光控制晶体管T4的栅极接入发光控制信号EM。

具体的，第一发光控制晶体管T3和第二发光控制晶体管T4的导通状态由发光控制信号EM进行控制，当发光控制信号EM为无效电平信号时，第一发光控制晶体管T3、第二发光控制晶体管T4均关断；当发光控制信号EM为有效电平信号时，第一发光控制晶体管T3、第二发光控制晶体管T4均导通。

参考图3，可选的，切换单元161中，第二晶体管T2与第一发光控制晶体管T3、第二发光控制晶体管T4的沟道类型相同(其中，图3中示意性示出了第一发光控制晶体管T3、第二发光控制晶体管T4、第二晶体管T2均为P型晶体管的情况)，发光控制信号EM作为第二控制信号Ctrl2。

第二晶体管T2与第一发光控制晶体管T3、第二发光控制晶体管T4的沟通类型相同，且第二晶体管T2的栅极与第一发光控制晶体管T3、第二发光控制晶体管T4的栅极连接相同的信号，即发光控制信号EM，使得第二晶体管T2与第一发光控制晶体管T3、第二发光控制晶体管T4同时导通且同时关断。其中，无论在写入帧或是保持帧，在发光阶段，发光控制信号EM为有效电平信号，在其他阶段，发光控制信号EM为无效电平信号。因此，通过设置发光控制信号EM作为第二控制信号Ctrl2，可以使得切换单元161中的第二晶体管T2在发光阶段导通，将第一电源电压传输至耦合单元162的第一端，在实现对第二晶体管T2的控制的同时，无需额外设置对第二晶体管T2控制的信号线，有利于减少信号线的数量，简化布线。

图4是本发明实施例提供的另一种像素电路的结构示意图，参考图4，在本发明又一可选实施例中，第一晶体管与第一发光控制晶体管T3、第二发光控制晶体管T4的沟道类型相反，发光控制信号EM作为第一控制信号Ctrl1。

第一晶体管T1与第一发光控制晶体管T3、第二发光控制晶体管T4的沟通类型相反，且第一晶体管T1的栅极与第一发光控制晶体管T3、第二发光控制晶体管T4的栅极连接相同的信号，即发光控制信号EM，使得第一发光控制晶体管T3、第二发光控制晶体管T4导通时，第一晶体管T1关断；第一发光控制晶体管T3、第二发光控制晶体管T4关断时，第一晶体管T1导通。其中，无论在写入帧或是保持帧，在发光阶段，发光控制信号EM为有效电平信号，在其他阶段，发光控制信号EM为无效电平信号。而对第一发光控制晶体管T3和第二发光控制晶体管T4的无效电平信号为对第一晶体管T1的有效电平信号。因此，通过设置发光控制信号EM作为第一控制信号Ctrl1，可以使得切换单元161中的第一晶体管T1在发光阶段关断，在发光阶段以外的阶段导通，将偏置电压传输至耦合单元162的第一端，在实现对第一晶体管T1的控制的同时，无需额外设置对第一晶体管T1控制的信号线，有利于减少信号线的数量，简化布线。

图5是本发明实施例提供的另一种像素电路的结构示意图，参考图5，在本发明另一可选实施例中，偏置改善模块160包括耦合单元162，耦合单元162的第一端连接偏置电压输入端VOBS，耦合单元162的第二端连接驱动模块120的控制端；在写入帧的发光阶段之外和保持帧的发光阶段之外的阶段，偏置电压输入端VOBS输入的电压为偏置电压；在写入帧的发光阶段和保持帧的发光阶段，偏置电压输入端VOBS输入的电压为第一电源电压。

不同于图2-图4所示偏置改善模块160包括切换单元161的结构，本实施例中，偏置改善模块160不包括切换单元161，耦合单元162的第一端直接连接偏置电压输入端VOBS，通过控制向偏置电压输入端VOBS的电压来实现耦合单元162第一端电位的切换，进而耦合改变驱动模块120控制端的电位。其中，在写入帧和保持帧的发光阶段之外的阶段，偏置电压输入端VOBS输入的电压为偏置电压；在写入帧和保持帧的发光阶段，偏置电压输入端VOBS输入的电压为第一电源电压。则相邻两帧中，若后一帧为保持帧，在前一帧的发光阶段完成进入后一阵的偏置改善阶段后，耦合单元162的第一端的电位由第一电源电压跳变为偏置电压，耦合单元162的第一端的电位发生改变，相应的，耦合单元162的第二端也即驱动模块120的控制端的电位也会发生改变。配合在改善子阶段，数据写入模块110向驱动模块120的第一端写入固定电压，使得在改善子阶段，驱动模块120根据自身控制端和第一端的电压导通，进而使得在保持帧驱动模块120也存在电压偏置和电流偏置，进而减小不同刷新频率下驱动模块120所包括的驱动晶体管DT的应力差异，进而减小驱动晶体管DT的特性差异，改善刷新频率切换时的显示效果。

其中，驱动模块120包括P型晶体管，偏置电压输入端VOBS输入的偏置电压小于第一电源电压输入端VDD输入的第一电源电压；或者，驱动模块120包括N型晶体管，偏置电压输入端VOBS输入的偏置电压大于第一电源电压输入端VDD输入的第一电源电压。

继续参考图3-图5，可选的，数据写入模块110的控制端连接数据写入控制信号线Sp，数据写入模块110的第一端连接数据线Data，数据写入模块110的第二端连接驱动模块120的第一端；数据写入模块110用于响应数据写入控制信号线Sp传输的数据写入控制信号，在数据写入阶段以及改善子阶段导通；

补偿模块130的控制端连接补偿控制信号线Sn2，补偿模块130的第一端连接驱动模块120的第二端，补偿模块130的第二端连接驱动模块120的控制端；补偿模块130用于响应补偿控制信号线Sn2传输的补偿控制信号，在数据写入阶段导通。

具体的，在数据写入阶段，数据写入控制信号线Sp传输有效电平信号，使得数据写入模块110导通，将数据线Data上的数据电压传输至驱动模块120的第一端。在数据写入阶段，补偿控制信号线Sn2传输有效电平信号，使得补偿模块130导通，使得数据电压通过驱动模块120和补偿模块130向驱动模块120的控制端传输，同时在数据写入阶段实现对驱动模块120所包括的驱动晶体管DT的阈值电压的补偿。并且，在保持帧的改善子阶段，数据写入控制信号线Sp传输有效电平信号，数据线Data传输固定电压，数据写入模块110导通将固定电压传输至驱动模块120的第一端，使得改善子阶段，驱动模块120可以导通，以减小不同刷新频率下的驱动晶体管DT的特性差异。

继续参考图3-图5，可选的，像素电路还包括初始化模块170，初始化模块170用于在写入帧的第一初始化阶段，将初始化电压写入到发光模块150的第一端和驱动模块120的控制端；其中，在写入帧，第一初始化阶段在数据写入阶段之前；初始化模块170还用于在偏置改善阶段的至少部分阶段，将初始化电压写入到发光模块150的第一端。

可选的，初始化模块170包括第一初始化单元171和第二初始化单元172；第一初始化单元171单元的控制端连接第一初始化控制线Sn1，第一初始化单元171的第一端连接初始化信号线Vref，第一初始化单元171的第二端连接驱动模块120的控制端(其中图3-图5示意性示出了第一初始化单元171的第二端连接驱动模块120的控制端的情况)或者补偿模块130的第一端；第二初始化单元172的控制端连接第二初始化控制线Sp1，第二初始化单元172的第一端连接初始化信号线Vref，第二初始化单元172的第二端连接发光模块150的第一端。

继续参考图3-图5，数据写入模块110包括数据写入晶体管T5，补偿模块130包括补偿晶体管T6，第一初始化单元171包括第一初始化晶体管T7，第二初始化单元172包括第二初始化晶体管T8。其中，像素电路中第二晶体管T2、数据写入晶体管T5、第一发光控制晶体管T3、第二发光控制晶体管T4、第二初始化晶体管T8为P型晶体管；补偿晶体管T6、第一初始化晶体管T7为N型晶体管，例如可以为IGZO晶体管。第一晶体管T1可以是P型晶体管，也可以是N型晶体管，其中图3中示出了第一晶体管T1为P型晶体管的情况，图4示出了第一晶体管T1为N型晶体管的情况。

其中，对于图3和图4所示像素电路，第一初始化控制线Sn1和补偿控制信号线Sn2上的信号可以由同一栅极驱动电路的不同级移位寄存器提供。数据写入控制信号线Sp可以复用为第二初始化控制线Sp1。

图6是本发明实施例提供的一种像素电路在写入帧的驱动时序图，该驱动时序可用于驱动图3所示像素电路。参考图3和图6，写入帧内，像素电路的工作过程包括第一初始化阶段、数据写入阶段和发光阶段。

在第一初始化阶段t1，第一初始化控制线Sn1上的信号为高电平，第一初始化晶体管T7导通，将初始化电压传输至驱动晶体管DT的栅极。在第一初始化阶段，第一控制信号Ctrl1为低电平，第一晶体管T1导通，将偏置电压传输至第一电容C1的第一端。

在数据写入阶段t2，数据写入控制信号线Sp、第二初始化控制线Sp1上的信号为低电平，数据写入晶体管T5导通，将数据电压传输至驱动晶体管DT的第一极；第二初始化晶体管T8导通，将初始化电压传输至发光器件D1的第一极，实现对发光器件D1的初始化。在数据写入阶段t2，补偿控制信号线Sn2上的信号为高电平，补偿晶体管T6导通，驱动晶体管DT第一极的数据电压通过驱动晶体管DT和补偿晶体管T6向驱动晶体管DT的栅极传输，直至驱动晶体管DT截止，在数据写入阶段t2，可以实现对驱动晶体管DT的阈值电压的补偿。在数据写入阶段t2，第一控制信号Ctrl1为低电平，第一晶体管T1导通，将偏置电压传输至第一电容C1的第一端。

在发光阶段t3，发光控制信号EM和第二控制信号Ctrl2为低电平信号，第一发光控制晶体管T3和第二发光控制晶体管T4导通，驱动晶体管DT驱动发光器件D1发光。同时，第二晶体管T2导通，将第一电源电压传输至耦合单元162的第一端。

图7是本发明实施例提供的一种像素电路在保持帧的驱动时序图，该驱动时序可用于驱动图3所示像素电路。参考图3和图7，保持帧内，像素电路的工作过程包括偏置改善阶段t4和发光阶段t3。

在偏置改善阶段t4，第一控制信号Ctrl1为低电平，第一晶体管T1导通，将偏置电压传输至第一电容C1的第一端，使得第一电容C1的第一端的电位从上一帧发光阶段t3的第一电源电压跳变为偏置电压，相应的，第一电容C1的第二端电位会发生相同的电压跳变。偏置改善阶段t4包括改善子阶段t41，在改善子阶段t41，数据写入控制信号线Sp上的信号为低电平信号，数据写入晶体管T5导通，将数据电压传输至驱动晶体管DT的第一极，驱动晶体管DT根据自身栅极和第一极的电位导通，使得在保持帧内驱动晶体管DT存在电压偏置和电流偏置，减小保持帧和写入帧驱动晶体管DT的特性差异，提升刷新频率切换时的显示效果。

在发光阶段t3，发光控制信号EM和第二控制信号Ctrl2为低电平信号，第一发光控制晶体管T3和第二发光控制晶体管T4导通，驱动晶体管DT驱动发光器件D1发光。同时，第二晶体管T2导通，将第一电源电压传输至耦合单元162的第一端。

在上述技术方案的基础上，可选的，初始化模块170还用于在写入帧的第二初始化阶段，将初始化电压写入到发光模块150的第一端和驱动模块120的控制端；其中第二初始化阶段在第一初始化阶段之前进行。

具体的，通过设置写入帧还包括第二初始化阶段，在第二初始化阶段，初始化电压写入到发光模块150的第一端和驱动模块120的控制端，进而使得相对于现有像素电路来说，对驱动模块120的控制端写入初始化电压包括第二初始化阶段和第一初始化阶段两个阶段，因此对驱动模块120的控制端写入初始化电压的时间被延长，有利于在写入帧的数据写入阶段之前，将驱动模块120的控制端充分写入初始化电压，进而使得在数据写入阶段写入数据时差异减小，提高显示装置的显示均一性，减轻残影现象。

可选的，写入帧还包括预充阶段，数据写入模块110还用于在写入帧的预充阶段，向驱动模块120的控制端写入预充电压；预充电压为像素电路同列中的上n行像素电路对应的数据电压，n≥2；其中，在写入帧，预充阶段介于第二初始化阶段和第一初始化阶段之间，数据写入阶段在第一初始化阶段后。

具体的，通过在第二初始化阶段和第一初始化阶段之间的预充阶段，向驱动模块120的控制端写入预充电压，因显示面板中一条数据线Data连接一列像素电路，一列像素电路中距离较近的两行在显示时数据电压差异较小，因此设置预充电压为像素电路同列中的上n行像素电路对应的数据电压，但是为保证像素电路正常工作，n≥2(其中本行像素电路的第二初始化阶段对应上一行像素电路的数据写入阶段，因此预充电压不能为像素电路同列中的上行像素电路对应的数据电压)，使得在预充阶段，同一列像素电路中各行像素电路的驱动模块120的控制端被写入的预充电压差异较小，进而使得在第二初始化阶段，同一列像素电路的驱动模块120的控制端均有相近的电压开始进行初始化，写入初始化电压，进而在第二初始化阶段后，驱动模块120的控制端的电压差异也较小，进而使得数据写入阶段写入数据的差异也会较小，进而提高显示均一性。尤其对于当前帧为全屏同灰阶的显示画面，同一列像素电路对应的数据电压相同，因此无论上一帧为何种显示画面，在预充阶段后，驱动模块120的控制端都为相同电压，则第二初始化阶段时一列像素电路中各像素电路的驱动模块120的控制端均由相同电压初始化为初始化电压，进而进一步减小数据写入阶段写入数据的差异，进一步提高显示均一性。

继续参考图3-图5，可选的，像素电路还包括存储模块，存储模块的第一端连接第一电源电压输入端VDD，存储模块的第二端连接驱动模块120的第一端；写入帧还包括亚阈值摆幅补偿阶段，补偿模块130还用于根据补偿控制信号线Sn2的补偿控制信号在亚阈值摆幅补偿阶段导通，其中，亚阈值摆幅补偿阶段介于写入帧的数据写入阶段与发光阶段之间。

图3-图5中示意性示出了存储模块包括第二电容C2的情况。亚阈值摆幅，又称为S因子，亚阈值摆幅在数值上等于为使驱动晶体管DT的源漏极之间的驱动电流变化一个数量级时所需要的栅极电压增量。其中，亚阈值摆幅的大小影响驱动晶体管DT产生的驱动电流大小，对于亚阈值摆幅不同的两个驱动晶体管DT，栅源电压差相同时，驱动晶体管DT产生的驱动电流大小不同，其中栅源电压差相同时，亚阈值摆幅越大的，在设定灰阶下驱动晶体管DT产生的驱动电流越大，其中，设定灰阶可以对应驱动晶体管DT产生的驱动电流小于设定电流阈值时的灰阶范围。因此亚阈值摆幅不一致同样会影响到显示面板的显示均匀性。本实施例的像素电路，通过设置像素电路还包括存储模块，该存储模块在亚阈值摆幅补偿阶段，对驱动模块120的第一端(驱动晶体管DT的第一极)电位进行保持，因亚阈值摆幅补偿阶段在数据写入阶段之后，且数据写入模块110与驱动晶体管DT的第一极电连接，因此在亚阈值摆幅补偿阶段，存储模块保持驱动晶体管DT第一极的数据电压。补偿模块130在亚阈值摆幅补偿阶段导通，使得驱动晶体管DT产生的电流继续为驱动晶体管DT的栅极充电，在亚阈值摆幅补偿阶段，驱动晶体管DT的栅极电位变化量记为ΔV。因在数据写入阶段完成之后，驱动晶体管DT的栅极电位为Vdata+Vth，则亚阈值摆幅补偿阶段后，驱动晶体管DT的栅极电位为Vdata+Vth+ΔV。因设定灰阶下，驱动晶体管DT的亚阈值摆幅越大，驱动晶体管DT自身的电流越大，在亚阈值摆幅补偿阶段驱动晶体管DT的栅极电位变化量ΔV越大。根据驱动晶体管DT的驱动电流计算公式：

其中，μ表示载流子迁移率，C_ox为栅氧化层电容(栅极氧化物单位面积上电容)，W/L为驱动晶体管DT的宽长比，Vgs表示驱动晶体管DT的栅极与第一极的电压差，Vth表示驱动晶体管DT的阈值电压，Vdata表示数据电压，Vdd表示第一电源电压输入端VDD输入的第一电源电压。

以驱动晶体管DT为P型晶体管为例，数据电压和第一电源线VDD上的第一电源电压电压均为正电压，数据电压小于第一电源电压，因此Vdata-Vdd<0。而因数据电压为正电压，因此在亚阈值摆幅阶段，驱动晶体管DT的栅极电压逐渐升高，即ΔV>0，根据上述驱动电流计算公式，数据电压不变时，栅极电位变化量ΔV越大，|Vdata-Vdd+ΔV|的绝对值越小，则驱动电流会越小。因此通过在亚阈值摆幅补偿阶段对亚阈值摆幅的补偿，使得在设定灰阶时，相同数据电压下，亚阈值摆幅越大的驱动晶体管DT产生的驱动晶体管DT电流被减小地越多，进而使得在设定灰阶时的相同数据电压下，不同亚阈值摆幅的驱动晶体管DT的驱动电流趋于一致，减轻设定灰阶下显示面板中因驱动晶体管DT亚阈值摆幅不同带来的显示不均。对于驱动晶体管DT为N型晶体管时，工作原理与上述P型驱动晶体管DT的原理类似，在此不再赘述。

图8是本发明实施例提供的另一种像素电路在写入帧的驱动时序图，该驱动时序可用于驱动图3所示像素电路。参考图3和图8，写入帧内，像素电路的工作过程包括第二初始化阶段t11、预充阶段t12、第一初始化阶段t1、数据写入阶段t2、亚阈值摆幅补偿阶段t5和发光阶段t3。

其中，在第二初始化阶段t11，第一初始化控制线Sn1上的信号为高电平，第一初始化晶体管T7导通，将初始化电压传输至驱动晶体管DT的栅极。在第一初始化阶段t1，第一控制信号Ctrl1为低电平，第一晶体管T1导通，将偏置电压传输至第一电容C1的第一端。

在预充阶段t12，数据写入控制信号线Sp上的信号为低电平，因此数据写入晶体管T5导通；补偿控制信号线Sn2上的信号为高电平，因此补偿晶体管T6导通。预充电压通过数据写入晶体管T5、驱动晶体管DT和补偿晶体管T6写入到驱动晶体管DT的栅极。其中，与上所述的，预充电压为像素电路同列中的上n行像素电路对应的数据电压，n≥2，进而使得后续数据写入阶段t2写入数据的差异也会较小，进而进一步提高显示均一性，减轻残影现象。

在第一初始化阶段t1，第一初始化控制线Sn1上的信号为高电平，第一初始化晶体管T7导通，将初始化电压传输至驱动晶体管DT的栅极。在第一初始化阶段t1，第一控制信号Ctrl1为低电平，第一晶体管T1导通，将偏置电压传输至第一电容C1的第一端。

在数据写入阶段t2，数据写入控制信号线Sp、第二初始化控制线Sp1上的信号为低电平，数据写入晶体管T5导通，将数据电压传输至驱动晶体管DT的第一极；第二初始化晶体管T8导通，将初始化电压传输至发光器件D1的第一极，实现对发光器件D1的初始化。在数据写入阶段t2，补偿控制信号线Sn2上的信号为高电平，补偿晶体管T6导通，驱动晶体管DT第一极的数据电压通过驱动晶体管DT和补偿晶体管T6向驱动晶体管DT的栅极传输，直至驱动晶体管DT截止，在数据写入阶段t2，可以实现对驱动晶体管DT的阈值电压的补偿。在数据写入阶段t2，第一控制信号Ctrl1为低电平，第一晶体管T1导通，将偏置电压传输至第一电容C1的第一端。

在亚阈值摆幅补偿阶段t5，至少部分时段内，补偿控制信号线Sn2上的信号为高电平，补偿晶体管T6在至少部分时段内导通，驱动晶体管DT的电流继续向驱动晶体管DT的栅极充电。

在发光阶段t3，发光控制信号EM和第二控制信号Ctrl2为低电平信号，第一发光控制晶体管T3和第二发光控制晶体管T4导通，驱动晶体管DT驱动发光器件D1发光。同时，第二晶体管T2导通，将第一电源电压传输至耦合单元162的第一端。

图9是本发明实施例提供的另一种像素电路在保持帧的驱动时序图，该驱动时序可用于驱动图3所示像素电路。参考图3和图9，保持帧内，像素电路的工作过程包括偏置改善阶段t4和发光阶段t3。

在偏置改善阶段t4，第一控制信号Ctrl1为低电平，第一晶体管T1导通，将偏置电压传输至第一电容C1的第一端，使得第一电容C1的第一端的电位从上一帧发光阶段t3的第一电源电压跳变为偏置电压，相应的，第一电容C1的第二端电位会发生相同的电压跳变。偏置改善阶段t4包括两个改善子阶段t41，在改善子阶段t41，数据写入控制信号线Sp上的信号为低电平信号，数据写入晶体管T5导通，将数据电压传输至驱动晶体管DT的第一极，驱动晶体管DT根据自身栅极和第一极的电位导通，使得在保持帧内驱动晶体管DT存在电压偏置和电流偏置，减小保持帧和写入帧驱动晶体管DT的特性差异，提升刷新频率切换时的显示效果。

在发光阶段t3，发光控制信号EM和第二控制信号Ctrl2为低电平信号，第一发光控制晶体管T3和第二发光控制晶体管T4导通，驱动晶体管DT驱动发光器件D1发光。同时，第二晶体管T2导通，将第一电源电压传输至耦合单元162的第一端。

通过以上对像素电路的工作过程分析可知，无论在保持帧还是写入帧，在发光阶段前，耦合单元的第一端的电位为偏置电压，在发光阶段跳变为第一电源电压，以驱动晶体管包括P型晶体管为例，则在发光阶段驱动晶体管的栅极电位被耦合上拉。因在数据写入阶段结束后，补偿控制信号线上的信号由高电平跳变为低电平，使得驱动晶体管的栅极的电位会被耦合下拉，本实施了中，通过设置偏置改善模块，使得驱动晶体管的栅极电位被耦合下拉后，又可以被偏置改善模块的耦合单元耦合上拉，使得驱动晶体管的栅极电位几乎可以保持不变，进而有利于显示效果的提升。

图10是本发明实施例提供的另一种像素电路的结构示意图，参考图10，与图3所示像素电路的区别在于，图10中，第一初始化单元171的第二端连接补偿模块130的第一端，如图10所示，其中，像素电路中第一晶体管T1、第二晶体管T2、数据写入晶体管T5、第一发光控制晶体管T3、第二发光控制晶体管T4、第一初始化晶体管T7、第二初始化晶体管T8为P型晶体管；补偿晶体管T6为N型晶体管，例如可以为IGZO晶体管。

图11是本发明实施例提供的另一种像素电路在写入帧的驱动时序图，该驱动时序可用于驱动图10所示像素电路。参考图10和图11，写入帧内，像素电路的工作过程包括第二初始化阶段t11、预充阶段t12、第一初始化阶段t1、数据写入阶段t2、亚阈值摆幅补偿阶段t5和发光阶段t3。

其中，在第二初始化阶段t11，第一初始化控制线Sn1上的信号为低电平，第一初始化晶体管T7导通；补偿控制信号线Sn2上的信号为高电平，补偿晶体管T6导通，初始化电压通过第一初始化晶体管T7和补偿晶体管T6传输至驱动晶体管DT的栅极。在第一初始化阶段t1，第一控制信号Ctrl1为低电平，第一晶体管T1导通，将偏置电压传输至第一电容C1的第一端。并且，第二初始化控制线Sp1上的信号为低电平，第二初始化晶体管T8导通，实现对发光器件D1第一极的初始化。

在预充阶段t12，数据写入控制信号线Sp上的信号为低电平，因此数据写入晶体管T5导通；补偿控制信号线Sn2上的信号为高电平，因此补偿晶体管T6导通。预充电压通过数据写入晶体管T5、驱动晶体管DT和补偿晶体管T6写入到驱动晶体管DT的栅极。

在第一初始化阶段t1，像素电路的工作过程与上述第二初始化阶段t11的工作过程相同，在此不再赘述。

在数据写入阶段t2，数据写入控制信号线Sp上的信号为低电平，数据写入晶体管T5导通，将数据电压传输至驱动晶体管DT的第一极。在数据写入阶段t2，补偿控制信号线Sn2上的信号为高电平，补偿晶体管T6导通，驱动晶体管DT第一极的数据电压通过驱动晶体管DT和补偿晶体管T6向驱动晶体管DT的栅极传输，直至驱动晶体管DT截止，在数据写入阶段t2，可以实现对驱动晶体管DT的阈值电压的补偿。在数据写入阶段t2，第一控制信号Ctrl1为低电平，第一晶体管T1导通，将偏置电压传输至第一电容C1的第一端。

在亚阈值摆幅补偿阶段t5，至少部分时段内，补偿控制信号线Sn2上的信号为高电平，补偿晶体管T6在至少部分时段内导通，驱动晶体管DT的电流继续向驱动晶体管DT的栅极充电。

在发光阶段t3，发光控制信号EM和第二控制信号Ctrl2为低电平信号，第一发光控制晶体管T3和第二发光控制晶体管T4导通，驱动晶体管DT驱动发光器件D1发光。同时，第二晶体管T2导通，将第一电源电压传输至耦合单元162的第一端。

图12是本发明实施例提供的另一种像素电路在保持帧的驱动时序图，该驱动时序可用于驱动图10所示像素电路。参考图10和图12，保持帧内，像素电路的工作过程包括偏置改善阶段t4和发光阶段t3。

在偏置改善阶段t4，第一控制信号Ctrl1为低电平，第一晶体管T1导通，将偏置电压传输至第一电容C1的第一端，使得第一电容C1的第一端的电位从上一帧发光阶段t3的第一电源电压跳变为偏置电压，相应的，第一电容C1的第二端电位会发生相同的电压跳变。偏置改善阶段t4包括两个改善子阶段t41，在改善子阶段t41，数据写入控制信号线Sp上的信号为低电平信号，数据写入晶体管T5导通，将数据电压传输至驱动晶体管DT的第一极，驱动晶体管DT根据自身栅极和第一极的电位导通，使得在保持帧内驱动晶体管DT存在电压偏置和电流偏置，减小保持帧和写入帧驱动晶体管DT的特性差异，提升刷新频率切换时的显示效果。

在发光阶段t3，发光控制信号EM和第二控制信号Ctrl2为低电平信号，第一发光控制晶体管T3和第二发光控制晶体管T4导通，驱动晶体管DT驱动发光器件D1发光。同时，第二晶体管T2导通，将第一电源电压传输至耦合单元162的第一端。

图13是本发明实施例提供的另一种像素电路的结构示意图，参考图13，可选的，初始化模块170包括第三初始化单元173，第三初始化单元173的控制端连接第三初始化控制线Sp0，第三初始化单元173的第一端连接初始化信号线Vref，第三初始化单元173的第二端连接发光模块150的第一端。

可选的，第三初始化单元173包括第三初始化晶体管T9。具体的，本实施例中，第三初始化单元173可以对发光器件D1的第一极进行初始化，还可以通过第二发光控制晶体管T4和补偿晶体管T6对驱动晶体管DT的栅极进行初始化。

如图13所示，其中，像素电路中第一晶体管T1、第二晶体管T2、数据写入晶体管T5、第一发光控制晶体管T3、第二发光控制晶体管T4、第三初始化晶体管T9为P型晶体管；补偿晶体管T6为N型晶体管，例如可以为IGZO晶体管。

图14是本发明实施例提供的另一种像素电路在写入帧的驱动时序图，该驱动时序可用于驱动图13所示像素电路。参考图13和图14，写入帧内，像素电路的工作过程包括第二初始化阶段t11、预充阶段t12、第一初始化阶段t1、数据写入阶段t2、亚阈值摆幅补偿阶段t5和发光阶段t3。

其中，在第二初始化阶段t11，第三初始化控制线Sp0上的信号为低电平，第三初始化晶体管T9导通；补偿控制信号线Sn2上的信号为高电平，补偿晶体管T6导通；发光控制信号EM为低电平，第一发光控制晶体管T3和第二发光控制晶体管T4导通，初始化电压通过第三初始化晶体管T9到达发光器件D1的第一极，并从发光器件D1的第一极通过第二发光控制晶体管T4和补偿晶体管T6传输至驱动晶体管DT的栅极，进而实现对发光器件D1的第一极以及驱动晶体管DT的栅极的初始化。在第二初始化阶段t11，第二控制信号Ctrl2为低电平，第二晶体管T2导通，将第一电源电压传输至第一电容C1的第一端。

在预充阶段t12，数据写入控制信号线Sp上的信号为低电平，因此数据写入晶体管T5导通；补偿控制信号线Sn2上的信号为高电平，因此补偿晶体管T6导通。预充电压通过数据写入晶体管T5、驱动晶体管DT和补偿晶体管T6写入到驱动晶体管DT的栅极。在预充阶段t12，第一控制信号Ctrl1为低电平，第一晶体管T1导通，将偏置电压传输至第一电容C1的第一端。

在第一初始化阶段t1，像素电路的工作过程与上述第二初始化阶段t11的工作过程相同，在此不再赘述。

在数据写入阶段t2，数据写入控制信号线Sp上的信号为低电平，数据写入晶体管T5导通，将数据电压传输至驱动晶体管DT的第一极。在数据写入阶段t2，补偿控制信号线Sn2上的信号为高电平，补偿晶体管T6导通，驱动晶体管DT第一极的数据电压通过驱动晶体管DT和补偿晶体管T6向驱动晶体管DT的栅极传输，直至驱动晶体管DT截止，在数据写入阶段t2，可以实现对驱动晶体管DT的阈值电压的补偿。在数据写入阶段t2，第一控制信号Ctrl1为低电平，第一晶体管T1导通，将偏置电压传输至第一电容C1的第一端。

在亚阈值摆幅补偿阶段t5，至少部分时段内，补偿控制信号线Sn2上的信号为高电平，补偿晶体管T6在至少部分时段内导通，驱动晶体管DT的电流继续向驱动晶体管DT的栅极充电。

在发光阶段t3，发光控制信号EM和第二控制信号Ctrl2为低电平信号，第一发光控制晶体管T3和第二发光控制晶体管T4导通，驱动晶体管DT驱动发光器件D1发光。同时，第二晶体管T2导通，将第一电源电压传输至耦合单元162的第一端。

图15是本发明实施例提供的另一种像素电路在保持帧的驱动时序图，该驱动时序可用于驱动图13所示像素电路。参考图13和图15，保持帧内，像素电路的工作过程包括偏置改善阶段t4和发光阶段t3。

在偏置改善阶段t4的部分时段，第一控制信号Ctrl1为低电平，第一晶体管T1导通，将偏置电压传输至第一电容C1的第一端，使得第一电容C1的第一端的电位从上一帧发光阶段t3的第一电源电压跳变为偏置电压，相应的，第一电容C1的第二端电位会发生相同的电压跳变。偏置改善阶段t4包括两个改善子阶段t41，在改善子阶段t41，数据写入控制信号线Sp上的信号为低电平信号，数据写入晶体管T5导通，将数据电压传输至驱动晶体管DT的第一极，驱动晶体管DT根据自身栅极和第一极的电位导通，使得在保持帧内驱动晶体管DT存在电压偏置和电流偏置，减小保持帧和写入帧驱动晶体管DT的特性差异，提升刷新频率切换时的显示效果。

在发光阶段t3，发光控制信号EM和第二控制信号Ctrl2为低电平信号，第一发光控制晶体管T3和第二发光控制晶体管T4导通，驱动晶体管DT驱动发光器件D1发光。同时，第二晶体管T2导通，将第一电源电压传输至耦合单元162的第一端。

需要说明的是，对于图10所示像素电路，以及图13所示像素电路，本发明上述实施例对像素电路的工作过程在写入帧包括第二初始化阶段t11、预充阶段t12、第一初始化阶段t1、数据写入阶段t2、亚阈值摆幅补偿阶段t5和发光阶段t3进行了说明，在本发明其他可选实施例中，对于图10和图13所示像素电路，在写入帧的工作过程也可不包括第二初始化阶段t11和预充阶段t12，而只包括第一初始化阶段t1、数据写入阶段t2、亚阈值摆幅补偿阶段t5和发光阶段t3，在此不再赘述。

还需说明的是，本发明上述实施例中，仅以切换单元161中的第一晶体管T1包括P型晶体管，第一晶体管T1的栅极接入第一控制信号Ctrl1，第二晶体管T2的栅极接入的第二控制信号Ctrl2由发光控制信号EM复用得到为例进行说明。当第一晶体管T1包括N型晶体管时，第一晶体管T1的栅极接入的第一控制信号Ctrl1也可由发光控制信号EM复用得到，此时，像素电路中无需单独设置提供第一控制信号Ctrl1的控制信号线，可以简化显示面板的布线。

本发明实施例还提供了一种像素电路的驱动方法，该驱动方法可以用于驱动本发明上述任意实施例的像素电路。图16是本发明实施例提供的一种像素电路的驱动方法的流程图，参考图16，该像素电路的驱动方法包括：

步骤210、在写入帧，数据写入模块的数据写入阶段向驱动模块的第一端写入数据电压，补偿模块在数据写入阶段将包含驱动模块的阈值电压的信息写入驱动模块的控制端，以对驱动模块的阈值电压进行补偿。

步骤220、在保持帧，数据写入模块在偏置改善阶段的改善子阶段向驱动模块的第一端写入固定电压，偏置改善模块在偏置改善阶段调节驱动模块的控制端的电位，以使驱动模块在改善子阶段根据自身控制端和第一端的电压导通；

发光控制模块、驱动模块和发光模块串联连接在第一电源电压输入端和第二电源电压输入端之间形成驱动支路。

步骤230、驱动支路在写入帧和保持帧的发光阶段导通，以使发光模块点亮。

其中，在保持帧，偏置改善阶段在发光阶段之前进行。

本发明实施例的像素电路的驱动方法，通过在保持帧，数据写入模块在偏置改善阶段的改善子阶段向驱动模块的第一端写入固定电压，偏置改善模块在偏置改善阶段耦合驱动模块的控制端的电位，以使在改善子阶段，驱动模块根据自身控制端和第一端的电压导通，使得在保持帧驱动模块存在电压偏置和电流偏置，进而减小不同刷新频率下驱动模块所包括的驱动晶体管的应力差异，进而减小驱动晶体管的特性差异，改善刷新频率切换时的显示效果。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素电路，其特征在于，包括：数据写入模块、驱动模块、补偿模块、发光控制模块、发光模块和偏置改善模块；

所述数据写入模块用于在写入帧的数据写入阶段向所述驱动模块的第一端写入数据电压，以及用于在保持帧的偏置改善阶段的改善子阶段向所述驱动模块的第一端写入固定电压；

所述补偿模块用于在所述写入帧的数据写入阶段将包含所述驱动模块的阈值电压的信息写入所述驱动模块的控制端，以对所述驱动模块的阈值电压进行补偿；

所述发光控制模块、所述驱动模块和所述发光模块串联连接在第一电源电压输入端和第二电源电压输入端之间形成驱动支路；所述驱动支路用于在所述写入帧和所述保持帧的发光阶段导通，以使所述发光模块点亮；

所述偏置改善模块用于在保持帧的偏置改善阶段，调节所述驱动模块的控制端的电位，以使所述驱动模块在所述改善子阶段根据自身控制端和第一端的电压导通；

其中，在所述保持帧，所述偏置改善阶段在所述发光阶段之前进行。

2.根据权利要求1所述的像素电路，其特征在于，所述偏置改善模块包括切换单元和耦合单元；

所述切换单元包括第一控制端、第二控制端、第一输入端、第二输入端和输出端，其中所述第一输入端连接偏置电压输入端，所述第二输入端连接第一电源电压输入端，所述输出端连接所述耦合单元的第一端，所述耦合单元的第二端连接所述驱动模块的控制端；所述切换单元用于在所述写入帧的发光阶段之外的至少部分阶段和所述保持帧的偏置改善阶段，响应所述第一控制端接入的第一控制信号使所述第一输入端和所述输出端之间导通，以及用于在所述写入帧的发光阶段和所述保持帧的发光阶段，响应所述第二控制端的第二控制信号使所述第二输入端和所述输出端之间导通；

其中，所述驱动模块包括P型晶体管，所述偏置电压输入端输入的偏置电压小于所述第一电源电压输入端输入的第一电源电压；

或者，所述驱动模块包括N型晶体管，所述偏置电压输入端输入的偏置电压大于所述第一电源电压输入端输入的第一电源电压。

3.根据权利要求2所述的像素电路，其特征在于，所述切换单元包括第一晶体管和第二晶体管；

其中，所述第一晶体管的栅极连接所述第一控制端，所述第一晶体管的第一极连接所述第一输入端，所述第一晶体管的第二极连接所述输出端；

所述第二晶体管的栅极连接所述第二控制端，所述第二晶体管的第一极连接所述第二输入端，所述第二晶体管的第二极连接所述输出端；

所述耦合单元包括第一电容。

4.根据权利要求3所述的像素电路，其特征在于，一帧内，所述第一控制信号的有效电平信号的脉冲宽度小于或等于所述第二控制信号的无效电平信号的脉冲宽度，且所述第一控制信号的有效电平信号完全与所述第二控制信号的无效电平信号交叠。

5.根据权利要求4所述的像素电路，其特征在于，所述发光控制模块包括第一发光控制晶体管和第二发光控制晶体管，所述第一发光控制晶体管连接在所述第一电源电压输入端与所述驱动模块的第一端之间，所述第二发光控制晶体管连接在所述驱动模块的第二端与所述发光模块的第一端之间，所述发光模块的第二端连接所述第二电源电压输入端；

所述第一发光控制晶体管和所述第二发光控制晶体管的栅极接入发光控制信号；

所述第二晶体管与所述第一发光控制晶体管、所述第二发光控制晶体管的沟道类型相同，所述发光控制信号作为所述第二控制信号；

和/或，所述第一晶体管与所述第一发光控制晶体管、所述第二发光控制晶体管的沟道类型相反，所述发光控制信号作为所述第一控制信号。

6.根据权利要求1所述的像素电路，其特征在于，所述偏置改善模块包括耦合单元，所述耦合单元的第一端连接偏置电压输入端，所述耦合单元的第二端连接所述驱动模块的控制端；

在所述写入帧的发光阶段之外和所述保持帧的发光阶段之外的阶段，所述偏置电压输入端输入的电压为所述偏置电压；在所述写入帧的发光阶段和所述保持帧的发光阶段，所述偏置电压输入端输入的电压为第一电源电压；

其中，所述驱动模块包括P型晶体管，所述偏置电压输入端输入的偏置电压小于所述第一电源电压输入端输入的第一电源电压；

或者，所述驱动模块包括N型晶体管，所述偏置电压输入端输入的偏置电压大于所述第一电源电压输入端输入的第一电源电压。

7.根据权利要求1所述的像素电路，其特征在于，所述数据写入模块的控制端连接数据写入控制信号线，所述数据写入模块的第一端连接数据线，所述数据写入模块的第二端连接所述驱动模块的第一端；所述数据写入模块用于响应所述数据写入控制信号线传输的数据写入控制信号，在所述数据写入阶段以及所述改善子阶段导通；

所述补偿模块的控制端连接补偿控制信号线，所述补偿模块的第一端连接所述驱动模块的第二端，所述补偿模块的第二端连接所述驱动模块的控制端；所述补偿模块用于响应所述补偿控制信号线传输的补偿控制信号，在所述数据写入阶段导通。

8.根据权利要求7所述的像素电路，其特征在于，还包括初始化模块，所述初始化模块用于在所述写入帧的第一初始化阶段，将初始化电压写入到所述发光模块的第一端和所述驱动模块的控制端；其中，在所述写入帧，所述第一初始化阶段在所述数据写入阶段之前；

所述初始化模块还用于在所述偏置改善阶段的至少部分阶段，将所述初始化电压写入到所述发光模块的第一端；

优选的，所述初始化模块还用于在写入帧的第二初始化阶段，将初始化电压写入到所述发光模块的第一端和所述驱动模块的控制端；其中所述第二初始化阶段在所述第一初始化阶段之前进行；

优选的，所述写入帧还包括预充阶段，所述数据写入模块还用于在写入帧的预充阶段，向所述驱动模块的控制端写入预充电压；所述预充电压为所述像素电路同列中的上n行像素电路对应的数据电压，n≥2；其中，在写入帧，所述预充阶段介于所述第二初始化阶段和所述第一初始化阶段之间，所述数据写入阶段在所述第一初始化阶段后；

优选的，所述初始化模块包括第一初始化单元和第二初始化单元；所述第一初始化单元单元的控制端连接第一初始化控制线，所述第一初始化单元的第一端连接初始化信号线，所述第一初始化单元的第二端连接所述驱动模块的控制端或者所述补偿模块的第一端；所述第二初始化单元的控制端连接第二初始化控制线，所述第二初始化单元的第一端连接初始化信号线，所述第二初始化单元的第二端连接所述发光模块的第一端；或者，

所述初始化模块包括第三初始化单元，所述第三初始化单元的控制端连接第三初始化控制线，所述第三初始化单元的第一端连接初始化信号线，所述第三初始化单元的第二端连接所述发光模块的第一端。

9.根据权利要求7所述的像素电路，其特征在于，所述像素电路还包括存储模块，所述存储模块的第一端连接所述第一电源电压输入端，所述存储模块的第二端连接所述驱动模块的第一端；

所述写入帧还包括亚阈值摆幅补偿阶段，所述补偿模块还用于根据补偿控制信号线的补偿控制信号在所述亚阈值摆幅补偿阶段导通，其中，所述亚阈值摆幅补偿阶段介于所述写入帧的所述数据写入阶段与所述发光阶段之间。

10.一种像素电路的驱动方法，其特征在于，包括：

在写入帧，数据写入模块的数据写入阶段向驱动模块的第一端写入数据电压，补偿模块在数据写入阶段将包含所述驱动模块的阈值电压的信息写入所述驱动模块的控制端，以对所述驱动模块的阈值电压进行补偿；在保持帧，所述数据写入模块在偏置改善阶段的改善子阶段向所述驱动模块的第一端写入固定电压，所述偏置改善模块在偏置改善阶段调节所述驱动模块的控制端的电位，以使所述驱动模块在所述改善子阶段根据自身控制端和第一端的电压导通；

发光控制模块、所述驱动模块和发光模块串联连接在第一电源电压输入端和第二电源电压输入端之间形成驱动支路；所述驱动支路在所述写入帧和所述保持帧的发光阶段导通，以使所述发光模块点亮；

其中，在所述保持帧，所述偏置改善阶段在所述发光阶段之前进行。