CN116545914A - 交换机芯片逻辑堆叠二层表项同步方法、系统及交换机 - Google Patents
交换机芯片逻辑堆叠二层表项同步方法、系统及交换机 Download PDFInfo
- Publication number
- CN116545914A CN116545914A CN202310439371.9A CN202310439371A CN116545914A CN 116545914 A CN116545914 A CN 116545914A CN 202310439371 A CN202310439371 A CN 202310439371A CN 116545914 A CN116545914 A CN 116545914A
- Authority
- CN
- China
- Prior art keywords
- switch
- chip
- layer
- target message
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000008569 process Effects 0.000 claims abstract description 10
- 230000001360 synchronised effect Effects 0.000 claims abstract description 9
- 230000005540 biological transmission Effects 0.000 claims description 7
- 238000012217 deletion Methods 0.000 claims description 2
- 230000037430 deletion Effects 0.000 claims description 2
- 238000004891 communication Methods 0.000 abstract description 7
- 230000007246 mechanism Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/02—Topology update or discovery
- H04L45/021—Ensuring consistency of routing table updates, e.g. by using epoch numbers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明提供一种交换机芯片逻辑堆叠二层表项同步方法、系统及交换机，其中，所述方法包括：获取目标报文，其中，所述目标报文中包括目标字段；基于所述目标报文向对应的堆叠端口进行转发，并在最后一级交换机堆叠芯片收到所述目标报文后，将所述目标字段进行删除，所述交换机至少包括两级交换机堆叠芯片；基于所述目标字段获取二层表项数据，在所述目标报文转发过程中，基于所述二层表项数据完成所述交换机堆叠芯片的表项数据同步更新。本发明通过定制特殊的交换机芯片之间的MAC Notification报文的通信机制，可以快速实现多芯片堆叠交换机的二层转发表项的同步，实现较小的成本来堆叠多颗交换机芯片形成一个大型交换机的目的，提升相关以太网产品的竞争力。
Description
技术领域
本发明涉及交换机技术领域，特别是涉及一种交换机芯片逻辑堆叠二层表项同步方法、系统及交换机。
背景技术
以太网交换机的堆叠，是将多台以太网交换机连接在一起，组成可以提供多个端口的以太网交换机，目前，堆叠技术的实现方案通常是采用堆叠接口模块加上堆叠使用的线缆实现的。
交换机芯片通过逻辑级联可以实现更多的端口通信，但是在通信时缺乏二次转发表的更新机制，使得每个端口都需要分别识别对应的转发表项信息，使得效率低下，增加时延。
发明内容
本发明的目的在于提供一种交换机芯片逻辑堆叠二层表项同步方法、系统及交换机，用于解决交换机二层转发表同步的问题。
第一方面，本申请提供了一种交换机芯片逻辑堆叠二层表项同步方法，所述方法包括：
获取目标报文，其中，所述目标报文中包括目标字段；
基于所述目标报文向对应的堆叠端口进行转发，并在最后一级交换机堆叠芯片收到所述目标报文后，将所述目标字段进行删除，所述交换机至少包括两级交换机堆叠芯片；
基于所述目标字段获取二层表项数据，在所述目标报文转发过程中，基于所述二层表项数据完成所述交换机堆叠芯片的表项数据同步更新。
在本申请一个可能的实现方式中，基于设置在交换机堆叠芯片内部的报文解析模块识别解析得到所述目标报文，其中，所述目标报文包括MAC Notification报文。
在本申请一个可能的实现方式中，所述报文解析模块识别解析得到所述目标报文的触发条件包括交换机堆叠芯片接收传输更新数据时触发，和/或交换机堆叠芯片内原有的二层表项老化时触发。
在本申请一个可能的实现方式中，交换机堆叠芯片内原有的二层表项停止更新时间超过预设值后表明当前原有的二层表项老化。
在本申请一个可能的实现方式中，当交换机堆叠芯片接收传输更新数据时，基于所述报文解析模块解析所述更新数据得到目标报文，从而基于所述目标报文中的目标字段获取到对应的二层表项，基于所述二层表项将当前交换机中其他交换机堆叠芯片的二层转发表项数据进行更新。
在本申请一个可能的实现方式中，当基于所述报文解析模块识别到交换机堆叠芯片内原有的二层表项老化时，删除对应交换机堆叠芯片内的二层表项，并在其他交换机堆叠芯片的二层转发表项数据中进行同步删除。
在本申请一个可能的实现方式中，基于所述目标报文进行字段识别以得到所述堆叠端口，其中，所述堆叠端口在所述目标报文中的字段为五个字节。
在本申请一个可能的实现方式中，所述目标报文中五个字节的字段包括一个字节的堆叠芯片转发口以及四个字节的报文输出端口。
第二方面，本申请提供了一种交换机芯片逻辑堆叠二层表项同步系统，所述系统包括：
获取模块，用于获取目标报文，其中，所述目标报文中包括目标字段；
转发模块，用于基于所述目标报文向对应的堆叠端口进行转发，并在最后一级交换机堆叠芯片收到所述目标报文后，将所述目标字段进行删除，所述交换机至少包括两级交换机堆叠芯片；
更新模块，用于基于所述目标字段获取二层表项数据，在所述目标报文转发过程中，基于所述二层表项数据完成所述交换机堆叠芯片的表项数据同步更新。
第三方面，本申请提供了一种上述的交换机，用于执行所述的交换机芯片逻辑堆叠二层表项同步方法。
如上所述，本发明的交换机芯片逻辑堆叠二层表项同步方法、系统及交换机，通过定制特殊的交换机芯片之间的MAC Notification报文的通信机制，可以快速实现多芯片堆叠交换机的二层转发表项的同步，能够实现较小的成本来堆叠多颗交换机芯片形成一个大型交换机的目的，提升相关以太网产品的竞争力。
附图说明
图1显示为本发明的交换机芯片逻辑堆叠二层表项同步方法于一实施例中的方法步骤示意图；
图2显示为本发明的交换机芯片逻辑堆叠二层表项同步方法于一实施例中的MNNotification报文格式示意图；
图3显示为本发明的交换机芯片逻辑堆叠二层表项同步系统于一实施例中的结构示意图；
图4显示为本发明一实施例中交换机的结构示意图。
元件标号说明
S102～S106 步骤30 交换机芯片逻辑堆叠二层表项同步系统
31 获取模块
32 转发模块
33 更新模块
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
具体地，交换机芯片逻辑堆叠二层表项同步，通过定义一种特殊的供交换机芯片内部的使用网络字段，将该字段嵌入正常的以太网报文，通过芯片内部解析该特殊的网络字段而进行对多颗芯片在逻辑上进行堆叠，从而通过多芯片的逻辑级联扩展交换机端口数量，降低交换机的管理成本。其中，当我们要开启交换芯片堆叠形成多芯片方案的大交换机时，每当任何一个芯片中的二层转发表发生表项更新，则会自动触发该芯片产生一个新的MAC Notification报文(该报文长度总共为“64Byte”，是最小的合法以太网报文长度，从而减少网络开销)，该报文发送往堆叠口，送往相邻的芯片，从而实现较小的成本来堆叠多颗交换机芯片形成一个大型交换机的目的，提升相关以太网产品的竞争力。
请参阅图1，于发明一实施例中，本发明的交换机芯片逻辑堆叠二层表项同步方法包括如下步骤：
步骤S102，获取目标报文，其中，所述目标报文中包括目标字段；
步骤S104，基于所述目标报文向对应的堆叠端口进行转发，并在最后一级交换机堆叠芯片收到所述目标报文后，将所述目标字段进行删除，所述交换机至少包括两级交换机堆叠芯片；
步骤S106，基于所述目标字段获取二层表项数据，在所述目标报文转发过程中，基于所述二层表项数据完成所述交换机堆叠芯片的表项数据同步更新。
需要说明的是，首先获取目标报文，具体地，是通过基于设置在交换机堆叠芯片内部的报文解析模块识别解析得到所述目标报文，其中，所述目标报文包括MACNotification报文，如图2所示，显示为所述MAC Notification报文，报文中除了MN Tag以外，还包括了必要的DA、SA以及CRC，其中，DA是目的MAC地址，SA就是源MAC地址，而CRC(Cyclical Redundancy Check)是循环冗余码校验，此外，在MN Tag之前还增加了Ethertype字段是可以定义的MAC notification的报文类型，该字段长度为“2Byte”，于发明一实施例中定义该字段可以为0x9999，具体地，MN Tag长度为“64-18＝46Byte”，其中，DA长度为“6Byte”、SA长度为“6Byte”以及CRC长度为“4Byte”，因此本申请中的MN Tag的长度为“46Byte”。
进一步地，于发明一实施例中，所述报文解析模块识别解析得到所述目标报文的触发条件包括交换机堆叠芯片接收传输更新数据时触发，和/或交换机堆叠芯片内原有的二层表项老化时触发。
需要说明的是，上述实施例中说明了获取目标报文，具体是通过基于设置在交换机堆叠芯片内部的报文解析模块识别解析得到的，然而本实施例中说明了在报文解析模块识别解析时需要触发对应的触发条件才可进行，其中，触发条件包括两个，其一是交换机堆叠芯片接收传输更新数据时触发，其二是交换机堆叠芯片内原有的二层表项老化时触发。
具体地，当交换机堆叠芯片接收传输更新数据时，基于所述报文解析模块解析所述更新数据得到目标报文，从而基于所述目标报文中的目标字段获取到对应的二层表项，基于所述二层表项将当前交换机中其他交换机堆叠芯片的二层转发表项数据进行更新；和/或当基于所述报文解析模块识别到交换机堆叠芯片内原有的二层表项老化时，删除对应交换机堆叠芯片内的二层表项，并在其他交换机堆叠芯片的二层转发表项数据中进行同步删除，其中，交换机堆叠芯片内原有的二层表项停止更新时间超过预设值后表明当前原有的二层表项老化，相应地，所述预设值可以是“5min”。
进一步地，于发明一实施例中，基于所述目标报文进行字段识别以得到所述堆叠端口，其中，所述堆叠端口在所述目标报文中的字段为五个字节，其中，所述目标报文中五个字节的字段包括一个字节的堆叠芯片转发口以及四个字节的报文输出端口。
需要说明的是，具体地，当MAC Notification报文从堆叠口转发给相邻芯片，相邻交换机芯片内部的报文解析模块解析到该报文是MAC Notification报文后，则将提起MNTag信息后将该报文信息息通过堆叠端口转发给下一个相邻的堆叠芯片，直到最后一级堆叠芯片收到后，将MAC notification报文删除，相应地，所述交换机至少包括两级交换机堆叠芯片，其中，MAC notification报文定义的“46Byte”的Tag，用于将本芯片的二层表的信息变化数据打包告知整个堆叠系统里的其他芯片，堆叠系统里的其他芯片收到该信息后更新本芯片的二层表信息，从而使整个堆叠系统里的所有芯片的二层转发表项都一致。MACNotification报文的MN Tag定义如表1所示：
表1.MN Tag定义明细表
具体地，当相邻芯片从stack(堆叠)端口收到MAC Notification报文时，内置的报文解析会解析该报文的各个字段，根据各个字段的所有信息，对本芯片的二层表项进行更新，从而达到整个堆叠系统的芯片二层表项一致同步的结果。
本申请实施例还提供一种交换机芯片逻辑堆叠二层表项同步系统，所述交换机芯片逻辑堆叠二层表项同步系统可以实现本申请所述的交换机芯片逻辑堆叠二层表项同步方法，但本申请所述的交换机芯片逻辑堆叠二层表项同步方法的实现装置包括但不限于本实施例列举的交换机芯片逻辑堆叠二层表项同步系统的结构，凡是根据本申请的原理所做的现有技术的结构变形和替换，都包括在本申请的保护范围内。
请参阅图3，在一实施例中，本实施例提供的一种交换机芯片逻辑堆叠二层表项同步系统30，所述系统包括：
获取模块31，用于获取目标报文，其中，所述目标报文中包括目标字段；
转发模块32，用于基于所述目标报文向对应的堆叠端口进行转发，并在最后一级交换机堆叠芯片收到所述目标报文后，将所述目标字段进行删除，所述交换机至少包括两级交换机堆叠芯片；
更新模块33，用于基于所述目标字段获取二层表项数据，在所述目标报文转发过程中，基于所述二层表项数据完成所述交换机堆叠芯片的表项数据同步更新。
由于本实施例的具体实现方式与前述方法实施例对应，因而于此不再对同样的细节做重复赘述，本领域技术人员也应当理解，图3实施例中的各个模块的划分仅仅是一种逻辑功能的划分，实际实现时可以全部或部分集成到一个或多个物理实体上，且这些模块可以全部以软件通过处理元件调用的形式实现，也可以全部以硬件的形式实现，还可以部分模块通过处理元件调用软件的形式实现，部分模块通过硬件的形式实现。
参阅图4，本实施例提供一种交换机，详细地，用于执行任一项所述交换机芯片逻辑堆叠二层表项同步方法，其中，交换机整机中存在多个芯片，每个芯片对应有两个堆叠端口和四个正常以太网口，堆叠端口两两互联。
综上所述，本发明通过定制特殊的交换机芯片之间的MAC Notification报文的通信机制，可以快速实现多芯片堆叠交换机的二层转发表项的同步，能够实现较小的成本来堆叠多颗交换机芯片形成一个大型交换机的目的，提升相关以太网产品的竞争力。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置或方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅是示意性的，例如，模块/单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或单元可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的模块/单元可以是或者也可以不是物理上分开的，作为模块/单元显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块/单元来实现本申请实施例的目的。例如，在本申请各个实施例中的各功能模块/单元可以集成在一个处理模块中，也可以是各个模块/单元单独物理存在，也可以两个或两个以上模块/单元集成在一个模块/单元中。
本领域普通技术人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
上述各个附图对应的流程或结构的描述各有侧重，某个流程或结构中没有详述的部分，可以参见其他流程或结构的相关描述。
上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。
Claims (10)
1.一种交换机芯片逻辑堆叠二层表项同步方法，其特征在于，包括：
获取目标报文，其中，所述目标报文中包括目标字段；
基于所述目标报文向对应的堆叠端口进行转发，并在最后一级交换机堆叠芯片收到所述目标报文后，将所述目标字段进行删除，所述交换机至少包括两级交换机堆叠芯片；
基于所述目标字段获取二层表项数据，在所述目标报文转发过程中，基于所述二层表项数据完成所述交换机堆叠芯片的表项数据同步更新。
2.根据权利要求1所述的交换机芯片逻辑堆叠二层表项同步方法，其特征在于，基于设置在交换机堆叠芯片内部的报文解析模块识别解析得到所述目标报文，其中，所述目标报文包括MAC Notification报文。
3.根据权利要求1所述的交换机芯片逻辑堆叠二层表项同步方法，其特征在于，所述报文解析模块识别解析得到所述目标报文的触发条件包括交换机堆叠芯片接收传输更新数据时触发，和/或交换机堆叠芯片内原有的二层表项老化时触发。
4.根据权利要求3所述的交换机芯片逻辑堆叠二层表项同步方法，其特征在于，交换机堆叠芯片内原有的二层表项停止更新时间超过预设值后表明当前原有的二层表项老化。
5.根据权利要求3所述的交换机芯片逻辑堆叠二层表项同步方法，其特征在于，当交换机堆叠芯片接收传输更新数据时，基于所述报文解析模块解析所述更新数据得到目标报文，从而基于所述目标报文中的目标字段获取到对应的二层表项，基于所述二层表项将当前交换机中其他交换机堆叠芯片的二层转发表项数据进行更新。
6.根据权利要求3所述的交换机芯片逻辑堆叠二层表项同步方法，其特征在于，当基于所述报文解析模块识别到交换机堆叠芯片内原有的二层表项老化时，删除对应交换机堆叠芯片内的二层表项，并在其他交换机堆叠芯片的二层转发表项数据中进行同步删除。
7.根据权利要求1所述的交换机芯片逻辑堆叠二层表项同步方法，其特征在于，基于所述目标报文进行字段识别以得到所述堆叠端口，其中，所述堆叠端口在所述目标报文中的字段为五个字节。
8.根据权利要求7所述的交换机芯片逻辑堆叠二层表项同步方法，其特征在于，所述目标报文中五个字节的字段包括一个字节的堆叠芯片转发口以及四个字节的报文输出端口。
9.一种交换机芯片逻辑堆叠二层表项同步系统，其特征在于，包括：
获取模块，用于获取目标报文，其中，所述目标报文中包括目标字段；
转发模块，用于基于所述目标报文向对应的堆叠端口进行转发，并在最后一级交换机堆叠芯片收到所述目标报文后，将所述目标字段进行删除，所述交换机至少包括两级交换机堆叠芯片；
更新模块，用于基于所述目标字段获取二层表项数据，在所述目标报文转发过程中，基于所述二层表项数据完成所述交换机堆叠芯片的表项数据同步更新。
10.一种交换机，其特征在于，用于执行如权利要求1至7中任一项所述的交换机芯片逻辑堆叠二层表项同步方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310439371.9A CN116545914B (zh) | 2023-04-21 | 2023-04-21 | 交换机芯片逻辑堆叠二层表项同步方法、系统及交换机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310439371.9A CN116545914B (zh) | 2023-04-21 | 2023-04-21 | 交换机芯片逻辑堆叠二层表项同步方法、系统及交换机 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116545914A true CN116545914A (zh) | 2023-08-04 |
| CN116545914B CN116545914B (zh) | 2024-03-29 |
Family
ID=87446211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310439371.9A Active CN116545914B (zh) | 2023-04-21 | 2023-04-21 | 交换机芯片逻辑堆叠二层表项同步方法、系统及交换机 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116545914B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060124276A (ko) * | 2005-05-31 | 2006-12-05 | 한국전자통신연구원 | 분산 구조 라우터에서의 계층2 테이블 관리 방법 및 시스템 |
| CN103414773A (zh) * | 2013-08-12 | 2013-11-27 | 杭州华三通信技术有限公司 | 堆叠系统中的mac地址信息同步方法及装置 |
| US20140071825A1 (en) * | 2012-09-11 | 2014-03-13 | Ciena Corporation | Load balancing systems and methods of mac learning in multi-slot architectures |
| CN103746944A (zh) * | 2014-01-14 | 2014-04-23 | 华为技术有限公司 | 堆叠实现方法及可堆叠设备 |
| CN104410575A (zh) * | 2014-12-05 | 2015-03-11 | 盛科网络（苏州）有限公司 | 多芯片堆叠模式下mac地址硬件学习装置及方法 |
| US9319317B1 (en) * | 2014-01-31 | 2016-04-19 | Adtran, Inc. | Systems and methods for disseminating addresses in distributed switching environments |
| CN106330786A (zh) * | 2015-06-29 | 2017-01-11 | 中兴通讯股份有限公司 | Mac地址的同步方法、装置及系统 |
| CN108023974A (zh) * | 2017-11-30 | 2018-05-11 | 新华三技术有限公司 | 一种地址老化方法和装置 |
| CN109842694A (zh) * | 2019-03-22 | 2019-06-04 | 新华三技术有限公司 | 一种同步mac地址的方法、网络设备和计算机可读存储介质 |
| US20190394165A1 (en) * | 2018-06-22 | 2019-12-26 | Aeronix, Inc. | Multi-level secure ethernet switch |
| CN110830393A (zh) * | 2019-10-22 | 2020-02-21 | 苏州盛科科技有限公司 | 芯片堆叠模式下MACsec的实现方法及装置 |
| CN115086254A (zh) * | 2022-06-06 | 2022-09-20 | 上海华信长安网络科技有限公司 | 一种多台交换机堆叠系统下mac表项同步的方法和装置 |
-
2023
- 2023-04-21 CN CN202310439371.9A patent/CN116545914B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060124276A (ko) * | 2005-05-31 | 2006-12-05 | 한국전자통신연구원 | 분산 구조 라우터에서의 계층2 테이블 관리 방법 및 시스템 |
| US20140071825A1 (en) * | 2012-09-11 | 2014-03-13 | Ciena Corporation | Load balancing systems and methods of mac learning in multi-slot architectures |
| CN103414773A (zh) * | 2013-08-12 | 2013-11-27 | 杭州华三通信技术有限公司 | 堆叠系统中的mac地址信息同步方法及装置 |
| CN103746944A (zh) * | 2014-01-14 | 2014-04-23 | 华为技术有限公司 | 堆叠实现方法及可堆叠设备 |
| US9319317B1 (en) * | 2014-01-31 | 2016-04-19 | Adtran, Inc. | Systems and methods for disseminating addresses in distributed switching environments |
| CN104410575A (zh) * | 2014-12-05 | 2015-03-11 | 盛科网络（苏州）有限公司 | 多芯片堆叠模式下mac地址硬件学习装置及方法 |
| CN106330786A (zh) * | 2015-06-29 | 2017-01-11 | 中兴通讯股份有限公司 | Mac地址的同步方法、装置及系统 |
| CN108023974A (zh) * | 2017-11-30 | 2018-05-11 | 新华三技术有限公司 | 一种地址老化方法和装置 |
| US20190394165A1 (en) * | 2018-06-22 | 2019-12-26 | Aeronix, Inc. | Multi-level secure ethernet switch |
| CN109842694A (zh) * | 2019-03-22 | 2019-06-04 | 新华三技术有限公司 | 一种同步mac地址的方法、网络设备和计算机可读存储介质 |
| CN110830393A (zh) * | 2019-10-22 | 2020-02-21 | 苏州盛科科技有限公司 | 芯片堆叠模式下MACsec的实现方法及装置 |
| CN115086254A (zh) * | 2022-06-06 | 2022-09-20 | 上海华信长安网络科技有限公司 | 一种多台交换机堆叠系统下mac表项同步的方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116545914B (zh) | 2024-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7293020B2 (en) | String search scheme in a distributed architecture | |
| CN101151851B (zh) | 用于服务器环境中的联网卸载的主机以太网适配器 | |
| KR100506323B1 (ko) | 네트워크 프로세서를 사용하는 네트워크 스위치 및 그의방법 | |
| US7023797B2 (en) | Flexible aggregation of output links | |
| US9356885B2 (en) | Methods and apparatus related to a distributed switch fabric | |
| KR100498824B1 (ko) | Ｖｌｓｉ 네트워크 프로세서 및 방법 | |
| JP2001500680A (ja) | 分類キーを利用したフレーム分類 | |
| EP3566402A1 (en) | Managing network traffic in virtual switches based on logical port identifiers | |
| US20030076832A1 (en) | Data path optimization algorithm | |
| KR20020024332A (ko) | 네트워크 프로세서, 메모리 조직 및 방법 | |
| US8179792B1 (en) | Packet de-duplication | |
| US8737412B2 (en) | Network relay system and method of automatically setting a network relay system | |
| US8824468B2 (en) | System and method for parsing frames | |
| JP4120356B2 (ja) | 拡張ｖｌａｎタグｓｗａｐ方式 | |
| WO2018086564A1 (zh) | 多通道无源光网络的帧序号承载方法、装置及系统、存储介质 | |
| CN116545914B (zh) | 交换机芯片逻辑堆叠二层表项同步方法、系统及交换机 | |
| JP5407712B2 (ja) | 通信装置および通信制御方法 | |
| US20050256821A1 (en) | Parser for parsing data packets | |
| CN114448886A (zh) | 一种流表的处理方法及装置 | |
| US6678279B1 (en) | System and method to implement a packet switch buffer for unicast and multicast data | |
| CN112702254A (zh) | 报文处理方法、装置及电子设备 | |
| CN116389391B (zh) | 交换机芯片逻辑级联方法、系统及交换机 | |
| US7111220B1 (en) | Network physical layer with embedded multi-standard CRC generator | |
| US20140204958A1 (en) | Preprocessing unit for network data | |
| CN101431507A (zh) | 一种obsai rp3接口的信令传输方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |