CN104410575A - 多芯片堆叠模式下mac地址硬件学习装置及方法 - Google Patents
多芯片堆叠模式下mac地址硬件学习装置及方法 Download PDFInfo
- Publication number
- CN104410575A CN104410575A CN201410733973.6A CN201410733973A CN104410575A CN 104410575 A CN104410575 A CN 104410575A CN 201410733973 A CN201410733973 A CN 201410733973A CN 104410575 A CN104410575 A CN 104410575A
- Authority
- CN
- China
- Prior art keywords
- chip
- mac address
- learning
- address learning
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明揭示了一种多芯片堆叠模式下MAC地址硬件学习装置及方法，方法包括：根据数据报文解析得到用于MAC地址学习的MAC地址学习报文，解析出所述MAC地址学习报文中的MAC地址学习信息，根据所述MAC地址学习信息将相应的二层转发表项写入芯片，完成MAC地址的同步学习。本发明减少了上层系统软件的参与程度，降低软件复杂度，实现了堆叠系统中完全的MAC地址信息硬件学习，提高芯片堆叠下的MAC地址学习性能，使得芯片间的MAC学习流程清晰、正确和高效。
Description
技术领域
本发明涉及网络通信技术领域，尤其是涉及一种多芯片堆叠模式下MAC地址硬件学习装置及方法。
背景技术
多芯片堆叠(Stacking)是在企业网中比较常用的功能，其目的是增加整个设备的出口带宽。支持多芯片的堆叠，需要芯片有相关支持功能，如图1所示，交换机芯片支持堆叠时，除了普通用户使用的接口(如图1中圆形表示的接口)外，还需要支持芯片间连接的特殊接口(如图1中方形表示的接口)，在这些芯片间连接接口上，需要支持堆叠的功能。
图1所示的交换机芯片堆叠模式下对数据报文处理的一般处理流程为：数据报文101从交换机芯片102的用户使用接口进入交换机芯片102，交换机芯片102经过转发路径表项的查找后，决定将该数据报文101从芯片108的某个用户使用接口发送出去。于是芯片102将数据报文101处理后，经过芯片102与芯片105之间的芯片间连接接口发送处理后的数据报文104和芯片处理信息103给芯片105；芯片101根据芯片处理信息103将数据包发送至芯片105和芯片108之间的芯片间连接接口上，并输出数据报文107及芯片处理信息106至芯片108；芯片108接收数据报文107及芯片处理信息106，根据两者信息，将数据报文109最终从芯片108的某个用户使用接口发送出去。
在多芯片堆叠模式下，如何将各芯片学习到的MAC(Media Access Control，介质访问控制)进行同步，是一个比较基本和重要的问题。跨芯片报文的学习从目前已有技术来说一般均在报文解析芯片(Ingress chip)上学习，并通过中央处理器CPU使用上层系统软件同步到其他各个芯片。
如图2所示，数据报文201进报文解析芯片206时，报文经过报文解析模块202后，解析得到MAC地址学习信息203，并将其输入MAC地址学习模块204，该模块根据输入信息将相应的二层转发表项写报文解析芯片，并通知系统软件205；系统软件205然后将相应的二层转发表项写入其他芯片，如图中的芯片207以及芯片208。
整个过程中，真正能够在芯片中进行硬件学习的只有报文解析芯片(Ingress Chip)，即图2中的芯片204，其他芯片都需要通过CPU上的系统软件进行同步和写入。这里就对系统软件的性能，复杂度有一定的要求，有可能由于系统软件的问题，导致其他芯片没有能够正确学习到二层转发表项。
因此，现有跨芯片报文的学习方法，增加系统软件复杂度，并受CPU性能影响，对MAC地址信息的学习性能也有一定影响，如整个学习过程会有一定延时。另外该现有技术也不能使用完全的硬件学习，无法达到在堆叠系统中完全的MAC地址信息硬件学习。
发明内容
本发明的目的在于克服现有技术的缺陷，提供一种多芯片堆叠模式下MAC地址硬件学习装置及方法，使得数据报文在堆叠设备中跨芯片传递时，将需要学习的MAC地址学习信息以特殊报文的形式，发送至其他芯片，并通过芯片直接进行硬件学习，无需上层系统软件进行芯片间同步，以实现更快的速度完成跨芯片报文的MAC地址学习。
为实现上述目的，本发明提出如下技术方案：一种多芯片堆叠模式下MAC地址硬件学习装置，包括堆叠模式下的报文解析芯片和复数转发芯片，所述报文解析芯片和转发芯片之间以及所述转发芯片与转发芯片之间通过芯片间连接接口相连，
所述报文解析芯片通过本身的用户使用接口接收数据报文并根据所述数据报文完成MAC地址信息学习后，输出相应的芯片处理信息和处理后的数据报文给其下游的所述转发芯片，所述芯片处理信息包括MAC地址学习报文和其他处理信息；
每个所述转发芯片解析出由其上游的所述报文解析芯片或者由其上游的所述转发芯片发送出的所述MAC地址学习报文中的MAC地址学习信息，并根据所述MAC地址学习信息进行MAC地址信息的学习后，将所述MAC地址学习报文转发给其下游的转发芯片进行解析和学习。
优选地，所述报文解析芯片内包括报文解析模块和第一MAC地址学习模块，所述报文解析模块根据所述数据报文解析出所述MAC地址学习信息，所述第一MAC地址学习模块根据输入的所述MAC地址学习信息将相应的二层转发表项写入本芯片。
优选地，每个所述转发芯片包括MAC地址学习信息解析模块和第二MAC地址学习模块，所述MAC地址学习信息解析模块解析出所述MAC地址学习信息，所述第二MAC地址学习模块根据解析出的所述MAC地址学习信息将相应的二层转发表项写入本芯片。
优选地，当所述报文解析芯片和所述转发芯片连接形成环形拓扑时，环形拓扑内的所述报文解析芯片或转发芯片完成MAC地址信息的学习后，将所述MAC地址学习信息从除接收MAC地址学习报文的其他所述芯片间连接接口发送给其他芯片进行解析学习。
优选地，当所述报文解析芯片和所述转发芯片连接形成环形拓扑时，将其中任意一对芯片间的所述芯片间连接接口设置为断点。
优选地，所述MAC地址学习信息包括源MAC地址、VlanID和源端口。
本发明还提供了一种多芯片堆叠模式下MAC地址硬件学习方法，用于堆叠模式下多块芯片的MAC地址同步学习，包括以下步骤：
根据数据报文解析得到用于MAC地址学习的MAC地址学习报文；
解析出所述MAC地址学习报文中的MAC地址学习信息；
根据所述MAC地址学习信息将相应的二层转发表项写入芯片，完成MAC地址的同步学习；
优选地，当芯片间连接形成环形拓扑时，所述芯片完成MAC地址信息的学习后，将所述MAC地址学习信息从除接收MAC地址学习报文的其他所述芯片间连接接口发送给其他芯片进行解析学习。
优选地，当芯片间连接形成环形拓扑时，将其中任意一对芯片间的所述芯片间连接接口设置为断点。
优选地，所述MAC地址学习信息包括源MAC地址、VlanID和源端口。
本发明在芯片发送出的芯片处理信息中，增加上以特殊报文形式封装的MAC地址学习所需要的信息，并在其他学习芯片中，增加解析MAC地址学习信息用的解析模块，并将相应信息传递到转发芯片内的MAC地址学习模块，从而实现多芯片堆叠模式下所有芯片完成MAC地址的同步学习，且达到在堆叠模式下完全的MAC地址信息硬件学习。
本发明的有益效果是：本发明减少了上层系统软件的参与程度，降低软件复杂度，实现了堆叠系统中完全的MAC地址信息硬件学习，提高芯片堆叠下的MAC地址学习性能，使得芯片间的MAC学习流程清晰、正确和高效。
附图说明
图1是现有芯片堆叠模式下对数据报文处理的流程示意图；
图2是现有芯片堆叠模式下MAC地址学习和同步的原理示意图；
图3是本发明实施例一芯片堆叠模式下MAC地址学习和同步的原理示意图；
图4是本发明实施例二芯片环形拓扑堆叠模式下MAC地址学习和同步的原理示意图。
具体实施方式
下面将结合本发明的附图，对本发明实施例的技术方案进行清楚、完整的描述。
如图3所示，为本发明实施例一芯片间MAC地址学习的原理示意图。图中堆叠有两块芯片，分别是芯片302和芯片308，且芯片302和芯片308之间按非环形拓扑堆叠。其中，芯片302和芯片308均具有一用户使用接口和一芯片间连接接口，两者之间通过芯片间连接接口相连接。在这些芯片间连接接口上，需要支持堆叠的功能。
数据报文301从芯片302的用户使用接口进入到芯片302内，芯片302经过转发路径表项的查找后，决定将数据报文301从芯片308的用户使用接口输出。
这里的芯片302接收数据报文，即报文解析芯片，芯片308为转发芯片。芯片302与芯片308间MAC地址的学习和同步的过程为：芯片302根据数据报文301解析出MAC地址学习信息，并根据解析出的信息进行MAC地址信息的学习，即芯片302首先根据数据报文301完成MAC地址的学习过程。具体地，芯片302内包括报文解析模块和第一MAC地址学习模块，报文解析模块根据数据报文301解析出MAC地址学习信息，第一MAC地址学习模块根据输入的MAC地址学习信息将相应的二层转发表项写报文解析芯片302。
与现有通过系统软件实现其他芯片的MAC地址学习不同，本发明采用特殊以太网报文的形式，将报文解析芯片或者是转发芯片输出的MAC地址学习信息封装后发送给其他芯片进行学习。
具体地，芯片302输出芯片处理信息303给芯片308，芯片处理信息303包括MAC地址学习报文304和其他处理信息305。MAC地址学习报文304的报文格式如下：
芯片间处理信息头部包含了芯片302本身的处理信息，MACDA、MACSA、和EtherType分别是目的MAC地址、源MAC地址和以太网类型，都是芯片302自定义的特殊值，学习信息即为MAC地址学习信息304，其包括源MAC地址、VlanID和源端口，用于后续芯片308解析和学习。
MAC地址学习报文304通过芯片302和芯片308之间的芯片间连接接口进入报文解析芯片308，芯片308解析出MAC地址学习信息304中的源MAC地址、VlanID和源端口信息，并根据这些信息进行MAC地址的学习。具体地，芯片308包括MAC地址学习信息解析模块和第二MAC地址学习模块，MAC地址学习信息解析模块解析出MAC地址学习信息中的源MAC地址、VlanID和源端口信息，第二MAC地址学习模块根据解析出的MAC地址学习信息将将相应的二层转发表项写报文解析芯片308，从而完成MAC地址的学习。
实施例一介绍的是两个芯片堆叠模式下具体的MAC学习过程，如为三块芯片堆叠时，即再增加一转发芯片，增加的转发芯片的MAC地址学习过程和结构与芯片308均相同，三块以上的芯片同理。
上述实施例一介绍了非环形拓扑堆叠模式具体的二层转发表项学习流程，但在芯片堆叠模式下，多个芯片也会按照其他拓扑进行堆叠，如环形拓扑，本发明实施例二即以环形拓扑为例，具体介绍如何让环形拓扑内的所有芯片都能学习到MAC地址，且又能避免环形拓扑中出现MAC地址学习信息无限循环的现象。
如图4所示，4块芯片堆叠形成环形拓扑，分别为芯片402、芯片403、芯片404和芯片405，芯片402和芯片403具有一用户使用接口和一芯片间连接接口，芯片404和芯片405具有芯片间连接接口，4块芯片之间通过芯片间连接接口相连。具体地，芯片402和芯片403之间通过接口port A和接口port H相连，芯片402和芯片404之间通过接口port B和接口port C相连，芯片404和芯片405之间通过接口port D和接口port E相连，芯片405和芯片403之间通过接口port F和接口port G相连。在这些芯片间连接接口上，需要支持堆叠的功能。
芯片402即为报文解析芯片，通过本身的用户使用接口接收数据报文401，芯片402经过转发路径表项的查找后，决定将数据报文401从芯片403的用户使用接口输出。
芯片402～405间MAC地址的学习和同步的过程为：数据报文401进入芯片402后，在芯片402内部会进行与芯片301内相同的MAC地址学习过程，因此这里便不再赘述。芯片402分别通过接口port A和port B发送MAC地址学习报文406，407给芯片403和芯片404，芯片403和芯片404分别解析出MAC地址学习报文406和MAC地址学习报文407中的MAC地址学习信息，并根据这些信息进行MAC地址的学习，芯片403和芯片404的学习流程及具体结构与图3中的芯片308相同，这里也不再赘述。
芯片403和芯片404分别通过接口port G和port D继续发送MAC地址学习报文409，408给芯片405，这里会出现一个问题，在环状拓扑下，芯片405会同时接收到来自芯片403和芯片404的MAC地址学习信息，会产生冗余，并且芯片405会将从接口Port E得来的MAC地址学习信息发送去接口Port F，反之，会将从接口Port F得来的MAC地址学习信息发送去接口Port E，这样就有可能会形成无限的循环。
为解决这一问题，本发明具体采取的措施如下：
1、芯片在进行MAC地址学习的同时，设置芯片仅将MAC地址学习信息从除接收MAC地址学习报文的其他芯片间连接接口发送给其他芯片进行解析学习。
如图4中的芯片402和芯片404，芯片402从接口Port H进入的MAC地址学习信息406中学习到二层转发信息后，仅将MAC地址学习报文409从接口Port G中发送出去，而不会发送回接口Port H；同理，芯片404进行MAC地址学习的同时，仅将MAC地址学习信息发送至除接口Port C以外的其他芯片间连接接口。
2、需要MAC地址学习这一功能时，将其中任意一对芯片间的芯片间连接接口设置为断点，即该对芯片间连接接口不能用于发送和接收MAC地址学习报文。如图4中，将芯片404的接口Port D和芯片405的接口PortE设置为断点，即接口Port D和接口Port E不能用于发送MAC地址学习报文。于是芯片405仅能从接口Port F上接收到MAC地址学习信息，且不会继续发送该信息至接口Port E；芯片404也仅能从接口Port C上接收到MAC地址学习信息，且不会继续发送该信息至接口Port D，这样便可避免产生信息冗余的现象。
本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。
Claims (10)
1.一种多芯片堆叠模式下MAC地址硬件学习装置，其特征在于：包括堆叠模式下的报文解析芯片和复数转发芯片，所述报文解析芯片和转发芯片之间以及所述转发芯片与转发芯片之间通过芯片间连接接口相连，
所述报文解析芯片通过本身的用户使用接口接收数据报文并根据所述数据报文完成MAC地址信息学习后，输出相应的芯片处理信息和处理后的数据报文给其下游的所述转发芯片，所述芯片处理信息包括MAC地址学习报文和其他处理信息；
每个所述转发芯片解析出由其上游的所述报文解析芯片或者由其上游的所述转发芯片发送出的所述MAC地址学习报文中的MAC地址学习信息，并根据所述MAC地址学习信息进行MAC地址信息的学习后，将所述MAC地址学习报文转发给其下游的转发芯片进行解析和学习。
2.根据权利要求1所述的多芯片堆叠模式下MAC地址硬件学习装置，其特征在于，所述报文解析芯片内包括报文解析模块和第一MAC地址学习模块，所述报文解析模块根据所述数据报文解析出所述MAC地址学习信息，所述第一MAC地址学习模块根据输入的所述MAC地址学习信息将相应的二层转发表项写入本芯片。
3.根据权利要求1所述的多芯片堆叠模式下MAC地址硬件学习装置，其特征在于，每个所述转发芯片包括MAC地址学习信息解析模块和第二MAC地址学习模块，所述MAC地址学习信息解析模块解析出所述MAC地址学习信息，所述第二MAC地址学习模块根据解析出的所述MAC地址学习信息将相应的二层转发表项写入本芯片。
4.根据权利要求1所述的多芯片堆叠模式下MAC地址硬件学习装置，其特征在于，当所述报文解析芯片和所述转发芯片连接形成环形拓扑时，环形拓扑内的所述报文解析芯片或转发芯片完成MAC地址信息的学习后，将 所述MAC地址学习信息从除接收MAC地址学习报文的其他所述芯片间连接接口发送给其他芯片进行解析学习。
5.根据权利要求4所述的多芯片堆叠模式下MAC地址硬件学习装置，其特征在于，当所述报文解析芯片和所述转发芯片连接形成环形拓扑时，将其中任意一对芯片间的所述芯片间连接接口设置为断点。
6.根据权利要求1～5任意一项所述的多芯片堆叠模式下MAC地址硬件学习装置，其特征在于，所述MAC地址学习信息包括源MAC地址、VlanID和源端口。
7.一种多芯片堆叠模式下MAC地址硬件学习方法，用于堆叠模式下多块芯片的MAC地址同步学习，其特征在于包括以下步骤：
根据数据报文解析得到用于MAC地址学习的MAC地址学习报文；
解析出所述MAC地址学习报文中的MAC地址学习信息；
根据所述MAC地址学习信息将相应的二层转发表项写入芯片，完成MAC地址的同步学习。
8.根据权利要求7所述的一种多芯片堆叠模式下MAC地址硬件学习方法，其特征在于，当芯片间连接形成环形拓扑时，所述芯片完成MAC地址信息的学习后，将所述MAC地址学习信息从除接收MAC地址学习报文的其他所述芯片间连接接口发送给其他芯片进行解析学习。
9.根据权利要求8所述的一种多芯片堆叠模式下MAC地址硬件学习方法，其特征在于，当芯片间连接形成环形拓扑时，将其中任意一对芯片间的所述芯片间连接接口设置为断点。
10.根据权利要求7～9任意一项所述的一种多芯片堆叠模式下MAC地址硬件学习方法，其特征在于，所述MAC地址学习信息包括源MAC地址、VlanID和源端口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410733973.6A CN104410575A (zh) | 2014-12-05 | 2014-12-05 | 多芯片堆叠模式下mac地址硬件学习装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410733973.6A CN104410575A (zh) | 2014-12-05 | 2014-12-05 | 多芯片堆叠模式下mac地址硬件学习装置及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104410575A true CN104410575A (zh) | 2015-03-11 |
Family
ID=52648173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410733973.6A Pending CN104410575A (zh) | 2014-12-05 | 2014-12-05 | 多芯片堆叠模式下mac地址硬件学习装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104410575A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105162661A (zh) * | 2015-09-21 | 2015-12-16 | 盛科网络（苏州）有限公司 | 多芯片系统的软件验证系统及验证方法 |
| CN106685789A (zh) * | 2017-01-13 | 2017-05-17 | 盛科网络（苏州）有限公司 | 堆叠模式下pvlan的芯片实现方法 |
| CN109067673A (zh) * | 2018-08-10 | 2018-12-21 | 盛科网络（苏州）有限公司 | 堆叠系统中mac地址学习的方法及系统 |
| CN110896378A (zh) * | 2019-11-14 | 2020-03-20 | 杭州迪普科技股份有限公司 | 网络流量转发方法、装置、电子设备及机器可读存储介质 |
| CN116545914A (zh) * | 2023-04-21 | 2023-08-04 | 南京金阵微电子技术有限公司 | 交换机芯片逻辑堆叠二层表项同步方法、系统及交换机 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101453401A (zh) * | 2005-06-16 | 2009-06-10 | 华为技术有限公司 | 以太网桥设备及mac地址学习方法和数据报文传输方法 |
| CN101651627A (zh) * | 2009-09-23 | 2010-02-17 | 杭州华三通信技术有限公司 | 一种媒体访问控制mac地址表项学习方法和装置 |
| CN101656676A (zh) * | 2009-09-18 | 2010-02-24 | 杭州华三通信技术有限公司 | 一种媒体访问控制mac地址表项更新方法和装置 |
| CN102209043A (zh) * | 2011-07-22 | 2011-10-05 | 杭州华三通信技术有限公司 | 一种媒质访问控制地址表项更新方法和网络设备 |
| EP2530881A1 (en) * | 2011-06-27 | 2012-12-05 | Huawei Technologies Co., Ltd. | Media access control address protection method and switch |
| CN103209130A (zh) * | 2013-04-22 | 2013-07-17 | 杭州华三通信技术有限公司 | 一种同步mac地址表项的方法及转发芯片 |
-
2014
- 2014-12-05 CN CN201410733973.6A patent/CN104410575A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101453401A (zh) * | 2005-06-16 | 2009-06-10 | 华为技术有限公司 | 以太网桥设备及mac地址学习方法和数据报文传输方法 |
| CN101656676A (zh) * | 2009-09-18 | 2010-02-24 | 杭州华三通信技术有限公司 | 一种媒体访问控制mac地址表项更新方法和装置 |
| CN101651627A (zh) * | 2009-09-23 | 2010-02-17 | 杭州华三通信技术有限公司 | 一种媒体访问控制mac地址表项学习方法和装置 |
| EP2530881A1 (en) * | 2011-06-27 | 2012-12-05 | Huawei Technologies Co., Ltd. | Media access control address protection method and switch |
| CN102209043A (zh) * | 2011-07-22 | 2011-10-05 | 杭州华三通信技术有限公司 | 一种媒质访问控制地址表项更新方法和网络设备 |
| CN103209130A (zh) * | 2013-04-22 | 2013-07-17 | 杭州华三通信技术有限公司 | 一种同步mac地址表项的方法及转发芯片 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105162661A (zh) * | 2015-09-21 | 2015-12-16 | 盛科网络（苏州）有限公司 | 多芯片系统的软件验证系统及验证方法 |
| CN106685789A (zh) * | 2017-01-13 | 2017-05-17 | 盛科网络（苏州）有限公司 | 堆叠模式下pvlan的芯片实现方法 |
| CN106685789B (zh) * | 2017-01-13 | 2019-10-08 | 盛科网络（苏州）有限公司 | 堆叠模式下pvlan的芯片实现方法 |
| CN109067673A (zh) * | 2018-08-10 | 2018-12-21 | 盛科网络（苏州）有限公司 | 堆叠系统中mac地址学习的方法及系统 |
| CN109067673B (zh) * | 2018-08-10 | 2021-03-30 | 盛科网络（苏州）有限公司 | 堆叠系统中mac地址学习的方法及系统 |
| CN110896378A (zh) * | 2019-11-14 | 2020-03-20 | 杭州迪普科技股份有限公司 | 网络流量转发方法、装置、电子设备及机器可读存储介质 |
| CN110896378B (zh) * | 2019-11-14 | 2021-10-29 | 杭州迪普科技股份有限公司 | 网络流量转发方法、装置、电子设备及机器可读存储介质 |
| CN116545914A (zh) * | 2023-04-21 | 2023-08-04 | 南京金阵微电子技术有限公司 | 交换机芯片逻辑堆叠二层表项同步方法、系统及交换机 |
| CN116545914B (zh) * | 2023-04-21 | 2024-03-29 | 南京金阵微电子技术有限公司 | 交换机芯片逻辑堆叠二层表项同步方法、系统及交换机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104410575A (zh) | 多芯片堆叠模式下mac地址硬件学习装置及方法 | |
| CN1697354B (zh) | 用组播和单播协议可靠传输数据的方法及接收数据的主机 | |
| CN103338161B (zh) | 一种实现跨设备聚合的方法和设备 | |
| CN103200396B (zh) | 基于信息展示平台的实时视频流显示方法及系统 | |
| CN108173691B (zh) | 一种跨设备聚合的方法及装置 | |
| CN105760324A (zh) | 数据处理装置和服务器 | |
| CN102307118B (zh) | 背板的测试方法、装置和系统 | |
| CN102625986A (zh) | 一种二层网络环路处理的方法、装置及网络设备 | |
| CN101877803B (zh) | 一种实现组播预览的方法、系统及装置 | |
| CN103516824B (zh) | 基于ip层的网络拓扑识别方法和设备 | |
| CN214670200U (zh) | Modbus tcp转多modbus从站的转换模块 | |
| CN104821957B (zh) | 一种bfd状态机的实现方法、装置及系统 | |
| CN107547346A (zh) | 一种报文传输方法和装置 | |
| WO2016101600A1 (zh) | 线卡的确定、确定处理方法及装置、线卡的确定系统 | |
| CN104038429B (zh) | 一种在分布式转发设备上进行报文多播的方法及装置 | |
| CN102279711A (zh) | 基于插件的实时数据存储方法及装置 | |
| CN105227424B (zh) | 一种eoc局端通过级联网桥虚拟接口的方法及系统 | |
| CN110677314A (zh) | 网络接口测试方法、系统、电子设备及存储介质 | |
| CN103955445B (zh) | 一种数据处理方法、处理器及数据处理设备 | |
| CN104464554A (zh) | 一种led显示拼接系统拼接单元标识id生成方法 | |
| CN203658995U (zh) | 一种串行数据传输系统 | |
| CN102624617B (zh) | 数据交换系统和方法 | |
| CN105376168B (zh) | 一种负载均衡的方法与装置 | |
| CN104486344A (zh) | 一种基于snmp的用户访问系统及其访问方法 | |
| CN105227452B (zh) | 数据帧转发方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150311 |
|
| WD01 | Invention patent application deemed withdrawn after publication |