CN116525671A - 氮化镓半导体器件及其制备方法 - Google Patents

氮化镓半导体器件及其制备方法 Download PDF

Info

Publication number
CN116525671A
CN116525671A CN202310685804.9A CN202310685804A CN116525671A CN 116525671 A CN116525671 A CN 116525671A CN 202310685804 A CN202310685804 A CN 202310685804A CN 116525671 A CN116525671 A CN 116525671A
Authority
CN
China
Prior art keywords
layer
preset
sic
gallium nitride
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310685804.9A
Other languages
English (en)
Other versions
CN116525671B (zh
Inventor
郭艳敏
王楠
赵堃
莫宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Electronics Technology Advanced Materials Technology Innovation Co ltd
Original Assignee
China Electronics Technology Advanced Materials Technology Innovation Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Electronics Technology Advanced Materials Technology Innovation Co ltd filed Critical China Electronics Technology Advanced Materials Technology Innovation Co ltd
Priority to CN202310685804.9A priority Critical patent/CN116525671B/zh
Publication of CN116525671A publication Critical patent/CN116525671A/zh
Application granted granted Critical
Publication of CN116525671B publication Critical patent/CN116525671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738Semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种氮化镓半导体器件及其制备方法,其中,氮化镓半导体器件包括从下到上依次包括硅衬底、缓冲层、GaN层、铟镓氮插入层和铟铝氮阻挡层,以及制备在铟铝氮阻挡层上的源极、漏极和栅极;在硅衬底和缓冲层之间还设置有散热层,散热层至少包括3C‑SiC单晶种子层和3C‑SiC加厚层。通过在硅衬底上首先生长一层致密的3C‑SiC单晶种子层,然后在其上继续同质外延生长一层3C‑SiC加厚层,3C‑SiC单晶种子层和3C‑SiC加厚层形成散热层,便于后续在生长的GaN功能层上生长的器件具有高散热性,高隔离性,以提高器件的性能。

Description

氮化镓半导体器件及其制备方法
技术领域
本发明涉及半导体器件技术领域,尤其涉及一种氮化镓半导体器件及其制备方法。
背景技术
GaN材料具有独特的材料特性,如禁带宽度大、击穿场强高、迁移率高、电子饱和速度大等特点,且由于GaN基材料具有自发极化和压电极化的特性,AlGaN/GaN异质层中可以形成高浓度二维电子气沟道,因此,可以制备GaN高电子迁移率晶体管(High ElectronMobility Transistors,HEMT),以用于射频和电力电子领域。
然而,目前制备的氮化镓异质外延层具有较低的散热效率,当氮化镓异质外延层温度较高时,由于其散热效率较低,会影响GaN半导体器件,如高电子迁移率晶体管的整体性能,无法使GaN材料的优异性能完全体现出来。
发明内容
本发明实施例提供了一种氮化镓半导体器件及其制备方法,以解决目前氮化镓器件散热效率低的问题。
第一方面,本发明实施例提供了一种氮化镓半导体器件,从下到上依次包括硅衬底、缓冲层、GaN层、铟镓氮插入层和铟铝氮阻挡层,以及制备在铟铝氮阻挡层上的源极、漏极和栅极;
在硅衬底和缓冲层之间还设置有散热层,散热层至少包括3C-SiC单晶种子层和3C-SiC加厚层。
在一种可能的实现方式中,3C-SiC单晶种子层的厚度为纳米级,3C-SiC加厚层的厚度为1~50μm。
在一种可能的实现方式中,缓冲层包括位于铝镓氮层上的铝渐变层,铝镓氮层为组分阶梯变化的AlxGa1-xN多层结构,0.05≤x≤0.45。
在一种可能的实现方式中,3C-SiC单晶种子层是在具有快速退火功能的设备中持续通入第一预设气体,并对设备进行升温,当温度达到第一预设温度时,同时在设备中持续通入第二预设气体,当温度升高到第二预设温度后,停止升温并保持第二预设温度不变,对硅衬底进行快速退火,其中,第一预设气体为保护气体,第二预设气体中包含甲烷或乙炔中的至少一种气体;当快速退火达到预设时间后,停止通入第一预设气体和第二预设气体,通入第三预设气体并降温,在硅衬底上形成的3C-SiC单晶种子层。
在一种可能的实现方式中,第二预设温度为800℃-1400℃,第一预设温度为550℃-650℃,设备从第一预设温度升高到第二预设温度时的升温梯度大于25℃/s,预设时间为1s-180s。
第二方面,本发明实施例提供了一种氮化镓半导体器件的制备方法,包括以下步骤:
将清洗后的硅衬底安装在具有快速退火功能的设备中,在硅衬底上形成3C-SiC单晶种子层;
在3C-SiC单晶种子层上基于LPCVD法,在3C-SiC单晶种子层上生长3C-SiC加厚层;
在3C-SiC加厚层上依次生长缓冲层、GaN层、铟镓氮插入层、铟铝氮阻挡层、源极、漏极和栅极;
其中,缓冲层包括位于铝镓氮层上的铝渐变层,铝镓氮层为组分阶梯变化的AlxGa1-xN多层结构,0.05≤x≤0.45。
在一种可能的实现方式中,将清洗后的硅衬底安装在具有快速退火功能的设备中,在硅衬底上形成3C-SiC单晶种子层,包括:
在设备中持续通入第一预设气体,并对设备进行升温,当温度达到第一预设温度时,同时在设备中持续通入第二预设气体,当温度升高到第二预设温度后,停止升温并保持第二预设温度不变,对硅衬底进行快速退火,其中,第一预设气体为保护气体,第二预设气体中包含甲烷或乙炔中的至少一种气体;当快速退火达到预设时间后,停止通入第一预设气体和第二预设气体,通入第三预设气体并降温,在硅衬底上形成3C-SiC单晶种子层。
在一种可能的实现方式中,第一预设气体为H2、Ar+H2、N2+H2或惰性气体中的一种或多种,第二预设气体为甲烷与乙炔的混合气体,预设时间为1s-180s。
在一种可能的实现方式中,第二预设温度为800℃-1400℃,第一预设温度为550℃-650℃,设备从第一预设温度升高到第二预设温度时的升温梯度大于25℃/s。
在一种可能的实现方式中,铝镓氮层为2-4层组分渐变的AlxGa1-xN多层结构,0.05≤x≤0.45。
本发明实施例提供一种氮化镓半导体器件及其制备方法,通过在硅衬底上首先生长一层致密的3C-SiC单晶种子层,然后在其上继续同质外延生长一层3C-SiC加厚层,3C-SiC单晶种子层和3C-SiC加厚层形成散热层,便于后续在生长的GaN功能层上生长的器件具有高散热性,高隔离性,以提高器件的性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种氮化镓半导体器件的结构示意图;
图2是本发明实施例提供的氮化镓半导体器件的制备方法的实现流程图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本发明实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本发明的描述。
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图通过具体实施例来进行说明。
GaN材料是研制微电子器件、光电子器件的新型半导体材料,并与SIC、金刚石等半导体材料一起,被誉为是继第一代Ge、Si半导体材料、第二代GaAs、InP化合物半导体材料之后的第三代半导体材料。它具有宽的直接带隙、强的原子键、高的热导率、化学稳定性好(几乎不被任何酸腐蚀)等性质和强的抗辐照能力,在光电子、高温大功率器件和高频微波器件应用方面有着广阔的前景。
然而,现有的在硅片上制作缓冲层,在缓冲层上直接制备GaN层,缓冲层的热导率较低,导致制备的半导体器件由于温度升高导致元件故障或者性能下降。
发明人通过长期的研究,发现3C-SiC薄膜也具有较高的热导率,且制备成本较低,且可以通过在大尺寸的硅片上制备成大尺寸的3C-SiC薄膜。且3C-SiC薄膜和硅基板之间的界面也具有很高的热导率。
然而,Si和SiC晶格常数和热膨胀系数的高度不匹配会导致3C-SiC外延层中产生大量缺陷,Si和SiC之间存在较大的晶格失配,异质外延3C SiC层存在较多的晶体缺陷。此外,Si和SiC的热膨胀系数也有差异,生长后冷却过程中外延层热膨胀系数的差异缺陷。因此,很难在Si上形成高质量的3C SiC。现有在硅片上制备3C-SiC材料一般采用CVD方法,在硅片上沉积3C-SiC材料,为保证3C-SiC的质量,一般制备的材料厚度较厚,在500nm及以上,材料表面粗糙度较大、存在岛状凸起,不利于后续外延材料质量及器件性能提高。因此需要在硅片上生长高质量的3C-SiC层。
为了解决现有技术问题,本发明实施例提供了一种氮化镓半导体器件及其制备方法。下面首先对本发明实施例所提供的氮化镓半导体器件进行介绍。
一种氮化镓半导体器件,从下到上依次包括硅衬底、缓冲层、GaN层、铟镓氮插入层和铟铝氮阻挡层,以及制备在铟铝氮阻挡层上的源极、漏极和栅极。且在硅衬底和缓冲层之间还设置有散热层,散热层至少包括3C-SiC单晶种子层和3C-SiC加厚层。
由于3C-SiC薄膜具有较高的热导率,其热导率仅次于金刚石,且3C-SiC薄膜和硅基板之间的界面也具有很高的热导率,3C-SiC作为散热层,可以将器件产生的热量很快从硅衬底一侧散掉,从而可以很快降温。
在一些实施例中,由于很难在Si上形成高质量的3C-SiC。而目前在硅片上制备3C-SiC材料一般采用CVD方法,在硅片上沉积3C-SiC材料,为保证3C-SiC的质量,一般制备的材料厚度较厚,在500nm及以上,材料表面粗糙度较大、存在岛状凸起,不利于后续外延材料质量及器件性能提高。因此,本申请中的散热层至少包括3C-SiC单晶种子层和3C-SiC加厚层,可以通过首先在硅衬底上生长一层薄的3C-SiC单晶种子层,该薄层的3C-SiC单晶种子层具有很好的致密性。然后,就可以在3C-SiC单晶种子层上同质外延生长一层较厚的3C-SiC加厚层。
在此实施例中,3C-SiC单晶种子层的厚度为纳米级,3C-SiC加厚层的厚度为1~50μm。
在一些实施例中,3C-SiC单晶种子层可以采用如下方式制备:
首先,将清洗后的硅衬底安装到具有快速退火功能的设备中。然后,在设备中通入第一预设气体,并对设备进行升温,当温度达到第一预设温度时,同时在设备中通入第二预设气体,当温度升高到第二预设温度后,停止升温并保持第二预设温度不变,对硅衬底进行快速退火,其中,第一预设气体为保护气体,第二预设气体中包含甲烷。最后,当达到预设时间后,停止通入第一预设气体和第二预设气体,通入第三预设气体并降温,在硅片上形成3C-SiC薄层。
本发明制备的3C-SiC层为纳米级,其为单晶材料,表面平坦与硅抛光片相当。此外,本发明制备的3C-SiC层的致密性较高,导热率高于4H-SiC,有利于提高后续制备器件的散热性能。且本方法简单、成本低、制备时间短。
在此实施例中,第一预设气体为保护气体,第二预设气体中包含甲烷或乙炔中的至少一种气体。
具体的,第一预设气体为H2、Ar+H2、N2+H2或惰性气体中的一种或多种。其中,H2的浓度需要控制在4%以下。第二预设气体为甲烷与乙炔的混合气体。
在此实施例中,第一预设温度为550℃-650℃,第二预设温度为800-1400℃,设备从第一预设温度升高到第二预设温度时的升温梯度大于50C/s,从而实现快速升温,快速退火,加快反应的速度,减少整个生长的过程。示例性的,第一预设温度可以为600℃。
示例性的,预设温度可以为800-1000℃,设备从常温升高到预设温度时的升温梯度大于25℃/s。
在高温下,硅片中的硅原子会扩散到硅片的表面,硅原子是脱离其原本的结构而扩散到表面,与表面的甲烷分解产生的碳发生反应,生成一层很薄的3C-SiC薄层,且其致密性也很好。
在此实施例中,预设时间为1s-180s,通过采用本发明提供的方法,可以大大提高3C-SiC的生长速度,且仅在硅片的表面生长一薄层3C-SiC,致密性也很好。
示例性的,第三预设气体为N2和/或惰性气体。在达到预设时间后,关闭通入的第一预设气体和第二预设气体后,然后通入N2保护气体,降温。
在一些实施例中,缓冲层包括位于铝镓氮层上的铝渐变层,铝镓氮层为组分阶梯变化的AlxGa1-xN多层结构,0.05≤x≤0.45。铝渐变层的厚度范围为180nm-300nm。
在一些实施例中,3C-SiC加厚层的制备温度800-1300℃。
示例性的,铝镓氮层为2-4层组分渐变的AlxGa1-xN多层结构,0.05≤x≤0.45。
如图1所示,其示出了一种氮化镓半导体器件,从下到上依次包括硅衬底10、散热层20、缓冲层30、GaN层40、铟镓氮插入层50和铟铝氮阻挡层60,以及制备在铟铝氮阻挡层上的栅极70、源极80和漏极90。
其中,散热层20包括3C-SiC单晶种子层和3C-SiC加厚层,3C-SiC单晶种子层的厚度为纳米级,3C-SiC加厚层的厚度为1~50μm。
缓冲层30包括铝镓氮层和铝渐变层,具体的,铝镓氮层为2层组分渐变的AlxGa1-xN多层结构,0.05≤x≤0.45。铝渐变层的厚度为200纳米。
本发明通过在硅衬底上首先生长一层致密的3C-SiC单晶种子层,然后在其上继续生长一层3C-SiC加厚层,3C-SiC单晶种子层和3C-SiC加厚层形成散热层,便于后续在生长的GaN功能层上生长的器件具有高散热性,高隔离性,以提高器件的性能。
此外,如图2所示,本发明还提供了一种氮化镓半导体器件的制备方法,包括以下步骤:
步骤S210、将清洗后的硅衬底安装在具有快速退火功能的设备中,在硅衬底上形成3C-SiC单晶种子层。
在一些实施例中,3C-SiC单晶种子层的制备过程如下:
步骤S2101、将清洗后的硅衬底安装到具有快速退火功能的设备中。
在此实施例中,只要是具有快速退火功能的设备都可以使用。
硅衬底可以是任意晶面、尺寸的硅片,也可以是硅外延片。
在安装到快速退火设备中之前,需要对硅衬底进行清洗。
快速退火是指用各种热辐射源,直接照射在样品表面,迅速将样品加热至预设温度左右在几秒至几十秒的时间完成退火。
步骤S2102、在设备中持续通入第一预设气体,并对设备进行升温,当温度达到第一预设温度时,同时在设备中持续通入第二预设气体,当温度升高到第二预设温度后,停止升温并保持第二预设温度不变,对硅片进行快速退火。
其中,第一预设气体为保护气体,第二预设气体中包含甲烷或乙炔中的至少一种气体。
在一些实施例中,第一预设气体为H2、Ar+H2、N2+H2或惰性气体中的一种或多种。其中,H2的浓度需要控制在4%以下。
第二预设气体为甲烷与乙炔的混合气体。
在一些实施例中,第一预设温度为550℃-650℃,第二预设温度为800-1400℃,设备从第一预设温度升高到第二预设温度时的升温梯度大于50C/s,从而实现快速升温,快速退火,加快反应的速度,减少整个生长的过程。示例性的,第一预设温度可以为600℃。
示例性的,预设温度可以为800-1000℃,设备从常温升高到预设温度时的升温梯度大于25℃/s。
在高温下,硅片中的硅原子会扩散到硅片的表面,硅原子是脱离其原本的结构而扩散到表面,与表面的甲烷分解产生的碳发生反应,生成一层很薄的3C-SiC薄层,且其致密性也很好。
步骤S2103、当快速退火达到预设时间后,停止通入第一预设气体和第二预设气体,通入第三预设气体并降温,在硅片上形成3C-SiC薄层。
在一些实施例中,预设时间为1s-180s,通过采用本发明提供的方法,可以大大提高3C-SiC的生长速度,且仅在硅片的表面生长一薄层3C-SiC,致密性也很好。
在一些实施例中,第三预设气体为N2和/或惰性气体。在达到预设时间后,关闭通入的第一预设气体和第二预设气体后,然后通入N2保护气体,降温。
在一些实施例中,3C-SiC层的厚度为纳米级。
步骤S220、在3C-SiC单晶种子层上基于LPCVD法,在3C-SiC单晶种子层上同质外延生长3C-SiC加厚层。
在一些实施例中,3C-SiC加厚层的制备温度800-1300℃。
步骤S230、在3C-SiC加厚层上依次生长缓冲层、GaN层、铟镓氮插入层、铟铝氮阻挡层、源极、漏极和栅极。
在此实施例中,缓冲层包括位于铝镓氮层上的铝渐变层,铝镓氮层为组分阶梯变化的AlxGa1-xN多层结构,0.05≤x≤0.45。
示例性的,铝镓氮层为2-4层组分渐变的AlxGa1-xN多层结构,0.05≤x≤0.45。
通过采用本发明提供的氮化镓半导体器件的制备方法,在硅衬底上首先制备一层致密的3C-SiC单晶种子层,然后在其上同质外延制备一层3C-SiC加厚层,形成散热层,可以保证在其上制备的氮化镓半导体器件的良好散热。
应理解,上述实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本发明实施例的实施过程构成任何限定。
以上所述实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。

Claims (10)

1.一种氮化镓半导体器件,其特征在于,从下到上依次包括硅衬底、缓冲层、GaN层、铟镓氮插入层和铟铝氮阻挡层,以及制备在所述铟铝氮阻挡层上的源极、漏极和栅极;
在所述硅衬底和所述缓冲层之间还设置有散热层,所述散热层至少包括3C-SiC单晶种子层和3C-SiC加厚层。
2.如权利要求1所述的氮化镓半导体器件,其特征在于,所述3C-SiC单晶种子层的厚度为纳米级,所述3C-SiC加厚层的厚度为1~50μm。
3.如权利要求1所述的氮化镓半导体器件,其特征在于,所述缓冲层包括位于铝镓氮层上的铝渐变层,所述铝镓氮层为组分阶梯变化的AlxGa1-xN多层结构,0.05≤x≤0.45。
4.如权利要求1所述的氮化镓半导体器件,其特征在于,所述3C-SiC单晶种子层是在具有快速退火功能的设备中持续通入第一预设气体,并对所述设备进行升温,当温度达到第一预设温度时,同时在所述设备中持续通入第二预设气体,当温度升高到第二预设温度后,停止升温并保持所述第二预设温度不变,对所述硅衬底进行快速退火,其中,所述第一预设气体为保护气体,所述第二预设气体中包含甲烷或乙炔中的至少一种气体;当快速退火达到预设时间后,停止通入所述第一预设气体和所述第二预设气体,通入第三预设气体并降温,在所述硅衬底上形成的3C-SiC单晶种子层。
5.如权利要求4所述的氮化镓半导体器件,其特征在于,所述第二预设温度为800℃-1400℃,所述第一预设温度为550℃-650℃,所述设备从所述第一预设温度升高到所述第二预设温度时的升温梯度大于25℃/s,所述预设时间为1s-180s。
6.一种氮化镓半导体器件的制备方法,其特征在于,包括以下步骤:
将清洗后的硅衬底安装在具有快速退火功能的设备中,在所述硅衬底上形成3C-SiC单晶种子层;
在所述3C-SiC单晶种子层上基于LPCVD法,在所述3C-SiC单晶种子层上生长3C-SiC加厚层;
在所述3C-SiC加厚层上依次生长缓冲层、GaN层、铟镓氮插入层、铟铝氮阻挡层、源极、漏极和栅极;
其中,所述缓冲层包括位于铝镓氮层上的铝渐变层,所述铝镓氮层为组分阶梯变化的AlxGa1-xN多层结构,0.05≤x≤0.45。
7.如权利要求6所述的氮化镓半导体器件的制备方法,其特征在于,所述将清洗后的硅衬底安装在具有快速退火功能的设备中,在所述硅衬底上形成3C-SiC单晶种子层,包括:
在所述设备中持续通入第一预设气体,并对所述设备进行升温,当温度达到第一预设温度时,同时在所述设备中持续通入第二预设气体,当温度升高到第二预设温度后,停止升温并保持所述第二预设温度不变,对所述硅衬底进行快速退火,其中,所述第一预设气体为保护气体,所述第二预设气体中包含甲烷或乙炔中的至少一种气体;当快速退火达到预设时间后,停止通入所述第一预设气体和所述第二预设气体,通入第三预设气体并降温,在所述硅衬底上形成3C-SiC单晶种子层。
8.如权利要求7所述的氮化镓半导体器件的制备方法,其特征在于,所述第一预设气体为H2、Ar+H2、N2+H2或惰性气体中的一种或多种,所述第二预设气体为甲烷与乙炔的混合气体,所述预设时间为1s-180s。
9.如权利要求7所述的氮化镓半导体器件的制备方法,其特征在于,所述第二预设温度为800℃-1400℃,所述第一预设温度为550℃-650℃,所述设备从所述第一预设温度升高到所述第二预设温度时的升温梯度大于25℃/s。
10.如权利要求6所述的氮化镓半导体器件的制备方法,其特征在于,所述铝镓氮层为2-4层组分渐变的AlxGa1-xN多层结构,0.05≤x≤0.45。
CN202310685804.9A 2023-06-09 2023-06-09 氮化镓半导体器件及其制备方法 Active CN116525671B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310685804.9A CN116525671B (zh) 2023-06-09 2023-06-09 氮化镓半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310685804.9A CN116525671B (zh) 2023-06-09 2023-06-09 氮化镓半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN116525671A true CN116525671A (zh) 2023-08-01
CN116525671B CN116525671B (zh) 2024-01-30

Family

ID=87403133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310685804.9A Active CN116525671B (zh) 2023-06-09 2023-06-09 氮化镓半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN116525671B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060261356A1 (en) * 2004-01-28 2006-11-23 Sanken Electric Co., Ltd. Semiconductor device
CN1941405A (zh) * 2005-09-28 2007-04-04 东芝陶瓷株式会社 化合物半导体装置用基板和使用该基板的化合物半导体装置
CN105719968A (zh) * 2014-12-04 2016-06-29 北京北方微电子基地设备工艺研究中心有限责任公司 硅衬底上外延氮化镓薄膜及制备hemt器件的方法
CN109273525A (zh) * 2017-07-18 2019-01-25 上海新昇半导体科技有限公司 一种GaN器件及其制造方法、电子装置
CN109964306A (zh) * 2016-11-18 2019-07-02 爱沃特株式会社 化合物半导体基板的制造方法以及化合物半导体基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060261356A1 (en) * 2004-01-28 2006-11-23 Sanken Electric Co., Ltd. Semiconductor device
CN1941405A (zh) * 2005-09-28 2007-04-04 东芝陶瓷株式会社 化合物半导体装置用基板和使用该基板的化合物半导体装置
CN105719968A (zh) * 2014-12-04 2016-06-29 北京北方微电子基地设备工艺研究中心有限责任公司 硅衬底上外延氮化镓薄膜及制备hemt器件的方法
CN109964306A (zh) * 2016-11-18 2019-07-02 爱沃特株式会社 化合物半导体基板的制造方法以及化合物半导体基板
CN109273525A (zh) * 2017-07-18 2019-01-25 上海新昇半导体科技有限公司 一种GaN器件及其制造方法、电子装置

Also Published As

Publication number Publication date
CN116525671B (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
CN108140563B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
CN109346400B (zh) 一种高质量Ga2O3薄膜及其异质外延制备方法
WO2017077989A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
Hartono et al. Reduction of threading dislocation density in GaN grown on strain relaxed nanoporous GaN template
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
CN114664642B (zh) 基于iii族氮化物同质外延的hemt结构、其制备方法及应用
TWI710656B (zh) 半導體元件用磊晶基板、半導體元件以及半導體元件用磊晶基板之製造方法
CN112687525B (zh) 一种提高超薄氮化镓场效应管晶体质量的外延方法
Luo et al. Growth and fabrication of AlGaN/GaN HEMT based on Si (1 1 1) substrates by MOCVD
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
CN116525671B (zh) 氮化镓半导体器件及其制备方法
CN105006427B (zh) 一种利用低温过渡层生长高质量氮化镓外延结构的方法
CN114334651A (zh) 一种基于超薄氮化镓自支撑衬底的hemt制备方法
CN113871473A (zh) 一种控制范德瓦耳斯外延与远程外延生长模式的装置及方法
KR20040069526A (ko) 질화물 화합물 반도체의 결정성장 방법
CN107564799A (zh) GaN衬底的表面处理方法
CN115440573A (zh) 单晶SiC/Si晶圆基底、异质结构及其制备方法
KR102474331B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
JP2011216578A (ja) 窒化物半導体及び窒化物半導体素子
CN116525420B (zh) 在硅片表面生长3C-SiC薄层的方法及3C-SiC层
US20170256635A1 (en) Nitride semiconductor and nitride semiconductor manufacturing method
CN109119333B (zh) 氮化镓外延层的制备方法及氮化镓外延层
Lee et al. Growth of High Quality GaN on Si (111) Substrate by Using Two-Step Growth Method for Vertical Power Devices Application. Crystals 2021, 11, 234
CN117712148A (zh) 一种基于二维材料掩膜的硅基氮化镓外延片及其制作方法
Gao et al. High Quality AlGaN/GaN HEMT Homo-epitaxy on 4-inch Homebred GaN Substrate by MOCVD

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant