CN116525623A - 阵列基板及其制备方法、显示面板和显示装置 - Google Patents

阵列基板及其制备方法、显示面板和显示装置 Download PDF

Info

Publication number
CN116525623A
CN116525623A CN202310708765.XA CN202310708765A CN116525623A CN 116525623 A CN116525623 A CN 116525623A CN 202310708765 A CN202310708765 A CN 202310708765A CN 116525623 A CN116525623 A CN 116525623A
Authority
CN
China
Prior art keywords
transistor
substrate
layer
channel region
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310708765.XA
Other languages
English (en)
Inventor
张慧娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202310708765.XA priority Critical patent/CN116525623A/zh
Publication of CN116525623A publication Critical patent/CN116525623A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种阵列基板及其制备方法、显示面板和显示装置。阵列基板包括基底、设置在所述基底上的第一类型晶体管和第二类型晶体管，所述第一类型晶体管包括第一有源层，所述第二类型晶体管包括第二有源层；所述第一有源层包括第一沟道区域以及位于所述第一沟道区域两侧的第一源漏连接区域，所述第二有源层包括第二沟道区域以及位于所述第二沟道区域两侧的第二源漏连接区域；在所述第一沟道区域远离所述基底的一侧设置有氢阻挡层。

Description

阵列基板及其制备方法、显示面板和显示装置
技术领域
本文涉及但不限于显示技术，尤指一种阵列基板及其制备方法、显示面板和显示装置。
背景技术
有机发光二极管(OLED，Organic Light Emitting Diode)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度等优点。随着显示技术的不断发展，以OLED为发光元件、由薄膜晶体管(TFT，Thin Film Transistor)进行信号控制的显示装置已成为目前显示领域的主流产品。但OLED显示器件均为电流驱动型器件，在电流随电压变化剧烈时，显示灰阶不易控制，影响显示效果。
经本申请发明人研究发现，电流驱动型显示装置的晶体管存在灰阶调节能力较弱的问题。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开实施例提供了一种阵列基板及其制备方法、显示面板和显示装置，以解决电流驱动型显示装置的晶体管灰阶调节能力较弱的问题。
第一方面，本公开实施例提供了一种阵列基板，包括：基底、设置在所述基底上的第一类型晶体管和第二类型晶体管，所述第一类型晶体管包括第一有源层，所述第二类型晶体管包括第二有源层；所述第一有源层包括第一沟道区域以及位于所述第一沟道区域两侧的第一源漏连接区域，所述第二有源层包括第二沟道区域以及位于所述第二沟道区域两侧的第二源漏连接区域；在所述第一沟道区域远离所述基底的一侧设置有氢阻挡层。
一种示例性实施例中，所述阵列基板包括设置在所述基底上的驱动结构层，所述驱动结构层包括像素驱动电路，所述像素驱动电路包括所述第一类型晶体管和所述第二类型晶体管；所述第一类型晶体管为驱动晶体管，所述第二类型晶体管为开关晶体管。
一种示例性实施例中，所述氢阻挡层在所述基底上的正投影和所述第一沟道区域在所述基底上的正投影至少部分交叠。
一种示例性实施例中，所述氢阻挡层在所述基底上的正投影位于所述第一沟道区域在所述基底上的正投影的范围内。
一种示例性实施例中，所述氢阻挡层包括至少一个第一通孔，所述第一通孔在沿垂直于所述基底的方向上贯穿所述氢阻挡层。
一种示例性实施例中，所述氢阻挡层包括多个所述第一通孔，多个所述第一通孔在所述基底上正投影的形状和尺寸相同或不同。
一种示例性实施例中，所述第一类型晶体管包括第一栅电极，所述第一栅电极位于所述第一有源层远离所述基底的一侧，所述氢阻挡层位于所述第一栅电极靠近所述基底的一侧；所述第二类型晶体管包括第二栅电极，所述第二栅电极和所述第一栅电极同层设置。
一种示例性实施例中，所述第一栅电极在所述基底上的正投影和所述氢阻挡层在所述基底上的正投影至少部分交叠。
一种示例性实施例中，所述第一栅电极在所述基底上的正投影覆盖所述氢阻挡层在所述基底上的正投影。
一种示例性实施例中，所述第一栅电极在所述基底上的正投影和所述氢阻挡层在所述基底上的正投影相互重合。
一种示例性实施例中，所述氢阻挡层的厚度设置为大于或等于1纳米且小于或等于1000纳米；所述氢阻挡层的厚度为所述氢阻挡层靠近所述基底一侧的表面和远离所述基底一侧的表面之间的距离。
第二方面，本公开实施例提供了一种阵列基板的制备方法，包括：在基底上形成第一类型晶体管的第一有源层和第二类型晶体管的第二有源层；所述第一有源层包括第一沟道区域以及位于所述第一沟道区域两侧的第一源漏连接区域，所述第二有源层包括第二沟道区域以及位于所述第二沟道区域两侧的第二源漏连接区域；在所述第一沟道区域远离所述基底的一侧形成氢阻挡层。
第三方面，本公开实施例提供了一种显示面板，包括如上所述的阵列基板。
第四方面，本公开实施例提供了一种显示装置，包括如上所述的显示面板。
本公开实施例提供的阵列基板，通过在第一有源层远离基底的一侧设置氢阻挡层，可以有效阻挡位于第一有源层远离基底一侧的膜层中包含的氢元素向第一沟道区域扩散，从而使第一沟道区域的缺陷增多，使第一类型晶体管的亚阈值摆幅增大。由于在第二有源层远离基底的一侧未设置氢阻挡层，第二类型晶体管的亚阈值摆幅不会受到影响，实现了在不降低第二类型晶体管开关速度的前提下，调控或改善第一类型晶体管的灰阶表达能力。解决了电流驱动型显示装置的晶体管灰阶调节能力较弱的问题。
本公开的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本公开而了解。本公开的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1为一种显示装置的结构示意图；
图2为一种显示面板中显示区域的平面结构示意图；
图3为一种像素驱动电路的等效电路示意图；
图4为本公开实施例中提供的阵列基板的结构示意图；
图5为一示例性实施方式中氢阻挡层和第一有源层在基底上的正投影示意图；
图6为示例性实施方式中氢阻挡层在基底上正投影的俯视图；
图7为一示例性实施例中形成半导体层图案后阵列基板的结构示意图；
图8为一示例性实施例中形成氢阻挡层图案后阵列基板的结构示意图；
图9为一示例性实施例中形成第一导电层图案后阵列基板的结构示意图；
图10为一示例性实施例中形成源漏连接区域和沟道区域后阵列基板的结构示意图；
图11为一示例性实施例中形成第三绝缘层图案后阵列基板的结构示意图；
图12为一示例性实施例中形成第二导电层图案后阵列基板的结构示意图。
具体实施方式
本公开描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本公开所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
本公开包括并设想了与本领域普通技术人员已知的特征和元件的组合。本公开已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本公开中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本公开实施例的精神和范围内。
在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述的构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
下面将结合附图对本公开的实施例进行详细说明。
图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光单元，电路单元可以至少包括像素驱动电路，像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。
图2为一种显示面板中显示区域的平面结构示意图。如图2所示，显示面板可以包括以矩阵方式排布的多个像素单元P，至少一个像素单元P可以包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3。每个子像素可以均包括电路单元和发光单元，电路单元可以至少包括像素驱动电路，像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光单元输出相应的电流。每个子像素中的发光单元分别与所在子像素的像素驱动电路连接，发光单元被配置为响应所连接的像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中，第一子像素P1可以是出射红色光线的红色子像素(R)，第二子像素P2可以是出射蓝色光线的蓝色子像素(B)，第三子像素P3可以是出射绿色光线的绿色子像素(G)。在示例性实施方式中，子像素的形状可以是矩形状、菱形、五边形或六边形，三个子像素可以采用水平并列、竖直并列或品字等方式排列，本公开在此不做限定。
在示例性实施方式中，像素单元可以包括四个子像素。例如，四个子像素可以包括红色子像素、绿色子像素、蓝色子像素和出射白色(W)光线的白色子像素。又如，四个子像素可以包括红色子像素、蓝色子像素和2个绿色子像素。在示例性实施方式中，四个子像素可以采用水平并列、竖直并列、正方形或钻石形等方式排列，本公开在此不做限定。
图3为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。如图3所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C，像素驱动电路分别与6个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、初始信号线INIT和第一电源线VDD)连接。
在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的栅电极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。
在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的栅电极连接。
第一晶体管T1的栅电极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将初始电压传输到第三晶体管T3的栅电极，以使第三晶体管T3的栅电极的电荷量初始化。
第二晶体管T2的栅电极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的栅电极与第二极连接。
第三晶体管T3的栅电极与第二节点N2连接，即第三晶体管T3的栅电极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其栅电极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。
第四晶体管T4的栅电极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。
第五晶体管T5的栅电极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的栅电极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光单元EL的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光单元EL发光。
第七晶体管T7的栅电极与第二扫描信号线S2连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光单元EL的第一极连接。当导通电平扫描信号施加到第二扫描信号线S2时，第七晶体管T7将初始电压传输到发光单元EL的第一极，以使发光单元EL的第一极中累积的电荷量初始化或释放发光单元EL的第一极中累积的电荷量。
在示例性实施方式中，发光单元EL可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是QLED，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。
在示例性实施方式中，发光单元EL的第二极与第二电源线VSS连接，第二电源线VSS的信号为持续提供的低电平信号，第一电源线VDD的信号为持续提供的高电平信号。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少阵列基板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个阵列基板上，形成低温多晶氧化物(LowTemperature Polycrystalline Oxide，简称LTPO)阵列基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
下面以7个晶体管均为P型晶体管为例，像素驱动电路的工作过程可以包括：
第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号使第一晶体管T1和第七晶体管T7导通。第一晶体管T1导通使得初始信号线INIT的初始电压提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压。第七晶体管T7导通使得初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5和第六晶体管T6断开，此阶段OLED不发光。
第二阶段A2，称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2和第四晶体管T4导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1和第七晶体管T7断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。
第三阶段A3，称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，由于在上一阶段中存储电容C的第二端写入电压Vd-|Vth|，使得第三晶体管T3在本阶段仍能保持导通状态。第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。
在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：
I＝K*(Vgs-Vth)2＝K*[(Vdd-Vd+|Vth|)-Vth]2＝K*(Vdd-Vd)2
其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。
通常，薄膜晶体管包括栅极、有源区、源极和漏极，源极和漏极分设于有源区的两端且分别与有源区接触。当栅极电压高于其阈值电压时，源极和漏极通过有源区导通，载流子从源极流向漏极或者从漏极流向源极。通过控制栅极电压可以调整漏极-源极电流的大小，栅极对漏极-源极电流的控制能力可以利用亚阈值摆幅来衡量。亚阈值摆幅是衡量晶体管开启与关断状态之间相互转换速率的性能指标，它代表漏极-源极电流变化十倍所需要栅电压的变化量，亚阈值摆幅又称为S因子，S越小意味着晶体管在开启和关断状态之间的转换速率越快，栅极对漏极-源极电流的控制能力越强。
在由电流驱动的显示器件，如OLED显示器件中，用于驱动OLED发光的像素驱动电路中包含驱动晶体管和开关晶体管。驱动晶体管要求电流随电压的变化较小，即要求较大的亚阈值摆幅，以便更好的控制灰阶；而开关晶体管要求电流随电压的变化较大，即要求较小的亚阙值摆幅，以保证开关性能。目前的显示产品中二者均采用相同的设计，即驱动晶体管和开关晶体管的亚阈值摆幅相同，导致驱动晶体管的灰阶调节能力较弱。
本申请发明人经过研究发现，在低温多晶硅薄膜晶体管的制程中，氢元素的含量对晶体管的性能影响很大，在对晶体管补氢不足的情况下，晶体管的沟道区存在的缺陷会更多，使得晶体管的亚阈值摆幅变大，栅极对漏极-源极电流的控制能力变弱，容易通过调整栅极电压来调节子像素的灰度。基于这一发现，本申请发明人针对驱动晶体管的氢扩散路径进行特殊设计，使驱动晶体管具有更大的亚阈值摆幅，能够更好的控制灰阶。
本公开实施例提供了一种阵列基板，包括：基底、设置在所述基底上的第一类型晶体管和第二类型晶体管，所述第一类型晶体管包括第一有源层，所述第二类型晶体管包括第二有源层；所述第一有源层包括第一沟道区域以及位于所述第一沟道区域两侧的第一源漏连接区域，所述第二有源层包括第二沟道区域以及位于所述第二沟道区域两侧的第二源漏连接区域；在所述第一沟道区域远离所述基底的一侧设置有氢阻挡层。
本公开实施例提供的阵列基板，通过在第一有源层远离基底的一侧设置氢阻挡层，可以有效阻挡位于第一有源层远离基底一侧的膜层中包含的氢元素向第一沟道区域扩散，从而使第一沟道区域的缺陷增多，使第一类型晶体管的亚阈值摆幅增大。由于在第二有源层远离基底的一侧未设置氢阻挡层，第二类型晶体管300的亚阈值摆幅不会受到影响，实现了在不降低第二类型晶体管开关速度的前提下，调控或改善第一类型晶体管的灰阶表达能力。解决了电流驱动型显示装置的晶体管灰阶调节能力较弱的问题。
一种示例性实施例中，所述阵列基板包括设置在所述基底上的驱动结构层，所述驱动结构层包括像素驱动电路，所述像素驱动电路包括所述第一类型晶体管和所述第二类型晶体管；所述第一类型晶体管为驱动晶体管，所述第二类型晶体管为开关晶体管。
一种示例性实施例中，所述氢阻挡层在所述基底上的正投影和所述第一沟道区域在所述基底上的正投影至少部分交叠。
一种示例性实施例中，所述氢阻挡层在所述基底上的正投影和所述第一沟道区域在所述基底上的正投影相互重合。
一种示例性实施例中，所述氢阻挡层在所述基底上的正投影位于所述第一沟道区域在所述基底上的正投影的范围内。
一种示例性实施例中，所述氢阻挡层包括至少一个第一通孔，所述第一通孔在沿垂直于所述基底的方向上贯穿所述氢阻挡层。
一种示例性实施例中，所述氢阻挡层包括多个所述第一通孔，多个所述第一通孔在所述基底上正投影的形状和尺寸相同或不同。
一种示例性实施例中，所述第一类型晶体管包括第一栅电极，所述第一栅电极位于所述第一有源层远离所述基底的一侧，所述氢阻挡层位于所述第一栅电极靠近所述基底的一侧；所述第二类型晶体管包括第二栅电极，所述第二栅电极和所述第一栅电极同层设置。
一种示例性实施例中，所述第一栅电极在所述基底上的正投影和所述氢阻挡层在所述基底上的正投影至少部分交叠。
一种示例性实施例中，所述第一栅电极在所述基底上的正投影覆盖所述氢阻挡层在所述基底上的正投影。
一种示例性实施例中，所述第一栅电极在所述基底上的正投影和所述氢阻挡层在所述基底上的正投影相互重合。
一种示例性实施例中，所述氢阻挡层的厚度设置为大于或等于1纳米且小于或等于1000纳米；所述氢阻挡层的厚度为所述氢阻挡层靠近所述基底一侧的表面和远离所述基底一侧的表面之间的距离。
图4为本公开实施例中提供的阵列基板的结构示意图。如图4所示，阵列基板包括基底10和设置在基底10上的驱动结构层，驱动结构层可以包括像素驱动电路，像素驱动电路可以至少包括第一类型晶体管200和第二类型晶体管300，第一类型晶体管200可以至少包括第一有源层21、第一栅电极22、第一源电极23和第一漏电极24，第二类型晶体管300可以至少包括第二有源层31、第二栅电极32、第二源电极33和第二漏电极34。第一栅电极22在基底上的正投影可以位于第一有源层21在基底上的正投影的范围之内，第二栅电极32在基底上的正投影可以位于第二有源层31在基底上的正投影的范围之内。第一有源层21可以包括第一沟道区域71以及位于第一沟道区域71两侧的第一源漏连接区域72，第二有源层31可以包括第二沟道区域81以及位于第二沟道区域81两侧的第二源漏连接区域82。第一源漏连接区域72可以包括第一源连接区域和第一漏连接区域。第一源电极23可以与第一有源层21的第一源连接区域连接，第一漏电极24可以与第一有源层21的第一漏连接区域连接。第二源漏连接区域82可以包括第二源连接区域和第二漏连接区域。第二源电极33可以与第二有源层31的第二源连接区域连接，第二漏电极34可以通过第二有源过孔与第二有源层31的第二漏连接区域连接。在第一有源层21远离基底10的一侧设置有氢阻挡层41。
本实施例通过在第一有源层21远离基底10的一侧设置氢阻挡层41，可以有效阻挡位于第一有源层21远离基底10一侧的膜层中包含的氢元素向第一沟道区域71扩散，从而使第一沟道区域71的缺陷增多，使第一类型晶体管200的亚阈值摆幅增大。由于在第二有源层31远离基底10的一侧未设置氢阻挡层，第二类型晶体管300的亚阈值摆幅不会受到影响，实现了在不降低第二类型晶体管300开关速度的前提下，调控或改善第一类型晶体管200的灰阶表达能力。这种通过设置氢阻挡层调节晶体管亚阈值摆幅的设计，不仅可以应用于显示器件的制备，也可以应用于其它需要调节晶体管亚阈值摆幅的场景，本公开对此不作限制。
图4中第一类型晶体管200和第二类型晶体管300均为顶栅结构，在其他实施方式中，第一类型晶体管200和第二类型晶体管300可以均为底栅结构或双栅结构的晶体管，第一类型晶体管200的结构和第二类型晶体管300的结构可以设置为不同，本公开对此不作限制。
在示例性实施例中，第一类型晶体管200可以是驱动晶体管，第二类型晶体管300可以是开关晶体管。
在示例性实施例中，氢阻挡层41的材料可以为对氢的扩散具有阻挡作用的材料，例如可以为硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiON)、氮化钛(TiN)、氧化铝(Al2O3)等，可以是单层结构，或者多层复合结构，本公开对此不作限制。
在示例性实施例中，如图4所示，氢阻挡层41的厚度H可以设置为大于或等于1纳米且小于或等于1000纳米。氢阻挡层41的厚度H可以为氢阻挡层41靠近基底10一侧的表面和远离基底10一侧的表面之间的距离。
在示例性实施例中，氢阻挡层41的厚度H可以设置为大于或等于10纳米且小于或等于100纳米。
在示例性实施例中，第一栅电极22在基底上的正投影和氢阻挡层41在基底上的正投影至少部分交叠。
在示例性实施方式中，第一栅电极22在基底上的正投影可以位于氢阻挡层41在基底上的正投影的范围之内。
在示例性实施方式中，第一栅电极22在基底上的正投影可以覆盖氢阻挡层41在基底上的正投影。
在示例性实施方式中，第一栅电极22在基底上的正投影可以和氢阻挡层41在基底上的正投影相互重合。
在晶体管的制备过程中，会以栅电极作为遮挡，对有源层进行离子注入处理，在垂直于基底的方向上，有源层被栅电极遮挡的部位形成沟道区域，有源层未被栅电极遮挡的部位形成源漏连接区域，而由于氢阻挡层41的材料一般为金属，在对有源层进行离子注入处理时，氢阻挡层41也会起到遮挡的作用。因此，可以通过调节氢阻挡层41和第一栅电极22在基底10上正投影的位置关系，对第一有源层21的第一沟道区域71进行限定，本公开对此不作限制。
图5为一示例性实施方式中氢阻挡层和第一有源层在基底上的正投影示意图。如图5所示，氢阻挡层41在基底10上的正投影可以位于第一沟道区域71在基底10上正投影的范围内。在其他实施方式中，氢阻挡层41在基底10上的正投影可以和第一沟道区域71在基底10上的正投影相重合。在实际应用中，可以根据需要设置氢阻挡层41和第一沟道区域71在基底10上的正投影关系，以便于调节氢阻挡层41对第一沟道区域71的遮挡面积，进而可以对氢阻挡层41的阻氢能力进行调整，从而获得具有合适亚阈值摆幅数值的第一类型晶体管200。
图6为示例性实施方式中氢阻挡层在基底上正投影的俯视图。如图6所示，氢阻挡层41可以包括至少一个第一通孔V1，第一通孔V1在沿垂直于基底10的方向上贯穿氢阻挡层41。第一通孔V1在基底10上的正投影形状可以呈圆形，在示例性实施例中，第一通孔V1在基底10上的正投影形状可以呈椭圆形、三角形、四边形、其他形状的多边形以及不规则形状等，本公开对此不作限制。在实际应用中，可以根据需要设置氢阻挡层41是否包含第一通孔V1，以及包含的第一通孔V1的数量、形状及尺寸等参数，通过设置第一通孔V1，可以调节氢阻挡层41对第一沟道区域71的遮挡面积，进而可以对氢阻挡层41的阻氢能力进行调整，从而获得具有合适亚阈值摆幅数值的第一类型晶体管200。
在示例性实施例中，多个第一通孔V1的形状和尺寸可以相同，图6中示意了氢阻挡层41可以包括三个形状和尺寸相同的圆形第一通孔，通过设置多个第一通孔V1的形状和尺寸相同，能够便于制备。
在示例性实施例中，多个第一通孔V1的形状和尺寸可以不相同，能够实现氢阻挡层41的不同区域具有不同的阻氢效果，从而可以对第一有源层不同部位的氢含量进行灵活的设置。可以根据需要对多个第一通孔V1的形状和尺寸进行具体设置，本公开对此不作限制。
下面通过阵列基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于阵列基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
在示例性实施方式中，阵列基板的制备过程可以包括如下步骤。
(1)形成半导体层图案。在示例性实施方式中，形成半导体层图案可以包括，在基底上依次沉积第一绝缘薄膜和非晶硅(a-Si)薄膜，采用激光镭射的方法对非晶硅薄膜进行处理，使非晶硅薄膜结晶成多晶硅薄膜，通过图案化工艺对多晶硅薄膜进行图案化，形成设置在基底上的第一绝缘层11以及设置在第一绝缘层11上的半导体层图案，半导体层图案可以至少包括第一有源层21和第二有源层31，如图7所示。
在示例性实施方式中，基底可以是刚性基底，或者可以是柔性基底。刚性基底可以采用玻璃或石英等材料，柔性基底可以采用聚酰亚胺(PI)等材料，柔性基底可以是单层结构，或者可以是无机材料层和柔性材料层构成的叠层结构，本公开对此不做限定。
在示例性实施方式中，第一绝缘层11的材料可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以为单层、双层或者多层结构。例如，第一绝缘层11可以包括在叠设的第一子绝缘层11-1和第二子绝缘层11-2，第一子绝缘层11-1可以称之为阻挡(Barrier)层，第二子绝缘层11-2可以称为缓冲(Buffer)层。缓冲层可以防止基底中的金属离子扩散至有源层，防止对阈值电压和漏电流等特性产生影响，合适的缓冲层可以改善多晶硅层背面界面的质量，防止在多晶硅层背面界面出产生漏电流，进一步还可以降低热传导，减缓被激光加热的硅的冷却速率。
在示例性实施方式中，可以采用离子注入设备对第一有源层21和第二有源层31进行离子注入，以调整第一有源层21和第二有源层31的掺杂情况，本公开在此不做限定。
在示例性实施方式中，激光镭射可以采用XeCl激光、ArF激光、KrF激光和XeF激光等，这类准分子激光器产生紫外波段的激光束，通过紫外波段的短脉冲激光束照射非晶硅薄膜，非晶硅薄膜会快速吸收激光能量而融化和再结晶。
(2)形成氢阻挡层图案。在示例性实施方式中，形成氢阻挡层图案可以包括：在形成前述图案的基底上依次沉积第二绝缘薄膜和氢阻挡薄膜，通过图案化工艺对氢阻挡薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层12以及设置在第二绝缘层12上的氢阻挡层41图案。如图8所示。
在示例性实施方式中，氢阻挡层41在基底上的正投影可以位于第一有源层21在基底上的正投影的范围之内。
在示例性实施方式中，氢阻挡层41可以包括至少一个第一通孔V1，第一通孔V1内的氢阻挡薄膜被去掉，暴露出第二绝缘层12的表面。
在示例性实施方式中，第二绝缘薄膜可以采用硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiON)、氧化铝、氧化锆和氧化铪中的任意一种或更多种，可以是单层、多层或复合层。第二绝缘层12可以称为栅绝缘(GI)层。氢阻挡薄膜可以采用硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiON)、氮化钛(TiN)和氧化铝(Al2O3)中的任意一种或更多种，可以为单层、双层或者多层结构，氢阻挡薄膜也可以采用其它具有阻氢功能的材料，本公开对此不作限制。
(3)形成第一导电层图案。在示例性实施方式中，形成第一导电层图案可以包括：在形成前述图案的基底上沉积第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成设置在氢阻挡层41上的第一导电层图案。第一导电层图案可以至少包括第一栅电极22和第二栅电极32。如图9所示。
在示例性实施方式中，第一栅电极22在基底上的正投影可以位于第一有源层21在基底上的正投影的范围之内，在氢阻挡层41包含第一通孔V1的情况下，第一栅电极22可以通过第一通孔V1和第二绝缘层12的表面相接触。第二栅电极32在基底上的正投影可以位于第二有源层31在基底上的正投影的范围之内。
在示例性实施方式中，第一栅电极22在基底上的正投影可以和氢阻挡层41在基底上的正投影相互重合。
在示例性实施方式中，第一导电薄膜可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)、钨(W)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等，本公开对此不做限定。
随后，可以采用离子注入方法，以第一栅电极22和第二栅电极32作为遮挡，对第一有源层21和第二有源层31进行离子注入处理，形成包括源漏连接区域和沟道区域的LTPS有源层图案。LTPS有源层图案至少包括：包括第一源漏连接区域72和第一沟道区域71的第一有源层21，以及包括第二源漏连接区域82和第二沟道区域81的第二有源层31，如图10所示。
在示例性实施方式中，第一有源层21被第一栅电极22遮挡的区域形成第一沟道区域71，第一沟道区域71是第一类型晶体管的沟道区域。第一有源层21未被第一栅电极22遮挡的区域形成第一源漏连接区域72，第一源漏连接区域72位于第一沟道区域71的两侧，包括第一源连接区域和第一漏连接区域。
在示例性实施方式中，第二有源层31被第二栅电极32遮挡的区域形成第二沟道区域81，第二沟道区域81是第二类型晶体管的沟道区域。第二有源层31未被第二栅电极32遮挡的区域形成第二源漏连接区域82，第二源漏连接区域82位于第二沟道区域81的两侧，包括第二源连接区域和第二漏连接区域。
在示例性实施方式中，可以采用离子注入设备对第一有源层21和第二有源层31进行离子注入，本公开在此不做限定。通过在LTPS有源层的源漏区域用离子注入工艺进行掺杂，形成掺杂区域，后续形成的源漏电极与LTPS有源层的掺杂区域连接，降低了接触电阻，可以获得较好的TFT电学特性。
在示例性实施方式中，可以同时对第一有源层21和第二有源层31进行离子注入。离子注入可以注入N型离子，N型离子可以采用磷离子、氮离子、砷离子和锑离子中的一种或多种。在其他实施方式中，离子注入可以注入P型离子，P型离子可以采用硼离子、铝离子、镓离子和铟离子中的一种或多种，实际制备时，可以根据需要选择注入的离子类型和离子种类，本公开对此不做限定。离子注入可采用具有质量分析仪的离子注入、不具有质量分析仪的离子云式注入、等离子注入或者固态扩散式注入等方法，本公开对此不做限定。
在示例性实施方式中，考虑到沟道区域越来越短，短沟道效应愈发明显，短沟道效应造成TFT特性异常，如截止电压Vth偏大、漏电流Ioff偏高等，为了避免此类异常，在掺杂区域与未掺杂区域之间可以增加一第三掺杂区域，第三掺杂区域的掺杂量可以小于第一掺杂区域或第二掺杂区域，相当于在源漏电极与沟道之间串联一个电阻，降低了沟道的水平电场，抑制漏电流。实际实施时，第三掺杂区域可以设置一个，也可以设置两个，如当LTPS薄膜晶体管用作显示区域中像素驱动电路的开关器件时，则需要设计两个第三掺杂区域，而当LTPS薄膜晶体管用作周边区域中栅极驱动电路的开关器件时，则只需要在漏电极一侧设置一个第三掺杂区域，本公开对此不作限制。
在后续的制备过程中，所形成的膜层中可能包含氢元素，氢会在膜层之间发生扩散，在扩散到晶体管的沟道区域后，可以起到减少沟道区域缺陷的作用，使得该晶体管的亚阈值摆幅更小，开关速度更快。通过设置氢阻挡层41，可以阻挡氢向第一沟道区域71扩散，而不会影响氢向第二沟道区域81发生扩散，因此，可以使第一沟道区域71所在的第一晶体管的亚阈值摆幅较大，而第二沟道区域81所在的第二晶体管的亚阈值摆幅较小，保证了第一晶体管有更好的灰阶表达能力，且第二晶体管有更快的开关速度。
(4)形成第三绝缘层图案。在示例性实施方式中，形成第三绝缘层图案可以包括：在形成前述图案的基底上沉积第三绝缘薄膜，通过图案化工艺对第三绝缘薄膜进行图案化，形成覆盖第一导电层的第三绝缘层13，第三绝缘层13上形成有多个过孔，如图11所示。
在示例性实施方式中，多个过孔可以包括第一有源过孔K1和第二有源过孔K2，第一有源过孔K1内的第三绝缘层13和第二绝缘层12被去掉，暴露出第一有源层21中第一源漏连接区域72的表面。第二有源过孔K2内的第三绝缘层13和第二绝缘层12被去掉，暴露出第二有源层31中第二源漏连接区域82的表面。
在示例性实施方式中，第一有源过孔K1在基底上的正投影可以位于第一源漏连接区域72在基底上的正投影的范围之内。第二有源过孔K2可以位于第二源漏连接区域82在基底上的正投影的范围之内。
在示例性实施方式中，第三绝缘薄膜可以采用硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiON)、氧化铝、氧化锆和氧化铪中的任意一种或更多种，可以是单层、多层或复合层。第三绝缘层13可以称为层间绝缘(ILD)层。
(5)形成第二导电层图案。在示例性实施方式中，形成第二导电层图案可以包括：在形成前述图案的基底上沉积第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，在第三绝缘层13上形成第二导电层图案。第二导电层图案可以至少包括第一源电极23、第一漏电极24、第二源电极33和第二漏电极34。如图12所示。
在示例性实施方式中，第一源电极23可以通过第一有源过孔K1与第一有源层21的第一源连接区域连接，第一漏电极24可以通过第一有源过孔K1与第一有源层21的第一漏连接区域连接，形成LTPS薄膜晶体管。第二源电极33可以通过第二有源过孔K2与第二有源层31的第二源连接区域连接，第二漏电极34可以通过第二有源过孔K2与第二有源层31的第二漏连接区域连接，形成LTPS薄膜晶体管。
在示例性实施方式中，第二导电薄膜可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)、钨(W)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等，本公开对此不做限定。
在示例性实施方式中，第一类型晶体管可以包括：第一有源层21、第一栅电极22、第一源电极23和第一漏电极24。第二类型晶体管可以包括：第二有源层31、第二栅电极32、第二源电极33和第二漏电极34。第一电容可以包括第一极板41和第二极板42。第一类型晶体管可以为像素驱动电路中的驱动晶体管。像素驱动电路可以包括多个晶体管和存储电容，图12中仅以第一类型晶体管和第二类型晶体管作为示例。
至此，在基底10上制备完成驱动结构层，如图12所示的阵列基板制备完成。相比于LTPO工艺，本公开实施例提供的制备方法并不采用氧化工艺，工艺复杂度更低，需要的掩膜数量更少，能够降低成本。
在示例性实施方式中，可以在阵列基板上继续制备发光结构层、封装层、触控层和保护层等结构，本公开对此不作限制。
本公开实施例还提供了一种阵列基板的制备方法，包括：在基底上形成第一类型晶体管的第一有源层和第二类型晶体管的第二有源层；所述第一有源层包括第一沟道区域以及位于所述第一沟道区域两侧的第一源漏连接区域，所述第二有源层包括第二沟道区域以及位于所述第二沟道区域两侧的第二源漏连接区域；在所述第一沟道区域远离所述基底的一侧形成氢阻挡层。
本公开实施例还提供了一种显示面板，包括上述任一实施例所述的阵列基板。
在示例性实施方式中，显示面板还可以包括位于所述驱动结构层远离基底一侧的发光结构层、封装层、触控层和保护层等结构，本公开对此不作限制。
本公开实施例还提供了一种显示装置，包括上述任一实施例所述的显示面板。显示装置可以为：LCD显示器、LED显示器、OLED显示器、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开实施例并不以此为限。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (14)

1.一种阵列基板，其特征在于，包括：基底、设置在所述基底上的第一类型晶体管和第二类型晶体管，所述第一类型晶体管包括第一有源层，所述第二类型晶体管包括第二有源层；所述第一有源层包括第一沟道区域以及位于所述第一沟道区域两侧的第一源漏连接区域，所述第二有源层包括第二沟道区域以及位于所述第二沟道区域两侧的第二源漏连接区域；在所述第一沟道区域远离所述基底的一侧设置有氢阻挡层。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括设置在所述基底上的驱动结构层，所述驱动结构层包括像素驱动电路，所述像素驱动电路包括所述第一类型晶体管和所述第二类型晶体管；所述第一类型晶体管为驱动晶体管，所述第二类型晶体管为开关晶体管。
3.根据权利要求1所述的阵列基板，其特征在于，所述氢阻挡层在所述基底上的正投影和所述第一沟道区域在所述基底上的正投影至少部分交叠。
4.根据权利要求1所述的阵列基板，其特征在于，所述氢阻挡层在所述基底上的正投影位于所述第一沟道区域在所述基底上的正投影的范围内。
5.根据权利要求1所述的阵列基板，其特征在于，所述氢阻挡层包括至少一个第一通孔，所述第一通孔在沿垂直于所述基底的方向上贯穿所述氢阻挡层。
6.根据权利要求5所述的阵列基板，其特征在于，所述氢阻挡层包括多个所述第一通孔，多个所述第一通孔在所述基底上正投影的形状和尺寸相同或不同。
7.根据权利要求1所述的阵列基板，其特征在于，所述第一类型晶体管包括第一栅电极，所述第一栅电极位于所述第一有源层远离所述基底的一侧，所述氢阻挡层位于所述第一栅电极靠近所述基底的一侧；
所述第二类型晶体管包括第二栅电极，所述第二栅电极和所述第一栅电极同层设置。
8.根据权利要求7所述的阵列基板，其特征在于，所述第一栅电极在所述基底上的正投影和所述氢阻挡层在所述基底上的正投影至少部分交叠。
9.根据权利要求8所述的阵列基板，其特征在于，所述第一栅电极在所述基底上的正投影覆盖所述氢阻挡层在所述基底上的正投影。
10.根据权利要求8所述的阵列基板，其特征在于，所述第一栅电极在所述基底上的正投影和所述氢阻挡层在所述基底上的正投影相互重合。
11.根据权利要求1至10中任一项所述的阵列基板，其特征在于，所述氢阻挡层的厚度设置为大于或等于1纳米且小于或等于1000纳米；所述氢阻挡层的厚度为所述氢阻挡层靠近所述基底一侧的表面和远离所述基底一侧的表面之间的距离。
12.一种阵列基板的制备方法，其特征在于，包括：
在基底上形成第一类型晶体管的第一有源层和第二类型晶体管的第二有源层；所述第一有源层包括第一沟道区域以及位于所述第一沟道区域两侧的第一源漏连接区域，所述第二有源层包括第二沟道区域以及位于所述第二沟道区域两侧的第二源漏连接区域；
在所述第一沟道区域远离所述基底的一侧形成氢阻挡层。
13.一种显示面板，其特征在于，包括如权利要求1至11中任一项所述的阵列基板。
14.一种显示装置，其特征在于，包括如权利要求13所述的显示面板。
CN202310708765.XA 2023-06-14 2023-06-14 阵列基板及其制备方法、显示面板和显示装置 Pending CN116525623A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310708765.XA CN116525623A (zh) 2023-06-14 2023-06-14 阵列基板及其制备方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310708765.XA CN116525623A (zh) 2023-06-14 2023-06-14 阵列基板及其制备方法、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN116525623A true CN116525623A (zh) 2023-08-01

Family

ID=87406613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310708765.XA Pending CN116525623A (zh) 2023-06-14 2023-06-14 阵列基板及其制备方法、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN116525623A (zh)

Similar Documents

Publication Publication Date Title
US11600234B2 (en) Display substrate and driving method thereof
KR101987218B1 (ko) 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치
US6762564B2 (en) Display apparatus
CN101997025B (zh) 有机发光二极管显示器及其制造方法
US7812895B2 (en) Thin film transistor (TFT) array panel with TFTs having varying leakage currents
CN112071268A (zh) 显示面板和显示装置
KR102526352B1 (ko) 박막 트랜지스터 및 이를 이용한 표시패널
KR20170026009A (ko) 유기발광표시장치
US20060044232A1 (en) Organic light emitting diode display and manufacturing method thereof
KR20070095620A (ko) 표시 장치 및 그 제조 방법
EP3683839A1 (en) Display panel and manufacturing method therefor, and display apparatus
US20060157711A1 (en) Thin film transistor array panel
US7385223B2 (en) Flat panel display with thin film transistor
US20090206421A1 (en) Organic light emitting display and manufacturing method thereof
US7402950B2 (en) Active matrix organic light emitting display device and method of fabricating the same
JP2001282137A (ja) エレクトロルミネッセンス表示装置
CN112310169A (zh) 显示装置
US11678530B2 (en) Display substrate and preparation method thereof, and display apparatus
US20240081115A1 (en) Display substrate, manufacturing method thereof, and display device
US20240172490A1 (en) Display Substrate, Preparation Method thereof, and Display Apparatus
KR20200111868A (ko) 다결정 실리콘층을 포함하는 표시 장치, 다결정 실리콘층의 제조 방법, 및 표시 장치의 제조 방법
KR100482328B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
CN116525623A (zh) 阵列基板及其制备方法、显示面板和显示装置
KR20070071490A (ko) 유기 전계발광소자 및 그 제조방법
CN115332269A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination