CN116525592A - 封装结构、电子设备及封装方法 - Google Patents
封装结构、电子设备及封装方法 Download PDFInfo
- Publication number
- CN116525592A CN116525592A CN202210075696.9A CN202210075696A CN116525592A CN 116525592 A CN116525592 A CN 116525592A CN 202210075696 A CN202210075696 A CN 202210075696A CN 116525592 A CN116525592 A CN 116525592A
- Authority
- CN
- China
- Prior art keywords
- shielding
- wires
- projection
- wire
- shielded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 58
- 238000000576 coating method Methods 0.000 claims description 48
- 239000011248 coating agent Substances 0.000 claims description 45
- 238000007747 plating Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 32
- 239000010408 film Substances 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 10
- SXHLTVKPNQVZGL-UHFFFAOYSA-N 1,2-dichloro-3-(3-chlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C=CC=2)Cl)=C1 SXHLTVKPNQVZGL-UHFFFAOYSA-N 0.000 description 8
- HRPVXLWXLXDGHG-UHFFFAOYSA-N Acrylamide Chemical compound NC(=O)C=C HRPVXLWXLXDGHG-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- -1 and illustratively Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- XBWAZCLHZCFCGK-UHFFFAOYSA-N 7-chloro-1-methyl-5-phenyl-3,4-dihydro-2h-1,4-benzodiazepin-1-ium;chloride Chemical compound [Cl-].C12=CC(Cl)=CC=C2[NH+](C)CCN=C1C1=CC=CC=C1 XBWAZCLHZCFCGK-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
Abstract
本申请提供了一种封装结构、电子设备及封装方法,涉及电磁屏蔽领域。封装结构包括基板,基板具有第一表面,第一表面上设置有多个接地焊盘;待屏蔽件,待屏蔽件固定于第一表面;多个第一屏蔽线,各第一屏蔽线的两端均与多个接地焊盘中的两个接地焊盘电连接,第一屏蔽线的至少部分朝向远离第一表面的方向弯曲;多个第二屏蔽线,各第二屏蔽线的两端均与多个接地焊盘中的两个接地焊盘电连接,第二屏蔽线的至少部分朝向远离第一表面的方向弯曲,第二屏蔽线相比第一屏蔽线更加靠近第一表面。封装结构能够提高其电磁屏蔽效果。
Description
技术领域
本申请涉及电磁屏蔽技术领域,尤其涉及一种封装结构、电子设备及封装方法。
背景技术
功率放大集成模块(Power Amplifier Module with integrated,PAMid)是一种常用的功率放大产品,PAMid中的基板上通常设置有裸晶(Die),有些裸晶的功率较大,可能产生较大的电磁干扰信号,因此,需要对裸晶进行电磁屏蔽。
如图1所示,相关技术中的封装结构通常包括基板30、顶部覆膜(图1中未示出)和围绕裸晶11设置的多个屏蔽线12,屏蔽线12为弧形屏蔽线,且屏蔽线12的两端固定至基板30的两个相邻的接地焊盘312上。这样,围绕裸晶11的屏蔽线12,以及顶部覆膜形成一个屏蔽层,对裸晶11进行电磁屏蔽。
由图1可以看出,当裸晶11辐射出电磁干扰信号后,朝向裸晶11的侧面辐射的电磁干扰信号主要由屏蔽线12进行屏蔽,部分电磁干扰信号可能从弧形屏蔽线12与基板30之间的区域辐射出,屏蔽效果稍显不足。若要提高屏蔽效果,则需要在基板上增加接地焊盘312,以及增加屏蔽线12的设置密度,而基板的表面尺寸有限,能够设置的接地焊盘312的数量有限。
因此,如何进一步提高封装结构的电磁屏蔽效果是目前亟待解决的技术问题。
发明内容
为了解决上述技术问题,本申请提供一种封装结构、电子设备及封装方法,能够进一步提高封装结构的电磁屏蔽效果。
本申请提供一种封装结构,包括:基板,基板具有第一表面,第一表面上设置有多个接地焊盘;待屏蔽件,待屏蔽件固定于第一表面;多个第一屏蔽线,各第一屏蔽线的两端均与多个接地焊盘中的两个接地焊盘电连接,第一屏蔽线的至少部分朝向远离第一表面的方向弯曲;多个第二屏蔽线,各第二屏蔽线的两端均与多个接地焊盘中的两个接地焊盘电连接,第二屏蔽线的至少部分朝向远离第一表面的方向弯曲,第二屏蔽线相比第一屏蔽线更加靠近第一表面。
本申请所提供的封装结构,当待屏蔽件辐射出电磁干扰信号时,每个第一屏蔽线可将自身接收到的电磁干扰信号导入至接地焊盘进行屏蔽;每个第二屏蔽线也可将自身接收到的电磁干扰信号导入至接地焊盘进行屏蔽。由于每个屏蔽线的屏蔽区域包含自身及其周围的一定区域,因此,多个第一屏蔽线的屏蔽区域可以形成至少一层第一屏蔽层,多个第二屏蔽线的屏蔽区域可以形成至少一层第二屏蔽层,由于第二屏蔽线相比第一屏蔽线更加靠近第一表面,因此,封装结构至少可以形成两层屏蔽层。待屏蔽件所辐射的电磁干扰信号先经过第二屏蔽层的屏蔽后,可能会有部分电磁干扰信号未被屏蔽,这部分未被屏蔽的电磁干扰信号到达第一屏蔽层,第一屏蔽层可对该部分未被屏蔽的电磁干扰信号进行屏蔽,由此,可提高封装结构的电磁屏蔽效果。
在一些可能实现的方式中,第一屏蔽线和第二屏蔽线均为弧形线;各第二屏蔽线的顶部与第一表面之间的第二高度均相同,各第一屏蔽线的顶部与第一表面之间的第一高度均相同。这样,多个第二高度均相同的第二屏蔽线可形成一层第二屏蔽层,多个第一高度均相同的第一屏蔽线可形成一层第一屏蔽层。由于封装结构中,第一表面的面积较为有限,第一表面上能够设置的接地焊盘的数量也有限,当屏蔽层的层数为2时,相比更多层数的结构,每一层第一屏蔽层中所包含的第一屏蔽线的设置密度可较大,这样,能够减少该层第一屏蔽层中每两个相邻的第一屏蔽线之间的距离,从而使得每两个相邻的第一屏蔽线各自的屏蔽区域尽可能覆盖两者之间的区域。基于相同的原理,也能够使得每两个相邻的第二屏蔽线各自的屏蔽区域尽可能覆盖两者之间的区域,由此可进一步提高封装结构的屏蔽效果。
在一些可能实现的方式中,第二高度与第一高度之间的比值大于或等于0.3,且小于或等于0.7。这样,第二屏蔽线的顶部与第一表面之间的第一高度较为适中,当比值过小时,第一高度则较低,这将导致第二屏蔽线的屏蔽作用对第一表面上的电路造成影响;当比值过大时,第一高度则过高,位于第一表面边缘的第二屏蔽线与第一表面之间的区域较大,存在部分区域未能位于第一屏蔽线的屏蔽区域内,这将导致较多的电磁干扰信号中该部分区域中辐射出,即,降低第二屏蔽线的屏蔽效果。因此,第二高度与第一高度之间比值采用上述的范围,能够进一步提高屏蔽效果。
在一些可能实现的方式中,至少部分第一屏蔽线在第一表面的投影与待屏蔽件在第一表面的投影具有重叠;至少部分第二屏蔽线在第一表面的投影与待屏蔽件在第一表面的投影具有重叠。当第一屏蔽线在第一表面的投影,与待屏蔽件在第一表面的投影具有重叠时,表明第一屏蔽线的部分区域位于待屏蔽件的上方,这样,第一屏蔽线能够对待屏蔽件辐射至其上方的部分电磁干扰信号进行电磁屏蔽。同理,第二屏蔽线也能够对待屏蔽件辐射至其上方的部分电磁干扰信号进行电磁屏蔽。
在一些可能实现的方式中,至少部分第一屏蔽线在第一表面的投影,与至少部分第二屏蔽线在第一表面的投影具有重叠。这样,部分第一屏蔽线在第一表面的投影的延伸方向,与部分第二屏蔽线在第一表面的投影的延伸方向相交,由此,第一屏蔽线和第二屏蔽线能够尽可能均匀地分布于第一表面上。
在一些可能实现的方式中,封装结构还包括:导电覆膜,导电覆膜固定于第一表面,且导电覆膜与第一表面之间具有第一介质层,第一屏蔽线和第二屏蔽线均位于第一介质层内,导电覆膜与第一屏蔽线电连接。由于导电覆膜与第一屏蔽线电连接,第一屏蔽线与接地焊盘电连接,因此,导电覆膜与接地焊盘电连接。当待屏蔽件辐射的电磁干扰信号依次经过第二屏蔽层和第一屏蔽层的屏蔽后,仍然有小部分电磁干扰信号辐射至导电覆膜时,导电覆膜可接收到该部分电磁干扰信号,并将其通过第一屏蔽线导入至接地焊盘进行屏蔽,由此,可进一步提高封装结构的屏蔽效果。
在一些可能实现的方式中,多个接地焊盘环绕待屏蔽件在第一表面的投影。由于第一屏蔽线和第二屏蔽线均固定于多个接地焊盘的两个接地焊盘上,多个接地焊盘环绕待屏蔽件在第一表面的投影,即,第一屏蔽线和第二屏蔽线在第一表面上的固定点环绕待屏蔽件在第一表面的投影,这样能够使得第一屏蔽线和第二屏蔽线尽可能环绕待屏蔽件设置,由此可提高封装结构的屏蔽效果。
在一些可能实现的方式中,与第二屏蔽线在第一表面的投影相邻的投影为第一屏蔽线的投影。这样,第一屏蔽线和第二屏蔽线不仅在高度上具有高度差,在与高度方向相垂直的横向之间间隔设置,也就是说,在横向上,第二屏蔽线设置于两个第一屏蔽线之间,第一屏蔽线位于两个第二屏蔽线之间。由于待屏蔽件辐射出的部分电磁干扰信号可能从两个第二屏蔽线之间的区域辐射至第一屏蔽线上,高度上高于第二屏蔽线,且横向上位于两个第二屏蔽线之间的第一屏蔽线可对该部分电磁干扰信号进行屏蔽,由此,可进一步提高封装结构的屏蔽效果。
在一些可能实现的方式中,多个第一屏蔽线中存在至少两个相互平行的第一屏蔽线,至少两个相互平行的第一屏蔽线在第一表面上的投影,均沿第一方向延伸;和/或,多个第二屏蔽线中存在至少两个相互平行的第二屏蔽线,至少两个相互平行的第二屏蔽线在第一表面上的投影,均沿第一方向延伸。这样,至少两个相互平行的第一屏蔽线可以尽可能均匀地分布于第一表面,同理,至少两个相互平行的第二屏蔽线也可以尽可能均匀地分布于第一表面。
在一些可能实现的方式中,多个第一屏蔽线中还存在至少一个第一屏蔽线在第一表面的投影,沿第二方向延伸,第二方向与第一方向之间具有夹角;和/或,多个第二屏蔽线中还存在至少一个第二屏蔽线在第一表面的投影,沿第二方向延伸。多个第一屏蔽线中部分第一屏蔽线在第一表面的投影沿第一方向延伸,部分第一屏蔽线沿第一表面的投影沿第二方向延伸,第二屏蔽线同理,这样,便于第一屏蔽线和第二屏蔽线在横向上间隔排列,由此可提高屏蔽效果。
在一些可能实现的方式中,第一方向与第二方向正交。由于多个接地焊盘通常以待屏蔽件在第一表面的投影的中心对称设置,因此,当第一方向与第二方向正交时,在制作封装结构的过程中,可将一个接地焊盘及其对称位置处的接地焊盘为两个固定点制作第一屏蔽线,由此利于制作第一屏蔽线。同理,利于制作第二屏蔽线。
在一些可能实现的方式中,多个第一屏蔽线中还存在至少一个第一屏蔽线在第一表面的投影,沿第三方向延伸,第一方向和第二方向分别与第三方向之间具有夹角;和/或,多个第二屏蔽线中还存在至少一个第二屏蔽线在第一表面的投影,沿第三方向延伸。由于通常待屏蔽件在第一表面的投影为矩形,当多个第一屏蔽线中存在至少两个在第一表面的投影沿第一方向延伸、投影沿第二方向延伸以及投影沿第三方向延伸的第一屏蔽线时,由此,多个第一屏蔽线可覆盖待屏蔽件的角部以及中部的区域,第一屏蔽线能够尽可能覆盖待屏蔽件;同理,多个第一屏蔽线也可以覆盖待屏蔽件的角部以及中部的区域,第二屏蔽线也能够尽可能覆盖待屏蔽件,因此,可提高屏蔽效果。
在一些可能实现的方式中,第一屏蔽线与导电覆膜相接触。这样,结构较为简单,第一屏蔽线与导电覆膜之间无需其他中间连接件进行连接。在制作封装结构的过程中,在第一表面上制备第一屏蔽线和第二屏蔽线完成后,可在第一表面上制备第一介质层,接着,即可直接在第一介质层上制备导电覆膜,期间无需制备其他的中间连接件,因此,能够节省工艺流程。
在一些可能实现的方式中,基板包括依次层叠设置的第一金属层、第二介质层和第二金属层,第一表面位于第一金属层背离第二介质层的一侧,第二介质层的内部设有导电器件,第二金属层上与第二介质层连接的表面设置有接地层,接地层通过导电器件与接地焊盘电连接。这样,第一屏蔽线和第二屏蔽线可将接收到的电磁干扰信号依次通过接地焊盘、第一金属层和导电器件导入至接地层,以对电磁干扰信号进行屏蔽。
本申请还提供一种电子设备,包括电路板以及上述任一项的封装结构,电路板和封装结构电连接。电子设备能够实现上述封装结构的所有效果。
本申请提供一种封装方法,该封装方法包括:提供基板,基板具有第一表面,第一表面上设置有多个接地焊盘;将待屏蔽件固定至第一表面;以多个接地焊盘为固定点,制备多个第二屏蔽线,其中,各第二屏蔽线的两端均固定于多个接地焊盘的两个接地焊盘,第二屏蔽线的至少部分朝向远离第一表面的方向弯曲;以多个接地焊盘为固定点,制备多个第一屏蔽线,其中,各第一屏蔽线的两端均固定于多个接地焊盘的两个接地焊盘,第二屏蔽线的至少部分朝向远离第一表面的方向弯曲,第二屏蔽线相比第一屏蔽线更加靠近第一表面。
由于第二屏蔽线相比第一屏蔽线更加靠近第一表面,也就是说,第一屏蔽线相比第二屏蔽线更加远离第一表面。因此,在制作封装结构的过程中,在将待屏蔽件焊接至第一表面之后,先制备多个第二屏蔽线,再制备多个第一屏蔽线,这样,在多个第二屏蔽线制备完成后,可以有足够的空间制备第一屏蔽线。此外,采用本申请的封装方法获得的封装结构,至少可以形成两层屏蔽层。待屏蔽件所辐射的电磁干扰信号先经过第二屏蔽层的屏蔽后,可能会有部分电磁干扰信号未被屏蔽,这部分未被屏蔽的电磁干扰信号到达第一屏蔽层,并被第一屏蔽层所屏蔽,由此,可提高封装结构的电磁屏蔽效果。
在一些可能实现的方式中,在以多个接地焊盘为固定点,制备多个第一屏蔽线的步骤之后,封装方法还包括:在第一表面上制备第一介质层,第一介质层的顶部与第一屏蔽线的顶部齐平;通过镀膜的方式在第一介质层的顶部形成导电覆膜,导电覆膜与第一屏蔽线相接触。在第一介质层制备完后,可在第一介质层的顶部形成导电覆膜,由于第一屏蔽线的顶部与第一介质层的顶部齐平,因此在第一介质层的顶部所形成的导电覆膜也与第一屏蔽线相接触。这样,采用本申请的封装方法获得的封装结构在使用时,待屏蔽件辐射的电磁干扰信号依次经过第二屏蔽层和第一屏蔽层的屏蔽后,仍然有小部分电磁干扰信号辐射至导电覆膜时,导电覆膜可接收到该部分电磁干扰信号,并将其通过第一屏蔽线导入至接地焊盘进行屏蔽,由此,可进一步提高封装结构的屏蔽效果。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例的描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为相关技术的封装结构的结构示意图;
图2为本申请实施例的封装结构和电路板电连接的结构示意图;
图3为本申请实施例的封装结构的立体视图;
图4为图3所示实施例的封装结构的平面视图;
图5为本申请另一实施例的封装结构的结构示意图;
图6为本申请另一实施例的封装结构的结构示意图;
图7为图6的B向视图;
图8为图6的A向视图;
图9为本申请另一实施例的封装结构的结构示意图;
图10为图9的D向视图;
图11为图9的C向视图;
图12为仿真实验获得的电磁近场能量对比图;
图13为本申请实施例的封装方法的流程示意图。
图标:11-裸晶;12-屏蔽线;20-PCB;21-封装管脚;30-基板;31-第一金属层;311-第一表面;312-接地焊盘;313-第一接地焊盘;314-第二接地焊盘;32-第二金属层;321-接地层;33-第三金属层;34-第四金属层;35-第二介质层;36-导电器件;40-待屏蔽件;41-凸点;50-导电覆膜;51-第一介质层;60-第一屏蔽线;70-第二屏蔽线;E-第一方向;F-第二方向;G-第三方向;I-第四方向;J-第五方向;K-第六方向;H1-第一高度;H2-第二高度。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本文中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。
本申请实施例的说明书和权利要求书中的术语“第一”和“第二”等是用于区别不同的对象,而不是用于描述对象的特定顺序。例如,第一目标对象和第二目标对象等是用于区别不同的目标对象,而不是用于描述目标对象的特定顺序。
在本申请实施例中,“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言,使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
在本申请实施例的描述中,除非另有说明,“多个”的含义是指两个或两个以上。例如,多个处理单元是指两个或两个以上的处理单元;多个系统是指两个或两个以上的系统。
本申请实施例提供的封装结构,可以应用于电子设备,电子设备可以是手机、平板电脑等。例如应用于手机中的PAMid,或前端模块(Front-end Modules,FEM)。由于PAMid和FEM中包含的部分裸晶具有较大的功率,因此在使用的过程中,往往产生较大的电磁干扰信号,本申请实施例中的封装结构,可对裸晶进行电磁屏蔽,以减少裸晶对PAMid中的其他电路造成电磁干扰。
电子设备中还包括与封装结构电连接的电路板,该电路板例如可以为印刷电路板(Printed Circuit Board,PCB)。
如图2所示,封装结构包括基板30、待屏蔽件40、导电覆膜50、多个第一屏蔽线60和多个第二屏蔽线70。
如图2所示,PCB 20的一侧表面上设置有封装管脚21,基板30通过封装管脚21与PCB 20固定连接。
如图2所示,基板30包括相互平行且依次设置的第一金属层31、第二金属层32、第三金属层33和第四金属层34,每两层相邻的金属层之间均设置有第二介质层35。每层金属层与PCB 20相平行,第四金属层34为距离PCB 20最近的金属层。每两个金属层之间的第二介质层35内均设置有多个导电器件36,用于将位于该第二介质层35两边的金属层电连接。其中,导电器件36可以为金属过孔。
如图2所示,第二金属层32为与第一金属层31相邻的金属层,第二金属层32朝向第一金属层31的表面设置有接地层321,该接地层321可以覆盖第二金属层32朝向第一金属层31的全部表面。
如图2所示,第一金属层31为距离PCB 20最远的金属层,因此,第一金属层31朝向第二金属层32上设有接地层321的表面设置。第一金属层31具有背离第二金属层32的第一表面311,第一表面311用于承载待屏蔽件40,使得待屏蔽件40能够与第一金属层31电连接。
如图2所示,在第一表面311上设置有多个接地焊盘312,多个接地焊盘312用于固定第一屏蔽线60和第二屏蔽线70。其中,每个第一屏蔽线60的两端均固定于多个接地焊盘312中的两个接地焊盘312,每个第二屏蔽线70的两端均固定于多个接地焊盘312中的两个接地焊盘312,每个接地焊盘312可以仅固定一个第一屏蔽线60的一端,或仅固定一个第二屏蔽线70的一端。
如图4所示,多个接地焊盘312可以环绕待屏蔽件40在第一表面311的投影,多个接地焊盘312所围成区域的形状可以为封闭且中空的形状,示例性的,在本实施例中,如图4所示,多个接地焊盘312的形状可以为外形为矩形且中空,在其他实施例中,多个接地焊盘312的形状可以为圆环形,或者椭圆环形等形状。由于第一屏蔽线60和第二屏蔽线70均固定于多个接地焊盘312的两个接地焊盘312上,多个接地焊盘312环绕待屏蔽件40在第一表面311的投影,即,第一屏蔽线60和第二屏蔽线70在第一表面311上的固定点环绕待屏蔽件40在第一表面311的投影,这样能够使得第一屏蔽线60和第二屏蔽线70尽可能环绕待屏蔽件40设置。
如图5所示,多个接地焊盘312还可以采用如下的结构:包含环绕待屏蔽件40在第一表面311的投影一圈区域的第一接地焊盘313以及外侧的第二接地焊盘314,这样第二接地焊盘314也可以固定第一屏蔽线60和/或第二屏蔽线70,由此可增加第一屏蔽线60和/或第二屏蔽线70的数量,从而提高封装结构的屏蔽效果。
由于第一金属层31为由金属制成的,因此其本身为导体,如图2所示,接地焊盘312设置于第一金属层31的第一表面311,第一金属层31又通过导电器件36与第二金属层32的接地层321电连接,因此,接地焊盘312与接地层321电连接。
如图2所示,待屏蔽件40可以为裸晶11,该裸晶11可以集成有射频(RadioFrequency,RF)和数字电路。在本实施例中,裸晶11即为辐射源,裸晶11在使用中会辐射出电磁干扰信号,因此,需要对其进行电磁屏蔽。裸晶11通过凸点41固定于基板30的第一表面311上,其中,通过凸点41固定是一种封装技术,先按照裸片引脚阵列的形状放置好多个小球形状的焊料形成小球阵列,接着把裸片放置于小球阵列上,对各小球焊料进行加热,小球焊料融化以后裸片就被焊接至基板30上。裸晶11的尺寸可以为1.06mm×1.5mm×0.012mm。
需要说明的是,在芯片中,可能存在多个裸晶11,但是通常仅针对功率较大的裸晶11(即待屏蔽件40)进行屏蔽,因此,可以根据待屏蔽件40的数量设置接地焊盘312的数量,且每个待屏蔽件40均对应多个接地焊盘312,每个待屏蔽件40也需设置多个第一屏蔽线60和多个第二屏蔽线70。
如图3和图4所示,多个第一屏蔽线60中,各第一屏蔽线60的两端均与多个接地焊盘312中的两个接地焊盘312电连接。第一屏蔽线60的材料可以为金属,示例性的,可以为铜。这样,如图2所示,当第一屏蔽线60接收到待屏蔽件40辐射出的电磁干扰信号后,可依次通过接地焊盘312、第一金属层31、导电器件36将电磁干扰信号导入至第二金属层32的接地层321以对电磁干扰信号进行屏蔽。
第一屏蔽线60的至少部分朝向远离第一表面311的方向弯曲,可以指,如图2所示,第一屏蔽线60整体朝向远离第一表面311的方向(即,导电覆膜50所在的方向)弯曲,该种情况下,第一屏蔽线60整体形状为弧形;也可以指,第一屏蔽线60的一部分朝向远离第一表面311的方向弯曲,一部分朝向第一表面311弯曲,示例性的,第一屏蔽线60整体形状为波浪形。
至少部分第一屏蔽线60在第一表面311的投影,与待屏蔽件40在第一表面311的投影具有重叠。在一种可能的实现方式中,如图4所示,一部分第一屏蔽线60在第一表面311的投影,与待屏蔽件40在第一表面311的投影具有重叠,另一部分在第一表面311的投影,与待屏蔽件40在第一表面311的投影无重叠。示例性的,图4中包含十三根第一屏蔽线60和11根第二屏蔽线70,位于四周的且位于边缘的第一屏蔽线60在第一表面311的投影,与待屏蔽件40在第一表面311的投影之间无重叠;其余第一屏蔽线60在第一表面311的投影,与待屏蔽件40在第一表面311的投影均具有重叠。在另一种可能的实现方式中,如图6所示,各第一屏蔽线60在第一表面311的投影,与待屏蔽件40在第一表面311的投影均具有重叠。
当第一屏蔽线60在第一表面311的投影,与待屏蔽件40在第一表面311的投影具有重叠时,表明第一屏蔽线60的部分区域位于待屏蔽件40的上方,这样,第一屏蔽线60能够对待屏蔽件40辐射至其上方的电磁干扰信号进行电磁屏蔽。
如图4所示,多个第二屏蔽线70中,各第二屏蔽线70的两端均与多个接地焊盘312中的两个接地焊盘312电连接。第二屏蔽线70的材料可以为金属,示例性的,可以为铜。这样,如图2所示,当第二屏蔽线70接收到待屏蔽件40辐射出的电磁干扰信号后,可依次通过接地焊盘312、第一金属层31、导电器件36将电磁干扰信号导入至第二金属层32的接地层321以对电磁干扰信号进行屏蔽。
第二屏蔽线70的至少部分朝向远离第一表面311的方向弯曲,可以指,第二屏蔽线70整体朝向远离第一表面311的方向弯曲(如图3所示),该种情况下,第二屏蔽线70整体形状为弧形;也可以指,第二屏蔽线70的一部分朝向远离第一表面311的方向弯曲,一部分朝向第一表面311弯曲,示例性的,第二屏蔽线70整体形状为波浪形。
至少部分第二屏蔽线70在第一表面311的投影,与待屏蔽件40在第一表面311的投影具有重叠。在一种可能的实现方式中,如图4所示,一部分第二屏蔽线70在第一表面311的投影,与待屏蔽件40在第一表面311的投影具有重叠,另一部分第二屏蔽线70在第一表面311的投影,与待屏蔽件40在第一表面311的投影无重叠。示例性的,图4中包含十一根第二屏蔽线70,其中位于待屏蔽件40的四周且靠近边缘的位置的四个第二屏蔽线70在第一表面311的投影,与待屏蔽件40在第一表面311的投影无重叠,其他第二屏蔽线70在第一表面311的投影与待屏蔽件40在第一表面311的投影具有重叠。在另一种可能的实现方式中,如图6所示,各第二屏蔽线70在第一表面311的投影,与待屏蔽件40在第二表面的投影均具有重叠。
当第二屏蔽线70在第一表面311的投影,与待屏蔽件40在第一表面311的投影具有重叠时,表明第二屏蔽线70的部分区域位于待屏蔽件40的上方,这样,第二屏蔽线70能够对待屏蔽件40辐射至其上方的电磁干扰信号进行电磁屏蔽。
如图2所示,第二屏蔽线70相比第一屏蔽线60更加靠近第一表面311,由于第一屏蔽线60和第二屏蔽线70均固定于第一表面311的两个接地焊盘312上,通常每个接地焊盘312的高度均相同,因此,第一屏蔽线60和第二屏蔽线70的两端固定点与第一表面311之间的距离可以相同。第二屏蔽线70的顶部相比第一屏蔽线60的顶部更加靠近第一表面311,此外,第二屏蔽线70的顶部与固定点之间的部分,也相比第一屏蔽线60的顶部与固定点之间的部分更加靠近第一表面311。当待屏蔽件40辐射出电磁干扰信号时,每个第一屏蔽线60可将自身接收到的电磁干扰信号导入至接地焊盘312进行屏蔽;每个第二屏蔽线70也可将自身接收到的电磁干扰信号导入至接地焊盘312进行屏蔽。由于每个屏蔽线的屏蔽区域包含自身及其周围的一定区域,因此,多个第一屏蔽线60的屏蔽区域可以形成至少一层第一屏蔽层,多个第二屏蔽线70的屏蔽区域可以形成至少一层第二屏蔽层,由于第二屏蔽线70相比第一屏蔽线60更加靠近第一表面311,因此,封装结构至少可以形成两层屏蔽层。待屏蔽件40所辐射的电磁干扰信号先经过第二屏蔽层的屏蔽后,可能会有部分电磁干扰信号未被屏蔽,这部分未被屏蔽的电磁干扰信号到达第一屏蔽层,第一屏蔽层可对该部分未被屏蔽的电磁干扰信号进行屏蔽,由此,可提高封装结构的电磁屏蔽效果。需要说明的是,第一屏蔽线60的顶部指的是,第一屏蔽线60上距离第一表面311最远的部位。
在一种可能的实现方式中,多个第一屏蔽线60中,各第一屏蔽线60的顶部与第一表面311之间的第一高度H1均不同,且靠近待屏蔽件40的中心的第一屏蔽线60的第一高度H1,高于较为远离待屏蔽件40的中心的第一屏蔽线60的高度,这样,第一屏蔽线60的第一高度H1为从待屏蔽件40的两侧向中心逐渐增加。
多个第二屏蔽线70中,各第二屏蔽线70的顶部与第一表面311之间的第一高度H1均不同,且靠近待屏蔽件40的中心的第二屏蔽线70的第一高度H1,高于较为远离待屏蔽件40的中心的第二屏蔽线70的高度,这样,第二屏蔽线70的第一高度H1为从待屏蔽件40的两侧向中心逐渐增加。需要说明的是,第二屏蔽线70的顶部指的是,第二屏蔽线70上距离第一表面311最远的部位。
在另一种可能的实现方式中,多个第一屏蔽线60中,第一部分第一屏蔽线60的顶部与第一表面311之间的第一高度H1均相同,第二部分第一屏蔽线60的顶部与第一表面311之间的第一高度H1均相同,但第一部分第一屏蔽线60的第一高度H1,与第二部分第一屏蔽线60的第一高度H1不同,当第一部分第一屏蔽线60的第一高度H1,与第二部分第一屏蔽线60的第一高度H1相差较大时,多个第一屏蔽线60可形成两层屏蔽层。
多个第二屏蔽线70中,第一部分第二屏蔽线70的顶部与第一表面311之间的第二高度H2均相同,第二部分第二屏蔽线70的顶部与第一表面311之间的第二高度H2均相同,但第一部分第二屏蔽线70的第二高度H2,与第二部分第二屏蔽线70的第二高度H2不同,当第一部分第二屏蔽线70的第二高度H2,与第二部分第二屏蔽线70的第二高度H2相差较大时,多个第二屏蔽线70可形成两层屏蔽层。
如图7和图8所示,在另一种可能的实现方式中,各第一屏蔽线60的顶部与第一表面311之间的第一高度H1均相同,各第二屏蔽线70与第一表面311之间的第二高度H2均相同。这样,多个第二高度H2均相同的第二屏蔽线70可形成一层第二屏蔽层,多个第一高度H1均相同的第一屏蔽线60可形成一层第一屏蔽层。由于封装结构中,第一表面311的面积较为有限,第一表面311上能够设置的接地焊盘312的数量也有限,当屏蔽层的层数为2时,相比更多层数的结构,每一层第一屏蔽层中所包含的第一屏蔽线60的设置密度可较大,这样,能够减少该层第一屏蔽层中每两个相邻的第一屏蔽线60之间的距离,从而使得每两个相邻的第一屏蔽线60各自的屏蔽区域尽可能覆盖两者之间的区域。基于相同的原理,也能够使得每两个相邻的第二屏蔽线70各自的屏蔽区域尽可能覆盖两者之间的区域,由此可进一步提高封装结构的屏蔽效果。
在本申请实施例中,如图10和图11所示,第二高度H2与第一高度H1之间的比值大于或等于0.3,且小于或等于0.7,示例性的,第一高度H1可以为0.49mm,第二高度H2可以为0.147mm、0.33mm或0.343mm等。这样,第二屏蔽线70的顶部与第一表面311之间的第一高度H1较为适中,当比值过小时,第一高度H1则较低,这将导致第二屏蔽线70的屏蔽作用对第一表面311上的电路造成影响;当比值过大时,第一高度H1则过高,位于第一表面311边缘的第二屏蔽线70与第一表面311之间的区域较大,存在部分区域未能位于第一屏蔽线60的屏蔽区域内,这将导致较多的电磁干扰信号中该部分区域中辐射出,即,降低第二屏蔽线70的屏蔽效果。因此,第二高度H2与第一高度H1之间比值采用上述的范围,能够进一步提高屏蔽效果。
在本申请实施例中,如图4所示,至少部分第一屏蔽线60在第一表面311的投影,与至少部分第二屏蔽线70在第一表面311的投影具有重叠。若第一屏蔽线60在第一表面311的投影,与第二屏蔽线70在第一表面311的投影无重叠,则表明第一屏蔽线60在第一表面311的投影与第二屏蔽线70在第一表面311的投影相平行,第一表面311上的接地焊盘312的数量有限,因此,将导致没有足够数量的接地焊盘312来固定第一屏蔽线60和第二屏蔽线70。若第一屏蔽线60在第一表面311的投影,与第二屏蔽线70在第一表面311的投影具有重叠,则第一屏蔽线60在第一表面311的投影的延伸方向,与第二屏蔽线70在第一表面311的投影的延伸方向相交,由此,第一屏蔽线60和第二屏蔽线70能够尽可能均匀地分布于第一表面311上。
在一种可能的实现方式中,如图4所示,一部分第一屏蔽线60在第一表面311的投影,与一部分第二屏蔽线70在第一表面311的投影具有重叠,另一部分第一屏蔽线60在第一表面311的投影,与另一部分第二屏蔽线70在第一表面311的投影无重叠。示例性的,图4中跨接在待屏蔽件40的左右两侧、且在第一表面311的投影沿不同方向设置的第一屏蔽线60和第二屏蔽线70,在第一表面311的投影具有重叠,位于待屏蔽件40的四个角部的第一屏蔽线60和第二屏蔽线70在第一表面311的投影无重叠。
在另一种可能的实现方式中,如图9所示,各第一屏蔽线60在第一表面311的投影,均与第二屏蔽线70在第一表面311的投影具有重叠。示例性的,图9中的7个第一屏蔽线60在第一表面311的投影,与6个第二屏蔽线70在第一表面311的投影均具有重叠。
在本申请实施例中,如图4所示,与第二屏蔽线70在第一表面311的投影相邻的投影为第一屏蔽线60的投影。同样的,与第一屏蔽线60在第一表面311的投影相邻的投影为第二屏蔽线70的投影。换而言之,与固定第一屏蔽线60的一端的接地焊盘312相邻的接地焊盘312尽可能固定第二屏蔽线70,与固定第二屏蔽线70的一端的接地焊盘312相邻的接地焊盘312尽可能固定第一屏蔽线60。这样,第一屏蔽线60和第二屏蔽线70不仅在高度上具有高度差,在与高度方向相垂直的横向之间间隔设置,也就是说,在横向上,第二屏蔽线70设置于两个第一屏蔽线60之间,第一屏蔽线60位于两个第二屏蔽线70之间。由于待屏蔽件40辐射出的部分电磁干扰信号可能从两个第二屏蔽线70之间的区域辐射至第一屏蔽线60上,高度上高于第二屏蔽线70,且横向上位于两个第二屏蔽线70之间的第一屏蔽线60可对该部分电磁干扰信号进行屏蔽,由此,可进一步提高封装结构的屏蔽效果。
在本申请实施例中,如图4所示,多个第一屏蔽线60中存在至少两个相互平行的第一屏蔽线60,至少两个相互平行的第一屏蔽线60在第一表面311上的投影,均沿第一方向E延伸,和/或,多个第二屏蔽线70中存在至少两个相互平行的第二屏蔽线70,至少两个相互平行的第二屏蔽线70在第一表面311上的投影,均沿第一方向E延伸。这样,至少两个相互平行的第一屏蔽线60可以尽可能均匀地分布于第一表面311,同理,至少两个相互平行的第二屏蔽线70也可以尽可能均匀地分布于第一表面311。
一种可能的实现方式中,如图4所示,多个第一屏蔽线60中一部分第一屏蔽线60相互平行,另一部分第一屏蔽线60与相互平行的第一屏蔽线60之间具有夹角;多个第二屏蔽线70中一部分第二屏蔽线70相互平行,另一部分第二屏蔽线70与相互平行的第二屏蔽线70之间具有夹角。示例性的,如图4所示,在第一表面311的投影沿第一方向E设置的两个第一屏蔽线60相互平行,在第一表面311的投影沿第二方向F设置有三个第一屏蔽线60相互平行,三个第一屏蔽线60在第一表面311的投影与两个第一屏蔽线60在第一表面311的投影之间分别具有夹角。
另一种可能的实现方式中,如图9所示,每个第一屏蔽线60均平行;每个第二屏蔽线70均平行。示例性的,图9中,七个第一屏蔽线60在第一表面311上的投影均沿第一方向E设置。
另一种可能的实现方式中,一部分第一屏蔽线60相互平行,另一部分第一屏蔽线60在第一表面311的投影,与相互平行的第一屏蔽线60在第一表面311的投影之间具有夹角,每个第二屏蔽线70均平行。或者,一部分第二屏蔽线70相互平行,另一部分第二屏蔽线70在第一表面311的投影,与相互平行的第二屏蔽线70在第一表面311的投影之间具有夹角,每个第一屏蔽线60均平行。
在本申请实施例中,如图4所示,多个第一屏蔽线60中还存在至少一个第一屏蔽线60在第一表面311的投影,沿第二方向F延伸,第二方向F与第一方向E之间具有夹角;和/或,多个第二屏蔽线70中还存在至少一个第二屏蔽线70在第一表面311的投影,沿第二方向F延伸,第一方向E与第二方向F斜角或正交。
一种可能的实现方式中,如图6所示,多个第一屏蔽线60中,一部分第一屏蔽线60在第一表面311的投影沿第一方向E延伸,另一部分第一屏蔽线60在第一表面311的投影沿第二方向F延伸。示例性的,图6中,第一屏蔽线60的数量为五个,其中三个第一屏蔽线60在第一表面311的投影沿第一方向E延伸,另外两个第一屏蔽线60在第一表面311的投影沿第二方向F延伸。第二屏蔽线70的排布方式与第一屏蔽线60相类似,此处不再赘述。
由于多个第一屏蔽线60中部分第一屏蔽线60在第一表面311的投影沿第一方向E延伸,部分第一屏蔽线60沿第一表面311的投影沿第二方向F延伸,第二屏蔽线70同理,这样,便于第一屏蔽线60和第二屏蔽线70在横向上间隔排列,由此可提高屏蔽效果。
此外,如图6所示,当第一方向E与第二方向F正交时,由于多个接地焊盘312通常以待屏蔽件40在第一表面311的投影的中心对称设置,因此,当第一方向E与第二方向F正交时,在制作封装结构的过程中,可将一个接地焊盘312及其对称位置处的接地焊盘312为两个固定点制作第一屏蔽线60,由此利于制作第一屏蔽线60。同理,利于制作第二屏蔽线70。
在本申请实施例中,如图4所示,多个第一屏蔽线60中还存在至少一个第一屏蔽线60在第一表面311的投影,沿第三方向G延伸,第一方向E和第二方向F分别与第三方向G之间具有夹角;和/或,多个第二屏蔽线70中还存在至少一个第二屏蔽线70在第一表面311的投影,沿第三方向G延伸。多个第一屏蔽线60中,一部分第一屏蔽线60在第一表面311的投影,沿第一方向E延伸,一部分第一屏蔽线60在第一表面311的投影,沿第二方向F延伸,以及一部分第一屏蔽线60在第一表面311的投影,沿第三方向G延伸。示例性的,图4中包含三个第一屏蔽线60在第一表面311的投影沿第一方向E延伸,两个第一屏蔽线60在第一表面311的投影沿第二方向F延伸,两个第一屏蔽线60在第一表面311的投影沿第三方向G延伸。除此之外,还存在六个第一屏蔽线60,每两个第一屏蔽线60在第一表面311的投影分别沿第四方向I、第五方向J和第六方向K延伸。投影分别沿第三方向G、第四方向I、第五方向J和第六方向K延伸的第一屏蔽线60分别位于待屏蔽件40的四个角部,投影沿第一方向E和第二方向F延伸的第一屏蔽线60位于靠近待屏蔽件40中部的位置,这样,多个第一屏蔽线60所形成的第一屏蔽层能够尽可能覆盖待屏蔽件40,由此可提高对待屏蔽件40的屏蔽效果。如图4所示,第二屏蔽线70与第一屏蔽线60在第一表面311上的排布方式相类似,因此,多个第二屏蔽线70所形成的第二屏蔽层也能够尽可能覆盖待屏蔽件40。
如图2所示,导电覆膜50固定于第一表面311,且导电覆膜50与第一表面311之间具有第一介质层51,第一屏蔽线60和第二屏蔽线70均位于第一介质层51内,导电覆膜50与第一屏蔽线60电连接。在本实施例中,导电覆膜50与第一表面311之间的高度可以为0.49mm。
如图2所示,由于导电覆膜50与第一屏蔽线60电连接,第一屏蔽线60与接地焊盘312电连接,因此,导电覆膜50与接地焊盘312电连接。当待屏蔽件40辐射的电磁干扰信号依次经过第二屏蔽层和第一屏蔽层的屏蔽后,仍然有小部分电磁干扰信号辐射至导电覆膜50时,导电覆膜50可接收到该部分电磁干扰信号,并将其通过第一屏蔽线60导入至接地焊盘312进行屏蔽,由此,可进一步提高封装结构的屏蔽效果。
如图2所示,第一屏蔽线60的顶部与导电覆膜50相接触。这样,结构较为简单,第一屏蔽线60与导电覆膜50之间无需其他中间连接件进行连接。在制作本申请实施例的封装结构的过程中,在第一表面311上制备第一屏蔽线60和第二屏蔽线70完成后,可在第一表面311上制备第一介质层51,接着,即可直接在第一介质层51上制备导电覆膜50,期间无需制备其他的中间连接件,因此,能够节省工艺流程。
需要说明的是,图2、图4-图11中,为便于清楚地表示第一屏蔽线60和第二屏蔽线70的结构,导电覆膜均未示出。
下面,对图1所示的相关技术的封装结构,和图4所示实施例的封装结构进行仿真实验,其中第一表面311上的接地焊盘312的数量和排布方式均相同,待屏蔽件40的能量设为10dBm,实验中测试导电覆膜50上方且与导电覆膜50之间的高度为0.1mm的电磁近场能量,并获得如图12所示的电磁近场能量对比图。如图12所示,S1为相关技术中的近场能量曲线,S2为图4所示实施例的封装结构的近场能量曲线。从图12中可以看出,在不同频率下,近场能量不同,图4所示实施例的封装结构的近场能量相比图1所示的封装结构减小的近场能量大于或等于6dB,而近场能量越小,表面屏蔽效果越好,因此,图4所示实施例的封装结构屏蔽效果更佳。
如图13所示,本申请实施例还提供一种封装方法,该封装方法包括:
S81,提供基板30。
如图2所示,基板30具有第一表面311,第一表面311上设置有多个接地焊盘312。
可预先制备基板30,在制备基板30的过程中,如图2所示,可依次制备第四金属层34、第四金属层34与第三金属层33之间的第二介质层35、第三金属层33、第三金属层33与第二金属层32之间的第二介质层35、第二金属层32、第二金属层32与第一金属层31之间的第二介质层35和第一金属层31。
接着在第一金属层31的第一表面311上焊接多个接地焊盘312,并在各接地焊盘312上加工孔。
S82,将待屏蔽件40固定至第一表面311。
可采用焊接的方式,将待屏蔽件40固定至第一表面311。示例性的,可先在第一表面311上焊接多个凸点41,接着将待屏蔽件40焊接至多个凸点41上。
S83,以多个接地焊盘312为固定点,制备多个第二屏蔽线70。
在本申请实施例中,各第二屏蔽线70的两端均固定于多个接地焊盘312的两个接地焊盘312,第二屏蔽线70的至少部分朝向远离第一表面311的方向弯曲。
使用设备从一个接地焊盘312的孔内,注入熔融液体,并按照预定的弧形线轨迹,将设备从一个接地焊盘312拉动至另一个接地焊盘312,并使熔融液体填满另一个接地焊盘312的孔,即可完成一个第二屏蔽线70的制备。接着,按照相同的方法制备剩余的第二屏蔽线70。
S84,以多个接地焊盘312为固定点,制备多个第一屏蔽线60。
在本申请实施例中,各第一屏蔽线60的两端均固定于多个接地焊盘312的两个接地焊盘312,第二屏蔽线70的至少部分朝向远离第一表面311的方向弯曲,第二屏蔽线70相比第一屏蔽线60更加靠近第一表面311。
参照第二屏蔽线70的制备方法,制备多个第一屏蔽线60,此处不再赘述。
由于第二屏蔽线70相比第一屏蔽线60更加靠近第一表面311,也就是说,第一屏蔽线60相比第二屏蔽线70更加远离第一表面311。因此,在制作封装结构的过程中,在将待屏蔽件40焊接至第一表面311之后,先制备多个第二屏蔽线70,再制备多个第一屏蔽线60,这样,在多个第二屏蔽线70制备完成后,可以有足够的空间制备第一屏蔽线60。此外,采用本申请实施例的封装方法获得的封装结构,至少可以形成两层屏蔽层。待屏蔽件40所辐射的电磁干扰信号先经过第二屏蔽层的屏蔽后,可能会有部分电磁干扰信号未被屏蔽,这部分未被屏蔽的电磁干扰信号到达第一屏蔽层,并被第一屏蔽层所屏蔽,由此,可提高封装结构的电磁屏蔽效果。
S85,在第一表面311上制备第一介质层51。
可在第一表面311的四周围上模具,接着将介质液体倒入至模具内,使其顶部与第一屏蔽线60的顶部齐平。待介质液体冷却后,即可形成第一介质层51。若第一介质层51的顶部不够平整,或超过第一屏蔽线60的顶部,则可对第一介质层51进行打磨,确保最终获得的第一介质层51的顶部与第一屏蔽线60的顶部齐平。
S86,在基板30上与第一表面311相对的表面焊接多个封装管脚21。
在焊接完多个封装管脚21后,可对基板30的表面进行激光打标。接着,可将基板30切割为多个单一封装组件。
S87,通过镀膜的方式在第一介质层51的顶部形成导电覆膜50。
在第一介质层51制备完后,可通过镀膜的方式在第一介质层51的顶部形成导电覆膜50,具体可以采用溅射镀膜或喷涂印刷镀膜的方式。由于第一屏蔽线60的顶部与第一介质层51的顶部齐平,因此在第一介质层51的顶部所形成的导电覆膜50也与第一屏蔽线60相接触。这样,采用本申请实施例的封装方法获得的封装结构在使用时,待屏蔽件40辐射的电磁干扰信号依次经过第二屏蔽层和第一屏蔽层的屏蔽后,仍然有小部分电磁干扰信号辐射至导电覆膜50时,导电覆膜50可接收到该部分电磁干扰信号,并将其通过第一屏蔽线60导入至接地焊盘312进行屏蔽,由此,可进一步提高封装结构的屏蔽效果。
S88,将多个封装管脚21背离导电覆膜50的一端焊接至PCB 20。
在确保多个封装管脚21背离导电覆膜50的表面平整,且封装管脚21的尺寸精度符合要求后,可将多个封装管脚21背离导电覆膜50的一端焊接至PCB 20上,也就是将单一封装组件与PCB 20焊接在一起。
上面结合附图对本申请的实施例进行了描述,但是本申请并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本申请的启示下,在不脱离本申请宗旨和权利要求所保护的范围情况下,还可做出很多形式,均属于本申请的保护之内。
Claims (17)
1.一种封装结构,其特征在于,包括:
基板,所述基板具有第一表面,所述第一表面上设置有多个接地焊盘;
待屏蔽件,所述待屏蔽件固定于所述第一表面;
多个第一屏蔽线,各所述第一屏蔽线的两端均与所述多个接地焊盘中的两个所述接地焊盘电连接,所述第一屏蔽线的至少部分朝向远离所述第一表面的方向弯曲;
多个第二屏蔽线,各所述第二屏蔽线的两端均与所述多个接地焊盘中的两个所述接地焊盘电连接,所述第二屏蔽线的至少部分朝向远离所述第一表面的方向弯曲,所述第二屏蔽线相比所述第一屏蔽线更加靠近所述第一表面。
2.根据权利要求1所述的封装结构,其特征在于,所述第一屏蔽线和所述第二屏蔽线均为弧形线;
各所述第二屏蔽线的顶部与所述第一表面之间的第二高度均相同,各所述第一屏蔽线的顶部与所述第一表面之间的第一高度均相同。
3.根据权利要求2所述的封装结构,其特征在于,所述第二高度与所述第一高度之间的比值大于或等于0.3,且小于或等于0.7。
4.根据权利要求1-3任一项所述的封装结构,其特征在于,至少部分所述第一屏蔽线在所述第一表面的投影与所述待屏蔽件在所述第一表面的投影具有重叠;
至少部分所述第二屏蔽线在所述第一表面的投影与所述待屏蔽件在所述第一表面的投影具有重叠。
5.根据权利要求1-4任一项所述的封装结构,其特征在于,至少部分所述第一屏蔽线在所述第一表面的投影,与至少部分所述第二屏蔽线在所述第一表面的投影具有重叠。
6.根据权利要求1-5任一项所述的封装结构,其特征在于,所述封装结构还包括:导电覆膜,所述导电覆膜固定于所述第一表面,且所述导电覆膜与所述第一表面之间具有第一介质层,所述第一屏蔽线和所述第二屏蔽线均位于所述第一介质层内,所述导电覆膜与所述第一屏蔽线电连接。
7.根据权利要求1-6任一项所述的封装结构,其特征在于,所述多个接地焊盘环绕所述待屏蔽件在所述第一表面的投影。
8.根据权利要求1-7任一项所述的封装结构,其特征在于,与所述第二屏蔽线在所述第一表面的投影相邻的投影为所述第一屏蔽线的投影。
9.根据权利要求1-8任一项所述的封装结构,其特征在于,所述多个第一屏蔽线中存在至少两个相互平行的所述第一屏蔽线,至少两个相互平行的所述第一屏蔽线在所述第一表面上的投影,均沿第一方向延伸;
和/或,所述多个第二屏蔽线中存在至少两个相互平行的所述第二屏蔽线,至少两个相互平行的所述第二屏蔽线在所述第一表面上的投影,均沿所述第一方向延伸。
10.根据权利要求9所述的封装结构,其特征在于,所述多个第一屏蔽线中还存在至少一个所述第一屏蔽线在所述第一表面的投影,沿第二方向延伸,所述第二方向与所述第一方向之间具有夹角;
和/或,所述多个第二屏蔽线中还存在至少一个所述第二屏蔽线在所述第一表面的投影,沿所述第二方向延伸。
11.根据权利要求10所述的封装结构,其特征在于,所述第一方向与所述第二方向正交。
12.根据权利要求10或11所述的封装结构,其特征在于,所述多个第一屏蔽线中还存在至少一个所述第一屏蔽线在所述第一表面的投影,沿第三方向延伸,所述第一方向和所述第二方向分别与所述第三方向之间具有夹角;
和/或,所述多个第二屏蔽线中还存在至少一个所述第二屏蔽线在所述第一表面的投影,沿所述第三方向延伸。
13.根据权利要求6所述的封装结构,其特征在于,所述第一屏蔽线与所述导电覆膜相接触。
14.根据权利要求1-13任一项所述的封装结构,其特征在于,所述基板包括依次层叠设置的第一金属层、第二介质层和第二金属层,所述第一表面位于所述第一金属层背离所述第二介质层的一侧,所述第二介质层的内部设有导电器件,所述第二金属层上与所述第二介质层连接的表面设置有接地层,所述接地层通过所述导电器件与所述接地焊盘电连接。
15.一种电子设备,其特征在于,包括电路板以及如权利要求1-14任一项所述的封装结构,所述电路板与所述封装结构电连接。
16.一种封装方法,其特征在于,所述封装方法包括:
提供基板,所述基板具有第一表面,所述第一表面上设置有多个接地焊盘;
将待屏蔽件固定至所述第一表面;
以所述多个接地焊盘为固定点,制备多个第二屏蔽线,其中,各所述第二屏蔽线的两端均固定于所述多个接地焊盘的两个所述接地焊盘,所述第二屏蔽线的至少部分朝向远离所述第一表面的方向弯曲;
以所述多个接地焊盘为固定点,制备多个第一屏蔽线,其中,各所述第一屏蔽线的两端均固定于所述多个接地焊盘的两个所述接地焊盘,所述第二屏蔽线的至少部分朝向远离所述第一表面的方向弯曲,所述第二屏蔽线相比所述第一屏蔽线更加靠近所述第一表面。
17.根据权利要求16所述的封装方法,其特征在于,在所述以所述多个接地焊盘为固定点,制备多个第一屏蔽线的步骤之后,所述封装方法还包括:
在所述第一表面上制备第一介质层,所述第一介质层的顶部与所述第一屏蔽线的顶部齐平;
通过镀膜的方式在所述第一介质层的顶部形成导电覆膜,所述导电覆膜与所述第一屏蔽线相接触。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210075696.9A CN116525592A (zh) | 2022-01-22 | 2022-01-22 | 封装结构、电子设备及封装方法 |
PCT/CN2022/133532 WO2023138205A1 (zh) | 2022-01-22 | 2022-11-22 | 封装结构、电子设备及封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210075696.9A CN116525592A (zh) | 2022-01-22 | 2022-01-22 | 封装结构、电子设备及封装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116525592A true CN116525592A (zh) | 2023-08-01 |
Family
ID=87347759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210075696.9A Pending CN116525592A (zh) | 2022-01-22 | 2022-01-22 | 封装结构、电子设备及封装方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN116525592A (zh) |
WO (1) | WO2023138205A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116978892A (zh) * | 2023-09-22 | 2023-10-31 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽结构及封装方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111010A (ja) * | 2007-10-26 | 2009-05-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US11024559B2 (en) * | 2016-04-01 | 2021-06-01 | Intel Corporation | Semiconductor package with electromagnetic interference shielding structures |
CN111081696A (zh) * | 2019-12-31 | 2020-04-28 | 青岛歌尔智能传感器有限公司 | 半导体封装和制造半导体封装的方法 |
TWI718838B (zh) * | 2020-01-06 | 2021-02-11 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
-
2022
- 2022-01-22 CN CN202210075696.9A patent/CN116525592A/zh active Pending
- 2022-11-22 WO PCT/CN2022/133532 patent/WO2023138205A1/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116978892A (zh) * | 2023-09-22 | 2023-10-31 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽结构及封装方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2023138205A1 (zh) | 2023-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10468356B2 (en) | Systems and methods for providing electromagnetic interference (EMI) compartment shielding for components disposed inside of system electronic packages | |
US7514774B2 (en) | Stacked multi-chip package with EMI shielding | |
TWI483375B (zh) | 半導體裝置 | |
US20120228751A1 (en) | Semiconductor package and method of manufacturing the same | |
EP0942470B1 (en) | High-frequency semiconductor device | |
KR20130089473A (ko) | 반도체 패키지 | |
US20160056127A1 (en) | Semiconductor package | |
JP6567475B2 (ja) | 無線装置 | |
US10178757B2 (en) | Systems and methods for providing electromagnetic interference (EMI) compartment shielding for components disposed inside of system electronic packages | |
CN116525592A (zh) | 封装结构、电子设备及封装方法 | |
US8787033B2 (en) | Electronic component and electronic device | |
US10172230B1 (en) | Surface mount technology device | |
WO2023189209A1 (ja) | 高周波モジュール及び高周波モジュールの製造方法 | |
WO2023135911A1 (ja) | 高周波モジュール | |
CN112740845B (zh) | 模块 | |
US11984637B2 (en) | Transmission line and electronic device | |
KR102444299B1 (ko) | 전자 소자 모듈 및 이의 제조 방법 | |
US20220310530A1 (en) | Application of conductive via or trench for intra module emi shielding | |
CN109121293B (zh) | 印刷电路板组件及电子设备 | |
KR20230172485A (ko) | 보드 및 기판을 위한 멀티-라인 인터페이스 | |
CN115763437A (zh) | 一种系统级电磁屏蔽封装结构、制备方法及电子产品 | |
CN116053220A (zh) | 一种无线系统级封装模组 | |
CN114945240A (zh) | 转接板、电路板和电子设备 | |
TWI405518B (zh) | 具軟板之電子裝置 | |
KR20220016623A (ko) | 통신 모듈 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |