CN116507047B - 一种具有芯板结构的奇数层积层电路板的制作方法 - Google Patents
一种具有芯板结构的奇数层积层电路板的制作方法 Download PDFInfo
- Publication number
- CN116507047B CN116507047B CN202310753182.9A CN202310753182A CN116507047B CN 116507047 B CN116507047 B CN 116507047B CN 202310753182 A CN202310753182 A CN 202310753182A CN 116507047 B CN116507047 B CN 116507047B
- Authority
- CN
- China
- Prior art keywords
- layer
- copper foil
- copper
- lamination
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 62
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 188
- 239000010410 layer Substances 0.000 claims abstract description 138
- 239000011889 copper foil Substances 0.000 claims abstract description 110
- 229910052802 copper Inorganic materials 0.000 claims abstract description 78
- 239000010949 copper Substances 0.000 claims abstract description 78
- 238000003475 lamination Methods 0.000 claims abstract description 72
- 239000011241 protective layer Substances 0.000 claims abstract description 70
- 238000010030 laminating Methods 0.000 claims abstract description 22
- 238000007747 plating Methods 0.000 claims abstract description 16
- 238000001465 metallisation Methods 0.000 claims abstract description 11
- 230000001681 protective effect Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 21
- 238000005553 drilling Methods 0.000 claims description 12
- 238000003825 pressing Methods 0.000 claims description 6
- 239000002313 adhesive film Substances 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000011946 reduction process Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000006087 Brown hydroboration reaction Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了具有芯板结构的奇数层积层电路板的制作方法，包括芯板埋孔及线路制作；在芯板上下两侧积层压合PP和铜箔，并完成该层的线路制作；重复S2，上下两侧积层压合PP和铜箔，直至积层完成后层数达到（N‑1）层，N为奇数；在顶面积层或底面积层增加铜箔保护层；分别在铜箔保护层上和非铜箔保护层的积层的一面镀铜；在非铜箔保护层的积层进行线路制作；去除铜箔保护层；将第N层积层压合在非铜箔保护层的一面；通过增加保护铜箔，可以实现外层孔金属化、镀铜及线路同时加工，且两层铜厚一致；可以避免外层铜箔在制作过程中擦花等风险，进而保证产品品质；同时可以省去铜层减薄步骤；使外层激光钻孔时，孔型及孔径符合要求。
Description
技术领域
本发明涉及电路板的技术领域，具体为一种具有芯板结构的奇数层积层电路板的制作方法。
背景技术
在电路板领域中，在积层过程中，通常起始是在芯板（core）的两面同时积层，再逐次向上累计达到所需的层数。
但有时为满足特殊的电气性能，电路板需要使用奇数层叠层结构，例如5层电路板、7层电路板等。这就导致在奇数层电路板积层制作过程中，顶底层其中一层将超前1次完成压合，在后续的制程中该层将多一次镀铜工艺。这就导致在外层线路制作时，顶底两层铜厚不一致。因此为保证两层面铜一致，需对铜厚较厚的一层进行减铜处理。具体流程如下：
1.芯板（core）埋孔及线路制作
2.第一次积层线路制作：在芯板（core）上下两侧积层压合PP和铜箔，并制作后续孔、金属化等流程，直至完成该层的线路制作；
3.再次积层压合：可重复步骤2，上下两侧积层压合PP和铜箔，直至积层完成后，层数达到（N-1）,N为奇数；
4.单面线路制作：本次只做次外层盲孔，但需双面镀铜；线路只制作单面线路；
5.最终积层：单面积层达到要求层数；但此时顶底两层面铜不一致；
6.单面减薄：将铜厚一面进行减薄，要求铜厚需和另一面铜厚一致；
7.外层盲孔孔及线路制作：完成外层线路图形制作；
上述方法缺点:
1.积层过程中，顶底两面其中1面多一次镀铜流程，导致面铜厚度不一致；因此需增加一次减铜流程；
2.在减铜过程中，需人工区分面向；一旦面向区分错误，将导致减铜时面向出错，导致板报废；因此存在人工出错的风险；
3.受减铜均匀性影响（R值5μm-10μm），激光钻孔时要求面铜厚度为6μm -9μm ，减铜过程很难达到上述标准，因此易导致激光钻孔孔型不圆，及孔径大小不符；
4.受减铜均匀性影响（R值5μm-10μm），铜厚不一致易导致精细线路制作出现线宽不一致现象。
发明内容
基于此，有必要提供一种具有芯板结构的奇数层积层电路板的制作方法。
一种具有芯板结构的奇数层积层电路板的制作方法，包括
S1、芯板埋孔及线路制作；
S2、在芯板上下两侧积层压合PP和铜箔，并完成该层的线路制作；
S3、重复S2，上下两侧积层压合PP和铜箔，直至积层完成后层数达到（N-1）层，N为奇数；
S4、在顶面积层或底面积层增加铜箔保护层；
S5、分别在铜箔保护层上和非铜箔保护层的积层的一面镀铜；
S6、在非铜箔保护层的积层进行线路制作；
S7、将第N层积层压合在非铜箔保护层的一面；
S8、去除铜箔保护层。
在其中一个实施例中，在S4中，在所述铜箔保护层靠近顶面积层或底面积层的一面增加PVC膜，所述PVC膜和铜箔保护层依次压附在顶面积层或底面积层上。
在其中一个实施例中，芯板及上下两侧积层线路制作方法为：
S21、开料及棕化减铜，将芯板面铜减至预设阈值；
S22、激光钻孔，按照所需要的钻带，制作所需要的激光孔径；
S23、孔金属化，进行化学沉铜，沉铜厚度为1μm；
S24、线路制作，按照所需的线路图形，完成曝光显影及图形电镀；
S25、褪铜，采用棕化线进行褪铜，将不需要的铜进行咬蚀，得到所需要的线路图形。
在其中一个实施例中，在积层和积层之间进行压合时，在层间放置半固化片或胶膜，在高温高压下完成积层与积层之间的压合。
在其中一个实施例中，使用真空压膜整平机将PVC膜和铜箔保护层压附在顶面积层或底面积层上。
在其中一个实施例中，真空压膜整平参数：真空段：温度100℃，压力0.7Mpa,真空度＜1.2hpa，时间50s；整平段：温度100℃，压力0.7Mpa,时间50s；烘烤段：100℃*30min＋190℃*60min。
在其中一个实施例中，在S8中，在去除铜箔保护层之前，先使用小刀在电路板边划出缺口，再将铜箔保护层撕掉。
在其中一个实施例中，所述铜箔保护层的厚度为9μm-12μm。
上述一种具有芯板结构的奇数层积层电路板的制作方法的有益效果为：通过增加保护铜箔，可以实现内层单面盲孔层孔金属化、镀铜及线路制作；同时保护外层铜箔不受影响；通过增加保护铜箔，可以实现外层孔金属化、镀铜及线路同时加工，且两层铜厚一致；可以避免外层铜箔在制作过程中擦花等风险，进而保证产品品质；同时可以省去铜层减薄步骤；使外层激光钻孔时，铜厚一致，孔型及孔径符合要求，在精细线路制作时保证线宽的一致性。
附图说明
图1为本发明的一实施例具有芯板结构的奇数层积层电路板的制作方法的流程示意图；
图2为本发明的一实施例具有芯板结构的奇数层积层电路板的制作方法的积层电路板的剖视结构示意图；
图3为本发明的另一实施例具有芯板结构的奇数层积层电路板的制作方法的积层电路板的剖视结构示意图。
实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。相反，当元件被称作“直接”与另一元件连接时，不存在中间元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示，一种具有芯板结构的奇数层积层电路板的制作方法，包括
S1、芯板埋孔及线路制作；
S2、在芯板100上下两侧积层压合PP和铜箔，并完成该层的线路制作；
S3、重复S2，上下两侧积层压合PP和铜箔，直至积层完成后层数达到（N-1）层，N为奇数；
S4、在顶面积层或底面积层增加铜箔保护层200；
S5、分别在铜箔保护层200上和非铜箔保护层的积层的一面镀铜；
S6、在非铜箔保护层的积层进行线路制作；
S7、将第N层积层压合在非铜箔保护层的一面；
S8、去除铜箔保护层200。
在其中一个实施例中，在S4中，在所述铜箔保护层200靠近顶面积层或底面积层的一面增加PVC膜300，所述PVC膜300和铜箔保护层200依次压附在顶面积层或底面积层上。
在其中一个实施例中，芯板及上下两侧积层线路制作方法为：
S21、开料及棕化减铜，将芯板面铜减至预设阈值；
S22、激光钻孔，按照所需要的钻带，制作所需要的激光孔径；
S23、孔金属化，进行化学沉铜，沉铜厚度为1μm；
S24、线路制作，按照所需的线路图形，完成曝光显影及图形电镀；
S25、褪铜，采用棕化线进行褪铜，将不需要的铜进行咬蚀，得到所需要的线路图形。
在其中一个实施例中，在积层和积层之间进行压合时，在层间放置半固化片或胶膜，在高温高压下完成积层与积层之间的压合。高温温度为：180℃-200℃，高压压力为：27kg/cm²-32kg/cm²。
在其中一个实施例中，使用真空压膜整平机将PVC膜和铜箔保护层压附在顶面积层或底面积层上。
在其中一个实施例中，真空压膜整平参数：真空段：温度100℃，压力0.7Mpa,真空度＜1.2hpa，时间50s；整平段：温度100℃，压力0.7Mpa,时间50s；烘烤段：100℃*30min＋190℃*60min。
在其中一个实施例中，在S8中，在去除铜箔保护层之前，先使用小刀在电路板边划出缺口，再将铜箔保护层撕掉。
在其中一个实施例中，所述铜箔保护层200的厚度为9μm-12μm。
如图2所示，实施例1：
S1、芯板埋孔及线路制作；
S2、在芯板上下两侧积层压合PP和铜箔，并完成该层的线路制作；
S3、重复S2，上下两侧积层压合PP和铜箔，直至积层完成后层数达到（N-1）层，N为奇数；
S4、在顶面积层或底面积层增加铜箔保护层；
S5、分别在铜箔保护层上和非铜箔保护层的积层的一面镀铜；
S6、在非铜箔保护层的积层进行线路制作；
S7、去除铜箔保护层200；
S8、将第N层积层压合在非铜箔保护层的一面。
例如，如果是5层积层电路板的制作
将芯板面铜厚度减至3μm-4μm；芯板面铜厚度值依据激光钻孔要求进行调整，在芯板上制作埋孔并进行孔金属化，按照所需的线路图形，完成曝光显影及图形电镀；将L2层积层500和L3层积层600分别压合在芯板的上下两层；L2层积层和L3层积层的制作方法为：
第一步、激光钻孔，按照所需要的钻带，制作所需要的激光孔径；
第二步、孔金属化，进行化学沉铜，沉铜厚度为1μm；
第三步、线路制作，按照所需的线路图形，完成曝光显影及图形电镀；
第四步、褪铜，采用棕化线进行褪铜，将不需要的铜进行咬蚀，得到所需要的线路图形。
在L1层积层400/ L2层积层500和L3层积层600/L4层积层700层间放置半固化片或胶膜；在高温高压下完成L1层积层/L4层积层的压合。
将铜箔保护层压附在L1层积层400的铜箔上，分别在L1层积层的铜箔保护层上和L4层积层700上镀铜。
L4层积层的线路制作，①棕化减铜：将L4层积层700的面铜厚度减至3μm-4μm，该面铜厚度值依据激光钻孔要求调整；②重复步骤一至步骤四，得到L4层积层的线路图形；
将L1层积层400上铜箔保护层去除，此时也同时将铜箔保护层上镀铜也一起去除掉了。
L5层积层的压合，压合：在L4层积层700和L5层积层层间放置半固化片或胶膜，并将L5层积层压合在L4层积层上；
L1层积层400和L5层积层的制作，
① 棕化减铜：将L1层积层400和L5层积层面铜厚度减至3μm-4μm；
② 重复步骤一至步骤四，得到L1层积层400和L5层积层线路图形。
如图3所示，实施例2：
S1、芯板埋孔及线路制作；
S2、在芯板100上下两侧积层压合PP和铜箔，并完成该层的线路制作；
S3、重复S2，上下两侧积层压合PP和铜箔，直至积层完成后层数达到（N-1）层，N为奇数；
S4、在顶面积层或底面积层依次增加PVC膜300和铜箔保护层200；
S5、分别在铜箔保护层上和非铜箔保护层的积层的一面镀铜；
S6、在非铜箔保护层的积层进行线路制作；
S7、去除铜箔保护层；
S8、将第N层积层压合在非铜箔保护层的一面。
本实施例中，主要与实施例1的区别在于，在S4中、在顶面积层或底面积层依次增加PVC膜和铜箔保护层；压合PVC膜和铜箔保护层：采用真空压膜整平机，在顶面积层或底面积层外层铜箔的一面增加PVC膜和铜箔保护层，铜箔厚度9μm-12μm，尺寸需完全覆盖电路板。PVC膜具备一定粘性及耐酸碱，应为耐高温高压后易剥离材料，且在压合后方便快速剥离，提高了加工的效率。铜箔保护层压合时，采用真空压合的方式，保证铜箔紧密贴合及平整性；同时增加PVC膜，增加铜箔的结合力，避免镀铜等制程中渗药水的风险；铜箔保护的方式具备密封性好，且容易撕掉，操作简单，可以实现大批量生产。其他的加工流程步骤与实施例1相同，在此不做赘述。
这样，一种具有芯板结构的奇数层积层电路板的制作方法的有益效果为：通过增加铜箔保护层，可以实现内层单面盲孔层孔金属化、镀铜及线路制作；同时保护外层铜箔不受影响；通过增加铜箔保护层，可以实现外层孔金属化、镀铜及线路同时加工，且两层铜厚一致；可以避免外层铜箔在制作过程中擦花等风险，进而保证产品品质；同时可以省去铜层减薄步骤；使外层激光钻孔时，铜厚一致，孔型及孔径符合要求，在精细线路制作时保证线宽的一致性。
进一步地，为了避免铜箔保护层200轻易脱落，将铜箔保护层200有铜芽的面贴附在铜箔上。这样，将铜箔保护层200有铜芽的面次与铜箔上，可以增加铜箔保护层200与铜箔的接触面积，使铜箔保护层200与铜箔接触的更加紧密，不会在加工过程中轻易脱落，保证了电路板的加工正常进行。
进一步地，为了方便去除铜箔保护层，在S8中，在去除铜箔保护层之前，先使用小刀在电路板边划出缺口，再将铜箔保护层撕掉。
这样，通过使用小刀在电路板边划出缺口，再将铜箔保护层撕掉，可以快速去除铜箔保护层，提高了加工效率。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (7)
1.一种具有芯板结构的奇数层积层电路板的制作方法，其特征在于：包括
S1、芯板埋孔及线路制作；
S2、在芯板上下两侧积层压合PP和铜箔，并完成该层的线路制作；
S3、重复S2，上下两侧积层压合PP和铜箔，直至积层完成后层数达到（N-1）层，N为奇数；
S4、在顶面积层或底面积层增加铜箔保护层，铜箔保护层有铜芽的面贴附在铜箔上；
S5、分别在铜箔保护层上和非铜箔保护层的积层的一面镀铜；
S6、在非铜箔保护层的积层进行线路制作；
S7、将第N层积层压合在非铜箔保护层的一面；
S8、去除铜箔保护层，其中，在S8中，在去除铜箔保护层之前，先使用小刀在电路板边划出缺口，再将铜箔保护层撕掉。
2.根据权利要求1所述的具有芯板结构的奇数层积层电路板的制作方法，其特征在于：在S4中，在所述铜箔保护层靠近顶面积层或底面积层的一面增加PVC膜，所述PVC膜和铜箔保护层依次压附在顶面积层或底面积层上。
3.根据权利要求1所述的一种具有芯板结构的奇数层积层电路板的制作方法，其特征在于：芯板及上下两侧积层的线路制作方法为：
S21、开料及棕化减铜，将芯板面铜减至预设阈值；
S22、激光钻孔，按照所需要的钻带，制作所需要的激光孔径；
S23、孔金属化，进行化学沉铜，沉铜厚度为1μm；
S24、线路制作，按照所需的线路图形，完成曝光显影及图形电镀；
S25、褪铜，采用棕化线进行褪铜，将不需要的铜进行咬蚀，得到所需要的线路图形。
4.根据权利要求1所述的一种具有芯板结构的奇数层积层电路板的制作方法，其特征在于：在积层和积层之间进行压合时，在层间放置半固化片或胶膜，完成积层与积层之间的压合。
5.根据权利要求2所述的一种具有芯板结构的奇数层积层电路板的制作方法，其特征在于：使用真空压膜整平机将PVC膜和铜箔保护层压附在顶面积层或底面积层上。
6.根据权利要求5所述的一种具有芯板结构的奇数层积层电路板的制作方法，其特征在于：真空压膜整平参数：真空段：温度100℃，压力0.7Mpa,真空度＜1.2hpa，时间50s；整平段：温度100℃，压力0.7Mpa,时间50s；烘烤段：100℃*30min＋190℃*60min。
7.根据权利要求2所述的一种具有芯板结构的奇数层积层电路板的制作方法，其特征在于：所述铜箔保护层的厚度为9μm-12μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310753182.9A CN116507047B (zh) | 2023-06-26 | 2023-06-26 | 一种具有芯板结构的奇数层积层电路板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310753182.9A CN116507047B (zh) | 2023-06-26 | 2023-06-26 | 一种具有芯板结构的奇数层积层电路板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116507047A CN116507047A (zh) | 2023-07-28 |
| CN116507047B true CN116507047B (zh) | 2023-12-15 |
Family
ID=87325109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310753182.9A Active CN116507047B (zh) | 2023-06-26 | 2023-06-26 | 一种具有芯板结构的奇数层积层电路板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116507047B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102307437A (zh) * | 2011-08-24 | 2012-01-04 | 上海美维科技有限公司 | 一种提高sap工艺中积层基材与积层导体层的结合力的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI345432B (en) * | 2007-07-26 | 2011-07-11 | Nan Ya Printed Circuit Board Corp | Method for manufacturing a rigid-flex circuit board |
-
2023
- 2023-06-26 CN CN202310753182.9A patent/CN116507047B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102307437A (zh) * | 2011-08-24 | 2012-01-04 | 上海美维科技有限公司 | 一种提高sap工艺中积层基材与积层导体层的结合力的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116507047A (zh) | 2023-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104244616B (zh) | 一种无芯板薄型基板的制作方法 | |
| CN101203095A (zh) | 多层柔性电路板的制备方法 | |
| KR20160089364A (ko) | 매설 회로를 구비하는 프린트 배선판의 제조 방법 및 그 제조 방법으로 얻어지는 프린트 배선판 | |
| EP2563105B1 (en) | Printed substrate manufacturing method and printed substrate employing same | |
| CN110328934A (zh) | 带金属箔液晶聚合物薄膜和制法及多层印刷布线板和制法 | |
| CN116507047B (zh) | 一种具有芯板结构的奇数层积层电路板的制作方法 | |
| US7135119B2 (en) | Method for making a multilayer module with high-density printed circuits | |
| CN112449494B (zh) | 一种印制电路板的制作方法 | |
| CN113038718A (zh) | 超薄pcb板压合工艺 | |
| CN102427673A (zh) | 盲孔pcb板的加工方法 | |
| CN112384010A (zh) | 一种基于钙钛矿陶瓷填充基板的多层微带板加工方法 | |
| CN210093639U (zh) | 一种多层线路板 | |
| CN110996559A (zh) | 一种盲孔板层压定位方法 | |
| CN115484759A (zh) | 一种多阶光模块hdi板及其加工方法 | |
| CN112638064A (zh) | 具有二阶盲孔的印制电路板及加工方法 | |
| CN117881112B (zh) | 一种28层8阶Ultra HDI及其制作方法 | |
| CN108135099B (zh) | 线路板及其制作方法 | |
| CN106604545B (zh) | 铜箔基板的制作方法 | |
| KR102088033B1 (ko) | 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판 | |
| CN111785507B (zh) | 一种平面变压器线圈板及其制作方法 | |
| CN114340185B (zh) | 一种pcb板的制作方法、系统、设备以及介质 | |
| KR20070076590A (ko) | 리지드 플렉시블 인쇄회로기판의 제조방법 | |
| CN111295048B (zh) | 一种多层铜基夹芯折弯板的制作方法 | |
| CN117615513A (zh) | 一种具有绑定焊盘的光模块pcb板的加工方法 | |
| Ozawa et al. | Low distortion cold rolled clad sheets for PWB |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |