CN116506076B - 针对短前导码的信号检测方法 - Google Patents

Abstract

本发明公开了一种针对短前导码的信号检测方法，通过接收天线发送的射频信号到模拟数字转换器然后传输至FPGA，在FPGA中恢复IQ信号，其中第一路IQ信号送入移位寄存器做延时处理，第二路IQ信号送入检测处理模块进行自相关计算得到自相关值，再将所述自相关值输入置门限判决模块，当自相关值的绝对门限条件和相对门限条件同时成立时判决信号存在，输出检测标记，将检测标记和延时后的第一路IQ信号输入到数据选择输出模块，检测标记满足条件后，输出延时后的第一路IQ信号，将其送入解调译码模块得到最终信息。本设计发明了针对短前导码的卫星通信信号的检测方法，相比原自相关方法，在低信噪比下，有更高的检测概率，并且具有一定的抗频偏性能。

Description

针对短前导码的信号检测方法

技术领域

本发明涉及通信技术领域，尤其是一种针对短前导码的信号检测方法。

背景技术

通信技术分为有线通信和无线通信，有线通信受限于有形介质，必须通过金属导线或者光纤等完成信号的传输，因此应用比较受限。随着技术的发展，无线通信的应用越来越广泛，目前主要以移动通信和卫星通信为主。其中卫星通信在航空、航天、航海、应急救灾、石油勘探等诸多领域有着广泛的应用。

卫星通信一般通过对信号的前导码做相关检测，获取到信号到达位置，然后再进行解调和译码。相关检测一般用于前导码比较长的信号，因为较长的前导码能够在低信噪比情况下，积累出相关谱峰，在中高速应用场景比较多。

而短前导码一般用于低速卫星通信，由于前导码很短，用相关检测方法难以对其进行有效的检测，所以这种情况下一般采用盲检方法，但盲检的锁定时间一般比较长。

发明内容

发明目的：提供一种针对短前导码的信号检测实现方法，以解决上述问题。

技术方案：根据本申请的一个方面，针对短前导码的信号检测方法，包括以下步骤：

S1、通过天线接收射频信号并送到模拟数字转换器，将射频信号转变成数字信号后传输至FPGA，在FPGA中将数字信号恢复成IQ信号，并启动各个计数器；

S2、将IQ信号复制为第一路IQ信号和第二路IQ信号，其中第一路IQ信号送入移位寄存器做延时处理，得到延时后的第一路IQ信号，同时第一路计数器计数；

S3、将第二路IQ信号送入检测处理模块进行自相关计算得到自相关值，再将所述自相关值输入置门限判决模块，当自相关值的绝对门限条件和相对门限条件同时成立时判决信号存在，输出检测标记，同时第二路计数器一直随着第二路IQ信号传递至下一级处理模块并计数；

S4、将检测标记和延时后的第一路IQ信号输入到数据选择输出模块，通过数据选择输出模块判断检测标记是否满足条件，若满足条件，输出延时后的第一路IQ信号，将其送入解调译码模块得到最终信息。

根据本申请的一个方面，步骤S3所述第二路IQ信号送入检测处理模块具体为：

S31、第二路IQ信号送入匹配滤波器获得最大信噪比的第二路IQ信号；

S32、将所述最大信噪比的第二路IQ信号进行滑窗累加得到累加后的第二路IQ信号；

S33、将所述累加后的第二路IQ信号输入到自相关处理模块进行自相关计算得到自相关值；

S34、将自相关值输入到滑窗累加模块，得到累加后的自相关值。

根据本申请的一个方面，步骤S32具体为：

对所述最大信噪比的第二路IQ信号进行滑窗累加处理，累积信息能量，以改善信噪比；窗口长度为3，处理方式如下：IQ_acc（n）=∑ _n ⁿ⁺² IQ_MF（n），IQ_MF为滤波处理后的信号，IQ_acc为滑窗累加处理后的信号，n为自然数。

根据本申请的一个方面，步骤S33进一步为：

S33a、将累加后的第二路IQ信号的实部IQ_acc_re和虚部IQ_acc_im分别取符号位，其中sign_re为实部的符号位，sign_im为虚部的符号位；若为正取1，反之则取-1；

S33b、将第二路IQ信号的实部和虚部取等，采用UW表示前导码的实部和虚部，取其符号位sign_UW，若为正取1，反之取-1；

S33c、将数据和前导码的实部和虚部的符号分别做自相关处理，公式如下：

Rth_re=(∑k=0 ^N-1 sign_re(k)⊕sign_UW(k))²；

Rth_im=(∑k=0 ^N-1 sign_im(k)⊕sign_UW(k))²；

其中，前导码UW的长度N为预定值，相关值Rth=Rth_re+Rth_im，k=0,1,2，…，N-1，re和im分别表示实部和虚部。

根据本申请的一个方面，步骤S34中进行滑窗累加计算的步骤进一步为：窗口长度为3，其公式如下：

Rth_acc(n)=∑_n ⁿ⁺²Rth(n)，Rth_acc为累加计算后的相关值。

根据本申请的一个方面，步骤S3所述自相关值输入置门限判决模块具体为：

S3a、所述门限判决采用双门限判决法，选取一个绝对门限和相对门限，只有两个门限同时满足的条件下，才判决为信号；

S3b、缓存一组窗长度为L+2M+1的数据，通过寻找最大值，当最大值出现在L+M位置时开始启动过门限判决；

S3c、所述绝对门限判决为Rth_acc(L+M)≥Abs，则绝对门限条件成立；

S3d、所述相对门限通过求均值和最大值，当相对门限值Ratio≤(Rth_acc_max)/(Rth_acc_average)时，相对门限条件成立，其公式如下：

Rth_acc_average=1/M ∑_(k=L) ^(L+M/2-1)Rth_acc(k)+ 1/M ∑ (k=L_3M/2+1)^(L+2M)Rth_acc(k)；

Rth_acc_max=Rth(L+M)；

S3e、所述绝对门限和相对门限两者同时成立，则判决信号存在，并且开始屏蔽信号门限判决模块，屏蔽时长为物理帧长度，屏蔽时间结束后，重新启动门限判决模块；其中M、L为预定的自然数。

根据本申请的一个方面，步骤S4具体为：

S41、当所述检测信号为高时，开始进入数据等待模式；

S42、当所述第一路计数器的数值等于第二路计数器的数值时，开始输出数据。

有益效果：本发明提供了一种针对短前导码的卫星通信信号的检测方法，相比原自相关方法，在低信噪比下，有更高的检测概率，并且具有一定的抗频偏性能。

附图说明

图1为带前导码的信号格式。

图2为Eb/N0为0dB的条件下不同长度前导码自相关谱峰值。

图3为针对短前导码的卫通信号检测方法实现框图。

图4 为IQ数据滑窗累加图。

图5 为无频偏时各方法的检测概率曲线。

图6 为频偏为0.03符号速率时各方法的检测概率曲线。

图7 为频偏为0.05符号速率时各方法的检测概率曲线。

图8 为相对门限计算值的选取。

图9为针对短前导码的卫通信号检测方法流程图。

具体实施方式

卫星通信一般通过对信号的前导码做相关检测，获取到信号到达位置，然后再进行解调和译码，其信号结构如图1所示。相关检测一般用于前导码比较长的信号，因为较长的前导码能够在低信噪比情况下，积累出相关谱峰，在中高速应用场景比较多。而短前导码（如32符号的前导码）一般用于低速卫星通信，由于前导码很短，用相关检测方法难以对其进行有效的检测，如图2中的a、b、c和d所示，32个、64个、128个和256个符号长度的前导码进行自相关运算所得到的相关值，所以这种情况下一般采用盲检方法，但盲检的锁定时间一般比较长。

如图3所示，本发明提供了一种在卫星通信中利用短前导码实现快速自相关检测的方法，当设备上电，天线接收到外部的射频信号RF，ADC将RF转换混频成基带信号，以一定的采样速率采集基带模拟信号变成数字信号后向FPGA传输，在FPGA中恢复IQ信号，并且产生随路计数器counter0。counter伴随着IQ信号分两路走，其中一路进入匹配滤波器获得最大信噪比的信号IQ_MF和对应的随路计数器counter1；另一路进入移位寄存器做延时处理，得到延时的原始信号IQ_Delay0和延时后的随路计数器counter_Delay。

如图3所示，提供了一种针对短前导码的信号检测系统，主要包括天线、ADC模块、配置于FPGA中的SOS模块和解调译码模块，其中SOS模块包括并联的两路处理模块，一路包括顺次连接的移位寄存器和数据选择输出模块，数据选择输出模块于解调译码模块信号连接；另一路包括顺次连接的匹配滤波器、滑窗累加器、自相关处理单元、滑窗累加器和门限判决模块，所述门限判决模块于数据选择输出模块。计数器分别与位移寄存器和匹配滤波器连接。

匹配滤波、滑窗累加器和自相关处理单元的相关工作过程，将结合图9在下文进行详细描述。从图3可知，在自相关处理单元的前后增加了滑窗累加器，对信号和自相关值进行累加处理，从而提高了对信号的检出率和检出速度。对于32位符号的短前导码，具有很好的处理效果。而不采用滑窗累加器的现有技术，是无法实现的。

对最大信噪比的信号IQ_MF进行滑窗累加得到累加后的信号IQ_ACC及相应的随路计数器counter2。卫星通信信号进入无线传输信道后，由于噪声的存在，根据香农定理，相当于通过了一个滤波器，那就相当于卷积上这个滤波器产生了拖尾，如果这个拖尾很长，就会引起码间串扰，从而影响后续的译码性能。因此发送端的会将信号通过成型滤波器，能够起到降低码间串扰的作用，但不能完全消除，而且一般情况下离最佳点越近，携带的该点信息的能量就越强。像ALOHA信道接收端，一般ADC的采样速率一般是符号速率4倍或者8倍。于是可以对信号IQ_MF进行滑窗累加处理，这样信息能量能够累积，而噪声是随机的，在一定程度上能够起到改善信噪比的作用。其数据结构如图4所示。虚线框内的三个数据相加，得到当前的累加值；每过一个时钟周期，虚线框向右滑动一个数据。

将累加后的信号IQ_ACC输入到自相关处理模块，与本地独特码做相关处理，输出相关值Rth及相应的随路计数器counter3。此处的自相关运算用符号运算来代替数据运算，可以极大的减少资源消耗。

将相关值Rth输入到滑窗累加模块，得到累加后的相关值Rth_ACC和相应的随路计数器counter4。

将累加后的相关值Rth_ACC和相应的随路计数器counter4输入置门限判决模块进行门限判决。此处采用双门限判决法，选取一个绝对门限和相对门限，只有两个门限同时满足的条件下，才判决是信号，然后输出检测标记det_flag和检测出信号的当前数据随路计数器counter_flag。

将输出门限判决模块输出的检测标记det_flag和当前数据随路计数器counter_flag输入到数据选择输出模块，当检测标记det_flag为高时，开始进入数据等待模式，将当前数据随路计数器counter_flag和经过移位寄存器的counter_Delay作比较，两者相等时，开始输出数据，直到完整输出数据IQ_Delay1到后续的解调译码模块结束。

本发明提供的一种在卫星通信中利用短前导码实现快速自相关检测的方法，在FPGA中具体实施步骤如图9所示，具体为：

S1、接收天线发送的射频信号到模拟数字转换器，将射频信号转变成数字信号后传输至FPGA， 在FPGA中将数字信号恢复成IQ信号，并启动计数器counter，每接收一个IQ信号，计数器counter加1，计数器一直随着信号传递置下一级处理模块；

S2、将IQ信号复制为第一路IQ信号和第二路IQ信号，其中第一路IQ信号送入移位寄存器做延时处理，得到延时后的第一路IQ信号，同时第一路计数器计数；

S3、第二路IQ信号送入匹配滤波器得到IQ_MF和随路计数器counter1输出，将过匹配滤波器后得到的信号IQ_MF进行滑窗累加处理，窗口长度为3，得到累加后的IQ信号IQ_acc和随路计数器counter2，其中IQ_acc（n）=∑_n ⁿ⁺²IQ_MF（n）；

S4、将累加后的IQ信号IQ_acc的实部IQ_acc_re和虚部IQ_acc_im分别取符号位，其中实部的符号位为sign_re，虚部的符号位为sign_im；若为正取1，反之则取-1；由于前导码一般采用BPSK调制，实部和虚部相等，因此UW即为前导码的实部和虚部，取其符号位sign_UW，若为正取1，反之取-1。对数据和前导码的实部和虚部的符号分别做自相关处理，其中实部运算结果Rth_re=(∑ _k=0 ^N-1 sign_re(k)⊕sign_UW(k))²，而虚部运算结果Rth_im=(∑ _k=0 ^N-1 sign_im(k)⊕sign_UW(k))²，其中前导码UW的长度N=32；然后将所求的的实部取虚部相关结果相加得到相关值Rth=Rth_re+Rth_im，并输出随路计数器counter3。

S5、将经过自相关模块计算得到相关值Rth进行滑窗累加处理，窗口长度为3，得到累加后的相关值Rth_acc和随路计数器counter4，其中Rth_acc(n)=∑_n ⁿ⁺²Rth(n)；

S6、经过滑窗累加后的相关值Rth_acc进行门限判决，首先需要缓存一组窗长度为L+2M+1的数据，通过寻找最大值，当最大值出现在L+M位置时开始启动过门限判决；绝对门限判决为Rth_acc(L+M)≥阈值Abs，则绝对门限条件成立；而相对门限计算值的选取如图8所示，相对门限通过求均值Rth_acc_average=1/M*∑_(k=L) ^(L+M/2-1)Rth_acc(k)+ 1/M*∑_{(k=L_3M/2+1)} ^(L+2M) Rth_acc(k)以及最大值为Rth_acc_max=Rth(L+M)，当相对门限值Ratio≤(Rth_acc_max)/(Rth_acc_average)时，相对门限条件成立，两者同时成立，则判决信号存在，输出信号检测标记det_flag和当前的随路计数器counter_flag，并且开始屏蔽信号门限判决模块，屏蔽时长为物理帧长度，屏蔽时间结束后，重新启动门限判决模块；其中M=16，L=512。物理帧一般由前导码和数据构成，具体如图1所示。

S7、将检测标记det_flag和当前的随路计数器counter_flag以及经过延时处理的IQ_Delay0和延时后的随路计数器counter_Delay一起输入到数据选择模块，当检测标记det-flag=1时，启动数据选择模式，在该模式下，当counter_flag= counter_Delay|时，开始截取数据IQ_Delay0，输出IQ_Delay至后续解调译码模块。

本发明与自相关方法相比，几乎没有额外消耗运算资源，并且在Eb/N0比较低的情况下，检测概率也得到了比较大的提高；此外改进方法在存在一定频偏的情况下，能够有效的检测出信号，其中原方法为子相关方法；改进方法1为对原始数据进行累加，不对相关值进行累加；改进方法2（即本申请的技术方案）为原始数据和相关值均进行累加。

从图5、图6和图7可以看出，本发明（改进方法2）在Eb/N0比较低的时候性能优于原方法；且在具有一定频偏的情况下，原方法性能急剧下降，而改进方法2性能有所下降，但还能对信号进行正常检测；若频偏太大，改进方法也无法对信号进行正常检测。

本发明可以应用于固定站的静中通，由于是固定的，接收产生的多普勒频移比较小，本发明能够对信号进行正常检测；而且本发明复杂度低，资源消耗少。

如果单纯采用自相关算法，存在两点问题，对噪声敏感，在信噪比低的情况下，由于噪声的随机性，导致真实谱峰与噪声产生的谱峰区分不明显，甚至可能淹没在噪声谱峰中，因此无法有效检测对信号进行检测。另外，存在频偏的情况下，单纯使用自相关算法的检测性能急剧恶化，噪声产生的相关峰已经大于真实谱峰。

针对上述问题，本申请采用滑窗处理方法对数据进行处理，对噪声进行了平滑，再做相关处理时，噪声谱峰明显得到抑制，同一组数据分别进行滑窗处理和未经过滑窗处理的谱峰值对比。

另外，在上述实施例中，对于滑窗参数的选择过程，说明如下。在信道发送端，会将映射后的信号送入成型滤波器，本申请中使用采样倍数、滤波器符号扩展系数和滚降系数为预定值。经过成型后，符号的能量分散到附近的采样点上，附近的采样点携带着该符号的信息，离最佳点越远，其趋势越小，每个采样点所占的比重就是成型滤波器的系数。根据成型滤波器系数和采样倍数关系，当符号N的最佳点以及最佳点左1窗口和最佳点右1窗口的能量比重较高，且码间串扰较小，用于进行滑窗累加处理，能够有效的提高信号检测概率，而最佳点左2窗口和最佳点右2窗口此时能量比重较小，无法对平滑噪声效果不明显，其能量比重与相邻符号的能量比重相当，码间串扰较大，将最佳点左2窗口和最佳点右2窗口点加入滑窗累加，运算结果性能恶化。因此使用窗口长度为3的累积，可得到最优解。换句话说，本申请使用的是相关前后双滑窗，增加了后滑窗处理，即原始数据滑窗处理，经过自相关后再一次进行滑窗处理。由于自相关的真实谱峰值左右两侧的相关值，均携带信号信息，具有较高的信息比重，因此在自相关后进行滑窗处理，能进一步提高检测概率，此处由于最佳点左1窗口和最佳点右1窗口能量比重较高，因此使用窗口长度为3的累积。

另外，卫星通信中，在固定帧长的条件下，前导码越短，帧效率越高，也就意味着通信效率越高；尤其在短帧模式，增加前导码的长度，严重影响通信效率，但短前导码的检测门限偏高，导致无法实现应用；本发明采用的滑窗之后的在进行自相关处理，能够有效的提高检测门限。在进行自相关处理时，采用正负符号计算代替数据计算，极大的减少了运算量，更适用于工程应用。

以上详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种等同变换，这些等同变换均属于本发明的保护范围。

Claims (4)

1.针对短前导码的信号检测方法，其特征在于，包括以下步骤：

S1、通过天线接收射频信号并送到模拟数字转换器，将射频信号转变成数字信号后传输至FPGA，在FPGA中将数字信号恢复成IQ信号，并启动各个计数器；

S2、将IQ信号复制为第一路IQ信号和第二路IQ信号，其中第一路IQ信号送入移位寄存器做延时处理，得到延时后的第一路IQ信号，同时第一路计数器计数；

S3、将第二路IQ信号送入检测处理模块进行自相关计算得到自相关值，再将所述自相关值输入置门限判决模块，当自相关值的绝对门限条件和相对门限条件同时成立时判决信号存在，输出检测标记，同时第二路计数器一直随着第二路IQ信号传递至下一级处理模块并计数；

S4、将检测标记和延时后的第一路IQ信号输入到数据选择输出模块，通过数据选择输出模块判断检测标记是否满足条件，若满足条件，输出延时后的第一路IQ信号，将其送入解调译码模块得到最终信息；

步骤S3所述第二路IQ信号送入检测处理模块具体为：

S31、第二路IQ信号送入匹配滤波器获得最大信噪比的第二路IQ信号；

S32、将所述最大信噪比的第二路IQ信号进行滑窗累加得到累加后的第二路IQ信号；

S33、将所述累加后的第二路IQ信号输入到自相关处理模块进行自相关计算得到自相关值；

S34、将自相关值输入到滑窗累加模块，得到累加后的自相关值；

步骤S32具体为：

对所述最大信噪比的第二路IQ信号进行滑窗累加处理，累积信息能量，以改善信噪比；窗口长度为3，处理方式如下：IQ_acc（n）=∑ _n ⁿ⁺² IQ_MF（n），IQ_MF为滤波处理后的信号，IQ_acc为滑窗累加处理后的信号，n为自然数；

步骤S33进一步为：

S33a、将累加后的第二路IQ信号的实部IQ_acc_re和虚部IQ_acc_im分别取符号位，其中sign_re为实部的符号位，sign_im为虚部的符号位；若为正取1，反之则取-1；

S33b、将第二路IQ信号的实部和虚部取等，采用UW表示前导码的实部和虚部，取其符号位sign_UW，若为正取1，反之取-1；

S33c、将数据和前导码的实部和虚部的符号分别做自相关处理，公式如下：

Rth_re=(∑k=0 ^N-1 sign_re(k)⊕sign_UW(k))²；

Rth_im=(∑k=0 ^N-1 sign_im(k)⊕sign_UW(k))²；

其中，前导码UW的长度N为预定值，相关值Rth=Rth_re+Rth_im，k=0,1,2，…，N-1。

2.根据权利要求1所述的针对短前导码的信号检测方法，其特征在于，步骤S34中进行滑窗累加计算的步骤进一步为：窗口长度为3，其公式如下：

Rth_acc(n)=∑_n ⁿ⁺²Rth(n)，Rth_acc为累加计算后的相关值。

3.根据权利要求2所述的针对短前导码的信号检测方法，其特征在于，步骤S3所述自相关值输入置门限判决模块具体为：

S3a、所述门限判决采用双门限判决法，选取一个绝对门限和相对门限，只有两个门限同时满足的条件下，才判决为信号；

S3b、缓存一组窗长度为L+2M+1的数据，通过寻找最大值，当最大值出现在L+M位置时开始启动过门限判决；

S3c、所述绝对门限判决为Rth_acc(L+M)≥Abs，则绝对门限条件成立；

S3d、所述相对门限通过求均值和最大值，当相对门限值Ratio≤(Rth_acc_max)/(Rth_acc_average)时，相对门限条件成立，其公式如下：

Rth_acc_average=1/M ∑_(k=L) ^(L+M/2-1)Rth_acc(k)+ 1/M ∑ (k=L_3M/2+1)^(L+2M)Rth_acc(k)；

Rth_acc_max=Rth(L+M)；

S3e、所述绝对门限和相对门限两者同时成立，则判决信号存在，并且开始屏蔽信号门限判决模块，屏蔽时长为物理帧长度，屏蔽时间结束后，重新启动门限判决模块；其中M、L为预定的自然数。

4.根据权利要求1所述的针对短前导码的信号检测方法，其特征在于，步骤S4中判断检测标记是否满足条件具体为：

S41、当所述检测标记为高时，开始进入数据等待模式；

S42、当所述第一路计数器的数值等于第二路计数器的数值时，开始输出数据。