CN116488971A - 一种负电容均衡器 - Google Patents

一种负电容均衡器 Download PDF

Info

Publication number
CN116488971A
CN116488971A CN202310260256.5A CN202310260256A CN116488971A CN 116488971 A CN116488971 A CN 116488971A CN 202310260256 A CN202310260256 A CN 202310260256A CN 116488971 A CN116488971 A CN 116488971A
Authority
CN
China
Prior art keywords
circuit
negative capacitance
equalizer
degeneration
mos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310260256.5A
Other languages
English (en)
Inventor
廖锦鑫
贾涵博
吴旦昱
王丹丹
刘新宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202310260256.5A priority Critical patent/CN116488971A/zh
Publication of CN116488971A publication Critical patent/CN116488971A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本申请提供了一种负电容均衡器，涉及电路技术领域。该负电容均衡器包括：线性均衡器，包括差分电路和退化电容，退化电容连接于差分电路的第一输入端和第二输入端之间；负电容转换电路，与线性均衡器连接，负电容转换电路产生负电容，负电容用于抵消线性均衡器的寄生电容，以增加线性均衡器的带宽和增益。本申请，通过增加负电容转换电路，可以改善传统的线性均衡器的增益以及带宽问题，提高补偿能力，满足数据传输速率较高情况下的均衡要求。

Description

一种负电容均衡器
技术领域
本申请涉及电路技术领域，尤其是涉及到一种负电容均衡器。
背景技术
随着5G时代的到来，数据传输的速率越来越快。高速串行接口(Ser Des)作为芯片、背板和机柜之间数据高速交换的必要组件，其性能的优劣对数据传输的高速发展有着至关重要的影响。而CTLE(Continuous Time LinearEqualization，连续时间线性均衡器)作为SerDes收发机系统中接收机模拟前端的核心模块，其对信道均衡补偿能力的大小决定着整个SerDes收发机系统的整体数据速率。CTLE是一种常用的频域均衡技术，它通过退化电阻电容技术和带宽拓展技术在高频处产生零点和极点，通过改变零极点的位置实现信号高频处的线性补偿，以抵消信号在信道中的高频能量衰减。
但是，由于数据的传输速率越来越高，相关技术中的CTLE结构的补偿能力已无法满足均衡要求。
发明内容
有鉴于此，本申请提供了一种负电容均衡器，实现了增加均衡器的增益及带宽，满足了数据传输速率较高情况下的均衡要求。。
第一方面，本申请实施例提供了一种负电容均衡器，包括：
线性均衡器，包括差分电路和退化电容，退化电容连接于差分电路的第一输入端和第二输入端之间；
负电容转换电路，与线性均衡器连接，负电容转换电路产生负电容，负电容用于抵消线性均衡器的寄生电容，以增加线性均衡器的带宽和增益。
根据本申请实施例的上述负电容均衡器，还可以具有以下附加技术特征：
在上述技术方案中，可选地，负电容转换电路包括MOS管对和转换电容；
其中，MOS管对与转换电容并联，且MOS管对和转换电容均与差分电路连接，MOS管对将转换电容转换为负电容。
在上述任一技术方案中，可选地，MOS管对包括交叉耦合连接的第一MOS管和第二MOS管。
在上述任一技术方案中，可选地，第一MOS管的漏极连接差分电路的第一输入端，第一MOS管的源极连接转换电容的第一端，第一MOS管的栅极连接差分电路的第二输入端；
第二MOS管的漏极连接差分电路的第二输入端，第二MOS管的源极连接转换电容的第二端，第二MOS管的栅极连接差分电路的第一输入端。
在上述任一技术方案中，可选地，负电容转换电路还包括第一电流源电路，第一电流源电路与转换电容并联。
在上述任一技术方案中，可选地，该负电容均衡器还包括：
多通道退化电阻电路，连接于差分电路的第一输入端和第二输入端之间，多通道退化电阻电路用于控制线性均衡器的总反馈电阻的大小。
在上述任一技术方案中，可选地，多通道退化电阻电路包括：
多个退化电阻电路，多个退化电阻电路并联连接于差分电路的第一输入端和第二输入端之间，且每个退化电阻电路与控制端连接，根据控制端的控制信号，控制退化电阻电路的通断。
在上述任一技术方案中，可选地，任一退化电阻电路包括控制电路和退化电阻，控制电路分别与退化电阻和控制端连接。
在上述任一技术方案中，可选地，控制电路包括第三MOS管和第四MOS管，退化电阻包括串联的第一退化电阻和第二退化电阻；
其中，第三MOS管的栅极和第四MOS管的栅极均与控制端连接，第三MOS管的漏极与差分电路的第一输入端连接，第三MOS管的源极与第一退化电阻连接，第四MOS管的漏极与差分电路的第二输入端连接，第四MOS管的源极与第二退化电阻连接。
在上述任一技术方案中，可选地，每个退化电阻电路的退化电阻的阻值大小不同。
在本申请实施例中，负电容转换电路产生负电容，从而可以抵消线性均衡器的两个寄生电容CL的影响，使得线性均衡器的带宽和增益得以扩展。本申请，通过增加负电容转换电路，可以改善传统的线性均衡器的增益以及带宽问题，提高补偿能力，满足数据传输速率较高情况下的均衡要求。
上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了本申请实施例的SerDes通信链路图；
图2示出了本申请实施例的CTLE补偿信道损耗的示意图；
图3示出了本申请实施例的退化电容型CTLE的结构图；
图4示出了本申请实施例的CTLE频幅响应的示意图；
图5示出了本申请实施例的负电容均衡器的结构图；
图6示出了本申请实施例的多通路退化电阻电路的结构图；
图7示出了本申请实施例的退化电阻电路的结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
SerDes的完整串行通信链路图如图1所示，通信系统包含发送端、信道和接收端等三部分，其中，发送端包括并串转换模块、编码模块和发送端均衡模块等，接收端包括接收端均衡模块、译码模块、串并转换模块和时钟数据恢复模块等，接收端均衡模块是均衡器的主要模块。由于信道呈低通特性，信号经过信道后会导致高频信号和低频信号的衰减程度不一致，随着数据传输速率的不断提升，当数据传输速率达到Gibit/s级以上时，即使是长度相对较短的铜线，这种低通特性也会导致高频信号严重衰减，进而造成数据的码间干扰，致使接收端接收到的数据严重失真，从而降低系统性能并增加误码率。因此，为了解决这个问题，如图2所示，均衡器被广泛应用于高速串行链路，用于补偿信道的高频损耗。
典型的退化电容型CTLE的电路结构如图3所示，该CTLE是通过退化电阻RS和退化电容CS的值来调节增益补偿范围的。均衡的原理可以从频域的角度分析，同时通过衰减低频和增大高频的方式来均衡信号的，此CTLE的特性刚好与信道相反，可以抵消信道对信号的衰减，均衡器与信道级联后，使得整体的带宽得以扩展。该CTLE的传输函数为：
由传输函数可知，该电路中包含一个零点：两个极点/>和/>且低频增益/>峰值增益/>一个零点会贡献+20dB/Dec的斜率增益，一个极点会贡献－20dB/Dec的斜率衰减，频幅响应如图4所示。
对于上述CTLE而言，由于数据的传输速率越来越高，结构的补偿能力已无法满足均衡要求。目前较为广泛的带宽拓展技术采用的是峰化电感技术，在负载处串联无源电感，但这样做电感占用的芯片面积较大，频繁地使用电感将会大大增加芯片成本。另一种方法则是加源极退化电阻和电容，这种方法虽然可以避免电感的使用，但是其会带来电路DC增益减小的问题。
下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的负电容均衡器进行详细地说明。
本申请实施例提供了一种负电容均衡器，如图5所示，该负电容均衡器包括：
线性均衡器，包括差分电路和退化电容CS，退化电容CS连接于差分电路的第一输入端和第二输入端之间。
其中，线性均衡器100还包括两个寄生电容CL，差分电路包括两个电阻RL、MOS管M1、MOS管M2和第二电流源电路，第二电流源电路包括MOS管M3和MOS管M4。线性均衡器可以为退化电容型CTLE。
负电容转换电路L1，与线性均衡器连接，负电容转换电路L1产生负电容，负电容用于抵消线性均衡器的寄生电容，以增加线性均衡器的带宽和增益。
在该实施例中，负电容转换电路L1产生负电容，从而可以抵消线性均衡器的两个寄生电容CL的影响，使得线性均衡器的带宽和增益得以扩展。
具体地，该转换电路的基本原理是通过在第一极点处增加一个额外的零点与该处的极点相互抵消，这样一来通过零极点相互抵消之后，如图4所示的CTLE曲线在第一零点的作用下就能在该处继续提升来增强高频增益。
本申请实施例，通过增加负电容转换电路，可以改善传统的线性均衡器的增益以及带宽问题，提高补偿能力，满足数据传输速率较高情况下的均衡要求。
在本申请的一个实施例中，如图5所示，负电容转换电路L1包括MOS管对和转换电容CC；其中，MOS管对与转换电容CC并联，且MOS管对和转换电容CC均与差分电路连接，MOS管对将转换电容CC转换为负电容，用于抵消线性均衡器的寄生电容。
在一个实施例中，MOS管对包括交叉耦合连接的第一MOS管M5和第二MOS管M6；第一MOS管M5的漏极连接差分电路的第一输入端，第一MOS管M5的源极连接转换电容的第一端，第一MOS管M5的栅极连接差分电路的第二输入端；第二MOS管M6的漏极连接差分电路的第二输入端，第二MOS管M6的源极连接转换电容的第二端，第二MOS管M6的栅极连接差分电路的第一输入端。
在该实施例中，通过两个交叉耦合的MOS管来构成正反馈，将转换电容CC转换成负电容，以抵消线性均衡器的寄生电容。
本申请实施例，通过增加电路结构简单的负电容转换电路，实现增加线性均衡器的带宽和增益的目的。
在本申请的一个实施例中，负电容转换电路L1还包括第一电流源电路，第一电流源电路与转换电容并联。如图5所示，第一电流源电路包括MOS管M7和MOS管M8。
由于CTLE对信号中不同频率状态的分量补偿能力有所区别，所以在信道衰减情况较为严重时，传输信号对应的半速率点以后的高频成分一旦被充分补偿，那么半速率点之前部分频率分量则会出现过补偿情况，当半速率点对应的频率成分刚好补偿时，半速率点之后的频率成分则会出现欠补偿情况。为了达到较好的均衡效果，在本申请的一个实施例中，如图5所示，该负电容均衡器还包括：
多通道退化电阻电路L2，连接于差分电路的第一输入端和第二输入端之间，多通道退化电阻电路用于控制线性均衡器的总反馈电阻的大小。
在该实施例中，在线性均衡器的基础上，增加多通道的退化电阻电路，也即，多通道的零极点控制通路。通过退化电阻电路的断开与闭合控制线性均衡器中总的反馈电阻的大小，以控制CTLE电路零极点的位置，从而达到较好的均衡效果。
在本申请的一个实施例中，如图6所示，多通道退化电阻电路L2包括：多个退化电阻电路，多个退化电阻电路并联连接于差分电路的第一输入端和第二输入端之间，且每个退化电阻电路与控制端连接，根据控制端的控制信号，控制退化电阻电路的通断。
在该实施例中，每个退化电阻电路均与一个控制端连接，若共有n+1个退化电阻电路，则对应有n+1个控制端，每个控制端输入一个控制信号S，多个控制信号包括S<0>、S<1>、......、S<n>。
当控制信号为0时，其对应的退化电阻电路断开，当控制信号为1时，其对应的退化电阻电路闭合。
通过控制信号的控制，实现退化电阻电路的通断，从而调节线性均衡器中总的反馈电阻的大小。
在本申请的一个实施例中，如图7所示，任一退化电阻电路包括控制电路和退化电阻，控制电路分别与退化电阻和控制端K连接。
其中，控制电路包括第三MOS管M9和第四MOS管M10，退化电阻包括串联的第一退化电阻R1和第二退化电阻R2；第三MOS管M9的栅极和第四MOS管M10的栅极均与控制端K连接，第三MOS管M9的漏极与差分电路的第一输入端连接，第三MOS管M9的源极与第一退化电阻R1连接，第四MOS管M10的漏极与差分电路的第二输入端连接，第四MOS管M10的源极与第二退化电阻R2连接。
在该实施例中，通过控制端K输入的控制信号，控制第三MOS管M9和第四MOS管M10的导通和关断，从而实现第一退化电阻R1和第二退化电阻R2的通断。具体地，若控制信号为1，则第三MOS管M9和第四MOS管M10工作在线性区，有电流通过，第一退化电阻R1和第二退化电阻R2接入电路；若控制信号为0，则第三MOS管M9和第四MOS管M10在截止区，没有电流通过，第一退化电阻R1和第二退化电阻R2不接入电路。
在本申请的一个实施例中，图6中的每个退化电阻电路的退化电阻的阻值大小不同。
在该实施例中，根据所需电阻的阻值大小，确定控制哪路退化电阻电路导通。例如，所需电阻的阻值等于第二路退化电阻电路的退化电阻的阻值，则第二路退化电阻电路对应的控制信号为1，其他路退化电阻电路的控制信号为0，从而使得第二路退化电阻电路导通，其他路退化电阻电路断开。
通过上述方式，调节线性均衡器中总的反馈电阻的大小。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (10)

1.一种负电容均衡器，其特征在于，包括：
线性均衡器，包括差分电路和退化电容，所述退化电容连接于所述差分电路的第一输入端和第二输入端之间；
负电容转换电路，与所述线性均衡器连接，所述负电容转换电路产生负电容，所述负电容用于抵消所述线性均衡器的寄生电容，以增加所述线性均衡器的带宽和增益。
2.根据权利要求1所述的负电容均衡器，其特征在于，所述负电容转换电路包括MOS管对和转换电容；
其中，所述MOS管对与所述转换电容并联，且所述MOS管对和所述转换电容均与所述差分电路连接，所述MOS管对将所述转换电容转换为负电容。
3.根据权利要求2所述的负电容均衡器，其特征在于，所述MOS管对包括交叉耦合连接的第一MOS管和第二MOS管。
4.根据权利要求3所述的负电容均衡器，其特征在于，
所述第一MOS管的漏极连接所述差分电路的第一输入端，所述第一MOS管的源极连接所述转换电容的第一端，所述第一MOS管的栅极连接所述差分电路的第二输入端；
所述第二MOS管的漏极连接所述差分电路的第二输入端，所述第二MOS管的源极连接所述转换电容的第二端，所述第二MOS管的栅极连接所述差分电路的第一输入端。
5.根据权利要求2所述的负电容均衡器，其特征在于，所述负电容转换电路还包括第一电流源电路，所述第一电流源电路与所述转换电容并联。
6.根据权利要求1至5中任一项所述的负电容均衡器，其特征在于，还包括：
多通道退化电阻电路，连接于所述差分电路的第一输入端和第二输入端之间，所述多通道退化电阻电路用于控制所述线性均衡器的总反馈电阻的大小。
7.根据权利要求6所述的负电容均衡器，其特征在于，所述多通道退化电阻电路包括：
多个退化电阻电路，多个所述退化电阻电路并联连接于所述差分电路的第一输入端和第二输入端之间，且每个所述退化电阻电路与控制端连接，根据控制端的控制信号，控制所述退化电阻电路的通断。
8.根据权利要求7所述的负电容均衡器，其特征在于，任一所述退化电阻电路包括控制电路和退化电阻，所述控制电路分别与所述退化电阻和所述控制端连接。
9.根据权利要求8所述的负电容均衡器，其特征在于，所述控制电路包括第三MOS管和第四MOS管，所述退化电阻包括串联的第一退化电阻和第二退化电阻；
其中，第三MOS管的栅极和第四MOS管的栅极均与所述控制端连接，所述第三MOS管的漏极与所述差分电路的第一输入端连接，所述第三MOS管的源极与所述第一退化电阻连接，所述第四MOS管的漏极与所述差分电路的第二输入端连接，所述第四MOS管的源极与所述第二退化电阻连接。
10.根据权利要求8所述的负电容均衡器，其特征在于，
每个所述退化电阻电路的退化电阻的阻值大小不同。
CN202310260256.5A 2023-03-16 2023-03-16 一种负电容均衡器 Pending CN116488971A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310260256.5A CN116488971A (zh) 2023-03-16 2023-03-16 一种负电容均衡器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310260256.5A CN116488971A (zh) 2023-03-16 2023-03-16 一种负电容均衡器

Publications (1)

Publication Number Publication Date
CN116488971A true CN116488971A (zh) 2023-07-25

Family

ID=87222168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310260256.5A Pending CN116488971A (zh) 2023-03-16 2023-03-16 一种负电容均衡器

Country Status (1)

Country Link
CN (1) CN116488971A (zh)

Similar Documents

Publication Publication Date Title
CN108574475B (zh) 具有基于放大器的延迟链的有限脉冲响应模拟接收滤波器
CN108353044B (zh) 组合低频和高频连续时间线性均衡器
US10193515B2 (en) Continuous time linear equalizer with two adaptive zero frequency locations
EP2456070B1 (en) Differential equalizers with source degeneration and feedback circuits
US20150049798A1 (en) Receiver with enhanced isi mitigation
US8117249B1 (en) Equalizer systems and methods utilizing analog delay elements
US8810319B1 (en) Dual-stage continuous-time linear equalizer
CN106656883B (zh) 一种低频增益分段可调的线性均衡器
GB2415339A (en) A negative impedance receiver equaliser
US20190305810A1 (en) Methods and apparatus for a continuous time linear equalizer
CN113422586B (zh) 一种高能效的均衡器架构
CN114337732B (zh) 具有均衡电路的低功率接收器，通信单元及其方法
US9325319B1 (en) Continuous time linear equalization for current-mode logic with transformer
CN110061940B (zh) 一种均衡器系统
Zhang et al. A BiCMOS 10Gb/s adaptive cable equalizer
CN103379063B (zh) 线性均衡器
US20210351963A1 (en) Passive linear equalizer for serial wireline receivers
CN206259962U (zh) 一种低频增益分段可调的线性均衡器
US7391829B2 (en) Apparatus, system and method for receiver equalization
CN116488971A (zh) 一种负电容均衡器
Cai et al. A 1.25–12.5 Gbps adaptive CTLE with asynchronous statistic eye‐opening monitor
US9225563B1 (en) Programmable passive peaking equalizer
CN112290896A (zh) 连续时间线性均衡器
US9344300B1 (en) Apparatus and methods for variable peaking and low pass filtering equalization
US20200412316A1 (en) Low-voltage high-speed programmable equalization circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination