CN116487335A - 芯片基板复合半导体器件 - Google Patents

芯片基板复合半导体器件 Download PDF

Info

Publication number
CN116487335A
CN116487335A CN202310095638.7A CN202310095638A CN116487335A CN 116487335 A CN116487335 A CN 116487335A CN 202310095638 A CN202310095638 A CN 202310095638A CN 116487335 A CN116487335 A CN 116487335A
Authority
CN
China
Prior art keywords
inorganic substrate
dielectric inorganic
semiconductor device
metal structure
transistor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310095638.7A
Other languages
English (en)
Inventor
C·法赫曼
B·A·格兰泽
A·里格勒尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN116487335A publication Critical patent/CN116487335A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了一种半导体器件，其包括具有正面和背面的高电压半导体晶体管芯片。低电压负载电极和控制电极设置在半导体晶体管芯片的正面上。半导体器件还包括电介质无机基板，该电介质无机基板包括第一侧和与第一侧相对的第二侧。第一金属结构的图案贯穿电介质无机基板，其中第一金属结构的图案连接到低电压负载电极。至少一个第二金属结构贯穿电介质无机基板，其中第二金属结构连接到控制电极。半导体晶体管芯片的正面附接到电介质无机基板的第一侧。电介质无机基板具有在第一侧和第二侧之间测量的至少50μm的厚度。

Description

芯片基板复合半导体器件
技术领域
本公开涉及半导体器件领域，并且尤其涉及高电压半导体晶体管芯片领域。
背景技术
高电压(HV)半导体芯片的封装涉及许多具体问题。电极的几何形状、它们的间隔和位置必须根据HV要求来确定。例如，芯片的HV边缘对电场退化非常敏感，并且HV边缘附近的任何变化都可能对芯片的边缘端接产生不利影响。例如，半导体芯片边缘和穿过芯片边缘的低电压(LV)端子元件(例如，源极端子元件、栅极端子元件、感测端子元件)之间必须有相对较大的距离，以允许芯片边缘和LV端子元件之间的场线的横向出口。也难以防止离子或湿气在芯片边缘处扩散到半导体芯片中。
考虑到产品通用性和封装设计，另外的方面旨在成本高效的制造过程和客户利益。
发明内容
根据本公开的一方面，一种半导体器件包括高电压半导体晶体管芯片，该高电压半导体晶体管芯片包括正面和背面。LV负载电极和控制电极设置在半导体晶体管芯片的正面上。该半导体器件还包括电介质无机基板，该电介质无机基板包括第一侧和与第一侧相对的第二侧。第一金属结构的图案贯穿电介质无机基板，其中第一金属结构的图案连接至LV负载电极。至少一个第二金属结构贯穿电介质无机基板，其中第二金属结构连接至控制电极。半导体晶体管芯片的正面附接到电介质无机基板的第一侧。电介质无机基板具有在第一侧和第二侧之间测量的至少50μm的厚度。
附图说明
附图的元件不一定彼此成比例。相似的附图标记表示对应的相似部分。各种所示实施例的特征可以组合，除非它们相互排斥，和/或如果没有被描述为必需的话，可以选择性地省略。实施例在附图中被描绘并且在随后的描述中被示例性地详细描述。
图1是沿图2A的线X-X的包括半导体芯片和电介质无机基板的示例性半导体器件的示意性截面图。
图2A是图1的示例性半导体器件的(透明)电介质无机基板的俯视图。
图2B是图2A的细节D的局部视图。
图3A是类似于图1的示例性半导体器件的示意性截面图，其中使用小控制电极或控制环作为半导体芯片上的控制触点。
图3B是类似于图3A的示例性半导体器件的示意性截面图，其中电介质无机基板上的控制电极焊盘延伸到芯片边缘附近以便与HV电极环重叠。
图4A是沿图4B的线Y-Y的包括半导体芯片和电介质无机基板的示例性半导体器件的示意性截面图，其中控制电极环嵌入电介质无机基板中。
图4B是图4A的示例性半导体器件的(透明)电介质无机基板的俯视图。
图4C是包括半导体芯片和电介质无机基板的示例性半导体器件的示意性截面图，其中控制电极环嵌入电介质无机基板中并围绕连接到LV负载电极的第一金属结构的图案。
图4D是沿图4E的线Z-Z的包括半导体芯片和电介质无机基板的示例性半导体器件的示意性截面图，其中控制电极指状物嵌入电介质无机基板中。
图4E是图4D的示例性半导体器件的(透明)电介质无机基板的俯视图。
图5A是沿图5B的线W-W的包括半导体芯片和电介质无机基板的示例性半导体器件的示意性截面图，其中浮置HV电极环嵌入电介质无机基板中。
图5B是图5A的示例性半导体器件的(透明)电介质无机基板的俯视图。
图5C是包括半导体芯片和电介质无机基板的示例性半导体器件的示意性截面图，其中HV和/或LV场板嵌入电介质无机基板中。
图5D是类似于图5C的示意性截面图，其中重叠的HV和LV金属化部形成在电介质无机基板中或上。
图6A是包括半导体芯片和电介质无机基板的示例性半导体器件的示意性截面图，其中阻挡层设置在电介质无机基板上。
图6B-6C示出了在电介质无机基板上形成阻挡层的过程的阶段。
图6D是类似于图6A的示意性横截面图，其中电介质无机基板设置有HV金属化部。
图7是包括半导体芯片和电介质无机基板的示例性半导体器件的示意性截面图，其中有源或无源电部件安装在电介质无机基板上。
图8是包括半导体芯片和电介质无机基板的示例性半导体器件的示意性截面图，其中通过电介质无机基板接触半导体晶体管芯片上的中间电压区。
图9是包括多个堆叠的电介质无机基板层的示例性电介质无机基板的示意性截面图。
图10A-10L是示出根据本公开的制造示例性半导体器件的示例性阶段的示意性截面图。
具体实施方式
如在本说明书中使用的，术语“电连接”或“连接”或类似术语并不意味着元件直接接触在一起；中间元件可以分别设置在“电连接”或“连接”的元件之间。然而，根据本公开，上述和类似术语可选地还可以具有元件直接接触在一起的特定含义，即在“电连接”或“连接”的元件之间没有分别提供中间元件。
此外，关于形成或位于表面“之上”或“下面”的部分、元件或材料层的词语“之上”或“下面”可以在本文中用于表示部分、元件或材料层“直接”位于(例如放置于、形成于、布置于、沉积于等)隐含的表面“上”或“下方”，例如与隐含的表面直接接触。然而，关于形成或位于表面“之上”或“下面”的部分、元件或材料层使用的词语“之上”或“下面”可以在本文中用于表示部该、元件或材料层“间接地”位于(例如放置于、形成于、布置于、沉积于等)隐含的表面“上”或“下方”，并且在隐含表面与所述部分、元件或材料层之间布置了一个或多个额外的部分、元件或层。
图1示出了示例性半导体器件100的示意性截面图。半导体器件100包括半导体晶体管芯片110。半导体晶体管芯片110是在电源电压(例如漏极电压)下操作的HV半导体晶体管芯片，所述电源电压等于或高于例如100V、200V、300V、400V、500V、600V、700V、800V、900V或1000V。特别地，半导体晶体管芯片110可以在处于300V和800V之间的范围内的电源电压下操作。
半导体晶体管芯片110具有正面110A和背面110B。LV负载电极120和控制电极130设置在半导体晶体管芯片110的正面110A上。HV负载电极(未示出)设置在半导体晶体管芯片110的正面110A或背面110B上。
半导体晶体管芯片110包括集成功率器件，例如，举例而言，功率晶体管。例如，半导体晶体管芯片110可以被配置为包括一个或多个MISFET(金属绝缘体半导体场效应晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)、JFET(结栅场效应晶体管)、HEMT(高电子迁移率晶体管)或双极晶体管。半导体晶体管芯片110可以是垂直晶体管器件。
半导体晶体管芯片110可以例如由任何半导体材料制成，例如Si、SiC、SiGe、GaAs、GaN、AlGaN、InGaAs、InAlAs等。特别地，本文考虑了HV Si或SiC晶体管芯片110。
电介质无机基板150附接到半导体晶体管芯片110的正面110A。更具体地，半导体晶体管芯片110的正面110A通过例如晶圆接合连接(未显示)而附接到电介质无机基板150的第一表面150A。半导体晶体管芯片110的正面110A可以完全被电介质无机基板150覆盖。具体地，电介质无机基板150可以是玻璃基板并且晶圆接合连接可以例如是玻璃浆料连接。
电介质无机基板150包括第一金属结构160的图案。第一金属结构160可以容纳在电介质无机基板150的凹陷中。第一金属结构160贯穿电介质无机基板150，其中第一金属结构160的图案连接到LV负载电极120。LV负载电极120可以例如是半导体晶体管芯片110的源电极或发射极电极。
电介质无机基板150还包括贯穿电介质无机基板150的至少一个第二金属结构170。第二金属结构170连接至控制电极130。控制电极130可以例如形成半导体晶体管芯片110的栅电极。
第一金属结构160和第二金属结构170可以由镀覆的金属柱形成。为此，在将电介质无机基板150接合到随后从半导体晶体管芯片110单个化出来的晶圆之前，在电介质无机基板150中形成凹陷或通孔。然后第一金属结构160和第二金属结构170可以通过金属镀覆而形成在电介质无机基板150的凹陷或通孔中，这将在下面进一步更详细地描述。
电介质无机基板150可以是玻璃基板或半导体基板。如果金属结构160、170需要彼此电绝缘，则可以使用玻璃或本征半导体基板材料或具有带绝缘侧壁的凹陷的半导体基板。具有绝缘侧壁的凹陷可以例如通过将绝缘层(例如氧化硅层或氮化硅层)施加到其中容纳第一和第二金属结构160、170的凹陷的侧壁来形成。
如以下将更详细地描述的，电介质无机基板150可以可选地包括多个堆叠的电介质无机基板层150_1、150_2、...，或由所述多个堆叠的电介质无机基板层组成。
半导体器件100可以称为复合芯片或基板-半导体异质结构。这种复合芯片可以从复合晶圆切割出来，该复合晶圆可以包括通过晶圆接合连接而接合在一起的半导体晶圆和电介质无机基板晶圆。
这样的复合芯片提供了许多优点，特别是针对设计和/或封装HV晶体管芯片提供了许多优点。
首先，通过将永久电介质无机基板150与半导体晶体管芯片110一起集成在封装中，电介质无机基板150可以用作“适配器”，其可以被适当地结构化和金属化以制造可直接焊接到封装内部端子结构或封装外部电路系统(例如，引线框架或应用板或给定几何形状的其他内部或外部端子结构)的复合芯片。
例如，第一金属结构160可以终止于表示半导体器件(复合芯片)100的LV负载电极120并且在电介质无机基板150的第二表面150B上延伸的基板金属化部120M。因此，一个或多个第二金属结构170可以终止于表示半导体器件(复合芯片)100的控制电极130的基板金属化部130M。由于基板金属化部120M和130M通过电介质无机基板150与半导体晶体管芯片110间隔开，在它们的几何形状方面的约束被显著放宽。出于这个和其他原因，LV基板金属化部120M、130M的几何形状可以分别关于LV负载电极120和控制电极130的几何形状改变。
换句话说，电介质无机基板150可以例如是可用作半导体晶体管芯片110和在包括半导体器件100的HV半导体封装的内部(例如通过引线框架)或外部(例如通过应用板)提供的端子几何结构之间的“芯片电极布局适配器”。这允许将“适配的”芯片正面电极(即基板金属化部120M、130M)直接接合到端子结构(例如引线框架)，而无需在修改端子结构几何形状(例如引线框架设计)时更改芯片处理。此外，如果要使用给定的端子结构几何形状(例如引线框架几何形状)将已有的芯片类型封装在封装中，则此类“芯片电极布局适配器”可能会有用。
作为第二方面，电介质无机基板150的实施允许在由电介质无机基板晶圆支撑时处理非常薄的半导体晶圆。因此，可以使用具有先进的电学和热学特性的HV半导体晶体管芯片110。
第三，在HV半导体晶体管芯片110的情况下，需要在半导体晶体管芯片110的正面110A和横向延伸跨过半导体晶体管芯片110的芯片边缘110E的LV连接元件(例如LV负载电极连接元件或控制电极连接元件)之间存在相对大的间隔。需要该间隔是因为HV晶体管芯片110的芯片边缘110E通常处于快速变化的HV电势。图1示出了与半导体晶体管芯片110的边缘110E相邻延伸的HV负载电极环140R，其中HV负载电极环140R保持在HV负载电极(未示出)的电势上。HV负载电极例如可以是半导体晶体管芯片110的漏电极或集电极电极。
例如，虽然在LV负载电极120和半导体晶体管芯片110的控制电极130处的电压波动在低电压负载电极处例如在0.1-3V之间，并且在控制电极处例如在0-20V之间，半导体晶体管芯片110的边缘110E处的电压波动处于0V与例如300至800V甚至1000V之间，频率通常为数百kHz。半导体晶体管芯片110的正面110A与延伸跨过半导体晶体管芯片110的边缘110E的LV连接元件(例如应用板的封装端子或引线框架或导体迹线)之间的相对大的间隔允许场线在LV连接元件(未示出)和芯片边缘110E之间横向发出。
通过设计具有足够厚度TS的电介质无机基板150来创建该距离。因此，电介质无机基板150充当“延伸部”以允许场线在LV端子元件和HV芯片边缘110E之间横向离开。例如，电介质无机基板150具有的厚度TS可以等于或大于或小于50μm或100μm或200μm或300μm或400μm。虽然对于SiC或其他高带隙半导体材料，例如50μm的厚度TS可能就足够了，但是Si半导体晶体管芯片110有利地可以使用厚度TS等于或大于100μm的电介质无机基板150。
电介质无机基板150的第二表面150B可以是(高度)平坦的。电介质无机基板150的第二表面150B可以与半导体晶体管芯片110的背面110B平行。
从图2A和图2B可以明显看出，第一金属结构160可以以密集包装阵列布置在电介质无机基板150中。换句话说，电介质无机基板150可以形成用于第一金属结构160的图案或阵列的矩阵。电介质无机基板150中的第一金属结构160的图案或阵列内的金属的体积百分比可以很高，例如，等于或大于例如40％或50％或60％或70％或80％。
第一金属结构160的图案例如可以是规则阵列。第一金属结构160的图案的间距可以例如等于或大于或小于15μm或17.5μm或20μm或22.5μm或25μm或27.5μm或30μm。相邻的第一金属结构160之间的距离可以例如等于或大于或小于50μm或30μm或10μm或5μm或4μm或3μm或2μm。每个第一金属结构160的(多个)横向尺寸可以例如等于或大于或小于12.5μm或15μm或17.5μm或20μm或22.5μm或25μm或27.5μm。相邻的第一金属结构160之间的距离与第一金属结构160的横向尺寸(例如直径)的比率可以等于或小于5或3或2或1。
参考图2A，电介质无机基板150可以例如具有多边形，特别是矩形形状。
借助于电介质无机基板150，半导体器件100可以具有改进的散热特性。半导体器件100中的散热尤其依赖于半导体晶体管芯片110与其上安装半导体晶体管芯片110的端子结构(例如，引线框架或应用板或应用板的导体迹线等)之间的电互连。这里，该电互连包括电介质无机基板150中的第一金属结构160的图案或由其组成。
第一金属结构160的图案可以在热导率和/或热容量方面得到优化。第一金属结构160在电介质无机基板150中被包装得越密集，则电介质无机基板150的热导率和热容量越好。此外，提高电介质无机结构150的厚度TS增加了其热容量，因为在电介质无机结构150中有更多金属保持可用于瞬态热吸收。
(多个)第二金属结构170可以以与上文关于第一金属结构160所述相同的方式实施，并且为了简洁起见避免重复。然而，当(多个)第二金属结构170连接到低电流控制电极时，也可能仅有单个第二金属结构(即连接在控制电极130和控制电极的基板金属化部130M之间的单个金属柱)就足够了。
返回到图2B，第一金属结构160可以例如具有多边形(正方形、六边形等)或圆形截面。图2B中示例性地示出了正方形截面形状。六边形截面形状可能是有益的，因为它在电介质无机结构150中提供了特别高的金属面积包装密度。
每个第一金属结构160可以是线性的和/或具有轴对称的截面形状。此外，每个第一金属结构160可以沿其穿过电介质无机基板150的延伸部具有基本恒定的截面形状。沿纵向延伸部的可变截面形状(例如，锥形形状或凸起或增厚部)也是可能的。
此外，图案不需要设计为规则阵列。相反，图案可以由多个不同的图案或(例如规则的)阵列组成。这种不同的图案(例如子图案)或阵列(例如子阵列)可以例如根据第一金属结构160的间距和/或截面形状而彼此区分开。
通常，电介质无机基板150提供多种方法以变为独立于半导体晶圆的几何形状和/或过程。特别地，可以将通常实现在半导体晶体管芯片110中或半导体晶体管芯片110上的结构部分地或完全地从半导体晶体管芯片110之外重新定位到电介质无机基板150中或上。这使得可以提供必要的区域用于电介质无机基板150的第二表面150B上的控制焊盘以满足相应封装的所有接合线规则。另一方面，半导体晶体管芯片110上的控制电极130的面积可以做得非常小，因为它没有通过诸如接合线的封装端子来进行连接。这允许控制电极130的面积消耗随着半导体器件100逐代缩小的半导体面积而减少，从而降低芯片成本。
图3A示出了示例性半导体器件300。由基板金属化部130M形成的控制焊盘设置在电介质无机基板150的第二表面150B上。控制焊盘(金属化部130M)的面积可以比控制电极130的面积大了例如至少3倍或5倍或10倍或50倍或100倍。例如，控制电极130具有的面积可以具有处于例如5和50μm之间的横向尺寸，特别是在10和25μm之间的横向尺寸，这足以电接合到第二金属结构170。另一方面，控制焊盘(金属化部130M)可以具有例如500μm×500μm的面积，其足以用于例如引线接合。
因此，半导体晶体管芯片110上的控制电极130的面积可以减小到单个第二金属结构170(例如Cu柱)的面积。此外，有可能在半导体晶体管芯片110上不需要单独的控制电极(例如栅电极)，但是控制电极环或控制电极指状物(例如栅极环或栅极指状物，参见图4A-4E)用作控制电极触点。在这种情况下，图3A和图3B中所示的控制电极130甚至可以被省略并且将由通往控制电极环或控制电极指状物的触点来代替。优点是显著减小了高阻抗半导体器件300的芯片面积。
换句话说，半导体晶体管芯片110上的控制电极面积可以显著小于复合芯片(半导体器件300)的顶部上的控制电极面积(或者甚至为零)。除了半导体器件300的更好连接性和减小芯片尺寸的可能性(也参见图3B)之外，这种方法也可能是有益的，因为不同的封装可以通过结合不同的控制焊盘布局(金属化部130M布局)来实现，而非必须调整半导体晶体管芯片110上的电极布局。这提供了芯片成本优势并降低了制造复杂性。
图3B示出了半导体器件300的另一个示例。这里，利用控制电极130的减小的面积来将控制焊盘(金属化部130M)放置得比图3A中更靠近半导体晶体管芯片110的边缘110E(见箭头)。具体而言，控制焊盘(金属化部130M)的外边缘可以比控制电极130的外边缘更靠近半导体晶体管芯片110的边缘110E。同样，这可以允许减小半导体晶体管芯片110的整体尺寸，因为电介质无机基板150上侧的控制焊盘(金属化部130M)可以向芯片边缘区中延伸得比直接在半导体芯片上可能达到的程度更远，因为到半导体晶体管芯片110的正面110A的距离(厚度TS)更大。例如，如图3B所示，可以将控制焊盘(金属化部130M)与HV负载电极环140R重叠。
此外，如图1、图3A和图3B所示，控制电极130可以可选地电连接到控制电极场板326。控制电极场板326是延伸到电介质无机基板150中的垂直金属结构。控制电极场板326可以电连接到基板金属化部130M并且可以形成不延伸穿过电介质无机基板150的盲孔金属结构。例如，如图3B所示，可以将控制电极场板326与HV负载电极环140R重叠。
此外，还可以“直接”接触不同的芯片区域以在电介质无机基板150的第二表面150B处提供另外的焊盘，例如用于另外的控制焊盘(栅极焊盘)、用于分裂栅极或温度传感器等的连接。
图4A到图4E示出了示例性半导体器件400的示例。在半导体器件400中，电介质无机基板150用于通过重新布线电介质无机基板150内的控制电极环(所谓的栅极环)和/或控制电极指状物(所谓的栅极指状物)而提高芯片面积效率。
如本领域已知的，诸如栅极环(其围绕半导体晶体管芯片110的有源区域)和栅极指状物(其延伸到半导体晶体管芯片110的有源区域中)的横向栅极结构可以用于确保半导体晶体管芯片110的高性能(例如高开关速度)。这种横向控制电极元件需要具有足以避免由于相对高的栅极电流以及分布式栅极电阻的减少而引起的电迁移的最小宽度。对于低RDS(on)，这种横向栅极结构的面积消耗相对较高，例如栅极环的宽度约为10-100μm，并且栅极指状物的宽度约为25-150μm。
电介质无机基板150允许将这种横向栅极结构转变为部分或完全位于电介质无机基板150中的垂直栅极结构。因此，可以减小芯片面积，因为仅需要维持半导体晶体管芯片110上的这种结构的最小电学所需宽度(同时电流可以外流到垂直栅极结构中)。
参考图4A和图4B，电介质无机基板150包括在垂直投影中围绕半导体晶体管芯片110的有源区域的控制电极环(栅极环)430。控制电极环430的至少一部分嵌入电介质无机基板150中。
更具体地，电介质无机基板150可以设置有一个或多个第四金属结构432，其连接到设置在半导体晶体管芯片110中的控制电极芯片环434。控制电极芯片环434可以以常规方式设计，但是具有显著更小的宽度，因为“复合”控制电极环430的电迁移和电阻被嵌入电介质无机基板150中的(多个)第四金属结构432降低。换言之，(多个)第四金属结构432提供用于控制电极环430的附加布线层级，因此改善了控制电极环430的电性能，并因此改善了半导体晶体管芯片110的性能。如图4B的放大部分所示，第四金属结构432彼此横向连接和/或形成为连续的环形沟槽。
由(多个)第四金属结构432提供的附加垂直结构可以不向上延伸到电介质无机基板150的第二表面150B。如下文将进一步描述的，这可以通过构成具有多个电介质无机基板层150_1、150_2、...并且仅(多个)下部电介质无机基板层150_1被提供有(多个)第四金属结构432的电介质无机基板来实现，或者通过使用用于第四金属结构432的具有更窄开口的凹陷来实现，所述具有更窄开口的凹陷使得凹陷(例如孔或沟槽等)在结构化过程中变得不那么深。如此一来，第四金属结构432可以仅被制作于电介质无机基板150的下部区域中。
在图4A和图4B所示的示例中，控制电极环430围绕LV负载电极120和控制电极130。图4C示出了半导体器件400，其中控制电极环430围绕LV负载电极120，但是不围绕控制电极130。除此之外，图4C的半导体器件400的特征可以与图4A和图4B的半导体器件400的特征相似或相同，并且参考以上描述以避免重复。
图4D和图4E示出了半导体器件400的另一示例，其被提供有至少一个控制电极指状物431。控制电极指状物431在垂直投影中延伸到半导体晶体管芯片110的有源区域中。此外，控制电极指状物431电连接到控制电极环430。
从图4D和图4E可以明显看出，控制电极指状物431(至少部分地)嵌入电介质无机基板150中。更具体地，控制电极指状物431可以包括第五金属结构433和控制电极芯片指状物435。控制电极芯片指状物435对应于常规的控制电极指状物，而提供在电介质无机基板150中的第五金属结构433电连接到控制电极芯片指状物435，并且从而提供控制电极芯片指状物431的“垂直”延伸部。
将控制电极芯片指435重新布线到电介质无机基板150中提供了与如上所述将控制电极芯片环434重新布线到电介质无机基板150中相同的优点和改进，并且参考以上描述以避免重复。
如前所述，半导体晶体管芯片110的HV边缘110E处的电场的退化通常是HV半导体晶体管芯片(例如IGBT、MOSFET等)中的限制因素。图5A-5B示出了半导体器件500的示例，其中电介质无机基板150用于将基于芯片的HV负载电极环140R重新布线到电介质无机基板150中。
更具体地，半导体器件500可以包括与半导体晶体管芯片110的边缘110E相邻延伸的HV负载电极环540。HV负载电极环540部分地或完全地嵌入电介质无机基板150中。更具体地，HV负载电极环540可以包括第六金属结构542，该第六金属结构542电连接到基于芯片的HV负载电极环140R或电连接到在边缘110E附近处提供在半导体晶体管芯片110中的任何其他HV负载电极触点。
换句话说，基于芯片的HV负载电极环140R可以部分地或完全地外流到电介质无机基板150中。HV负载电极环540通常不暴露在电介质无机基板150的第二表面150B处，即电介质无机基板150覆盖HV电势(例如漏极电势)。
HV电极指状物(所谓的漏极指状物——未示出)可以从HV负载电极环540向内延伸到半导体晶体管芯片110的有源区域中，以获得更好的HV负载电极触点。
此外，HV负载电极环540可以包括嵌入电介质无机基板150中的电浮置环544。出于与上述相同的原因，电浮置环544可以被布置为具有仅几微米或几十微米的间距。它们是防止离子渗透到半导体晶体管芯片110的有源区域中并因此构建半导体晶体管芯片110的长期漂移稳定边缘110E的有效手段。但是，如果在半导体晶体管芯片110中实现，它们将过度加宽芯片边缘区，从而增加半导体面积消耗。
因此，电介质无机基板150允许通过添加垂直结构((多个)第六金属结构542和/或电浮置环544)而重新设计在场退化和离子渗透方面很关键的芯片边缘110E，以改进半导体器件500的电性能、长期漂移稳定性和半导体面积消耗。
应当注意，环544不需要是电浮置的，而是可以替代地由例如从半导体晶体管芯片110引出的一个或多个电势来控制。
参考图5C至图5D，半导体器件500的示例被提供有HV负载电极场板。HV电极场板包括在电介质无机基板150中沿垂直方向延伸的第七金属结构546。第七金属结构546可以通过水平互连结构548电连接，水平互连结构548例如经由第六金属结构542电连接至HV电势。与电浮置环544类似，第七金属结构546(HV场板)有利于减小芯片边缘110E处的金属开口并因此提供漂移稳定的边缘端接并减少通过电介质无机基板150的离子扩散。
如本领域已知的，基于芯片的HV负载电极环140R与LV电极(例如栅电极、源极/发射极电极、感测电极)(这里以LV负载电极120为例)之间的间隔必须是至少35-45微米。如图5C所示，电介质无机基板150提供的重新布线功能允许减小该间隔D。为此，LV负载电极120(或任何其他LV电极)可以连接到LV场板526，在该示例中，LV场板526经由LV负载电极基板金属化部120M而被电互连。
如图5D所示，该方法甚至可以允许负间隔D，即HV负载电极场板的水平互连结构548与配备有例如LV场板526的LV结构的互连结构(例如，基板金属化部120M)之间的重叠。
图6A和图6D示出了半导体器件600的示例，其包括设置在电介质无机基板150的第一表面150A上的阻挡层610。可选地，用于预处理晶圆表面的酰亚胺层620可以用于此实施例，以及例如所有其他实施例。阻挡层610提供防止离子扩散或湿气从电介质无机基板150渗透到半导体晶体管芯片110的有源区域的保护。阻挡层610可以例如包括或者是氮化物阻挡层。阻挡层610可以具有100nm或更厚的厚度并且可以达到例如一μm或几μm的最大厚度。
如果晶圆已经被金属化，则这样的阻挡层(特别是氮化物阻挡层)通常不能沉积在半导体晶圆上，因为沉积需要太高的温度。利用本文公开的电介质无机基板150，可以在电介质无机基板150上沉积这种阻挡层610，然后对其进行金属镀覆并接合到半导体晶圆，稍后从其切割出复合芯片(半导体器件600)。
图6B和图6C示出了在电介质无机基板150的第一表面150A上制造阻挡层610的过程的阶段。最初，电介质无机基板150的第一表面被阻挡层610覆盖。之后，使电介质无机基板150凹陷(例如如下文进一步描述)并且第一金属结构160和例如本文描述的一些或所有的另外的金属结构(例如，第六金属结构542)形成在凹陷中。然后部分地去除阻挡层610以暴露电介质无机基板150的第一表面150A处的第一金属结构160。诸如第六金属结构542的其他金属结构也可以在电介质无机基板150的第一表面150A处暴露。
阻挡层610也可以通过CVD(化学气相沉积)工艺形成在电介质无机基板150上。要注意的是，可能无法在半导体晶圆上施加CVD工艺(在那里，仅溅射技术可用于沉积阻挡层610)。与溅射到晶圆表面上的阻挡层相比，CVD工艺允许沉积更密集、并且因此更高质量的阻挡层610。
因此，电介质无机基板150允许使用更高的沉积温度和改进的制造过程来形成具有改进的阻挡性能的阻挡层610。
阻挡层610可以例如布置在HV和LV区之间，例如在HV负载电极640(例如漏电极)和/或HV负载电极环140R与LV电极(例如负载电极120和/或控制电极130和/或半导体晶体管芯片110的感测电极)之间。HV负载电极金属化部640M可以提供在电介质无机基板150上并连接到HV负载电极640。
此外，阻挡层610可以围绕半导体晶体管芯片110作为在有源区域外部或与有源区域相邻或与有源区域部分重叠的闭合环。
图7示出了半导体器件700，其中由电介质无机基板150产生的到半导体晶体管芯片110的距离用于将电部件710以低电感方式放置在半导体晶体管芯片110之上。电部件710可以是分立的无源或有源电部件。特别地，电部件710可以是电容器、电阻器、电感器，或者作为有源部件的示例，可以是二极管，例如齐纳二极管。
电部件710可以安装在电介质无机基板150的第二表面150B上。电部件710可以焊接或以其他方式直接固定到电介质无机基板150的第二表面150B上的金属化部。通过使用电介质无机基板150，由于电介质无机基板150的第二表面150B所提供的额外布线层级，不仅可以保证半导体晶体管芯片110与电部件710之间所需的距离，而且可以进行重新布线。换言之，由于到半导体晶体管芯片110的正面110A的距离，任何电部件710都可以安装在电介质无机基板150上而不影响半导体晶体管芯片110上的电场，特别是在半导体晶体管芯片110的边缘处110E的电场，并且不减小半导体器件700的长期稳定性。特别地，不需要接合线或到半导体晶体管芯片110的其他非最佳连接，并且此外，避免了由接合线或此类其他非最佳连接引起的电感或电容寄生。
电部件710可以电连接在电介质无机基板150的第二表面150B处提供的各种不同的电触点之间。例如，电部件710可以电连接在设置在电介质无机基板150的第二表面150B上的HV金属焊盘740和经由至少一个第二金属结构170连接到控制电极130的基板金属化部130M之间。HV金属焊盘740可以电连接到HV负载电极环140R或电连接到HV负载电极(图7中未显示)。
其他可能性是将电部件710连接在LV负载电极120和控制电极130之间。这可以通过将电部件710电连接(例如直接焊接或以其他方式固定)在LV负载电极120的基板金属化部120M和控制电极130的基板金属化部130M之间来完成。然后通过第一金属结构160和至少一个第二金属结170的图案提供穿过电介质无机基板150的相应电连接。在这种情况和其他情况下，电部件710尤其可以是齐纳二极管。二极管的电容然后用于提高半导体晶体管芯片110的性能。
通常，电部件710可以连接在提供在电介质无机基板150的第二表面150B处的所有焊盘中的任何两个焊盘之间，具体地在LV负载电极焊盘(金属化部120M)、LV控制电极焊盘(金属化部130M)、LV控制电极环焊盘、HV负载电极焊盘和HV负载电极环焊盘740之间。
参考图8，电介质无机基板150也可以用于在半导体器件800上提供附加的电压抽头。附加的电压抽头可以通过贯穿电介质无机基板150的第三金属结构820来实施。第三金属结构820可以将半导体晶体管芯片110处的中间电压区850连接到设置在电介质无机基板150的第二表面150B上的中间电压焊盘850M。
例如，电浮置(漏极)环544中的一个可以通过晶圆被镀覆以形成第三金属结构820。第三金属结构820可以触及半导体晶体管芯片110上的非常小的(例如p掺杂的)导电区。导电区可以非常小，例如一或几平方μm大小。通孔镀覆也可以很薄，例如几μm。中间电压抽头的焊盘850M然后位于远离半导体芯片110的正面110A处并且因此位于它将影响HV场的区域之外。
中间电压区850可以位于距HV负载电极环140R一定距离、并且因此距半导体晶体管芯片110的边缘110E一定距离处。HV负载电极环140R和抽头的中间电压区850之间的距离确定了中间电压。换句话说，中间电压对HV(例如漏极电压)的偏移是由中间电压抽头的定位引起的，即，由中间电压抽头在芯片边缘处的漏极环(即HV负载电极环140R)和源极区域(即，LV负载电极120)之间的位置引起的。例如，中间电压可以等于或小于或大于半导体晶体管芯片110的HV以下的150V或50V或30V或20V。
中间电压抽头在芯片上通常是不可行的，因为在边缘110E附近的半导体晶体管芯片110上不能放置可接触的接触表面，因为这样的接触表面会过多地干扰HV场。可以想象用芯片上的线拉出这样的中间电压，但是HV负载电极环140R将不得不重新设计。换句话说，电介质无机基板150提供了在半导体晶体管芯片110的正面110A处对期望的中间电压区850进行抽头并且向上拉出适当的中间电压而不改变半导体晶体管芯片110上方的场线的可能性，特别是在边缘端接或需要重新设计芯片以获得这样的中间电压时提供了这种可能性。
可以直接使用在中间电压焊盘850处可用的中间电压，或者可以通过电部件710(例如连接在中间电压焊盘850和LV金属化部(例如120M或130M)或HV金属化部(例如740)之间的齐纳二极管)相对于LV或HV而支持中间电压。这意味着中间电压抽头可以与将有源或无源部件710焊接到电介质无机基板150上(例如，在中间抽头和源极之间或中间抽头和栅极之间)的概念相结合。
中间电压焊盘850不是电源焊盘。例如，它可以是感测焊盘和/或它可以是提供电压以切换跟随器晶体管的焊盘。例如，串联连接的晶体管可以通过这样的抽头电压设置(例如，比HV负载电极(例如漏极)电压低20V或30V)来控制导通或截止。目前，据我们所知，从HV半导体晶体管芯片中对这样的电压进行抽头是不切实际的，即，如本文所公开的跟随器晶体管的这种控制当前是未知的。
如前所述，在所有半导体器件100、300-800中，电介质无机基板150可以包括单层电介质无机基板或多个堆叠的电介质无机基板层150_1、150_2、150_3，或由其组成。在后一种情况下，每个电介质无机基板层150_1、150_2、150_3可以与针对电介质无机基板150所描述的相同方式构造。通过多层结构实施电介质无机基板150，如图9所示，可以有利于制造厚电介质无机基板150的过程，因为可以更方便地用更薄的结构(即层150_1、150_2和150_3)进行凹陷形成和金属镀覆。例如，如果需要300μm的厚度TS，则仅需要在例如50μm或100μm的厚度的电介质无机基板层150_1、150_2、150_3上执行这些过程中的每一过程。
包括例如第一和第二金属结构160、170的电介质无机基板层150_1、150_2、150_3可以被预制，然后对准并接合在一起以形成电介质无机基板150。如前所述，层接合可以在晶圆级完成，例如通过在相邻的电介质无机基板层150_1、150_2和150_3之间使用玻璃浆料连接来完成。
此外，堆叠多个电介质无机基板层150_1、150_2、150_3的这种技术允许形成不延伸穿过电介质无机基板150但在电介质无机基板150中、在与被提供有盲孔金属结构960的电介质无机基板层150_2、150_3相邻的电介质无机基板层150_1、150_2处终止的盲孔金属结构960。如前所述，这样的盲孔金属结构960可以例如用作场板(例如源极场板526、漏极环场板546、浮置环544等)，它们允许适当地影响半导体晶体管芯片110上方的电场。由于电介质无机基板150的逐层布置，不需要制造真正的盲孔以实现这种终止于电介质无机基板150中的盲孔金属结构960。
本文所述的所有环结构都可以是闭合环。本文所述的所有环结构和指状物的金属结构可以相互横向接触(参见例如图4B的细节)和/或可以实现为连续沟槽以允许横向电流在电介质无机基板150中分别流过环结构或指状物。
图10A-10L示出了根据本公开的制造半导体器件100、300-800的过程的示例性阶段。
参考图10A，提供了电介质无机基板晶圆1050。电介质无机基板晶圆1050可以例如具有400至700μm的厚度。电介质无机基板晶圆1050例如可以是玻璃晶圆或半导体晶圆。图10A-L仅示出了电介质无机基板晶圆1050的一部分，其包括例如一个半导体芯片110，参见图10L。
图10B示出了在电介质无机基板晶圆1050的第一表面1050A中形成凹陷1020。凹陷1020可以通过蚀刻形成。凹陷1020的尺寸(横向尺寸、深度)可以对应于上述第一金属结构160的尺寸。
根据图10B，电介质无机基板晶圆1050可以包括凹陷1020的(每芯片)第一图案PAT1和凹陷1020的第二图案PAT2。如图10B的右侧所示，其示出了电介质无机基板晶圆1050的芯片部分的俯视图，PAT1的面积可以例如显著大于PAT2的面积。此外，如前所述，PAT1和PAT2中的凹陷1020的参数(间距、距离、形状、……)可以彼此不同或可以相同。
在一个实施例中，只有第一图案PATl形成为凹陷图案，而第二图案PAT2被另一种类型的直通连接代替，例如用作例如用于半导体晶体管芯片110的控制电极130的直通连接的单个孔。
在电介质无机基板晶圆1050中形成的一些凹陷1020具有的深度可以小于电介质无机基板晶圆1050的目标厚度(即图1的TS)，而其他凹陷1020具有的深度大于电介质无机基板晶圆1050的目标厚度。
参考图10C，衬层1012可以任选地沉积在电介质无机基板晶圆1050的第一表面1050A上。衬层1012可以例如是导电晶种层。
参考图10D，保护层1014可以施加到电介质无机基板晶圆1050的顶表面之上，例如，施加到衬层1012之上。可以使用自对准工艺施加保护层1014。即，保护层1014可以仅施加在电介质无机基板晶圆1050的第一表面1050A的未凹陷的部分之上。保护层1014可以例如通过滚压和/或印刷工艺来施加，并且可以例如完全覆盖电介质无机基板晶圆1050的第一表面1050A的未凹陷部分处的衬层1012。
应当注意，如图10C和图10D所示的衬层1012沉积和/或保护层1014沉积的工艺是可选工艺，因为如下所述的金属镀覆也可以在没有衬层1012和/或保护层1014沉积的情况下进行。
参考图10F，镀覆金属以填充凹陷1020。结果，形成第一金属结构160。第一金属结构160可以完全填充凹陷1020。此外，可以形成第二金属结构170。
第一金属结构160可以在电介质无机基板晶圆1050的第一表面1050A之上突出一小段距离。可以通过电化学沉积(ECD)进行金属镀覆。例如，铜或铜合金可用作镀覆金属，但也可以使用本领域已知的适用于封装互连的其他金属。这同样适用于(多个)第二金属结构170。
参考图10G，通过例如蚀刻去除保护层1014(如果存在的话)和衬层1012(如果存在的话)。
参考图10H，可以在电介质无机基板晶圆1050上施加接合材料1080。可以将接合材料1080施加在电介质无机基板晶圆1050的对应于半导体晶圆1010的非有源区域的区域上(参见图10I)。
接合材料1080可以例如包括或是玻璃胶(例如玻璃浆料)或树脂或任何其他适合将电介质无机基板晶圆1050永久接合到半导体晶圆1010的材料(参见图10I)。
参考图10I，半导体晶圆1010的正面与电介质无机基板晶圆1050组合以形成复合晶圆1000。在该过程期间，第一金属结构160的多个图案与多个LV负载电极120相对放置半导体晶圆1010上。同样要注意，图10I仅示出了电介质无机基板晶圆1050和半导体晶圆1010的局部视图，半导体晶圆1010基本上对应于半导体晶圆1010中的一个半导体晶体管芯片110。因此，第一金属结构160的第一图案PAT1和第二金属结构170的第二图案PAT2可以形成对应于半导体晶圆1010的单个半导体晶体管芯片110的两个电极120、130的子图案。
如图10I所示的将半导体晶圆1010和电介质无机基板晶圆1050组合的过程可以通过使用穿过电介质无机基板晶圆1050的光学对准(例如所谓的穿过玻璃对准或穿过半导体对准)来执行。也就是说，可以通过穿过电介质无机基板晶圆1050观察来执行光学对准过程以识别半导体晶圆1010相对于电介质无机基板晶圆1050的位置，以便以适当对准的方式组合半导体晶圆1010和电介质无机基板晶圆1050。
还可以将接合材料1080施加到半导体晶圆1010而不是电介质无机基板晶圆1050。
图10J示出了将半导体晶圆1010接合到电介质无机基板晶圆1050的过程，其中半导体晶圆1010的正面1010A面向电介质无机基板晶圆1050。该过程可以同时将电介质无机基板晶圆1050上的第一金属结构160的多个图案连接到半导体晶圆1010上的多个LV负载电极120。可以通过向复合晶圆1000施加热和压力来执行该过程。
借助于该过程，接合材料1080将半导体晶圆1010牢固地固定到电介质无机基板晶圆1050。此外，通过该过程或另一过程，第一金属结构160可以电和机械地固定连接到LV负载电极120。连接可以是无焊料的，即没有焊料可以用于在LV负载电极120和第一金属结构160之间建立电、机械和热连接。举例来说，可以通过在LV负载电极120的金属和第一金属结构160的金属之间形成共晶相来创建连接。这同样适用于第二金属结构170与控制电极130的连接。
参考图10K和图10L，可以从与第一表面1050A相对的第二表面1050B(参见图10J)减薄电介质无机基板晶圆1050以暴露凹陷1020中的至少一部分或全部的金属结构160的金属。
更具体地，减薄可以例如在多阶段过程中进行。例如，如图10K所示，减薄可以包括将电介质无机基板晶圆1050研磨到仅略大于凹陷1020的深度的厚度。例如，研磨可以在等于或小于凹陷1020的底部之上20μm或15μm或10μm的距离处停止。
第一金属结构160或它们的至少一部分然后可以通过将电介质无机基板晶圆1050蚀刻到厚度TS(参见图1)而被暴露。蚀刻可以通过湿法化学蚀刻或干法化学蚀刻来进行。可以继续蚀刻直到第一金属结构160(或它们中的至少一些)、并且例如还有第二金属结构170在减薄的电介质无机基板晶圆1050的底表面之上突出一小段距离，例如几μm。减薄的电介质无机基板晶圆1050的底表面可以对应于如图1所示的电介质无机基板150的第二表面150B。
下面，可以在图10L所示的复合晶圆1000上进行芯片封装的后端制程(BEOL)过程。在此上下文中，复合晶圆1000沿着切割线L被分离成对应于半导体器件100的复合芯片。将复合晶圆1000分离成复合芯片可以通过任何合适的切割方法来执行，例如，机械锯切、激光切割和/或蚀刻。结果，高电压半导体晶体管芯片110和电介质无机基板150可以具有对准的切割边缘。
以下示例涉及本公开的其他方面：
示例1是一种半导体器件，包括具有正面和背面的高电压半导体晶体管芯片。低电压负载电极和控制电极设置在半导体晶体管芯片的正面上。半导体器件还包括电介质无机基板，该电介质无机基板包括第一侧和与第一侧相对的第二侧。第一金属结构的图案贯穿电介质无机基板，其中第一金属结构的图案连接到低电压负载电极。至少一个第二金属结构贯穿电介质无机基板，其中第二金属结构连接至控制电极。半导体晶体管芯片的正面附接到电介质无机基板的第一侧。电介质无机基板具有在第一侧和第二侧之间测量的至少50μm的厚度。
在示例2中，示例1的主题可以任选地包括其中电介质无机基板包括设置在电介质无机基板的第二侧上的控制焊盘、连接控制焊盘的第二金属结构，其中控制焊盘具有的面积比控制电极的面积大至少3倍，和/或控制焊盘的边缘比控制电极的边缘更靠近半导体晶体管芯片的边缘。
在示例3中，示例1或2的主题可以任选地包括其中电介质无机基板包括在垂直投影中围绕半导体晶体管芯片的有源区域的控制电极环，其中控制电极环嵌入电介质无机基板中。
在示例4中，前述示例中的任一个的主题可以任选地包括其中电介质无机基板包括至少一个控制电极指状物，其在垂直投影中延伸到半导体晶体管芯片的有源区域中，其中控制电极指状物嵌入电介质无机基板中。
在示例5中，前述示例中的任一个的主题可以可选地包括与半导体晶体管芯片的边缘相邻地延伸的高电压负载电极环，其中高电压负载电极环部分地或完全地嵌入电介质无机基板中。
在示例6中，示例5的主题可以任选地包括其中高电压负载电极环包括嵌入电介质无机基板中的电浮置环。
在示例7中，示例5或6的主题可以任选地包括嵌入电介质无机基板中的高电压负载电极场板，其中高电压负载电极场板是电连接到高电压负载电极环的垂直金属结构。
在示例8中，前述示例中的任一个的主题可以任选地包括低电压负载电极场板，其中低电压负载电极场板是电连接到低电压负载电极的垂直金属结构。
在示例9中，前述示例中的任一个的主题可以任选地包括控制电极场板，其中控制电极场板是电连接到控制电极的垂直金属结构。
在示例10中，前述示例中的任一个的主题可以任选地包括设置在电介质无机基板的第一侧上的阻挡层。
在示例11中，示例10的主题可以可选地包括其中阻挡层布置在设置在半导体晶体管芯片的正面上的高电压负载电极或高电压负载电极环与半导体晶体管芯片的低电压负载电极或控制电极之间。
在示例12中，前述示例中的任一个的主题可以任选地包括安装在电介质无机基板的第二侧上的有源或无源电部件。
在示例13中，示例12的主题可以任选地包括其中电部件电连接在第一金属结构的图案和至少一个第二金属结构之间，或者电连接在设置在电介质无机基板的第二侧上的高电压金属焊盘和至少一个第二金属结构之间。
在示例14中，前述示例中的任一个的主题可以任选地包括贯穿电介质无机基板的第三金属结构，其中第三金属结构连接到半导体晶体管芯片的正面上的中间电压区，中间电压区位于半导体晶体管芯片的边缘附近，并且第三金属结构连接到设置在电介质无机基板的第二侧上的中间电压焊盘。
在示例15中，前述示例中的任一个的主题可以任选地包括其中电介质无机基板是玻璃基板。
在示例16中，前述示例中的任一个的主题可以任选地包括其中半导体晶体管芯片的正面通过晶圆接合连接附接到电介质无机基板的第一侧，特别是玻璃浆料连接。
在示例17中，前述示例中的任一个的主题可以任选地包括其中第一金属结构和/或至少一个第二金属结构是镀覆的金属柱。
在示例18中，前述示例中的任一个的主题可以任选地包括其中电介质无机基板包括多个堆叠的电介质无机基板层。
尽管本文已经说明和描述了具体实施例，但是本领域普通技术人员将理解，在不脱离本发明的范围的情况下，可以用各种替代和/或等同的实施方式来代替所示出和描述的具体实施例。本申请旨在涵盖本文所讨论的具体实施例的任何改编或变化。因此，本发明旨在仅由权利要求及其等同物来限制。

Claims (18)

1.一种半导体器件，包括：
高电压半导体晶体管芯片，包括正面和背面，其中，低电压负载电极和控制电极设置在所述半导体晶体管芯片的所述正面上；
电介质无机基板，包括第一侧和与所述第一侧相对的第二侧；
贯穿所述电介质无机基板的第一金属结构的图案，其中，所述第一金属结构的图案连接到所述低电压负载电极；以及
贯穿所述电介质无机基板的至少一个第二金属结构，其中，所述第二金属结构连接到所述控制电极；其中
所述半导体晶体管芯片的所述正面附接到所述电介质无机基板的所述第一侧，并且
所述电介质无机基板具有在所述第一侧和所述第二侧之间测量的至少50μm的厚度。
2.根据权利要求1所述的半导体器件，其中，所述电介质无机基板包括设置在所述电介质无机基板的所述第二侧上的控制焊盘，所述第二金属结构连接所述控制焊盘，其中
所述控制焊盘具有的面积比所述控制电极的面积大了至少3倍，和/或
所述控制焊盘的边缘比所述控制电极的边缘更靠近所述半导体晶体管芯片的边缘。
3.根据权利要求1或2所述的半导体器件，其中，所述电介质无机基板包括在垂直投影中围绕所述半导体晶体管芯片的有源区域的控制电极环，其中，所述控制电极环嵌入所述电介质无机基板中。
4.根据前述权利要求中任一项所述的半导体器件，其中，所述电介质无机基板包括在垂直投影中延伸到所述半导体晶体管芯片的有源区域中的至少一个控制电极指状物，其中，所述控制电极指状物嵌入所述电介质无机基板中。
5.根据前述权利要求中任一项所述的半导体器件，还包括：
与所述半导体晶体管芯片的边缘相邻地进行延伸的高电压负载电极环，其中
所述高电压负载电极环部分地或全部地嵌入所述电介质无机基板中。
6.根据权利要求5所述的半导体器件，其中，所述高电压负载电极环包括嵌入在所述电介质无机基板中的电浮置环。
7.根据权利要求5或6所述的半导体器件，还包括：
嵌入所述电介质无机基板中的高电压负载电极场板，其中，所述高电压负载电极场板是电连接到所述高电压负载电极环的垂直金属结构。
8.根据前述权利要求中任一项所述的半导体器件，还包括：
低电压负载电极场板，其中，所述低电压负载电极场板是电连接到所述低电压负载电极的垂直金属结构。
9.根据前述权利要求中任一项所述的半导体器件，还包括：
控制电极场板，其中，所述控制电极场板是电连接到所述控制电极的垂直金属结构。
10.根据前述权利要求中任一项所述的半导体器件，还包括：
设置于所述电介质无机基板的所述第一侧上的阻挡层。
11.根据权利要求10所述的半导体器件，其中，所述阻挡层布置在设置在所述半导体晶体管芯片的所述正面上的高电压负载电极或高电压负载电极环与所述半导体晶体管芯片的所述低电压负载电极或所述控制电极之间。
12.根据前述权利要求中任一项所述的半导体器件，还包括：
安装在所述电介质无机基板的所述第二侧上的有源或无源电部件。
13.根据权利要求12所述的半导体器件，其中，所述电部件电连接在所述第一金属结构的图案与所述至少一个第二金属结构之间，或者电连接在设置在所述电介质无机基板的所述第二侧上的高电压金属焊盘与所述至少一个第二金属结构之间。
14.根据前述权利要求中任一项所述的半导体器件，还包括：
贯穿所述电介质无机基板的第三金属结构，其中，所述第三金属结构连接到所述半导体晶体管芯片的所述正面上的中间电压区，所述中间电压区位于所述半导体晶体管芯片的边缘附近，并且
所述第三金属结构连接到设置在所述电介质无机基板的所述第二侧上的中间电压焊盘。
15.根据前述权利要求中任一项所述的半导体器件，其中，所述电介质无机基板是玻璃基板。
16.根据前述权利要求中任一项所述的半导体器件，其中，所述半导体晶体管芯片的所述正面通过晶圆接合连接、特别是玻璃浆料连接而附接到所述电介质无机基板的所述第一侧。
17.根据前述权利要求中任一项所述的半导体器件，其中，所述第一金属结构和/或所述至少一个第二金属结构是镀覆的金属柱。
18.根据前述权利要求中任一项所述的半导体器件，其中，所述电介质无机基板包括多个堆叠的电介质无机基板层。
CN202310095638.7A 2022-01-21 2023-01-20 芯片基板复合半导体器件 Pending CN116487335A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22152680.9 2022-01-21
EP22152680.9A EP4216268A1 (en) 2022-01-21 2022-01-21 Chip-substrate composite semiconductor device

Publications (1)

Publication Number Publication Date
CN116487335A true CN116487335A (zh) 2023-07-25

Family

ID=80001518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310095638.7A Pending CN116487335A (zh) 2022-01-21 2023-01-20 芯片基板复合半导体器件

Country Status (4)

Country Link
US (1) US20230238333A1 (zh)
EP (1) EP4216268A1 (zh)
KR (1) KR20230113168A (zh)
CN (1) CN116487335A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8242013B2 (en) * 2010-03-30 2012-08-14 Alpha & Omega Semiconductor Inc. Virtually substrate-less composite power semiconductor device and method
SG10201400390YA (en) * 2014-03-05 2015-10-29 Delta Electronics Int L Singapore Pte Ltd Package structure
EP3944290A1 (en) * 2020-07-21 2022-01-26 Infineon Technologies Austria AG Chip-substrate composite semiconductor device

Also Published As

Publication number Publication date
EP4216268A1 (en) 2023-07-26
KR20230113168A (ko) 2023-07-28
US20230238333A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
US8154129B2 (en) Electrode structure and semiconductor device
US9659854B2 (en) Embedded packaging for devices and systems comprising lateral GaN power transistors
US8890296B2 (en) Wafer level chip scale package
US6897561B2 (en) Semiconductor power device having a diamond shaped metal interconnect scheme
JP5154000B2 (ja) 半導体装置
US7915740B2 (en) Semiconductor device
US9165792B2 (en) Integrated circuit, a chip package and a method for manufacturing an integrated circuit
US10643941B2 (en) Semiconductor device
TWI819195B (zh) 場效電晶體及半導體裝置
US11289391B2 (en) Electronic chip package
US11658093B2 (en) Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device
US9543260B2 (en) Segmented bond pads and methods of fabrication thereof
US9460995B2 (en) Semiconductor device and structure therefor
US20230238294A1 (en) Semiconductor package including a chip-substrate composite semiconductor device
KR20160110011A (ko) 반도체 장치 및 반도체 패키지
US20220115314A1 (en) Semiconductor device having a metallization structure
US20230238333A1 (en) Chip-substrate composite semiconductor device
US20230215840A1 (en) Semiconductor device
US20200294894A1 (en) Semiconductor Device Having a Die Pad with a Dam-Like Configuration
US20140103393A1 (en) Surface Mountable Power Components
US20140264919A1 (en) Chip arrangement, wafer arrangement and method of manufacturing the same
CN117832254A (zh) 一种GaN基HEMT器件及制作方法
CN116075925A (zh) 具有贯通通路结构的iii-氮化物器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication