CN116472717A - 摄像装置及驱动方法 - Google Patents

摄像装置及驱动方法 Download PDF

Info

Publication number
CN116472717A
CN116472717A CN202180078042.5A CN202180078042A CN116472717A CN 116472717 A CN116472717 A CN 116472717A CN 202180078042 A CN202180078042 A CN 202180078042A CN 116472717 A CN116472717 A CN 116472717A
Authority
CN
China
Prior art keywords
layer
photoelectric conversion
voltage
electrode
electron blocking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180078042.5A
Other languages
English (en)
Inventor
横山孝理
饭岛浩章
光石杜朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN116472717A publication Critical patent/CN116472717A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

摄像装置具备电压供给电路和多个像素。多个像素各自包括：像素电极、对置电极、位于像素电极与对置电极之间的光电转换层、以及位于像素电极与光电转换层之间的电子阻碍层。电子阻碍层包括：包含第1材料的第1层、以及包含第2材料且掺杂有受体杂质的第2层。第1层与像素电极相接，第2层位于第1层与光电转换层之间。电压供给电路与对置电极电连接，在第1期间中向对置电极与像素电极之间供给第1电压，在第2期间中向对置电极与像素电极之间供给与第1电压不同的第2电压。

Description

摄像装置及驱动方法
技术领域
本公开涉及摄像装置及像素的驱动方法。
背景技术
有机半导体材料具备硅等以往的无机半导体材料所不具备的物性及功能等，作为能够实现新的半导体设备及电子设备的半导体材料，正在积极地展开研究。
例如，正在研究将有机半导体材料用作光电转换材料的光电转换元件。光电转换元件将通过光电转换而产生的电子或者空穴作为信号电荷取出，由此能够用作摄像装置等。在摄像装置等中的光电转换元件中，期望高效地将通过光电转换而产生的电荷向电极取出，另外不发生电荷从电极的逆流。
针对这样的需求，例如在专利文献1及专利文献2中提出了在光电转换元件中使用电荷阻碍层的方法。电荷阻碍层通过防止在光电转换元件中施加了偏置电压时电荷从电极逆流，另外选择性地将通过光电转换而产生的电子或者空穴向电极输送，从而具有提高电荷的取出效率的作用。
在专利文献1中，为了有效地取出电荷，提出了将电极、电子阻碍层、空穴输送辅助层、由供体材料构成的供体层、由受体材料构成的受体层、电子输送辅助层、空穴阻碍层及电极依次层叠而成的光电转换元件。在专利文献1所记载的光电转换元件中，电子阻碍层、空穴输送辅助层及供体层的电离电势依次变小。
在专利文献2中，为了有效地取出电荷，提出了在电极与光电转换层之间具有电子阻碍层、且电子阻碍层的电离电势的绝对值从电极界面朝向光电转换层具有极大值的光电转换元件。作为专利文献2中的一个方式，公开了通过对电子阻碍层使用杂质浓度高的层，从而使电子阻碍层的能带以成为向上凸的形状的方式弯曲的方法。
另外，作为光传感器，广泛使用具有光电二极管的CMOS(互补金属氧化物半导体(Complementary Metal Oxide Semiconductor))型图像传感器。CMOS型图像传感器具有低耗电且能够按每个像素访问的优点。在具有光电二极管的CMOS型图像传感器中，一般而言，采用按像素阵列的每行顺次进行曝光及信号电荷的读出的所谓滚动快门作为信号的读出方式。
在滚动快门中，曝光的开始及结束的定时按像素阵列的每行而不同。因此，在对高速移动的物体进行摄像时，有时作为物体的像而得到失真的像，或者在使用了闪光灯时，在图像内产生明亮度之差。由于这种情况，近年来，出现了对于在像素阵列中的全部像素中在相同的定时进行曝光的开始及结束的所谓全局快门功能的要求。
例如，在专利文献3中，作为利用使用了有机材料薄膜的光电转换元件来实现全局快门功能的方法，公开了如下方法：向与光电转换元件的两端连接的电极，除了用于使光电转换材料内生成的信号电荷向像素电极移动的第1偏置电压之外，还施加用于抑制在由信号检测电路将被移动的信号电荷读出的定时的电子及空穴的移动的第2偏置电压。
在先技术文献
专利文献
专利文献1：日本特许第5969843号公报
专利文献2：国际公布2017/163923号
专利文献3：日本特开2018-92990号公报
发明内容
本发明所要解决的课题
在像专利文献3所公开的全局快门功能那样在摄像时施加2个种类的偏置电压的情况下，期望提高信号/噪声(S/N)比。
于是，本公开提供能够提高摄像时的S/N比的摄像装置等。
用于解决课题的手段
本公开的一个方式所涉及的摄像装置具备电压供给电路和多个像素。所述多个像素中的各个像素包括：像素电极、对置电极、位于所述像素电极与所述对置电极之间且生成电子及空穴的光电转换层、以及位于所述像素电极与所述光电转换层之间的电子阻碍层。所述电子阻碍层包括：包含第1材料的第1层、以及包含第2材料且掺杂有受体杂质的第2层。所述第1层与所述像素电极相接。所述第2层位于所述第1层与所述光电转换层之间。所述电压供给电路与所述对置电极电连接，在第1期间中向所述对置电极与所述像素电极之间供给第1电压，在第2期间中向所述对置电极与所述像素电极之间供给与所述第1电压不同的第2电压。通过向所述对置电极与所述像素电极之间供给所述第1电压，所述对置电极与所述像素电极之间的电位差成为第1电位差，通过向所述对置电极与所述像素电极之间供给所述第2电压，所述对置电极与所述像素电极之间的所述电位差成为第2电位差。
本公开的一个方式所涉及的驱动方法是上述摄像装置中的多个像素的驱动方法，包括：向所述对置电极与所述像素电极之间，施加使得所述对置电极相对于所述像素电极的电位成为正电位的电压；以及向所述对置电极与所述像素电极之间，施加使得所述对置电极相对于所述像素电极的电位成为负电位的电压。
发明效果
根据本公开的一个方式所涉及的摄像装置等，能够提高摄像时的S/N比。
附图说明
图1是表示实施方式所涉及的光电转换元件的一例的概略截面图。
图2是实施方式所涉及的光电转换元件中的例示性的能带图。
图3是实施方式所涉及的向下部电极与上部电极之间施加了成为逆偏置的电压时的光电转换元件的能带图。
图4是实施方式所涉及的向下部电极与上部电极之间施加了成为正偏置的电压时的光电转换元件的能带图。
图5是表示实施方式所涉及的光电转换元件的其他例的概略截面图。
图6是表示实施方式所涉及的摄像装置的电路结构的一例的图。
图7是表示实施方式所涉及的摄像装置中的像素的设备构造的一例的概略截面图。
图8是表示实施方式所涉及的光电转换部的示意性的电流-电压特性的一例的图。
图9是表示实施方式所涉及的向光电转换部的上部电极供给的电压和像素阵列的各行中的动作的定时的例子的定时图。
具体实施方式
(得到本公开的一个方式的见识)
如上所述，在像专利文献3所公开的全局快门功能那样施加2个种类的偏置电压的情况下，期望提高S/N比。提高S/N比，例如能够通过兼顾以下2点来实现。第1点在于，在向光电转换元件施加用于使信号电荷向像素电极移动的第1偏置电压的定时，抑制与信号电荷相反的电荷向光电转换层移动，并且有效地取出信号电荷。第2点在于，在向光电转换元件施加用于抑制电子及空穴的移动的第2偏置电压的定时，成为噪声的从像素电极向光电转换元件的电荷的移动量尽可能小。第1偏置电压和第2偏置电压例如是极性不同的电压。
但是，在专利文献3中并未公开用于提高S/N比的有效的光电转换元件构成。另外，在专利文献1及专利文献2中，也并未记载将这些文献所公开的构成适用于向光电转换元件施加2个种类的偏置电压的情况，并未涉及用于提高S/N比的有效的光电转换元件构成。
本公开基于这样的见识而做出，提供在施加极性不同的2个种类的偏置电压的情况下提高摄像时的S/N比的摄像装置等。
(本公开的概要)
本公开的一个方式的概要如下。
本公开的一个方式所涉及的摄像装置具备电压供给电路和多个像素。所述多个像素中的各个像素包括：像素电极、对置电极、位于所述像素电极与所述对置电极之间且生成电子及空穴的光电转换层、以及位于所述像素电极与所述光电转换层之间的电子阻碍层。所述电子阻碍层包括：包含第1材料的第1层、以及包含第2材料且掺杂有受体杂质的第2层。所述第1层与所述像素电极相接，所述第2层位于所述第1层与所述光电转换层之间。所述电压供给电路与所述对置电极电连接，在第1期间中向所述对置电极与所述像素电极之间供给第1电压，在第2期间中向所述对置电极与所述像素电极之间供给与所述第1电压不同的第2电压。通过向所述对置电极与所述像素电极之间供给所述第1电压，所述对置电极与所述像素电极之间的电位差成为第1电位差，通过向所述对置电极与所述像素电极之间供给所述第2电压，所述对置电极与所述像素电极之间的所述电位差成为第2电位差。
由此，通过电压供给电路，能够向对置电极与像素电极之间施加使得对置电极相对于像素电极的电位成为正电位的电压以及成为负电位的电压双方。因此，在向对置电极与像素电极之间施加使得对置电极相对于像素电极的电位成为正电位的电压的情况下，通过像素具有包括第1层及第2层的2层的电子阻碍层，由此电子阻碍层对于电子成为阻碍(电阻)，能够抑制电子从像素电极向光电转换层注入。另外，在向对置电极与像素电极之间施加使得对置电极相对于像素电极的电位成为负电位的电压的情况下，通过在第2层及光电转换层中能带弯曲，由此与像素电极相接的第1层被施加的电场变小。因此，能够抑制空穴从像素电极向光电转换层逆流。由此，噪声得以减小。进而，在第2层中掺杂有受体杂质，因此第2层中的对于空穴的阻碍(电阻)减小，在向对置电极与像素电极之间施加使得对置电极相对于像素电极的电位成为正电位的电压的情况下，在光电转换层中生成的空穴易于从光电转换层向像素电极移动，能够有效地取出空穴。由此，本方式所涉及的摄像装置能够提高摄像时的S/N比。
另外，例如，所述第1期间中的所述多个像素的光电转换效率也可以与所述第2期间中的所述多个像素的光电转换效率不同。
由此，即使在第1期间及第2期间中选择了根据向光电转换层入射的光量而电流密度的变化不同的第1电压及第2电压，由于摄像装置如上所述具有电子阻碍层，也能够提高摄像时的S/N比。
另外，例如，所述摄像装置也可以基于所述多个像素全部的曝光期间统一的全局快门方式动作。所述曝光期间是用于积蓄所述光电转换层中生成的所述电子及所述空穴中的一方的期间。
像这样，能够在全部像素中在相同的定时进行曝光，因此能够抑制滚动快门所特有的物体的像扭曲等现象发生，并且提高摄像时的S/N比。
另外，例如也可以是，所述第1期间是曝光期间，所述第2期间是非曝光期间，该非曝光期间是所述摄像装置在动作中而处于所述曝光期间以外的期间。
像这样，能够实现将第2期间作为用于读出信号的非曝光期间的全局快门方式。
另外，例如也可以是，通过向所述对置电极与所述像素电极之间供给所述第2电压，所述光电转换层中的所述电子与所述空穴再结合。
像这样，在第2期间中供给使电子与空穴再结合的第2电压，因此通过将作为非曝光期间的第2期间设为信号读出期间，在非曝光期间中，从光电转换层产生的电流密度不容易被入射至光电转换层的光量影响。
另外，例如也可以是，通过向所述对置电极与所述像素电极之间供给所述第1电压，在所述光电转换层产生光电转换的灵敏度。
像这样，在作为曝光期间的第1期间中，向第1电极供给使光电转换层产生灵敏度的电压，因此能够提高摄像时的S/N比。
另外，例如，所述电压供给电路也可以向所述对置电极与所述像素电极之间，选择性地施加使得所述对置电极相对于所述像素电极的电位成为正电位或者负电位的电压。
像这样，即使在向对置电极与像素电极之间选择性地施加使得对置电极相对于像素电极的电位成为正电位或者负电位的电压的情况下，摄像装置由于如上所述具有电子阻碍层，也能够提高摄像时的S/N比。
另外，例如，所述第1层的厚度也可以比所述第2层的厚度薄。
由此，空穴易于移动的第2层比第1层厚，因此能够更加高效地取出空穴。
另外，例如，所述第1层的厚度也可以比所述第2层的厚度厚。
由此，能够进一步抑制电子从像素电极向光电转换层注入、以及空穴从像素电极向光电转换层逆流。
另外，例如，所述第2层也可以与所述光电转换层相接。
由此，能够将光电转换层直接层叠至第2层，因此能够有效地制造摄像装置的像素。
另外，例如，所述电子阻碍层也可以还包括：位于所述第2层与所述光电转换层之间且包含第3材料的第3层。
由此，能够进一步抑制电子从像素电极向光电转换层注入、以及空穴从像素电极向光电转换层逆流。
另外，例如，所述第2层也可以包含抗衡阴离子。
由此，电子阻碍层的掺杂状态稳定。
另外，例如，所述第1层的厚度也可以是10nm以上。
由此，能够进一步抑制电子从像素电极向光电转换层注入、以及空穴从像素电极向光电转换层逆流。
另外，例如，所述第1层中的载流子密度也可以小于1E16/cm 3，即小于1×10 16cm-3。
由此，能够进一步抑制电子从像素电极向光电转换层注入、以及空穴从像素电极向光电转换层逆流。
另外，例如，所述第2层的厚度也可以是10nm以上。
由此，能够进一步抑制电子从像素电极向光电转换层注入。另外，第2层即使变厚，由于掺杂有受体杂质，也不容易阻碍空穴从光电转换层向下部电极移动。
另外，例如，所述第2层中的载流子密度也可以是1E16/cm 3以上，即1×10 16cm-3以上。
由此，第2层中的对于空穴的阻碍(电阻)进一步减小，能够更高效地取出空穴。
本公开的一个方式所涉及的驱动方法是上述摄像装置中的多个像素的驱动方法，包括：向所述对置电极与所述像素电极之间，施加使得所述对置电极相对于所述像素电极的电位成为正电位的电压；以及向所述对置电极与所述像素电极之间，施加使得所述对置电极相对于所述像素电极的电位成为负电位的电压。
像这样，在本公开的一个方式所涉及的驱动方法中，向对置电极与像素电极之间，选择性地施加使得对置电极相对于像素电极的电位成为正电位或者负电位的电压。像素如上所述包括电子阻碍层，该电子阻碍层包括第1层和第2层，因此在进行这样的驱动方法的情况下，也能够抑制电子从像素电极向光电转换层注入、以及空穴从像素电极向光电转换层逆流，并且有效地取出空穴。由此，本方式所涉及的驱动方法能够提高摄像时的S/N比。
以下，参照附图说明实施方式。
此外，以下说明的实施方式均示出概括性或者具体性的例子。以下的实施方式所示的数值、形状、构成要素、构成要素的配置位置及连接方式、步骤、步骤的顺序等是一例，其意图不在于对本公开进行限定。另外，以下的本实施方式中的构成要素之中的未记载于独立权利要求中的构成要素作为任意的构成要素进行说明。另外，各图不一定是严密的图示。从而，例如，在各图中比例尺等不必须一致。另外，在各图中，有时针对在实质上相同的构成附加相同的标记并省略或简化重复的说明。
另外，在本说明书中，表示要素间的关系性的用语及表示要素的形状的用语、以及数值范围不是仅表示严格含义的表现，而是意味着在实质上等同的范围例如也包含几％程度的差异的表现。
另外，在本说明书中，“上方”及“下方”这样的用语不是指绝对性的空间识别中的上方向(铅直上方)及下方向(铅直下方)，而用作基于层叠构成中的层叠顺序通过相对性的位置关系被规定的用语。具体而言，将摄像装置的受光侧设为“上方”，将受光侧的相反侧设为“下方”。此外，“上方”及“下方”等用语不过是用于指定部件间的相互的配置，其意图不在于限定摄像装置使用时的姿态。另外，“上方”及“下方”这样的用语不仅适用于2个构成要素相互空开间隔配置且在2个构成要素之间存在别的构成要素的情况，而且也适用于2个构成要素相互紧贴配置且2个构成要素相接的情况。
(实施方式)
[光电转换元件]
使用图1说明本实施方式所涉及的摄像装置所具备的光电转换元件。本实施方式所涉及的光电转换元件是电荷读出方式的光电转换元件。
图1是表示本实施方式所涉及的光电转换元件10的一例的概略截面图。光电转换元件10被支承基板1支承，具备作为一对电极的上部电极6及下部电极2、位于上部电极6与下部电极2之间的光电转换层5、以及位于下部电极2与光电转换层5之间的电子阻碍层7。电子阻碍层7具有多个电子阻碍层层叠而成的多层构造。电子阻碍层7包括：位于下部电极2与光电转换层5之间且与下部电极2相接的电子阻碍层3、以及位于电子阻碍层3与光电转换层5之间且掺杂有受体杂质的电子阻碍层4。在本实施方式中，下部电极2是光电转换元件10被用于摄像装置的情况下的像素电极的一例，上部电极6是光电转换元件10被用于摄像装置的情况下的对置电极的一例。另外，电子阻碍层3是第1层的一例，电子阻碍层4是第2层的一例。
以下，说明本实施方式所涉及的光电转换元件10的各构成要素。
支承基板1是一般性的被用于支承光电转换元件的基板即可，例如也可以是玻璃基板、石英基板、半导体基板或者塑料基板等。
下部电极2由金属、金属氮化物、金属氧化物或者被赋予了导电性的多晶硅等形成。作为金属的例子，可以举出铝、铜、钛及钨等。作为向多晶硅赋予导电性的方法的例子，可以举出掺杂杂质。
上部电极6例如是由透明的导电性材料形成的透明电极。上部电极6的材料例如是透明导电性氧化物(TCO：Transparent Conducting Oxide)。作为TCO，例如可以举出ITO(氧化铟锡(Indium Tin Oxide))、IZO(氧化铟锌(Indium Zinc Oxide))、AZO(铝掺杂氧化锌(Aluminum-doped Zinc Oxide))、FTO(氟掺杂氧化锡(Fluorine-doped Tin Oxide))、SnO2及TiO 2等。此外，上部电极6也可以根据期望的透射率，适宜地单独使用或者组合TCO以及铝(Al)及金(Au)等金属材料来制作。
此外，下部电极2及上部电极6的材料不限于上述的导电性材料，也可以使用其他材料。
在制作下部电极2及上部电极6时，可以根据所使用的材料而使用各种方法。例如，在使用ITO的情况下，也可以使用电子束法、溅射法、电阻加热蒸镀法、溶胶-凝胶法等化学反应法、氧化铟锡的分散体的涂布等方法。在该情况下，在制作下部电极2及上部电极6时，也可以在形成ITO膜之后，进一步施以UV-臭氧处理、等离子体处理等。
光电转换层5例如通过使用有机半导体材料来制作。光电转换层5的制作方法例如能够使用基于旋转涂布等的涂布法等湿法、或者真空蒸镀法等干法等。真空蒸镀法是指通过在真空下进行加热从而使层的材料气化并沉积在基板上的方法。另外，光电转换层5例如是包含供体性有机半导体材料及受体性有机半导体材料的体异质构造的混合膜。光电转换层5也可以是将由供体性有机半导体材料及受体性有机半导体材料分别构成的多个膜层叠而成的层叠膜。以下，具体地例示供体性有机半导体材料及受体性有机半导体材料。
作为供体性有机半导体材料，例如可以举出具有三芳胺化合物、联苯胺化合物、吡唑啉化合物、苯乙烯胺化合物、腙化合物、三苯甲烷化合物、咔唑化合物、聚硅烷化合物、噻吩化合物、酞菁化合物、萘酞菁化合物、亚酞菁化合物、花菁化合物、份菁化合物、氧杂菁化合物、多胺化合物、吲哚化合物、吡咯化合物、吡唑化合物、聚亚芳基化合物、稠合芳香族碳环化合物(例如萘衍生物、蒽衍生物、菲衍生物、并四苯衍生物、芘衍生物、苝衍生物及荧蒽衍生物等)及含氮杂环化合物作为配体的金属配合物等。
作为受体性有机半导体材料，例如可以举出具有富勒烯(例如C60富勒烯及C70富勒烯等)、富勒烯衍生物(例如PCBM(苯基C 61丁酸甲酯)及ICBA(茚C 60双加成物)等)、稠合芳香族碳环化合物(例如萘衍生物、蒽衍生物、菲衍生物、并四苯衍生物、芘衍生物、苝衍生物及荧蒽衍生物等)、含有氮原子、氧原子、硫原子的5至7元杂环化合物(例如吡啶、吡嗪、嘧啶、哒嗪、三嗪、喹啉、喹喔啉、喹唑啉、酞嗪、噌啉、异喹啉、蝶啶、吖啶、吩嗪、菲咯啉、四唑、吡唑、咪唑、噻唑、噁唑、吲唑、苯并咪唑、苯并三唑、苯并噁唑、苯并噻唑、咔唑、嘌呤、三唑并哒嗪、三唑并嘧啶、四氮茚、噁二唑、咪唑并吡啶、吡咯烷、吡咯并吡啶、噻二唑并吡啶、二苯并吖庚因及三苯并吖庚因等)、聚芳撑化合物、芴化合物、环戊二烯化合物、甲硅烷基化合物及含氮杂环化合物作为配体的金属配合物等。
此外，供体性有机半导体材料及受体性有机半导体材料不限于上述例子。只要是能够利用干法及湿法中的任何方法作为光电转换层5成膜的有机化合物，就可以将低分子的有机化合物及高分子的有机化合物用作构成光电转换层5的材料。
另外，光电转换层5也可以使用除了上述的供体性有机半导体材料及受体性有机半导体材料以外的半导体材料。半导体材料例如也可以是硅半导体、化合物半导体、量子点、钙钛矿材料、碳纳米管，还可以是上述任2个以上的混合物。
本实施方式所涉及的光电转换元件10具备电子阻碍层7，该电子阻碍层7包括电子阻碍层3、以及掺杂有受体杂质的电子阻碍层4。电子阻碍层7向下部电极2输送由光电转换层5生成的空穴。另外，电子阻碍层7具有抑制向下部电极2输送由光电转换层5生成的电子以及抑制电子从下部电极2移动的功能。电子阻碍层3与下部电极2相接。电子阻碍层4与电子阻碍层3相接，而与下部电极2不相接。
另外，电子阻碍层4与光电转换层5相接。由此，能够将光电转换层5直接层叠至电子阻碍层4，因此能够有效地制造光电转换元件10。
通过光电转换元件10具有电子阻碍层3和电子阻碍层4，能够得到以下的效果。例如，在向上部电极6与下部电极2之间施加了用于取出电荷的电压的情况下，能够抑制与信号电荷相反的电荷从下部电极2向光电转换层5注入，并且有效地取出信号电荷。例如，与光电转换元件10仅具有与电子阻碍层3和电子阻碍层4的合计厚度相同的厚度的电子阻碍层3的情况相比，能够提高信号电荷的取出效率。另一方面，在向上部电极6与下部电极2之间施加了停止取出电荷的电压的情况下，能够抑制电荷从下部电极2向光电转换层5逆流，能够减小对S/N比造成不良影响的噪声。由此，光电转换元件10能够提高摄像时的S/N比。此外，在本实施方式中，信号电荷是正电荷，例如是空穴，与信号电荷相反的电荷是负电荷，例如是电子。以下说明电子阻碍层3及电子阻碍层4的详细情况。
电子阻碍层3包含第1材料作为主成分。电子阻碍层3例如由第1材料构成。电子阻碍层4包含第2材料作为主成分，且掺杂有受体杂质。电子阻碍层4例如由掺杂有受体杂质的第2材料构成。
第1材料与第2材料既可以是相同的材料，也可以是不同的材料。第1材料及第2材料例如是有机半导体材料。作为第1材料及第2材料的有机半导体材料，例如可以使用作为在上述的光电转换层5中使用的有机半导体材料而例示的材料。第1材料及第2材料不限定于有机半导体材料，也可以是氧化物半导体或者氮化物半导体等半导体材料，还可以是包含这些材料之中的至少1个材料的复合材料。
受体杂质例如可以使用从第2材料接受电子的化合物。
使电子阻碍层3成膜的方法不特别限制。电子阻碍层3例如通过对第1材料进行蒸镀或者使第1材料溶解于溶剂并涂布来成膜。
使电子阻碍层4成膜的方法不特别限制。电子阻碍层4例如通过使第2材料与受体杂质进行共蒸镀来成膜。作为在基于共蒸镀的成膜中使用的受体杂质，例如可以举出三氧化钼等受体性无机材料、或者2，3，6，7，10，11-六氰基-1，4，5，8，9，12-六氮杂苯并菲(HATCN)等受体性有机材料。另外，电子阻碍层4例如通过使第2材料和受体杂质溶解于溶剂并涂布来成膜。作为在利用涂布的成膜中使用的受体杂质，例如可以举出三芳基硼化合物、金属卤化物、路易斯酸、有机酸、鎓盐、芳胺与金属卤化物的盐以及芳胺与路易斯酸的盐等化合物。这些化合物既可以单独使用，也可以将2种以上组合使用。
另外，电子阻碍层4也可以包含抗衡阴离子。由此，在利用涂布制膜的情况下，第2材料的掺杂状态稳定。抗衡阴离子例如被包含在作为要掺杂的受体杂质而使用的化合物中。作为包含抗衡阴离子的受体杂质而使用的化合物的具体例，可以举出4-异丙基-4'-甲基二苯基碘鎓四(五氟苯基)硼酸盐、三苯基锍四氟硼酸盐等有机基团取代的鎓盐等。
电子阻碍层4中的受体杂质的浓度只要比电子阻碍层3中的受体杂质的浓度高即可，不特别限制。电子阻碍层4中的受体杂质的浓度例如是实现以下的载流子密度的浓度，作为具体例，相对于电子阻碍层4中的第2材料为0.1质量％以上且50质量％以下。从有效地取出作为信号电荷的空穴来提高S/N比的观点出发，被掺杂的电子阻碍层4中的载流子密度例如是1E16/cm 3以上，即1×10 16cm-3以上，也可以是1E17/cm 3以上，即1×10 17cm-3以上。
另外，为了抑制电子从下部电极2向光电转换层5注入以及空穴从下部电极2向光电转换层5逆流，电子阻碍层3例如在实质上不包含受体杂质，未被掺杂受体杂质。具体而言，电子阻碍层3的载流子密度例如小于1E16/cm 3，即小于1×10 16cm-3。
电子阻碍层3的厚度例如是10nm以上。由此，能够进一步抑制电子从下部电极2向光电转换层5注入、以及空穴从下部电极2向光电转换层5逆流。另外，电子阻碍层3的厚度例如是200nm以下。由此，能够抑制信号电荷的取出效率的降低。
另外，如图1所示，电子阻碍层3的厚度也可以比电子阻碍层4的厚度薄。由此，由于空穴易于移动的电子阻碍层4厚，因此能够更有效地取出空穴。另外，电子阻碍层3的厚度也可以是电子阻碍层4的厚度的一半以下。
此外，电子阻碍层3的厚度也可以比电子阻碍层4的厚度厚。由此，能够进一步抑制电子从下部电极2向光电转换层5注入、以及空穴从下部电极2向光电转换层5逆流。另外，电子阻碍层3的厚度也可以与电子阻碍层4的厚度相同。
电子阻碍层4的厚度例如是10nm以上。由此，通过电子阻碍层4变厚，能够抑制电子从下部电极2向光电转换层5注入。另外，即使电子阻碍层4变厚，通过掺杂有受体杂质，对于空穴的阻碍(电阻)也不容易增加，因此不容易阻碍空穴从光电转换层5向下部电极2移动。电子阻碍层4的厚度例如是500nm以下。
此外，光电转换元件10也可以还具备图1中未图示的位于上部电极6与光电转换层5之间的空穴阻碍层。空穴阻碍层向上部电极6输送由光电转换层5生成的电子。另外，空穴阻碍层抑制向上部电极6输送由光电转换层5生成的空穴、以及抑制空穴从上部电极6移动。空穴阻碍层例如可以使用有机半导体材料。
图2是图1所示的光电转换元件10中的例示性的能带图。在图2中，各层的能带由矩形表示。
光电转换层5接受光的照射并在内部生成电子与空穴的对。生成的电子与空穴的对在光电转换层5的供体性有机半导体材料与受体性有机半导体材料的界面处被分离为电子和空穴。电子和空穴分别遵循电场向下部电极2侧或者上部电极6侧移动。在此，将吸收光而产生的电子与空穴的对之中的电子向另一方的材料提供的材料，被称为供体材料，接受电子的材料被称为受体材料。在光电转换层5中使用不同的2个种类的有机半导体材料的情况下，哪一种成为供体材料而哪一种成为受体材料，一般而言根据接触界面处的2个种类的有机半导体材料各自的HOMO(最高占据分子轨道(Highest-Occupied-Molecular-Orbital))及LUMO(最低未占分子轨道(Lowest-Unoccupied-Molecular-Orbital))的能级的相对位置决定。在图2中，表示能带的矩形之中的上端是LUMO的能级，下端是HOMO的能级。如图2所示，在光电转换层5所包含的供体性有机半导体材料及受体性有机半导体材料之中，接受电子的LUMO的能级浅的一方成为供体材料5A，而深的一方成为受体材料5B。供体性有机半导体材料是供体材料5A，受体性有机半导体材料是受体材料5B。在本说明书中，在图2中越位于上方的能级则表现得越浅，在图2中越位于下方的能级则表现得越深。也就是说，越浅的能级与真空能级之间的能量差越小，而越深的能级与真空能级之间的能量差越大。
另外，在图2中，由虚线表示掺杂有受体杂质的电子阻碍层4的费米能级。
另外，例如，如图2所示，在光电转换元件10被用于摄像装置的情况下，下部电极2与后述的电荷积蓄节点电连接。
另外，电子阻碍层3及电子阻碍层4的HOMO的能级例如与供体材料5A的HOMO的能级之差为0.5eV以下。由此，光电转换元件10能够兼顾有效地取出空穴与抑制空穴从下部电极2向光电转换层5逆流。另外，电子阻碍层3的HOMO的能级例如与电子阻碍层4的HOMO的能级之差为0.5eV以下。由此，能够兼顾有效地取出空穴与抑制电子从下部电极2向光电转换层5注入。
另外，电子阻碍层3及电子阻碍层4的LUMO的能级例如比光电转换层5的受体材料5B的LUMO的能级浅。另外，电子阻碍层4的费米能级例如与供体材料5A的HOMO的能级之差为0.5eV以下。
如图2所示的能带构成例如能够通过基于上述例示的各层的各材料的能带选择各层的材料来实现。
图3是向下部电极2与上部电极6之间施加了成为逆偏置的电压时的光电转换元件10中的例示性的能带图。另外，图4是向下部电极2与上部电极6之间施加了成为正偏置的电压时的光电转换元件10中的例示性的能带图。在本说明书中，将向光电转换元件10施加的电压、具体而言向下部电极2与上部电极6之间施加的电压，称为偏置电压。另外，向上部电极6施加比下部电极2高的电压的情况下的电压是逆向的偏置电压，向上部电极6施加比下部电极2低的电压的情况下的电压是正向的偏置电压。以下，有时将逆向的偏置电压称为逆偏置电压，有时将正向的偏置电压称为正偏置电压。
例如，在使用了光电转换元件10的摄像装置积蓄信号电荷的情况下，在图3所示的状态下，在光电转换层5中生成电子与空穴的对。其后，由于向上部电极6施加比下部电极2高的电压，空穴向下部电极2移动，而电子向上部电极6移动，在电荷积蓄节点中积蓄空穴。电子阻碍层4掺杂有受体杂质因而空穴的导电性高，换言之，对于空穴的阻碍(电阻)低，因此不容易阻碍空穴的输送。因此，即使在光电转换元件10中具备电子阻碍层4，空穴也高效地向下部电极2移动。另外，由于逆偏置电压的影响，电子想要从下部电极2向光电转换层5流动，但由于光电转换元件10具备电子阻碍层3及电子阻碍层4这2层构造的电子阻碍层7，因此与1层电子阻碍层的情况相比，能够抑制电子从下部电极2向光电转换层5注入的效果较好。
另外，例如在使用了光电转换元件10的摄像装置读出信号电荷的情况下，在图4所示的状态下，经由下部电极2读出电荷积蓄节点中积蓄的空穴。由于正偏置电压的影响，由光电转换层5生成的电子想要向下部电极2流动，但由于光电转换元件10具备电子阻碍层3及电子阻碍层4这2层构造的电子阻碍层7，因此与1层电子阻碍层的情况相比，能够抑制电子从光电转换层5向下部电极2注入的效果较好。另外，由于正偏置电压的影响而引起的空穴从下部电极2向光电转换层5的逆流量，例如依赖于与电子阻碍层4相比空穴不容易移动的电子阻碍层3被施加的电场。如图4所示，通过在掺杂有受体杂质的电子阻碍层4、以及光电转换层5中能带弯曲，电子阻碍层3被施加的电场变小。结果，在读出信号电荷时，抑制了电荷积蓄节点中积蓄的空穴从下部电极2向光电转换层5逆流。例如，在未具备电子阻碍层4的情况下，图4中的电子阻碍层3的能带向右上倾斜，因此成为空穴移动的势垒的HOMO的能级向右上升而光电转换层5侧变浅，抑制电荷积蓄节点中积蓄的空穴的逆流的效果降低。
如上，本实施方式所涉及的摄像装置所具备的光电转换元件10具备上述的包括电子阻碍层3和电子阻碍层4的电子阻碍层7。由此，光电转换元件10在从下部电极2读出捕集的空穴的方式下，在下部电极2与上部电极6之间被施加正偏置的电压时，能够有效地抑制在信号读出时空穴从下部电极2向光电转换层5逆流。另外，光电转换元件10在下部电极2与上部电极6之间被施加逆偏置的电压时，能够抑制电子从下部电极2向光电转换层5注入，并且有效地取出空穴。
此外，电子阻碍层7具有电子阻碍层3及电子阻碍层4的2层的层叠构造，但不限于此。电子阻碍层7也可以包括电子阻碍层3及电子阻碍层4以外的电子阻碍层。图5是表示作为本实施方式所涉及的光电转换元件10的其他例的光电转换元件11的概略截面图。
光电转换元件11除了替代电子阻碍层7而具有电子阻碍层7A以外，与光电转换元件10具有同样的构成。电子阻碍层7A不仅包括电子阻碍层7所包括的电子阻碍层3及电子阻碍层4，还包括电子阻碍层8及电子阻碍层9。电子阻碍层8是第3层的一例。通过电子阻碍层7A包括电子阻碍层8及电子阻碍层9，能够进一步抑制与信号电荷相反的电荷从下部电极2向光电转换层5注入，以及抑制信号电荷从下部电极2向光电转换层5逆流。此外，电子阻碍层8及电子阻碍层9之中的一方也可以不被包括在电子阻碍层7A中。
电子阻碍层8位于电子阻碍层4与光电转换层5之间。电子阻碍层8包含第3材料作为主成分。电子阻碍层8例如由第3材料构成。电子阻碍层8也可以掺杂有受体杂质。
电子阻碍层9位于电子阻碍层4与电子阻碍层3之间。电子阻碍层9包含第4材料作为主成分。电子阻碍层9例如由第4材料构成。电子阻碍层9也可以掺杂有受体杂质。
第3材料及第4材料例如是在第1材料及第2材料的说明中例示的材料。第3材料及第4材料分别既可以是与上述的第1材料及第2材料的至少一方相同的材料，也可以是与各自都不同的材料。
[摄像装置]
图6是表示摄像装置100的电路结构的一例的图，该摄像装置100具备使用图2所示的光电转换元件10的光电转换部10A。另外，图7是表示本实施方式所涉及的摄像装置100中的像素24的设备构造的一例的概略截面图。
如图6及图7所示，本实施方式所涉及的摄像装置100具备：作为基板的一例的半导体基板40、以及像素24，像素24包括：被设置于半导体基板40的电荷检测电路35、被设置在半导体基板40上的光电转换部10A、以及与电荷检测电路35和光电转换部10A电连接的电荷积蓄节点34。像素24的光电转换部10A包括上述光电转换元件10。光电转换部10A具有上部电极6、下部电极2、光电转换层5、以及包括电子阻碍层3和电子阻碍层4的电子阻碍层7。此外，光电转换部10A也可以包括光电转换元件11等别的光电转换元件来替代光电转换元件10。
电荷积蓄节点34与光电转换部10A的下部电极2电连接，积蓄由光电转换部10A得到的电荷。电荷积蓄节点34也被称为电荷积蓄区域。电荷检测电路35检测电荷积蓄节点34中积蓄的电荷。此外，被设置于半导体基板40的电荷检测电路35既可以被设置在半导体基板40上，也可以直接被设置在半导体基板40中。
如图6所示，摄像装置100具备周边电路和多个像素24。摄像装置100例如是由单芯片的集成电路实现的有机图像传感器，具有包括以2维排列的多个像素24的像素阵列PA。摄像装置100例如是以多个像素24全部的曝光期间统一的全局快门方式动作的摄像装置。也就是说，摄像装置100具有全局快门功能。关于曝光期间的详细情况后述。
多个像素24在半导体基板40上以2维即在行方向及列方向上排列，形成作为像素区域的感光区域。在图6中表示像素24排列在2行2列的矩阵上的例子。此外，在图6中，为了便于图示，省略了用于个别地设定像素24的灵敏度的电路(例如像素电极控制电路)的图示。另外，摄像装置100也可以是线传感器。在该情况下，多个像素24也可以以1维排列，此外，在本说明书中，行方向及列方向是指行及列分别延伸的方向。也就是说，作为图6中的纵向的垂直方向是列方向，作为图6中的横向的水平方向是行方向。
如图6及图7所示，各像素24包括与光电转换部10A和电荷检测电路35电连接的电荷积蓄节点34。电荷检测电路35包括放大晶体管21、复位晶体管22和地址晶体管23。
光电转换部10A包括作为像素电极设置的下部电极2、以及作为对置电极设置的上部电极6。光电转换部10A包括上述的光电转换元件10。经由对置电极信号线26向上部电极6施加规定的偏置电压。
下部电极2与放大晶体管21的栅极电极21G连接，由下部电极2收集的信号电荷被积蓄至位于下部电极2与放大晶体管21的栅极电极21G之间的电荷积蓄节点34。在本实施方式中，信号电荷是空穴。
电荷积蓄节点34中积蓄的信号电荷作为与信号电荷的量相应的电压被施加至放大晶体管21的栅极电极21G。放大晶体管21将该电压放大，并作为信号电压由地址晶体管23选择性地读出。复位晶体管22的源极/漏极电极与下部电极2连接，将电荷积蓄节点34中积蓄的信号电荷复位。换言之，复位晶体管22将放大晶体管21的栅极电极21G及下部电极2的电位(电压)复位。
为了在多个像素24中选择性地进行上述的动作，摄像装置100具有电源布线31、垂直信号线27、地址信号线36和复位信号线37，这些线与各像素24分别连接。具体而言，电源布线31与放大晶体管21的源极/漏极电极连接，垂直信号线27与地址晶体管23的源极/漏极电极连接。地址信号线36与地址晶体管23的栅极电极23G连接。另外，复位信号线37与复位晶体管22的栅极电极22G连接。
周边电路包括电压供给电路19、垂直扫描电路25、水平信号读出电路20、多个列信号处理电路29、多个负载电路28和多个差分放大器32。
电压供给电路19经由对置电极信号线26与上部电极6电连接。电压供给电路19通过向上部电极6施加电压，供给向上部电极6与下部电极2之间赋予电位差的电压。电压供给电路19例如向上部电极6，在后述的曝光期间等第1期间中供给第1电压，而在非曝光期间等第2期间中供给与第1电压不同的第2电压。例如，电压供给电路19向上部电极6与下部电极2之间，选择性地施加使得上部电极6相对于下部电极2的电位成为正电位或者负电位的电压。也就是说，第1电压及第2电压之中的一方是使得上部电极6相对于下部电极2的电位成为正电位的电压，而另一方是使得上部电极6相对于下部电极2的电位成为负电位的电压。电压供给电路19例如向上部电极6与下部电极2之间，在后述的曝光期间中施加使得上部电极6相对于下部电极2的电位成为正电位的第1电压。另外，电压供给电路19例如向上部电极6与下部电极2之间，在后述的非曝光期间中施加使得上部电极6相对于下部电极2的电位成为负电位的第2电压。
垂直扫描电路25与地址信号线36及复位信号线37连接，以行为单位选择各行中配置的多个像素24，进行信号电压的读出及下部电极2的电位的复位。作为源极跟随器电源的电源布线31向各像素24供给规定的电源电压。水平信号读出电路20与多个列信号处理电路29电连接。列信号处理电路29经由与各列对应的垂直信号线27，与各列中配置的像素24电连接。负载电路28与各垂直信号线27电连接。负载电路28和放大晶体管21形成源极跟随器电路。
多个差分放大器32与各列对应地设置。差分放大器32的负侧的输入端子与对应的垂直信号线27连接。另外，差分放大器32的输出端子经由与各列对应的反馈线33连接至像素24。
垂直扫描电路25通过地址信号线36，向地址晶体管23的栅极电极23G施加对地址晶体管23的导通及关断进行控制的行选择信号。由此，扫描并选择作为读出对象的行。从被选择的行的像素24向垂直信号线27读出信号电压。另外，垂直扫描电路25经由复位信号线37，向复位晶体管22的栅极电极22G施加对复位晶体管22的导通及关断进行控制的复位信号。由此，选择作为复位动作对象的像素24的行。垂直信号线27向列信号处理电路29传递从由垂直扫描电路25选择的像素24读出的信号电压。
列信号处理电路29进行以相关双采样为代表的噪音抑制信号处理及模拟-数字转换(AD转换)等。
水平信号读出电路20从多个列信号处理电路29向水平共通信号线(未图示)顺次读出信号。
差分放大器32经由反馈线33与复位晶体管22的漏极电极连接。因此，差分放大器32由负端子接受地址晶体管23的输出值。差分放大器32进行反馈动作以使放大晶体管21的栅极电位成为规定的反馈电压。此时，差分放大器32的输出电压值是0V或者0V附近的正电压。反馈电压意味着差分放大器32的输出电压。
如图7所示，像素24包括半导体基板40、电荷检测电路35、光电转换部10A和电荷积蓄节点34(参照图6)。
半导体基板40也可以是在形成有感光区域一侧的表面设置有半导体层的绝缘性基板等。半导体基板40例如是p型硅基板。半导体基板40具有杂质区域21D、21S、22D、22S及23S、以及用于像素24间的电分离的元件分离区域41。杂质区域21D、21S、22D、22S及23S例如是n型区域。在此，元件分离区域41被设置在杂质区域21D与杂质区域22D之间。由此，抑制电荷积蓄节点34中积蓄的信号电荷的泄漏。此外，元件分离区域41例如通过在规定的注入条件下进行受体的离子注入而形成。
杂质区域21D、21S、22D、22S及23S例如是半导体基板40内形成的扩散区域。如图7所示，放大晶体管21包括杂质区域21S及杂质区域21D、以及栅极电极21G。杂质区域21S及杂质区域21D分别作为放大晶体管21的例如源极区域及漏极区域发挥功能。在杂质区域21S与杂质区域21D之间，形成有放大晶体管21的沟道区域。
同样，地址晶体管23包括杂质区域23S及杂质区域21S、以及与地址信号线36连接的栅极电极23G。在该例中，放大晶体管21及地址晶体管23通过共享杂质区域21S而相互被电连接。杂质区域23S作为地址晶体管23的例如源极区域发挥功能。杂质区域23S与图6所示的垂直信号线27连接。
复位晶体管22包括杂质区域22D及22S、以及与复位信号线37连接的栅极电极22G。杂质区域22S作为复位晶体管22的例如源极区域发挥功能。杂质区域22S与图6所示的复位信号线37连接。
在半导体基板40上，为了覆盖放大晶体管21、地址晶体管23及复位晶体管22而层叠有层间绝缘层50。
另外，在层间绝缘层50中，可以配置图7中未图示的布线层。布线层例如由铜等金属形成，例如，可以包括上述的垂直信号线27等布线作为其一部分。层间绝缘层50中的绝缘层的层数及层间绝缘层50中配置的布线层所包括的层数能够任意地设定。
在层间绝缘层50中，配置有与放大晶体管21的栅极电极21G连接的接触插塞53、与复位晶体管22的杂质区域22D连接的接触插塞54、与下部电极2连接的接触插塞51、以及将接触插塞51、接触插塞54、接触插塞53连接的布线52。由此，复位晶体管22的杂质区域22D与放大晶体管21的栅极电极21G电连接。在图7所例示的构成中，接触插塞51、53及54、布线52、放大晶体管21的栅极电极21G以及复位晶体管22的杂质区域22D构成电荷积蓄节点34的至少一部分。
电荷检测电路35检测由下部电极2捕捉的信号电荷，并输出信号电压。电荷检测电路35包括放大晶体管21、复位晶体管22和地址晶体管23，被形成于半导体基板40。
放大晶体管21包括：被形成在半导体基板40内且分别作为漏极区域及源极区域发挥功能的杂质区域21D及杂质区域21S、被形成在半导体基板40上的栅极绝缘层21X、以及被形成在栅极绝缘层21X上的栅极电极21G。
复位晶体管22包括：被形成在半导体基板40内且分别作为漏极区域及源极区域发挥功能的杂质区域22D及杂质区域22S、被形成在半导体基板40上的栅极绝缘层22X、以及被形成在栅极绝缘层22X上的栅极电极22G。
地址晶体管23包括：被形成在半导体基板40内且分别作为漏极区域及源极区域发挥功能的杂质区域21S及23S、被形成在半导体基板40上的栅极绝缘层23X、以及被形成在栅极绝缘层23X上的栅极电极23G。通过杂质区域21S，放大晶体管21与地址晶体管23被串联连接。
在层间绝缘层50上，配置有上述的光电转换部10A。换言之，在本实施方式中，构成像素阵列PA的多个像素24被形成在半导体基板40上。另外，在半导体基板40上以2维配置的多个像素24形成感光区域。相连接的2个像素24间的距离(即像素间距)例如也可以是2μm左右。
光电转换部10A具备上述的光电转换元件10的构造。下部电极2与多个像素24中的各个像素24对应地个别设置。另外，电子阻碍层3、电子阻碍层4、光电转换层5及上部电极6分别对于多个像素24中的各个像素24共通地设置。电子阻碍层3、电子阻碍层4、光电转换层5及上部电极6之中的至少1个也可以与多个像素24中的各个像素24对应地个别设置。
在光电转换部10A的上方形成有滤色器60，在其上方形成有微透镜61。滤色器60例如作为基于构图的片上滤色器形成。作为滤色器60的材料，可以使用分散有染料或者颜料的感光性树脂等。微透镜61例如作为片上微透镜形成。作为微透镜61的材料，可以使用紫外线感光材料等。
在制造摄像装置100时，能够使用一般性的半导体制造工艺。特别是，在使用硅基板作为半导体基板40的情况下，通过利用各种硅半导体工艺，能够制造摄像装置100。
图8是表示光电转换部10A的示意性的电流-电压(I-V)特性的一例的图。在图8中，粗实线的曲线表示在照射了光的状态下向下部电极2与上部电极6之间施加了电压时的光电转换部10A的例示性的I-V特性。此外，在图8中，在未照射光的状态下向下部电极2与上部电极6之间施加了电压时的光电转换部10A的I-V特性的一例也由粗虚线一并表示。与上述同样，设为使得上部电极6相对于下部电极2的电位成为正电位的电压是逆向的偏置电压，而使得上部电极6相对于下部电极2的电位成为负电位的电压是正向的偏置电压，进行以后的说明。
如图8所示，本实施方式所涉及的光电转换部10A的光电流特性在概略上通过第1电压范围、第2电压范围及第3电压范围而体现出特征。
在第1电压范围中，光电转换部10A中流动的电流的变化对于下部电极2与上部电极6之间被施加的电压以及向光电转换层5的入射光量的依赖性小。也就是说，在第1电压范围中能够视为：有光向光电转换层5入射的情况下流动的电流值与没有光入射的情况下流动的电流值之差小。在第1电压范围中，即使由于光向光电转换层5入射而生成了空穴与电子的对，向下部电极2与上部电极6之间施加的电压的绝对值也不大，因此空穴与电子即使分离，也在光电转换层5中被输送的期间通过捕获能级等而再结合。
在第1电压范围中包括正偏置电压的区域。也就是说，上述的图4所示的能带图相当于光电转换部10A中的下部电极2与上部电极6之间被施加第1电压范围的电压的情况下的能带图。通过光电转换部10A具有电子阻碍层3及电子阻碍层4，与光电转换部10A不具有电子阻碍层3及电子阻碍层4的情况或者仅具有其中的一方的情况相比，如使用图4说明的那样，能够抑制作为信号电荷的空穴从下部电极2向光电转换层5逆流。另外，与相对于光电转换部10A使电子阻碍层3和电子阻碍层4的位置相逆的情况相比，不是由空穴易于移动的电子阻碍层4与下部电极2相接，而是由电子阻碍层3与下部电极2相接，因此能够减小从下部电极2流入至光电转换层5的空穴的数量。例如，在电子阻碍层4与下部电极2相接的情况下，由于被掺杂的受体杂质的影响，空穴有可能容易从下部电极2向光电转换层5逆流。像这样，在光电转换部10A被施加正偏置电压的情况下，不仅是光电转换部10A简单地具有电子阻碍层3以及掺杂有受体杂质的电子阻碍层4，而且以电子阻碍层3与下部电极2相接的顺序将电子阻碍层3与电子阻碍层4层叠，这样的构成是重要的。
另外，图8中的第2电压范围是逆偏置电压的电压范围，是随着逆向的偏置电压增大而输出电流密度的绝对值增大的区域。即，第2电压范围是随着向光电转换层5的入射光量以及下部电极2与上部电极6之间被施加的偏置电压增大而电流值增大的区域。
上述的图3所示的能带图相当于光电转换部10A中的下部电极2与上部电极6之间被施加第2电压范围的电压的情况下的能带图。因此，通过光电转换部10A具有电子阻碍层3和电子阻碍层4，能够抑制电子从下部电极2向光电转换层5注入，并且有效地取出作为光电转换层5进行光电转换而得到的信号电荷的空穴。
另外，图8中的第3电压范围是正向的偏置电压的绝对值比第1电压范围中的正偏置的电压范围大的正偏置的电压范围，是随着正向的偏置电压增大而输出电流密度增大的区域。也就是说，第3电压范围是即使没有光向光电转换层5入射，也随着下部电极2与上部电极6之间被施加的偏置电压增大而电流增大的区域。具体而言，是随着偏置电压增大而空穴从下部电极2向光电转换层5的移动量增加的区域。上述的图4所示的能带图也相当于光电转换部10A中的下部电极2与上部电极6之间被施加第3电压范围的电压的情况下的能带图。通过光电转换部10A具有电子阻碍层3和电子阻碍层4，如上所述，能够抑制空穴从下部电极2向光电转换层5逆流。因此，在较低的(也就是说接近于0V的)偏置电压下，电流不容易增大。结果，第3电压范围变窄，第1电压范围变宽。由此，摄像装置100能够扩大动态范围的宽度，详细情况后述。
[摄像装置的动作]
接下来，参照图6及图9说明摄像装置100的动作。具体而言，说明多个像素24的驱动方法的例子。多个像素24的驱动方法包括以下说明的第1步骤和第2步骤。另外，在此说明如上所述使用空穴作为信号电荷的情况。此外，摄像装置100的动作不限于以下说明的例子。
图6所示的电压供给电路19经由对置电极信号线26，在作为第1期间的一例的曝光期间与作为第2期间的一例的非曝光期间之间向上部电极6供给相互不同的电压。具体而言，电压供给电路19在曝光期间与非曝光期间中，向上部电极6与下部电极2之间选择性地施加使得上部电极6相对于下部电极2的电位成为正电位或者负电位的电压。在本说明书中，“曝光期间”意味着用于将通过光电转换而生成的空穴及电子中的一方作为信号电荷积蓄至电荷积蓄节点34的期间。即，也可以将“曝光期间”称为“电荷积蓄期间”。另外，在本说明书中，将摄像装置在动作中而处于曝光期间以外的期间称为“非曝光期间”。“非曝光期间”既可以是光向光电转换部10A的入射被截断的期间，也可以是虽然光电转换部10A被光照射、但在电荷积蓄节点34中在实质上未积蓄电荷的期间。
图9是表示向光电转换部10A的上部电极6供给的电压V2以及摄像装置100的像素阵列PA的各行中的动作的定时的例子的定时图。图9为了易于分辨，仅表示了电压V2的变化、以及由R0至R7所示的像素阵列PA中的各行的曝光及信号读出的定时。图9的上侧是表示电压V2的时间性变化的一例的图。另外，图9的下侧是示意性地表示读出期间、曝光期间及非曝光期间的定时的一例的图。在图9的下侧，附加了点状图案的矩形表示读出期间R。另外，白色矩形表示曝光期间E。另外，附加了点状图案的矩形及附加了斜线图案的矩形表示非曝光期间N。
首先，在初始状态下，设定为光电转换部10A的下部电极2与上部电极6的电位差、即光电转换部10A被施加的偏置电压成为第1电压范围内的值。在此，从电压供给电路19向上部电极6供给的电压V2设为基准电压Vb。另外，如果将电荷积蓄节点34的电压设为电压Vc，则电压Vc设为被复位为基准电压Vb的状态。基准电压Vb例如是0V至1V左右。在该情况下，如果将光电转换部10A被施加的电压设为偏置电压Vo，则由于V2＝Vo+Vc，因此Vo＝0。
接下来，说明曝光期间E的动作。在曝光期间E开始时，电压供给电路19向上部电极6供给作为第1电压的一例的电压Va作为电压V2，以向光电转换部10A施加第2电压范围内的电压即逆偏置电压。也就是说，作为第1步骤，电压供给电路19向上部电极6与下部电极2之间，施加使得上部电极6相对于下部电极2的电位成为正电位的电压。例如，在光电转换层5由有机半导体材料构成的情况下，电压Va是几V至最大10V左右的电压。由此，向各像素24的电荷积蓄节点34积蓄与向光电转换层5的入射光量相应的量的空穴，作为信号电荷。像这样，在曝光期间E中，电压供给电路19向上部电极6供给使光电转换层5的电子与空穴再结合的电压Va。
接下来，说明非曝光期间N的动作。在曝光期间E结束后，电压供给电路19向上部电极6供给作为第2电压的一例的基准电压Vb作为电压V2，以向光电转换部10A施加第1电压范围的电压。在各像素24的电荷积蓄节点34中，积蓄了与曝光期间E中向光电转换层5入射的光量相应的空穴，电压Vc的值根据像素24而不同。由于Vo＝V2-Vc，因此在未被曝光而电压Vc不变化的像素24中，偏置电压Vo也成为零。但是，在电压Vc发生了变化的像素24中，偏置电压Vo不再为零。具体而言，在曝光期间E中在电荷积蓄节点34中积蓄空穴，电荷积蓄节点34的电压Vc从曝光期间E前的基准电压Vb上升。因此，通过电压供给电路19向上部电极6供给基准电压Vb作为电压V2，偏置电压Vo成为正向的偏置电压。也就是说，作为第2步骤，电压供给电路19向上部电极6与下部电极2之间，施加使得上部电极6相对于下部电极2的电位成为负电位的电压。像这样，在非曝光期间N中，电压供给电路19向上部电极6供给使光电转换层5的电子与空穴再结合的基准电压Vb。
在利用充分大的电压范围确保了第1电压范围的宽度的情况下，即使电压Vc的值在各像素24中不同，在像素24中，能够设定电压V2以使光电转换部10A被施加的偏置电压Vo处于第1电压范围内。电压Vc的值的偏差相当于动态范围的大小。例如，如果第1电压范围的宽度为0.5V以上，则在转换增益为50μV/e-的摄像装置中，能够确保相当于人眼的80dB以上的动态范围。
如上所述，在光电转换部10A被施加了第1电压范围的偏置电压的状态下，即使光向像素24入射，空穴也不容易向电荷积蓄节点34移动。另外，电荷积蓄节点34中积蓄的空穴不容易向下部电极2排出，或者从电压供给电路19供给的空穴不容易经由下部电极2向电荷积蓄节点34流入。也就是说，电压供给电路19向上部电极6供给电压，以使曝光期间与非曝光期间中的多个像素24的光电转换效率、具体而言多个像素24的光电转换部10A的光电转换效率不同。
因此，在非曝光期间N中，各像素24中的空穴维持与向光电转换层5的入射光量相应的量而被保持。也就是说，对于各像素24中的空穴而言，即使光再次向光电转换层5入射，只要不复位就能够保持电荷积蓄节点34的空穴。因此，在非曝光期间N中，即使在按每行顺次进行读出动作的情况下，也不会在该读出动作的期间发生新的空穴的积蓄。因此，即使进行后述的全局快门动作，也不会像滚动快门那样发生滚动失真。因此，不用具备转送晶体管及追加的积蓄电容等，就能够利用像素24那样的简易的像素电路实现全局快门功能。由于像素电路简易，因此在摄像装置100中能够有利地实现像素24的微细化。
接下来，使用图9说明摄像装置100的全局快门动作。
如上所述，在摄像装置100中，在非曝光期间N中，电压供给电路19向上部电极6供给使得光电转换部10A被施加的偏置电压Vo处于第1电压范围内的基准电压Vb。也就是说，在非曝光期间N中，进行上述的第2步骤。在电荷积蓄节点34中积蓄有空穴的情况下，基准电压Vb如上所述，例如为电荷积蓄节点34的电压Vc以下。另外，如图9所示，摄像装置100在非曝光期间N中，在R0至R7的各行的读出期间R的定时顺次进行信号读出。另外，例如，在读出期间R中，在信号读出之后也对电荷积蓄节点34中积蓄的空穴进行复位。
另外，如上所述，在曝光期间E中，电压供给电路19向上部电极6供给使得光电转换部10A被施加的偏置电压Vo处于第2电压范围内的电压Va。也就是说，在曝光期间E中，进行上述的第1步骤。另外，曝光期间E的开始及结束的定时在R0至R7的全部行中一致。也就是说，顺次进行信号的读出，并且实现了全局快门功能。
如上所述，根据本实施方式，摄像装置100的光电转换部10A具有电子阻碍层3及电子阻碍层4。另外，光电转换部10A的驱动方法包括第1步骤和第2步骤。由此，摄像装置100在曝光期间E等中进行的向光电转换部10A施加逆偏置的电压的第1步骤中，能够抑制电子从下部电极2向光电转换层5注入，并且高效地取出空穴。另外，摄像装置100在非曝光期间N等中进行的向光电转换部10A施加正偏置的电压的第2步骤中，能够抑制空穴从下部电极2逆流。由此，摄像装置100即使在实现全局快门功能的情况等、光电转换部10A被施加正向及逆向的偏置电压的情况下，也能够提高摄像时的S/N比。
以下，利用实施例具体说明本公开所涉及的摄像装置中使用的光电转换元件等，但本公开完全不限定于以下的实施例。
[实施例1]
(溶液的调制)
通过以下的过程，调制了用于电子阻碍层3及电子阻碍层4的材料。通过对VNPB(N4，N4'-二(萘-1-基)-N4，N4'-双(4-乙烯基苯基)联苯-4,4'-二胺，LUMTEC公司生产)进行称量并作为溶剂添加氯苯，调制了浓度10mg/ml的第1溶液。接着，称量10mg的掺杂剂(4-异丙基-4'-甲基二苯基碘鎓四(五氟苯基)硼酸盐)，并添加1000mL的氯苯，调制了第2溶液。向1mL的溶液1中添加0.03ml的溶液2，调制了第3溶液。
(光电转换元件的制作)
通过以下的过程，制作了光电转换元件。在构图有150nm的ITO的厚度为0.7mm的石英玻璃上，滴下第1溶液并通过旋转涂布进行涂膜。接着，使用热板将成膜的基板以200℃加热了50分钟。由此，制作了未掺杂的被交联的电子阻碍层3。接下来，在电子阻碍层3上滴下第3溶液，通过旋转涂布进行涂膜。接着，使用热板将成膜的基板以200℃加热了50分钟。由此，在电子阻碍层3上制作了掺杂有受体杂质且被交联的电子阻碍层4。此外，此时得到的电子阻碍层3、4的厚度分别大致为50nm。
接下来，在电子阻碍层4上，作为光电转换层的材料，将作为供体性有机半导体材料的亚酞菁与作为受体性有机半导体材料的C60富勒烯以成为重量比1：9的方式利用真空蒸镀法进行共蒸镀，从而形成了光电转换层。此外，此时得到的光电转换层的膜厚大致为500nm。另外，作为亚酞菁，使用具有硼(B)作为中心金属且在B上氯离子作为配体进行配位而得到的亚酞菁。
接下来，在光电转换层上利用溅射法以30nm的膜厚形成了ITO膜作为上部电极之后，进一步在上部电极上利用原子层沉积法形成Al 2O 3膜作为密封膜，从而得到了实施例1的光电转换元件。
[比较例1]
在制作光电转换元件时，除了不对电子阻碍层4进行成膜之外，使用与实施例1同样的工序，得到了比较例1的光电转换元件。
[比较例2]
在制作光电转换元件时，除了对电子阻碍层3、电子阻碍层4都使用第1溶液之外，使用与实施例1同样的工序，得到了比较例2的光电转换元件。
[比较例3]
在制作光电转换元件时，除了作为电子阻碍层3使用第3溶液替代第1溶液，且作为电子阻碍层4使用第1溶液替代第3溶液之外，使用与实施例1同样的工序，得到了比较例3的光电转换元件。
(暗电流的测定)
针对得到的光电转换元件测定了暗电流。在测定中使用了B1500A半导体设备参数分析器(Keysight Technology公司生产)。更具体而言，在氮气气氛下以玻璃基板侧的ITO电极为基准，测定了向上部电极施加-0.2V的正偏置时的暗电流。利用下式(1)计算了作为相对于比较例1的暗电流之比的相对暗电流。
(相对暗电流)＝(各光电转换元件的暗电流值)÷(比较例1的暗电流值)(1)
(分光灵敏度的测定)
针对实施例1及比较例1至3中的光电转换元件测定了分光灵敏度。具体而言，在氮气气氛下的手套框中，将光电转换元件导入至能够密闭的测定夹具，使用分光灵敏度测定装置(分光计器生产)测定了分光灵敏度。此时，在施加了5V的逆偏置的条件下，测定了对于450nm的光的外部量子效率。利用下式(2)，计算了作为相对于比较例1的量子效率之比的相对外部量子效率。
(相对外部量子效率)＝(各光电转换元件的外部量子效率)÷(比较例1的外部量子效率)(2)
(评价结果)
在表1中，表示实施例1及比较例1至3中的光电转换元件的相对暗电流和相对外部量子效率的结果。如表1所示，在实施例1中，由于正偏置时从电极的电荷注入小，得到了低的暗电流。另外，由于掺杂而电子阻碍层的电阻低，从而得到了高的外部量子效率。在比较例2中，虽然得到了低的暗电流，但电子阻碍层的电阻高，因此外部量子效率低。在比较例3中，虽然得到了高的外部量子效率，但在正偏置时电荷容易从电极注入，因此暗电流高。
[表1]
如上所述，通过本公开的方法，兼顾了正偏置时暗电流小与外部量子效率高，能够实现具有高S/N比的全局快门功能。
以上基于实施方式说明了本公开所涉及的摄像装置，但本公开不限定于这些实施方式。只要不脱离本公开的主旨，对实施方式及实施例施以本领域技术人员所想到的各种变形而得到的方式、以及将实施方式及实施例中的一部分构成要素组合而构筑的其他方式，都包含在本公开的范围内。
工业实用性
本公开所涉及的光电转换元件对于以数字相机为代表的各种摄像装置中使用的图像传感器等是有用的。
附图标记说明：
1支承基板
2下部电极
3、4、7、7A、8、9电子阻碍层
5光电转换层
5A供体材料
5B受体材料
6上部电极
10、11光电转换元件
10A光电转换部
19电压供给电路
20水平信号读出电路
21放大晶体管
22复位晶体管
23地址晶体管
21G、22G、23G栅极电极
21D、21S、22D、22S、23S杂质区域
21X、22X、23X栅极绝缘层
24像素
25垂直扫描电路
26对置电极信号线
27垂直信号线
28负载电路
29列信号处理电路
31电源布线
32差分放大器
33反馈线
34电荷积蓄节点
35电荷检测电路
36地址信号线
37复位信号线
40半导体基板
41元件分离区域
50层间绝缘层
51、53、54接触插塞
52布线
60滤色器
61微透镜
100摄像装置

Claims (17)

1.一种摄像装置，具备：
多个像素；以及
电压供给电路，
所述多个像素中的各个像素包括：
像素电极；
对置电极；
光电转换层，位于所述像素电极与所述对置电极之间，生成电子及空穴；以及
电子阻碍层，位于所述像素电极与所述光电转换层之间，
所述电子阻碍层包括：
第1层，包含第1材料；以及
第2层，包含第2材料，且掺杂有受体杂质，
所述第1层与所述像素电极相接，
所述第2层位于所述第1层与所述光电转换层之间，
所述电压供给电路与所述对置电极电连接，在第1期间中向所述对置电极与所述像素电极之间供给第1电压，在第2期间中向所述对置电极与所述像素电极之间供给与所述第1电压不同的第2电压，
通过向所述对置电极与所述像素电极之间供给所述第1电压，所述对置电极与所述像素电极之间的电位差成为第1电位差，
通过向所述对置电极与所述像素电极之间供给所述第2电压，所述对置电极与所述像素电极之间的所述电位差成为第2电位差。
2.如权利要求1所述的摄像装置，
所述第1期间中的所述多个像素的光电转换效率与所述第2期间中的所述多个像素的光电转换效率不同。
3.如权利要求1或者2所述的摄像装置，
所述摄像装置以所述多个像素全部的曝光期间统一的全局快门方式动作，
所述曝光期间是用于积蓄在所述光电转换层中生成的所述电子及所述空穴中的一方的期间。
4.如权利要求3所述的摄像装置，
所述第1期间是曝光期间，
所述第2期间是非曝光期间，该非曝光期间是所述摄像装置在动作中且除了所述曝光期间以外的期间。
5.如权利要求4所述的摄像装置，
通过向所述对置电极与所述像素电极之间供给所述第2电压，所述光电转换层中的所述电子与所述空穴再结合。
6.如权利要求4或者5所述的摄像装置，
通过向所述对置电极与所述像素电极之间供给所述第1电压，在所述光电转换层产生光电转换的灵敏度。
7.如权利要求1至6中任一项所述的摄像装置，
所述电压供给电路向所述对置电极与所述像素电极之间，选择性地施加使得所述对置电极相对于所述像素电极的电位成为正电位或者负电位的电压。
8.如权利要求1至7中任一项所述的摄像装置，
所述第1层的厚度比所述第2层的厚度薄。
9.如权利要求1至7中任一项所述的摄像装置，
所述第1层的厚度比所述第2层的厚度厚。
10.如权利要求1至9中任一项所述的摄像装置，
所述第2层与所述光电转换层相接。
11.如权利要求1至10中任一项所述的摄像装置，
所述电子阻碍层还包括：第3层，位于所述第2层与所述光电转换层之间且包含第3材料。
12.如权利要求1至11中任一项所述的摄像装置，
所述第2层包含抗衡阴离子。
13.如权利要求1至12中任一项所述的摄像装置，
所述第1层的厚度为10nm以上。
14.如权利要求1至13中任一项所述的摄像装置，
所述第1层中的载流子密度小于1×10 16cm-3。
15.如权利要求1至14中任一项所述的摄像装置，
所述第2层的厚度为10nm以上。
16.如权利要求1至15中任一项所述的摄像装置，
所述第2层中的载流子密度为1×10 16cm-3以上。
17.一种驱动方法，是如权利要求1至16中任一项所述的摄像装置中的多个像素的驱动方法，包括：
向所述对置电极与所述像素电极之间，施加使得所述对置电极相对于所述像素电极的电位成为正电位的电压；以及
向所述对置电极与所述像素电极之间，施加使得所述对置电极相对于所述像素电极的电位成为负电位的电压。
CN202180078042.5A 2020-12-11 2021-11-25 摄像装置及驱动方法 Pending CN116472717A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020205876 2020-12-11
JP2020-205876 2020-12-11
PCT/JP2021/043138 WO2022124088A1 (ja) 2020-12-11 2021-11-25 撮像装置および駆動方法

Publications (1)

Publication Number Publication Date
CN116472717A true CN116472717A (zh) 2023-07-21

Family

ID=81973593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180078042.5A Pending CN116472717A (zh) 2020-12-11 2021-11-25 摄像装置及驱动方法

Country Status (4)

Country Link
US (1) US20230283927A1 (zh)
JP (1) JPWO2022124088A1 (zh)
CN (1) CN116472717A (zh)
WO (1) WO2022124088A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5969843B2 (ja) * 2012-07-17 2016-08-17 日本放送協会 有機光電変換素子、及び、これを含む受光素子
JP6055789B2 (ja) * 2014-02-21 2016-12-27 富士フイルム株式会社 有機機能層付き基板およびその製造方法
JP2016134570A (ja) * 2015-01-21 2016-07-25 パナソニックＩｐマネジメント株式会社 有機光電変換材料、光電変換素子および撮像装置
WO2020162095A1 (ja) * 2019-02-08 2020-08-13 パナソニックＩｐマネジメント株式会社 光電変換素子および撮像装置

Also Published As

Publication number Publication date
WO2022124088A1 (ja) 2022-06-16
US20230283927A1 (en) 2023-09-07
JPWO2022124088A1 (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
US10506191B2 (en) Imaging device having a voltage supply circuit supplying potential differences between electrodes of dual imaging cells
US9006566B2 (en) Organic and inorganic hybrid photoelectric conversion device
US20070120045A1 (en) Organic photoelectric conversion device and stack type photoelectric conversion device
WO2020162095A1 (ja) 光電変換素子および撮像装置
WO2018025545A1 (ja) 撮像装置
JP2018125495A (ja) 光電変換素子および撮像装置
Shekhar et al. Hybrid image sensor of small molecule organic photodiode on CMOS–Integration and characterization
US20230045630A1 (en) Imaging device
US20130214265A1 (en) Solid-state imaging device and imaging apparatus
WO2018025544A1 (ja) 撮像装置
US20230283927A1 (en) Imaging device and driving method
US20210273019A1 (en) Imaging device, method for manufacturing imaging device, and imaging apparatus
WO2021149413A1 (ja) 撮像装置
US11723224B2 (en) Imaging apparatus
WO2023074230A1 (ja) 撮像装置
US20230045956A1 (en) Photoelectric conversion element and imaging apparatus
WO2023203995A1 (ja) 光電変換素子および撮像装置
WO2022149401A1 (ja) 撮像装置
WO2023140013A1 (ja) 光電変換素子、撮像装置およびフラーレン誘導体溶液
US20230354623A1 (en) Photocurrent multiplication device and imaging device
US20210273020A1 (en) Imaging device, method for manufacturing imaging device, and imaging apparatus
US20220158103A1 (en) Optical sensor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination