WO2023203995A1 - 光電変換素子および撮像装置 - Google Patents

光電変換素子および撮像装置 Download PDF

Info

Publication number
WO2023203995A1
WO2023203995A1 PCT/JP2023/013659 JP2023013659W WO2023203995A1 WO 2023203995 A1 WO2023203995 A1 WO 2023203995A1 JP 2023013659 W JP2023013659 W JP 2023013659W WO 2023203995 A1 WO2023203995 A1 WO 2023203995A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
photoelectric conversion
conversion element
electrode
voltage range
Prior art date
Application number
PCT/JP2023/013659
Other languages
English (en)
French (fr)
Inventor
杜朗 光石
康夫 三宅
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Publication of WO2023203995A1 publication Critical patent/WO2023203995A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/30—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/40—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising a p-i-n structure, e.g. having a perovskite absorber between p-type and n-type charge transport layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/60—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation in which radiation controls flow of current through the devices, e.g. photoresistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

光電変換素子は、光を信号電荷に変換する光電変換層、信号電荷を捕集する第１電極、第２電極、光電変換層と第２電極との間に位置し、第１電荷ブロッキング材料を含む第１電荷ブロッキング層とを備え、光電変換層は第２電極と第１電極との間に位置し、第１電荷ブロッキング層は信号電荷の極性とは逆の極性の電荷をブロックするように構成され、所定の照度を有する光を光電変換層に照射した場合の第１電極と第２電極との間に印加する電圧に対する光電変換素子の光電流の特性は、第１電圧範囲と第２電圧範囲を示し、第１電圧範囲に含まれる第１電圧における第１光電流密度は、第２電圧範囲に含まれる第２電圧における第２光電流密度より小さく、第１電圧は第２電圧よりも小さく、第１電圧における光電流密度の変化率は、第２電圧における光電流密度の変化率より小さく、第１電圧範囲の最大電圧と第１電圧範囲の最小電圧の差の絶対値は０．５Ｖ以上である。

Description

光電変換素子および撮像装置
　本開示は、光電変換素子および撮像装置に関するものである。
　ＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の撮像装置として積層型の撮像装置が提案されている。積層型の撮像装置では、半導体基板の上方に光電変換層を含む光電変換素子が積層され、光電変換層内において光電変換によって発生した電荷を電荷蓄積領域に蓄積する。撮像装置は、半導体基板内でＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）回路またはＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　ＭＯＳ）回路を用いてその蓄積された電荷を読み出す。例えば、特許文献１は、そのような撮像装置を開示している。
　撮像装置は、様々な環境下で使用される。例えば、監視用または車載用の撮像装置は、明るさが大きく異なる撮影環境においても、高画質で撮影を行うことが求められる。
　従来、撮像装置から出力される画像の輝度値を調整することが行われている。輝度値の調整は、例えば被写体の照度等に応じてなされる。輝度値の調整は、例えば、撮像装置が備える光電変換素子への入射光量の調整により実現できる。入射光量の調整は、例えば、レンズの絞りの調整、シャッタによる露光時間の調整、ＮＤ（Ｎｅｕｔｒａｌ　Ｄｅｎｓｉｔｙ）フィルタによる減光等により実現できる。
　また、このような要望に対し、例えば、特許文献２では光電変換素子に印加する電圧を変更することで感度を調整して、画像の輝度値を制御する手法が開示されている。
特開２００９－１６４６０４号公報 特開２０１９－１７６４６３号公報
　感度を調整して撮像する場合に、低感度の撮像であっても、光の入射量に対する出力のリニアリティ特性の低下を抑制でき、かつ、十分な飽和信号量を維持することが可能な光電変換素子および撮像装置を提供する。
　本開示の一様態に係る光電変換素子は、光を信号電荷に変換する光電変換層と、前記信号電荷を捕集する第１電極と、第２電極と、前記光電変換層と前記第２電極との間に位置し、第１電荷ブロッキング材料を含む第１電荷ブロッキング層と、を備え、前記第２電極は、前記光電変換層と前記第１電極との間に位置し、前記第１電荷ブロッキング層は、前記信号電荷の極性とは逆の極性の電荷をブロックするように構成され、所定の照度を有する光を前記光電変換層に照射した場合の前記第１電極と前記第２電極との間に印加する電圧に対する前記光電変換素子の光電流の特性は、第１電圧範囲と第２電圧範囲を示し、前記第１電圧範囲に含まれる第１電圧における第１光電流密度は、前記第２電圧範囲に含まれる第２電圧における第２光電流密度より小さく、前記第１電圧は、前記第２電圧よりも小さく、前記第１電圧における光電流密度の変化率は、前記第２電圧における光電流密度の変化率より小さく、前記第１電圧範囲の最大電圧と前記第１電圧範囲の最小電圧の差の絶対値は、０．５Ｖ以上である。
　本開示の一様態に係る撮像装置は、上記光電変換素子と、前記第１電極に接続された電荷検出回路と、前記第１電極と前記第２電極との間に電位差を与える電圧供給回路と、を備える。
　本開示によれば、感度を調整して撮像する場合に、低感度の撮像であっても、光の入射量に対する出力のリニアリティ特性の低下を抑制でき、かつ、十分な飽和信号量を維持することができる。
図１は、実施の形態に係る光電変換素子の構成を示す概略断面図である。 図２は、実施の形態に係る光電変換素子における例示的なエネルギーバンド図である。 図３は、図２で示されるエネルギーバンド構成を有する光電変換素子において、上部電極と下部電極との間に低い電圧が印加された場合のエネルギーバンド図である。 図４は、図２で示されるエネルギーバンド構成を有する光電変換素子において、上部電極と下部電極との間に高い電圧が印加された場合のエネルギーバンド図である。 図５は、実施の形態に係る光電変換素子の模式的な電流－電圧特性の一例を示す図である。 図６は、従来の光電変換素子の模式的な電流－電圧特性の一例を示す図である。 図７は、実施の形態に係る撮像装置の回路構成の一例を示す図である。 図８は、実施の形態に係る撮像装置における画素のデバイス構造の一例を示す概略断面図である。 図９は、実施の形態に係る別の光電変換素子における例示的なエネルギーバンド図である。 図１０は、実施の形態に係る画素の模式的な回路構成の一部を示す図である。 図１１は、比較例１における光電変換素子の電流－電圧特性を示す図である。 図１２は、実施例１における光電変換素子の電流－電圧特性を示す図である。 図１３は、実施例１における光電変換素子の電流－電圧特性を示す別の図である。
　（本開示の一態様に至った知見）
　本発明者らは、撮像装置から出力される画像の輝度値を調整するために光電変換素子に印加する電圧によって感度を調整する場合に、次のような課題があることを見出した。
　一般的に、光電変換素子に印加する電圧を上げていくと、光電流は電圧を０Ｖから上げ始めた直後から急峻に増加する。そのため、撮像装置として感度を小さくして撮像する場合、光電変換素子に印加する電圧を０Ｖ付近の低い値に設定する必要がある。この場合、光電変換素子に印加する電圧以上になるような信号電荷を電荷蓄積領域に蓄積することができないため、十分な飽和電荷量を維持することができない。
　また、バイアス電圧の変化に伴い光電流も急峻に変化するため、低感度で撮像する場合の感度が、電荷蓄積による電界強度変化（光電変換素子に印加される電圧の変化）の影響を受けやすい。つまり、低感度の撮像において、電荷蓄積部に信号電荷が蓄積された場合に感度が急峻に低下するため、光の入射量に対する出力のリニアリティ特性が低下しやすい。
　本開示は、このような知見に基づいてなされたものであり、感度を調整して撮像する場合に、低感度の撮像であっても、光の入射量に対する出力のリニアリティ特性の低下を抑制でき、かつ、十分な飽和信号量を維持することができる光電変換素子および撮像装置を提供する。
　本開示の一様態の概要は以下の通りである。
　本開示の一様態に係る光電変換素子は、光を信号電荷に変換する光電変換層と、前記信号電荷を捕集する第１電極と、第２電極と、前記光電変換層と前記第２電極との間に位置し、第１電荷ブロッキング材料を含む第１電荷ブロッキング層と、を備え、前記第２電極は、前記光電変換層と前記第１電極との間に位置し、前記第１電荷ブロッキング層は、前記信号電荷の極性とは逆の極性の電荷をブロックするように構成され、所定の照度を有する光を前記光電変換層に照射した場合の前記第１電極と前記第２電極との間に印加する電圧に対する前記光電変換素子の光電流の特性は、第１電圧範囲と第２電圧範囲を示し、前記第１電圧範囲に含まれる第１電圧における第１光電流密度は、前記第２電圧範囲に含まれる第２電圧における第２光電流密度より小さく、前記第１電圧は、前記第２電圧よりも小さく、前記第１電圧における光電流密度の変化率は、前記第２電圧における光電流密度の変化率より小さく、前記第１電圧範囲の最大電圧と前記第１電圧範囲の最小電圧の差の絶対値は、０．５Ｖ以上である。
　本態様の構成によれば、感度を調整して撮像する場合に、低感度の撮像であっても、光の入射量に対する出力のリニアリティ特性の低下を抑制でき、かつ、十分な飽和信号量を維持することができる。
　具体的には、光電変換層において光電変換により発生した、信号電荷の極性とは逆の極性の電荷は、光電変換層内をホッピング伝導し、第２電極に取り出される。その際、光電変換層と第２電極との間に第１電荷ブロッキング層が位置することにより、信号電荷とは逆極性の電荷は、光電変換層と第１電荷ブロッキング層との界面に蓄積される。このような光電変換層と第１電荷ブロッキング層との界面の電荷の蓄積により、光電変換層にかかる電界強度が緩和（低減）される。この電界強度の緩和は、光電変換素子に第１電圧範囲の低電圧を印加した際に、顕著に発生し、第１電荷ブロッキング層を有しない場合よりも感度が低くなる。一方、光電変換素子に第２電圧範囲以上の高電圧を印加した際には、信号電荷とは逆極性の電荷は、第１電荷ブロッキング層をトンネリングするだけのエネルギーを有する。その結果、光電変換層と第１電荷ブロッキング層との界面に当該電荷が蓄積されにくくなることから、電界強度の緩和の効果は小さくなる。よって、感度が大幅に上昇する。この現象を用いることで、第１電圧範囲の電圧を用いた低感度での撮像と、第２電圧範囲以上の電圧を用いた高感度での撮像とが可能になる。また、第１電圧範囲における電圧に対する光電流密度の変化率は、第２電圧範囲における電圧に対する光電流密度の変化率より小さいため、低感度の撮像であっても、信号電荷の捕集によって第１電極の電位が変動した際に、電位の変動による電流密度への影響が小さく、光の入射量に対する出力のリニアリティ特性の低下を抑制できる。また、第１電圧範囲の幅が０．５Ｖ以上であるため、信号電荷の捕集による第１電極の電位変動にも対応して、十分な飽和電荷量を維持して撮像できる。
　また、例えば、前記光電変換層は、ドナー材料とアクセプタ材料とを含み、前記信号電荷は正孔であり、前記第１電荷ブロッキング材料の電子親和力は、前記アクセプタ材料の電子親和力より１ｅＶ以上小さくてもよい。
　これにより、光電変換層と第１電荷ブロッキング層との界面に、正孔とは逆極性の電荷である電子が蓄積されやすくなり、第１電圧範囲を広くすることができる。
　また、例えば、前記光電変換層は、ドナー材料とアクセプタ材料とを含み、前記信号電荷は電子であり、前記第１電荷ブロッキング材料のイオン化ポテンシャルは、前記ドナー材料のイオン化ポテンシャルより１ｅＶ以上大きくてもよい、
　これにより、光電変換層と第１電荷ブロッキング層との界面に、電子とは逆極性の電荷である正孔が蓄積されやすくなり、第１電圧範囲を広くすることができる。
　また、例えば、前記光電流特性において、前記第１電圧範囲における光電流密度の最大値は、前記第２電圧範囲における光電流密度の最大値の１０％以下であってもよい。
　これにより、低感度の撮像であっても、光の入射量に対する出力のリニアリティ特性の低下を抑制でき、かつ、十分な飽和信号量を維持することができる上に、広範囲の感度制御が可能となる。
　また、例えば、前記光電流特性において、前記第１電圧範囲における光電流密度の最大値は、電圧を高めていった場合に光電流密度が飽和したときの光電流密度値の１０％以下であってもよい。
　これにより、最大感度の１０分の１以下の感度で撮像を行う場合であっても、光の入射量に対する出力のリニアリティ特性の低下を抑制でき、かつ、十分な飽和信号量を維持することができる。
　また、例えば、前記光電流特性において、前記第１電圧範囲における０．５Ｖあたりの光電流密度の変化量は、電圧を高めていった場合に光電流密度が飽和したときの光電流密度値の３％以下であってもよい。
　これにより、低感度の撮像であっても、光の入射量に対する出力のリニアリティ特性の低下をさらに抑制できる。
　また、例えば、前記光電流特性において、前記第１電圧範囲における電圧における光電流密度の変化率の大きさは、前記第２電圧範囲における電圧における光電流密度の変化率の大きさの２０％以下であってもよい。
　これにより、低感度の撮像であっても、光の入射量に対する出力のリニアリティ特性の低下をさらに抑制できる。
　また、例えば、前記第１電荷ブロッキング層の厚さは、５０ｎｍ以下であってもよい。
　これにより、上部電極と下部電極との間に印加する電圧を高くした場合に光電変換層と第１電荷ブロッキング層との界面に蓄積された電荷が第１電荷ブロッキング層を通過しやすくなるため、光電変換素子の潜在的な光電変換効率の低下を抑制できる。
　また、例えば、前記光電変換素子は、前記光電変換層と前記第１電極との間に位置する第２電荷ブロッキング層を備え、前記第２電荷ブロッキング層は、前記信号電荷とは逆極性の電荷をブロックするように構成されてもよい。
　これにより、シグナルノイズ比へ悪影響を与える暗電流による雑信号を低減できる。
　また、例えば、前記第１電荷ブロッキング層の厚さは、前記第２電荷ブロッキング層の厚さより小さくてもよい。
　これにより、暗電流を抑制しつつ、光電変換素子の潜在的な光電変換効率の低下を抑制できる。
　また、例えば、前記光電流特性は、前記第１電極と前記第２電極との間に印加する電圧を０Ｖから高くしていくときに、光電流密度が急峻に変化するようになるために生じる第１屈曲点、および、前記第１の屈曲点の電圧よりも高い電圧の第２屈曲点を有し、前記第１電圧範囲は、０Ｖと前記第１屈曲点の電圧との間の電圧範囲に含まれ、前記第２電圧範囲は、前記第１屈曲点の電圧と前記第２の屈曲点の電圧との間の電圧範囲に含まれてもよい。
　これにより、低感度の撮像であっても、光の入射量に対する出力のリニアリティ特性の低下をさらに抑制できる。
　また、本開示の一態様に係る撮像装置は、上記光電変換素子と、前記第１電極に接続された電荷検出回路と、前記第１電極と前記第２電極との間に電位差を与える電圧供給回路と、を備える。
　これにより、感度を調整して撮像する場合に、低感度の撮像であっても、光の入射量に対する出力のリニアリティ特性の低下を抑制でき、かつ、十分な飽和信号量を維持することができる撮像装置を実現できる。
　以下、実施の形態について、図面を参照しながら説明する。
　なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、各図は、必ずしも厳密に図示したものではない。各図において、実質的に同一の構成については同一の符号を付し、重複する説明は省略または簡略化することがある。
　また、本明細書において、要素間の関係性を示す用語、および、要素の形状を示す用語、ならびに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の再をも含むことを意味する表現である。
　また、本明細書において、「上方」および「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）および下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。なお、「上方」および「下方」などの用語は、あくまでも部材間の相互の配置を指定するために用いており、撮像装置の使用時における姿勢を限定する意図ではない。また、「上方」および「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素を有する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
　また、本明細書において、可視光、赤外線および紫外線を含めた電磁波全般を、便宜上「光」と表現する。
　（実施の形態）
　［光電変換素子］
　まず、本実施の形態に係る撮像装置が備える光電変換素子について、図１を用いて説明する。本実施の形態に係る光電変換素子は電荷読み出し方式の光電変換素子である。図１は、本実施の形態に係る光電変換素子１０の構成を示す概略断面図である。
　図１に示されるように、光電変換素子１０は、支持基板１に支持されており、一対の電極である上部電極６および下部電極２と、上部電極６と下部電極２との間に位置する光電変換層４と、下部電極２と光電変換層４との間に位置する電荷ブロッキング層３と、光電変換層４と上部電極６との間に位置する電荷ブロッキング層５と、を備える。本実施の形態において、下部電極２は第１電極の一例であり、上部電極６は、第２電極の一例である。また、電荷ブロッキング層５は第１電荷ブロッキング層の一例であり、電荷ブロッキング層３は第２電荷ブロッキング層の一例である。
　光電変換素子１０は、例えば、上部電極６および電荷ブロッキング層５を透過した光が光電変換層４に入射する姿勢で用いられる。
　以下、本実施の形態に係る光電変換素子１０の各構成要素について説明する。
　支持基板１は、一般的な光電変換素子の支持に使用される基板であればよく、例えば、ガラス基板、石英基板、半導体基板、またはプラスチック基板等であってもよい。
　下部電極２は、金属、金属窒化物、金属酸化物または導電性が付与されたポリシリコンなどから形成される。金属の例としては、アルミニウム、銅、チタンおよびタングステンなどが挙げられる。ポリシリコンに導電性を付与する方法の例としては、不純物をドープすることが挙げられる。
　上部電極６は、例えば、透明な導電性材料から形成される透明電極である。上部電極６の材料としては、例えば、透明導電性酸化物（ＴＣＯ：Ｔｒａｎｓｐａｒｅｎｔ　Ｃｏｎｄｕｃｔｉｎｇ　Ｏｘｉｄｅ）、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎｕｍ－ｄｏｐｅｄ　Ｚｉｎｃ　Ｏｘｉｄｅ）、ＦＴＯ（Ｆｌｏｒｉｎｅ－ｄｏｐｅｄ　Ｔｉｎ　Ｏｘｉｄｅ）、ＳｎＯ２およびＴｉＯ２等が挙げられる。なお、上部電極６は、所望の透過率に応じて、適宜、ＴＣＯおよびアルミニウム（Ａｌ）ならびに金（Ａｕ）などの金属材料を単独または複数組み合わせて作製してもよい。
　なお、下部電極２および上部電極６の材料は、上述した導電性材料に限られず、他の材料を用いてもよい。
　下部電極２および上部電極６の作製には、使用する材料によって種々の方法が用いられる。例えば、ＩＴＯを使用する場合、電子ビーム法、スパッタリング法、抵抗加熱蒸着法、ゾル－ゲル法などの化学反応法、酸化インジウムスズの分散物の塗布などの方法を用いてもよい。この場合、下部電極２および上部電極６の作製には、ＩＴＯ膜を成膜した後に、さらにＵＶ－オゾン処理、プラズマ処理などを施してもよい。
　光電変換層４は、ドナー性半導体材料およびアクセプタ性半導体材料を含む。光電変換層４は、例えば、有機半導体材料を用いて作製される。光電変換層４の作製方法は、例えば、スピンコートなどによる塗布法などの湿式の方法、または、真空蒸着法などの乾式の方法などを用いることができる。真空蒸着法とは、真空下で加熱することにより層の材料を気化し、基板上に堆積させる方法である。
　また、光電変換層４は、例えば、ドナー性有機半導体材料およびアクセプタ性有機半導体材料を含むバルクヘテロ構造の混合膜である。以下、ドナー性有機半導体材料およびアクセプタ性有機半導体材料を具体的に例示する。
　ドナー性有機半導体材料としては、例えば、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、チオフェン化合物、フタロシアニン化合物、ナフタロシアニン化合物、サブフタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ビフェニル化合物、ターフェニル化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物および含窒素ヘテロ環化合物を配位子として有する金属錯体等が挙げられる。
　縮合芳香族炭素環化合物は、例えば、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体およびフルオランテン誘導体等である。
　アクセプタ性有機半導体材料としては、例えば、フラーレン、フラーレン誘導体、縮合芳香族炭素環化合物、窒素原子、酸素原子、硫黄原子を含有する５ないし７員のヘテロ環化合物、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、含窒素ヘテロ環化合物を配位子として有する金属錯体などが挙げられる。
　フラーレンは、例えば、Ｃ６０フラーレンおよびＣ７０フラーレン等である。
　フラーレン誘導体は、例えば、ＰＣＢＭ（フェニルＣ６１酪酸メチルエステル）およびＩＣＢＡ（インデンＣ６０ビス付加体）等である。
　窒素原子、酸素原子、硫黄原子を含有する５ないし７員のヘテロ環化合物は、例えば、ピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾドリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピロリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピンおよびトリベンズアゼピン等である。
　なお、ドナー性有機半導体材料およびアクセプタ性有機半導体材料は、上記の例に限らない。乾式および湿式のいずれかの方法で光電変換層として成膜できる有機化合物であれば低分子の化合物および高分子の化合物を、光電変換層４を構成するドナー性有機半導体材料およびアクセプタ性有機半導体材料として用いてもよい。
　また、光電変換層４は、有機半導体材料以外の半導体材料をドナー性半導体材料およびアクセプタ性半導体材料として含んでいてもよい。光電変換層４は、半導体材料として、シリコン半導体、化合物半導体、量子ドット、ペロブスカイト材料、カーボンナノチューブ等、または、これらのいずれか２つ以上の混合物を含んでいてもよい。
　本実施の形態に係る光電変換素子１０は、下部電極２と光電変換層４との間に設けられた電荷ブロッキング層３と、上部電極６と光電変換層４との間に設けられた電荷ブロッキング層５とを備える。電荷ブロッキング層３は、例えば、下部電極２および光電変換層４に接する。電荷ブロッキング層５は、例えば、上部電極６および光電変換層４に接する。
　電荷ブロッキング層３は、第２電荷ブロッキング材料を含む。電荷ブロッキング層５は、第１電荷ブロッキング材料を含む。電荷ブロッキング層３および電荷ブロッキング層５に用いられる材料としては、後述するエネルギーバンドを有する半導体材料もしくは絶縁体材料が用いられる。電荷ブロッキング層３および電荷ブロッキング層５は、例えば、有機半導体材料にて形成される。有機半導体材料は、例えば、上述のドナー性有機半導体材料である。電荷ブロッキング層３および電荷ブロッキング層５を形成する材料は、有機半導体材料に限定されず、酸化物半導体または窒化物半導体、絶縁体などであってもよく、その複合材料であってもよい。電荷ブロッキング層３および電荷ブロッキング層５を形成する材料は、例えば酸化アルミニウムといった金属酸化物であってもよい。
　電荷ブロッキング層５は、電荷ブロッキング層３と同じ材料を含んでいてもよい。また、電荷ブロッキング層５は、光電変換層４に含まれるドナー性半導体材料と同じ材料を含んでいてもよい。
　図２は、図１に示す光電変換素子における例示的なエネルギーバンド図である。図２において、各層のエネルギーバンドが矩形で示されている。また、図２では、電子を黒い丸で示し、正孔を白い丸で示して、電子および正孔の動きの一部が模式的に示されている。
　光電変換層４は、光の照射を受けて内部に励起子を生成する。生成した励起子は、光電変換層４中を拡散し、アクセプタ性半導体材料とドナー性半導体材料との界面で、電子と正孔とに分離される。分離した電子と正孔とは、光電変換層４に印加される電界に従ってそれぞれ下部電極２側または上部電極６側に移動する。上部電極６の電位が下部電極２の電位よりも高くなるように、上部電極６と下部電極２との間に電圧が印加される場合には、電子が上部電極６側に移動し、正孔が下部電極２側に移動する。光電変換素子１０を撮像装置に用いる場合、例えば、正孔は、下部電極２に捕集され、下部電極２に電気的に接続された電荷蓄積ノードに信号電荷として蓄積される。電荷蓄積ノードは、下部電極２によって捕集された信号電荷を蓄積する電荷蓄積領域の少なくとも一部である。このように、光電変換層４は光を信号電荷に変換し、下部電極２は、光電変換層４で生成した信号電荷を捕集する。また、上部電極６は、信号電荷とは逆極性の電荷を捕集する。以下では、下部電極２側に正孔が移動して、信号電荷として正孔が用いられる場合について説明する。なお、信号電荷として電子が用いられてもよい。
　ここで、光を吸収して発生した電子と正孔との対のうち、電子を他方の材料へ供与する材料のことをドナー材料と言い、電子を受容する材料のことをアクセプタ材料と言う。本実施の形態において、ドナー性半導体材料はドナー材料であり、アクセプタ性半導体材料はアクセプタ材料である。異なる２種類の有機半導体材料を用いる場合、どちらがドナー材料となりどちらがアクセプタ材料となるかは、一般に、接触界面における２種類の有機半導体材料のＨＯＭＯ（Ｈｉｇｈｅｓｔ－Ｏｃｃｕｐｉｅｄ－Ｍｏｌｅｃｕｌａｒ－Ｏｒｂｉｔａｌ）およびＬＵＭＯ（Ｌｏｗｅｓｔ－Ｕｎｏｃｃｕｐｉｅｄ－Ｍｏｌｅｃｕｌａｒ－Ｏｒｂｉｔａｌ）のエネルギー準位の相対位置で決まる。図２においてエネルギーバンドを示す矩形のうち、上端がＬＵＭＯのエネルギー準位であり、下端がＨＯＭＯのエネルギー準位である。また、真空準位とＬＵＭＯのエネルギー準位とのエネルギー差は、電子親和力と称される。また、真空準位とＨＯＭＯのエネルギー準位とのエネルギー差は、イオン化ポテンシャルと称される。図２においては、下側に位置するほど電子親和力およびイオン化ポテンシャルは大きい。
　図２に示されるように、光電変換層４に含まれる２種類の半導体材料のうち、ＬＵＭＯのエネルギー準位が浅い、つまり電子親和力が小さい方がドナー材料であるドナー性半導体材料４Ａとなる。また、光電変換層４に含まれる２種類の半導体材料のうち、ＬＵＭＯのエネルギー準位が深い、つまり電子親和力が大きい方がアクセプタ材料であるアクセプタ性半導体材料４Ｂとなる。なお、図２において、ドナー性半導体材料４Ａのエネルギーバンドと、アクセプタ性半導体材料４Ｂのエネルギーバンドとは、横方向にずれて図示されているが、これは、見やすさのためであり、光電変換層４の厚み方向にドナー性半導体材料４Ａとアクセプタ性半導体材料４Ｂとが分かれて分布していることを意味するものではない。また、アクセプタ性半導体材料４Ｂのエネルギーバンドは破線の矩形で示されているが、これも、見やすさのためであり、実線の矩形と区別する意図はない。
　ドナー性半導体材料４Ａのイオン化ポテンシャルは、例えば、アクセプタ性半導体材料４Ｂのイオン化ポテンシャルよりも小さい。
　図２において、電荷ブロッキング層３の電子親和力およびイオン化ポテンシャルは、例えば、電荷ブロッキング層３に含まれる第２電荷ブロッキング材料の電子親和力およびイオン化ポテンシャルである。また、電荷ブロッキング層５の電子親和力およびイオン化ポテンシャルは、例えば、電荷ブロッキング層５に含まれる第１電荷ブロッキング材料の電子親和力およびイオン化ポテンシャルである。
　電荷ブロッキング層３は、信号電荷とは逆極性の電荷をブロックするように構成される。電荷ブロッキング層３の電子親和力は、例えば、光電変換層４のアクセプタ性半導体材料４Ｂの電子親和力以下である。電荷ブロッキング層３は、下部電極２から光電変換層４への信号電荷とは逆極性の電荷（具体的には電子）の注入を抑制する。これにより、ＳＮ比（シグナルノイズ比）へ悪影響を与える暗電流による雑信号を低減できる。
　また、電荷ブロッキング層５は、信号電荷とは逆極性の電荷をブロックするように構成される。電荷ブロッキング層５の電子親和力は、アクセプタ性半導体材料４Ｂの電子親和力より小さい。また、電荷ブロッキング層５の電子親和力は、アクセプタ性半導体材料４Ｂの電子親和力より１ｅＶ以上小さくてもよい。
　このような、アクセプタ性半導体材料４Ｂの電子親和力より小さい電子親和力を有する電荷ブロッキング層５が設けられることにより、光電変換層４で生成した電子を、光電変換層４と電荷ブロッキング層５との界面に蓄積することができる。特に、電荷ブロッキング層５の電子親和力がアクセプタ性半導体材料４Ｂの電子親和力より１ｅＶ以上小さい場合には、光電変換層４で生成した電子を、光電変換層４と電荷ブロッキング層５との界面に蓄積しやすい。
　また、電荷ブロッキング層５のイオン化ポテンシャルは、例えば、ドナー性半導体材料４Ａのイオン化ポテンシャル以上である。これにより、電荷ブロッキング層５は、上部電極６から光電変換層４への信号電荷（具体的には正孔）の注入を抑制する。これにより、ＳＮ比へ悪影響を与える雑信号を低減できる。
　図３は、図２で示されるエネルギーバンド構成を有する光電変換素子１０において、上部電極６の電位が下部電極２の電位よりも高くなるように、上部電極６と下部電極２との間に低い電圧が印加された場合のエネルギーバンド図である。図３では、図２と同様に、電子を黒い丸で示し、正孔を白い丸で示して、電子および正孔の動きの一部が模式的に示されている。本明細書において、上部電極６と下部電極２との間に印加される電圧を「バイアス電圧」と称する場合がある。
　図３に示されるように、光電変換層４で生成した電子は、光電変換層４と電荷ブロッキング層５との界面に蓄積される。蓄積された電子が光電変換層４において、空間電荷となり電界が緩和される。また、光電変換層４と電荷ブロッキング層５との界面に蓄積された電子は、正孔と再結合しうる。この電界緩和および再結合の効果により、下部電極２に取り出される信号電荷は、非常に少なくなり、かつ、バイアス電圧が変化しても取り出される量が変化しにくくなる。
　また、図４は、図２で示されるエネルギーバンド構成を有する光電変換素子１０において、上部電極６の電位が下部電極２の電位よりも高くなるように、上部電極６と下部電極２との間に図３で示した場合よりも高い電圧が印加された場合のエネルギーバンド図である。電荷ブロッキング層５における電界強度が十分強いと、光電変換層４と電荷ブロッキング層５との界面に蓄積された電子は、電荷ブロッキング層５を通過する十分なエネルギーを持ち、上部電極６に取り出される。これにより、電界緩和の効果は小さくなり、下部電極２に取り出される信号電荷は多くなる。
　このように、光電変換層４と電荷ブロッキング層５との界面に蓄積された電子が、電荷ブロッキング層５を通過する十分なエネルギーを持つほどの電圧が印加されるまでの電圧範囲では、図３に示されるような状態となるため、光電変換素子１０は、広い電圧範囲で感度を低い状態に保つことが可能である。
　電荷ブロッキング層３の厚さは、例えば、２ｎｍ以上であり、５ｎｍ以上であってもよい。これにより、下部電極２からの電荷の注入を抑制する機能が確保されやすくなる。その結果、暗電流を抑制できる。また、電荷ブロッキング層３の厚さは、例えば、７０ｎｍ以下であり、５０ｎｍ以下であってもよい。これにより、光電変換素子１０の光電変換効率の低下を抑制できる。
　電荷ブロッキング層５の厚さは、例えば、２ｎｍ以上であり、５ｎｍ以上であってもよい。これにより、光電変換層４と電荷ブロッキング層５との界面に電子を蓄積しやすくなり、感度を低くする場合の上部電極６と下部電極２との間に印加する電圧範囲を広くできる。また、電荷ブロッキング層５の厚さは、例えば、５０ｎｍ以下であり、３０ｎｍ以下であってもよい。これにより、上部電極６と下部電極２との間に印加する電圧を高くした場合に光電変換層４と電荷ブロッキング層５との界面に蓄積された電子が電荷ブロッキング層５を通過しやすくなるため、光電変換素子１０の潜在的な光電変換効率の低下を抑制できる。また、電荷ブロッキング層５の厚さは、例えば、電荷ブロッキング層３の厚さよりも小さい。これにより、暗電流を抑制しつつ、光電変換素子１０の潜在的な光電変換効率の低下を抑制できる。
　電荷ブロッキング層５の可視光領域における光の透過率は、例えば、５０％以上であり、７０％以上であってもよい。これにより、光電変換素子１０の光電変換効率の低下を抑制できる。また、電荷ブロッキング層５の、光電変換層４が吸収する波長範囲の光の透過率は、例えば、５０％以上であり、７０％以上であってもよい。
　［光電変換素子の電流－電圧特性］
　次に、光電変換素子１０の電流－電圧特性について説明する。
　図５は、光電変換素子１０の模式的な電流－電圧特性（Ｉ－Ｖ特性）の一例を示す図である。図５において、縦軸は下部電極２と上部電極６との間に流れる電流密度であり、横軸は上部電極６と下部電極２との間に印加される電圧である。
　図５中、実線のグラフは、光が照射された状態において、上部電極６と下部電極２との間に電圧を印加した際の、光電変換素子１０の例示的なＩ－Ｖ特性を示している。つまり、実線で示されるグラフにおける電流密度は、光電変換素子１０に光が照射された状態において流れる電流に対応する光電流密度である。ここで、光が照射された状態とは、例えば１０００ルクスの光が照射された状態であってもよい。屋内での標準的な照度を考慮した場合には、例えば３００ルクス以上の光が照射された状態であってもよい。なお、図５には、光が照射されていない状態において、上部電極６と下部電極２との間に電圧を印加した際の、光電変換素子１０のＩ－Ｖ特性の一例も、破線によって合わせて示されている。つまり、破線で示されるグラフにおける電流密度は、光電変換素子１０に光が照射されていない状態において流れる電流に対応する暗電流密度である。
　また、図５において、電流密度は規格化された任意単位で示されており、バイアス電圧を高めていった場合に光電流密度が飽和したときの光電流密度値を１としている。なお、本明細書において、光電流密度が飽和したときの光電流密度値とは、バイアス電圧を高めていった場合に光電流密度が実質的に変化しなくなったときの光電流密度値を意味する。光電流密度が飽和したときの光電流密度値は、例えば、光電変換素子１０が破損しない範囲でバイアス電圧を高めていったときに、バイアス電圧が１Ｖ変化した場合の光電流密度の変化が１％以下になったときの光電流密度値である。
　図５では、上部電極６の電位が下部電極２の電位よりも高くなるように電圧を印加する場合の電圧を「正」の値と定義して、Ｉ－Ｖ特性が示されている。そのため、図５では、信号電荷である正孔が下部電極２に捕集されるような電圧を下部電極２と上部電極６との間に印加した場合の光電流特性が示されている。また、図５は、電圧および電流密度が絶対値で示されているとも言える。本明細書においては、電圧および電流密度の比較は、絶対値において比較した場合のことを言う。
　図５に示されるように、本実施の形態に係る光電変換素子１０の光電流特性は、概略的には、第１電圧範囲と第２電圧範囲とによって特徴付けられる。図５に示されるように、第１電圧範囲の電圧は、第２電圧範囲の電圧よりも低い。また、第１電圧範囲において、光電流密度は、暗電流密度よりも大きい。また、第２電圧範囲における光電流密度は、第１電圧範囲における光電流密度よりも大きい。また、第１電圧範囲における電圧に対する光電流密度の変化率は、第２電圧範囲における電圧に対する光電流密度の変化率よりも小さい。つまり、第１電圧範囲では、第２電圧範囲よりも、電圧を高くした場合に光電流密度の増加量が小さい。また、第２電圧範囲よりも高い電圧では、光電流密度は飽和してほとんど変化しなくなり、ほぼ一定の値となる。光電流密度が飽和する電圧の範囲を第３電圧範囲と称してもよい。
　電圧に対する光電流密度の変化率は、言い換えると、電圧の増加量に対する光電流密度の増加量の比率であり、電流－電圧特性での電圧の増加に対する光電流密度の増加の傾きであるとも言える。また、電圧に対する光電流密度の変化率は、電流－電圧特性での、ある電圧における接線の傾きであるとも言える。また、第１電圧範囲において、電圧に対する光電流密度の変化率は、０より大きい。
　また、光電変換素子１０の光電流特性は、例えば、第１の屈曲点および第１の屈曲点の電圧よりも高い電圧の第２の屈曲点を有する。例えば、第１電圧範囲は、０ＶとＩ－Ｖ特性のグラフにおける第１の屈曲点の電圧との間の電圧範囲に含まれ、第２電圧範囲は、Ｉ－Ｖ特性のグラフにおける第１の屈曲点の電圧と第２の屈曲点の電圧との間の電圧範囲に含まれる。第１の屈曲点は、０Ｖから電圧を高くしていくときに、光電流密度が急峻に変化するようになるために生じる屈曲点である。第１の屈曲点の電圧は、例えば、Ｉ－Ｖ特性のグラフにおける２回微分で極大値をとる電圧である。また、第２の屈曲点は、第１の屈曲点の電圧から電圧を高くしていくときに、急峻に変化した光電流密度が飽和するようになるために生じる屈曲点である。第２の屈曲点の電圧は、例えば、Ｉ－Ｖ特性のグラフにおける２回微分で極小値をとる電圧である。
　第１電圧範囲は、例えば、図３で示される状態になる電圧に対応する。第１電圧範囲の電圧が光電変換素子１０に印加される場合、図３で示して説明したように、光電変換素子１０内部で光電変換層４と電荷ブロッキング層５との界面に蓄積した電荷（電子）により電界緩和および再結合が生じるため、光電流密度が小さくなる。また、上記の電界緩和および再結合によって、下部電極２に捕集される信号電荷は、バイアス電圧が高くなっても急激に増えないため、バイアス電圧に対する光電流密度の変化率が小さい。また、蓄積される電荷が信号電荷とは逆極性の電荷であるため、信号電荷の一部は下部電極２に捕集され、つまり暗電流よりも大きい光電流が流れて、信号電荷が電荷蓄積ノードに蓄積される。これにより、第１電圧範囲の電圧を低感度の撮像に利用可能である。
　一方、第２電圧範囲は、例えば、図４で示される状態になる電圧に対応する。第２電圧範囲の電圧が光電変換素子１０に印加される場合、図４を用いて説明したように、光電変換素子１０内部で光電変換層４と電荷ブロッキング層５との界面に蓄積した電荷が電荷ブロッキング層５を通過するため、光電流密度が大きくなる。また、バイアス電圧の増加が、上記の蓄積した電荷が電荷ブロッキング層５を通過するためのエネルギーの増加に直結し、バイアス電圧に対する光電流密度の変化率が大きくなる。
　光電変換素子１０に印加される電圧が第２電圧範囲よりも高くなると、上記の蓄積した電荷が電荷ブロッキング層５を通過するためのエネルギーが十分大きくなるため、光電流密度の大きさは、光電変換層４の光電変換で生成する信号電荷の量によって決まることになる。そのため、バイアス電圧が変化しても光電流密度はほとんど変化しなくなり、光の入射量が一定であれば、電流密度もほぼ一定になる。
　光電変換素子１０を撮像装置に用いる場合、低感度の撮像においては、第１電圧範囲のバイアス電圧を光電変換素子１０に印加する。また、高感度の撮像（通常の撮像）においては、第２電圧範囲よりも高いバイアス電圧を光電変換素子１０に印加する。例えば、光電流密度が飽和する範囲の電圧を光電変換素子１０に印加することで、感度は最大になる。
　本実施の形態に係る光電変換素子１０において、電荷ブロッキング層５が位置することで、第１電圧範囲を広くすることが可能であり、第１電圧範囲の幅は０．５Ｖ以上である。ここで、第１電圧範囲の幅とは、言い換えると、第１電圧範囲の最大電圧と第１電圧範囲の最小電圧の差の絶対値である。また、第１電圧範囲のバイアス電圧が光電変換素子１０に印加される場合、下部電極２が正孔を捕集することでバイアス電圧が小さくなった場合でも、光電流密度に変化が小さいため、光の入射量に対する出力のリニアリティ特性の低下が抑制できる。つまり、電荷蓄積領域に信号電荷が蓄積した場合でも、光の入射量に対する出力信号量が変化しにくい。また、第１電圧範囲の幅が０．５Ｖ以上であることで、下部電極２に接続される電荷蓄積領域が飽和する信号電荷量を高めることができるため、十分な飽和信号量を維持することができる。なお、第１電圧範囲の幅は、１Ｖ以上であってもよく、２Ｖ以上であってもよい。また、第１電圧範囲の幅は、５Ｖ以下であってもよく、４Ｖ以下であってもよい。
　以上のように、光電変換素子１０が上記の光電流特性を有することによって、光電変換素子１０を撮像装置に用いた場合に、低感度の撮像であっても光の入射量に対する出力のリニアリティ特性の低下を抑制でき、かつ、十分な飽和信号量を維持することができる。また、バイアス電圧によって感度が変更できることで、物理的なＮＤフィルタを用いる必要がないため、シームレスに感度を変更できる。
　光電変換素子１０の光電流特性において、例えば、第１電圧範囲における光電流密度の最大値は、第２電圧範囲における光電流密度の最大値の１０％以下である。これにより、より低い感度の撮像であっても、光の入射量に対する出力のリニアリティ特性の低下を抑制でき、かつ、十分な飽和信号量を維持することができる。そのため、撮像の品質を維持したまま、撮像できる感度範囲を広げることができる。また、例えば、第１電圧範囲における光電流密度の最大値は、第２電圧範囲における光電流密度の最大値の１％以上である。また、例えば、第１電圧範囲における光電流密度の最大値は、第１電圧範囲における暗電流密度の最大値の１０倍以上である。
　また、光電変換素子１０の光電流特性において、例えば、第１電圧範囲における光電流密度の最大値は、電圧を高めていった場合に光電流密度が飽和したときの光電流密度値の１０％以下である。これにより、最大感度の１０分の１以下での撮像を行う場合であっても、光の入射量に対する出力のリニアリティ特性の低下を抑制でき、かつ、十分な飽和信号量を維持することができる。よって、より照度差の大きい環境であっても、画像の輝度値を制御できる。また、例えば、第１電圧範囲における光電流密度の最大値は、電圧を高めていった場合に光電流密度が飽和したときの光電流密度値の１％以上である。
　また、光電変換素子１０の光電流特性において、例えば、第１電圧範囲における０．５Ｖあたりの光電流密度の変化量は、電圧を高めていった場合に光電流密度が飽和したときの光電流密度値の３％以下である。これにより、低感度の撮像であっても光の入射量に対する出力のリニアリティ特性の低下をさらに抑制できる。また、例えば、第１電圧範囲における０．５Ｖあたりの光電流密度の変化量は、電圧を高めていった場合に光電流密度が飽和したときの光電流密度値の０．１％以上である。
　また、光電変換素子１０の光電流特性において、例えば、第１電圧範囲における電圧に対する光電流密度の変化率の大きさは、第２電圧範囲における電圧に対する光電流密度の変化率の大きさの２０％以下である。これにより、低感度の撮像であっても光の入射量に対する出力のリニアリティ特性の低下をさらに抑制できる。また、例えば、第１電圧範囲における電圧に対する光電流密度の変化率の大きさは、第２電圧範囲における電圧に対する光電流密度の変化率の大きさの１％以上である。
　なお、信号電荷として電子を用いる場合、下部電極２の電位が上部電極６の電位よりも高くなるように電圧を印加する場合の電圧を「正」の値と定義した場合に、光電変換素子は、図５で示されるような光電流特性を有する。
　図６は、従来の光電変換素子の模式的な電流－電圧特性の一例を示す図である。図６中、実線のグラフは、光が照射された状態において、上部電極６と下部電極２との間に電圧を印加した際の、従来の光電変換素子の例示的なＩ－Ｖ特性を示している。なお、図６には、光が照射されていない状態において、上部電極６と下部電極２との間に電圧を印加した際の、従来の光電変換素子のＩ－Ｖ特性の一例も、破線によって合わせて示されている。従来の光電変換素子は、例えば、本実施の形態に係る電荷ブロッキング層５を備えない構成を有し、低いバイアス電圧が光電変換素子に印加される場合でも、光電変換素子内に電子がほとんど蓄積されずに、上部電極６に捕集される。
　具体的には、図６に示されるように、従来の光電変換素子では、前述したような光電変換層４と電荷ブロッキング層５との界面に蓄積した電荷による電界緩和効果がなく、０Ｖ付近から急峻に光電流密度が増加する。そのため、従来の光電変換素子の光電流特性では、上記のような第１電圧範囲を実質的に有しない、または、第１電圧範囲を有する場合でも非常に幅が狭い。そのため、低感度の撮像において、下部電極２に正孔が捕集されることで下部電極２の電位が高くなり、バイアス電圧が小さくなった場合には、光電流密度が急峻に変化し、光の入射量に対する出力のリニアリティ特性が大きく低下する。これに対して、本実施の形態に係る光電変換素子１０は、上述のような０．５Ｖ以上の幅を有する第１電圧範囲を有する光電流特性を有するため、低感度の撮像であっても光の入射量に対する出力のリニアリティ特性の低下を抑制でき、かつ、十分な飽和信号量を維持することができる。
　［撮像装置］
　以下、本実施の形態に係る撮像装置について図７および図８を用いて説明する。図７は、図１に示される光電変換素子１０を用いた光電変換部１０Ａを実装した撮像装置１００の回路構成の一例を示す図である。また、図８は、本実施の形態に係る撮像装置１００における画素２４のデバイス構造の一例を示す概略断面図である。
　図７および図８に示されるように、本実施の形態に係る撮像装置１００は、半導体基板４０と、半導体基板４０に設けられた電荷検出回路３５、半導体基板４０上に設けられた光電変換部１０Ａおよび電荷検出回路３５と光電変換部１０Ａとに電気的に接続された電荷蓄積ノード３４をそれぞれが含む複数の画素２４とを備える。複数の画素２４の光電変換部１０Ａは、上記光電変換素子１０を含む。つまり、複数の画素２４それぞれは、上部電極６と、下部電極２と、光電変換層４と、電荷ブロッキング層５と、電荷ブロッキング層３と、電荷蓄積ノード３４とを備える。電荷蓄積ノード３４は、電荷蓄積領域の一例である。
　光電変換部１０Ａでは、撮像装置１００に対する光の入射側から、上部電極６、電荷ブロッキング層５、光電変換層４、電荷ブロッキング層３および下部電極２の順で配置されている。電荷ブロッキング層５は、光電変換層４の光の入射側に位置する。上部電極６および電荷ブロッキング層５を透過した光が光電変換層４に入射する。そのため、光電変換層４における電荷ブロッキング層５側で励起子が生じやすい。また、本実施の形態において、撮像装置１００に対する光の入射側は、光電変換部１０Ａの半導体基板４０側とは反対側である。
　電荷蓄積ノード３４は、光電変換部１０Ａで得られた電荷を蓄積し、電荷検出回路３５は、電荷蓄積ノード３４に蓄積された電荷を検出する。なお、半導体基板４０に設けられた電荷検出回路３５は、半導体基板４０上に設けられていてもよく、半導体基板４０中に直接設けられたものであってもよい。
　図７に示されるように、撮像装置１００は、複数の画素２４と周辺回路とを備えている。撮像装置１００は、例えば、１チップの集積回路で実現される有機イメージセンサであり、２次元に配列された複数の画素２４を含む画素アレイＰＡを有する。
　複数の画素２４は、半導体基板４０上に２次元、すなわち行方向および列方向に配列されて、画素領域である感光領域を形成している。図７では、画素２４は、２行２列のマトリクス状に配列される例を示している。なお、図７では、図示の便宜上、画素２４の感度を個別に設定するための回路（例えば、画素電極制御回路）の図示を省略している。また、撮像装置１００は、ラインセンサであってもよい。その場合、複数の画素２４は、１次元に配列されていてもよい、なお、本明細書において、行方向および列方向とは、行および列がそれぞれ伸びる方向をいう。つまり、図７において、紙面における縦方向が列方向であり、横方向が行方向である。
　図７および図８に示されるように、各画素２４は、光電変換部１０Ａと、電荷検出回路３５とに電気的に接続された電荷蓄積ノード３４とを備える。電荷検出回路３５は、増幅トランジスタ２１と、リセットトランジスタ２２と、アドレストランジスタ２３とを含む。
　光電変換部１０Ａは、画素電極として設けられた下部電極２および画素電極に対向する対向電極として設けられた上部電極６を備える。光電変換部１０Ａは、上述した光電変換素子１０を含む。上部電極６には、対向電極信号線２６を介して所定のバイアス電圧を印加するための電圧が供給される。
　下部電極２は、増幅トランジスタ２１のゲート電極２１Ｇに接続され、下部電極２によって集められた信号電荷は、下部電極２と増幅トランジスタ２１のゲート電極２１Ｇとの間に位置する電荷蓄積ノード３４に蓄積される。本実施の形態では、信号電荷は正孔である。つまり、電荷蓄積ノード３４は、下部電極２と電気的に接続され、光電変換層４で生成した励起子のうちの正孔を蓄積する。
　電荷蓄積ノード３４に蓄積された信号電荷は、信号電荷の量に応じた電圧として増幅トランジスタ２１のゲート電極２１Ｇに印加される。増幅トランジスタ２１は、この電圧を増幅し、信号電圧として、アドレストランジスタ２３によって、選択的に読み出される。リセットトランジスタ２２は、そのソース／ドレイン電極が、下部電極２に接続されており、電荷蓄積ノード３４に蓄積された信号電荷をリセットする。換言すると、リセットトランジスタ２２は、増幅トランジスタ２１のゲート電極２１Ｇおよび下部電極２の電位をリセットする。
　複数の画素２４において上述した動作を選択的に行うために、撮像装置１００は、電源配線３１と、垂直信号線２７と、アドレス信号線３６と、リセット信号線３７とを有し、これらの線が各画素２４にそれぞれ接続されている。具体的には、電源配線３１は、増幅トランジスタ２１のソース／ドレイン電極に接続され、垂直信号線２７は、アドレストランジスタ２３のソース／ドレイン電極に接続される。アドレス信号線３６はアドレストランジスタ２３のゲート電極２３Ｇに接続される。またリセット信号線３７は、リセットトランジスタ２２のゲート電極２２Ｇに接続される。
　周辺回路は、電圧供給回路１９と、垂直走査回路２５と、水平信号読み出し回路２０と、複数のカラム信号処理回路２９と、複数の負荷回路２８と、複数の差動増幅器３２とを含む。
　電圧供給回路１９は、対向電極信号線２６を介して上部電極６と電気的に接続されている。電圧供給回路１９は、上部電極６に電圧を供給することで、上部電極６と下部電極２との間に電位差を与える。信号電荷が正孔である場合、電圧供給回路１９は、上部電極６の電位が下部電極２の電位よりも高くなるような電圧を、上部電極６に供給する。なお、信号電荷が電子である場合には、電圧供給回路１９は、上部電極６の電位が下部電極２の電位よりも低くなるような電圧を、上部電極６に供給する。
　後に詳しく説明するように、電圧供給回路１９から上部電極６に供給される電圧が、互いに異なる複数の電圧の間で切り替えられることにより、光電変換部１０Ａの感度が制御される。電圧供給回路１９は、特定の電源回路に限定されず、所定の電圧を生成する回路であってもよいし、他の電源から供給された電圧を所定の電圧に変換する回路であってもよい。なお、撮像装置１００は、電圧供給回路１９を備えていなくてもよい。例えば、上部電極６には、外部の電源から電圧が供給されてもよい。
　垂直走査回路２５は、アドレス信号線３６およびリセット信号線３７に接続されており、各行に配置された複数の画素２４を行単位で選択し、信号電圧の読み出しおよび下部電極２の電位のリセットを行う。ソースフォロア電源である電源配線３１は、各画素２４に所定の電源電圧を供給する。水平信号読み出し回路２０は、複数のカラム信号処理回路２９に電気的に接続されている。カラム信号処理回路２９は、各列に対応した垂直信号線２７を介して、各列に配置された画素２４に電気的に接続されている。負荷回路２８は各垂直信号線２７に電気的に接続されている。負荷回路２８と増幅トランジスタ２１は、ソースフォロア回路を形成する。
　複数の差動増幅器３２は、各列に対応して設けられている。差動増幅器３２の反転入力端子は、対応した垂直信号線２７に接続されている。また差動増幅器３２の出力端子は、各列に対応したフィードバック線３３を介して画素２４に接続されている。
　垂直走査回路２５は、アドレス信号線３６によって、アドレストランジスタ２３のオンおよびオフを制御する行選択信号をアドレストランジスタ２３のゲート電極２３Ｇに印加する。これより、読み出し対象の行が走査され、選択される。選択された行の画素２４から垂直信号線２７に信号電圧が読み出される。また、垂直走査回路２５は、リセット信号線３７を介して、リセットトランジスタ２２のオンおよびオフを制御するリセット信号をリセットトランジスタ２２のゲート電極２２Ｇに印加する。これにより、リセット動作の対象となる画素２４の行が選択される。垂直信号線２７は、垂直走査回路２５によって選択された画素２４から読み出された信号電圧をカラム信号処理回路２９へ伝達する。
　カラム信号処理回路２９は、相関二重サンプリングに代表される雑音抑制信号処理およびアナログ－デジタル変換（ＡＤ変換）などを行う。
　水平信号読み出し回路２０は、複数のカラム信号処理回路２９から水平共通信号線（不図示）に信号を順次読み出す。
　差動増幅器３２は、フィードバック線３３を介してリセットトランジスタ２２のドレイン電極に接続されている。したがって、差動増幅器３２は、アドレストランジスタ２３の出力値を反転入力端子に受ける。増幅トランジスタ２１のゲート電位が所定のフィードバック電圧となるように、差動増幅器３２はフィードバック動作を行う。このとき、差動増幅器３２の出力電圧値は、例えば、０Ｖまたは０Ｖ近傍の正電圧である。フィードバック電圧とは、差動増幅器３２の出力電圧を意味する。
　図８に示されるように、画素２４は、半導体基板４０と、電荷検出回路３５と、光電変換部１０Ａと電荷蓄積ノード３４（図７参照）とを含む。
　半導体基板４０は、感光領域が形成される側の表面に半導体層が設けられた絶縁性基板等であってもよく、例えば、ｐ型シリコン基板である。半導体基板４０は、不純物領域２１Ｄ、２１Ｓ、２２Ｄ、２２Ｓおよび２３Ｓと、画素２４間の電気的な分離のための素子分離領域４１とを有する。不純物領域２１Ｄ、２１Ｓ、２２Ｄ、２２Ｓおよび２３Ｓは、例えば、ｎ型領域である。ここでは、素子分離領域４１は、不純物領域２１Ｄと不純物領域２２Ｄとの間に設けられている。これにより、電荷蓄積ノード３４で蓄積される信号電荷のリークが抑制される。なお、素子分離領域４１は、例えば、所定の注入条件下でアクセプタのイオン注入を行うことによって形成される。
　不純物領域２１Ｄ、２１Ｓ、２２Ｄ、２２Ｓおよび２３Ｓは、例えば、半導体基板４０内に形成された拡散領域である。図８に示されるように、増幅トランジスタ２１は、不純物領域２１Ｓおよび不純物領域２１Ｄとゲート電極２１Ｇとを含む。不純物領域２１Ｓおよび不純物領域２１Ｄは、それぞれ増幅トランジスタ２１の例えばソース領域およびドレイン領域として機能する。不純物領域２１Ｓおよび不純物領域２１Ｄの間に、増幅トランジスタ２１のチャネル領域が形成される。
　同様に、アドレストランジスタ２３は、不純物領域２３Ｓおよび不純物領域２１Ｓと、アドレス信号線３６に接続されたゲート電極２３Ｇとを含む。この例では、増幅トランジスタ２１およびアドレストランジスタ２３は、不純物領域２１Ｓを共有することによって互いに電気的に接続されている。不純物領域２３Ｓは、アドレストランジスタ２３の例えばソース領域として機能する。不純物領域２３Ｓは図７に示される垂直信号線２７との接続を有する。
　リセットトランジスタ２２は、不純物領域２２Ｄおよび２２Ｓと、リセット信号線３７に接続されたゲート電極２２Ｇとを含む。不純物領域２２Ｓは、リセットトランジスタ２２の例えばソース領域として機能する。不純物領域２２Ｓは、図７に示されるリセット信号線３７との接続を有する。
　半導体基板４０には、増幅トランジスタ２１、アドレストランジスタ２３およびリセットトランジスタ２２を覆うように層間絶縁層５０が積層されている。
　また、層間絶縁層５０中には、配線層（不図示）が配置され得る。配線層は、例えば、銅などの金属から形成され、例えば、上述の垂直信号線２７などの配線をその一部に含み得る。層間絶縁層５０中の絶縁層の層数および層間絶縁層５０中に配置される配線層に含まれる層数は、任意に設定可能である。
　層間絶縁層５０中には、リセットトランジスタ２２の不純物領域２２Ｄと接続されたコンタクトプラグ５３、下部電極２と接続されたコンタクトプラグ５１、およびコンタクトプラグ５１とコンタクトプラグ５４とコンタクトプラグ５３とを接続する配線５２が配置される。これにより、リセットトランジスタ２２の不純物領域２２Ｄが増幅トランジスタ２１のゲート電極２１Ｇと電気的に接続されている。図８に例示される構成において、コンタクトプラグ５１、５３および５４、配線５２、増幅トランジスタ２１のゲート電極２１Ｇ、ならびに、リセットトランジスタ２２の不純物領域２２Ｄは、電荷蓄積ノード３４の少なくとも一部を構成する。
　電荷検出回路３５は、下部電極２によって捕集された信号電荷を検出し、信号電圧を出力する。電荷検出回路３５は、増幅トランジスタ２１と、リセットトランジスタ２２と、アドレストランジスタ２３とを含み、半導体基板４０に形成されている。
　増幅トランジスタ２１は、半導体基板４０内に形成され、それぞれドレイン電極およびソース電極として機能する不純物領域２１Ｄおよび不純物領域２１Ｓと、半導体基板４０上に形成されたゲート絶縁層２１Ｘと、ゲート絶縁層２１Ｘ上に形成されたゲート電極２１Ｇとを含む。
　リセットトランジスタ２２は、半導体基板４０内に形成され、それぞれドレイン電極およびソース電極として機能する不純物領域２２Ｄおよび不純物領域２２Ｓと、半導体基板４０上に形成されたゲート絶縁層２２Ｘと、ゲート絶縁層２２Ｘ上に形成されたゲート電極２２Ｇとを含む。
　アドレストランジスタ２３は、半導体基板４０内に形成され、それぞれドレイン電極およびソース電極として機能する不純物領域２１Ｓおよび２３Ｓと、半導体基板４０上に形成されたゲート絶縁層２３Ｘと、ゲート絶縁層２３Ｘ上に形成されたゲート電極２３Ｇとを含む。不純物領域２１Ｓは、増幅トランジスタ２１とアドレストランジスタ２３とが直列に接続される。
　層間絶縁層５０上には、上述の光電変換部１０Ａが配置される。換言すれば、本実施の形態では、画素アレイＰＡを構成する複数の画素２４が、半導体基板４０上に形成されている。そして、半導体基板４０上に２次元に配置された複数の画素２４は、感光領域を形成する。接続する２つの画素２４間の距離（すなわち、画素ピッチ）は、例えば２μｍ程度であってもよい。
　光電変換部１０Ａは、上述した光電変換素子１０の構造を備える。
　光電変換部１０Ａの上方には、カラーフィルタ６０、その上方にマイクロレンズ６１が形成されている。カラーフィルタ６０は、例えば、パターニングによるオンチップカラーフィルタとして形成され、染料または顔料が分散された感光性樹脂等が用いられる。マイクロレンズ６１は、例えば、オンチップマイクロレンズとして形成され、紫外線感光材料等が用いられる。
　撮像装置１００は、一般的な半導体製造プロセスを用いることができる。特に、半導体基板４０としてシリコン基板を用いる場合には、種々のシリコン半導体プロセスを利用することによって製造することができる。
　撮像装置１００は、複数の画素２４が例えば画素行ごとに順次露光されて信号を読み出すローリングシャッタ方式で動作してもよく、複数の画素２４の露光期間が統一されるグローバルシャッタ方式で動作してもよい。ローリングシャッタ方式で動作する場合には、電圧供給回路１９は、例えば、撮像時に、光電変換部１０Ａに感度を生じさせるような電圧を上部電極６に供給したままであり、画素行ごとに順次、信号電荷の読み出し動作が行われる。また、グローバルシャッタ方式で動作する場合には、電圧供給回路１９は、例えば、露光期間に低感度または高感度で撮像するための電圧を上部電極６に供給し、非露光期間に光電変換部１０Ａに感度を生じさせないような電圧を上部電極６に供給する。この非露光期間に、画素行ごとに順次、信号電荷の読み出し動作が行われる。なお、撮像装置１００の読み出し動作はこのような動作に限られず、公知の撮像装置の読み出し動作が適用されうる。
　なお、撮像装置１００が検出する信号電荷は、電子であってもよい。この場合、下部電極２と電気的に接続された電荷蓄積ノード３４は、電子を蓄積する。図９は、本実施の形態に係る別の光電変換素子における例示的なエネルギーバンド図である。図９において、各層のエネルギーバンドが矩形で示されている。また、図９では、電子を黒い丸で示し、正孔を白い丸で示して、電子および正孔の動きの一部が模式的に示されている。なお、図９において、ドナー性半導体材料４Ａのエネルギーバンドと、アクセプタ性半導体材料４Ｂのエネルギーバンドとは、横方向にずれて図示されているが、これは、見やすさのためであり、光電変換層４の厚み方向にドナー性半導体材料４Ａとアクセプタ性半導体材料４Ｂとが分かれて分布していることを意味するものではない。また、アクセプタ性半導体材料４Ｂのエネルギーバンドは破線の矩形で示されているが、これも、見やすさのためであり、実線の矩形と区別する意図はない。
　図９には、本実施の形態に係る撮像装置における光電変換素子の別の例として、上述の光電変換素子１０における電荷ブロッキング層３および電荷ブロッキング層５の代わりに、電荷ブロッキング層３Ａおよび電荷ブロッキング層５Ａを備える光電変換素子のエネルギーバンドが示されている。電荷ブロッキング層５Ａは第１電荷ブロッキング層の一例であり、電荷ブロッキング層３Ａは第２電荷ブロッキング層の一例である。
　電荷ブロッキング層３Ａは、信号電荷とは逆極性の電荷をブロックするように構成される。図９に示されるように、電荷ブロッキング層３Ａのイオン化ポテンシャルは、例えば、光電変換層４のドナー性半導体材料４Ａのイオン化ポテンシャル以下である。電荷ブロッキング層３Ａは、下部電極２から光電変換層４への信号電荷とは逆極性の電荷（具体的には正孔）の注入を抑制する。これにより、ＳＮ比へ悪影響を与える雑信号を低減できる。
　また、電荷ブロッキング層５Ａは、信号電荷とは逆極性の電荷をブロックするように構成される。電荷ブロッキング層５Ａのイオン化ポテンシャルは、ドナー性半導体材料４Ａのイオン化ポテンシャルより大きい。また、電荷ブロッキング層５Ａのイオン化ポテンシャルは、ドナー性半導体材料４Ａのイオン化ポテンシャルより１ｅＶ以上大きくてもよい。
　このような、ドナー性半導体材料４Ａのイオン化ポテンシャルより大きいイオン化ポテンシャルを有する電荷ブロッキング層５Ａが設けられることにより、光電変換層４で生成した正孔を、光電変換層４と電荷ブロッキング層５Ａとの界面に蓄積することができる。特に、電荷ブロッキング層５Ａのイオン化ポテンシャルがドナー性半導体材料４Ａのイオン化ポテンシャルより１ｅＶ以上大きい場合には、光電変換層４で生成した正孔を、光電変換層４と電荷ブロッキング層５Ａとの界面に蓄積しやすい。
　また、電荷ブロッキング層５Ａの電子親和力は、例えば、アクセプタ性半導体材料４Ｂの電子親和力以上である。これにより、電荷ブロッキング層５Ａは、上部電極６から光電変換層４への信号電荷（具体的には電子）の注入を抑制する。これにより、ＳＮ比へ悪影響を与える暗電流による雑信号を低減できる。
　電荷ブロッキング層３Ａおよび電荷ブロッキング層５Ａの厚さは、例えば、上述した電荷ブロッキング層３および電荷ブロッキング層５と同じである。また、電荷ブロッキング層５Ａの可視光領域における光の透過率は、例えば、上述した電荷ブロッキング層５と同じである。
　［撮像装置の動作］
　次に、図５および図１０を参照しながら撮像装置１００の動作を説明する。ここでは、信号電荷として正孔を用いた場合について説明する。
　図１０は、本実施の形態に係る画素２４の模式的な回路構成の一部を示す図である。図１０では、説明を簡易にするため、電荷蓄積ノード３４は容量を介して接地され、画素２４に含まれる一部の構成要素が示されている。また、電荷蓄積ノード３４の電圧Ｖｃは、露光前の初期状態では、基準電圧Ｖｒｅｆにリセットされた場合を説明する。基準電圧Ｖｒｅｆは、例えば、０Ｖであるが、電荷蓄積ノード３４に正孔を蓄積できる電圧であれば特に制限されない。
　まず、通常の露光時（高感度の撮像）の動作について説明する。通常の露光時には、電圧供給回路１９は、例えば、バイアス電圧Ｖｏが、図５を用いて説明した第２電圧範囲よりも高く、光電流密度が実質的に変化しなくなる電圧になるような電圧Ｖ２を上部電極６に印加する。初期状態では、バイアス電圧Ｖｏ＝Ｖ２－Ｖｒｅｆであるため、基準電圧Ｖｒｅｆが０Ｖの場合には、電圧Ｖ２は、第２電圧範囲よりも高く、光電流密度が実質的に変化しなくなる電圧である。例えば、光電変換層４が有機材料によって構成される場合、電圧Ｖ２は、１０Ｖ程度である。
　この状態で各画素２４の光電変換部１０Ａに光が照射されると、光電変換部１０Ａへの入射光量に応じて、光電変換により正孔－電子対が発生する。生成した正孔は、上部電極６と下部電極２との電位差によって下部電極２に移動し、電荷蓄積ノード３４に蓄積される。これにより、電荷蓄積ノード３４の電圧Ｖｃは基準電圧Ｖｒｅｆから増大する。各画素２４における入射光量は異なるため、各画素２４によって電圧Ｖｃの値も異なる。また、光が入射しない画素２４では、正孔－電子対が発生しないので、電圧Ｖｃは基準電圧Ｖｒｅｆのままである。バイアス電圧Ｖｏ＝Ｖ２－Ｖｃであるため、画素２４ごとに、光電変換部１０Ａに印加されるバイアス電圧Ｖｏは異なる。しかし、通常の露光時では、電圧Ｖ２は、第２電圧範囲よりも高い電圧であり、電圧に対して光電流密度がほとんど変化しないため、バイアス電圧Ｖｏが異なっていても、光電流密度への影響は小さい。
　次に、電気的に減光させた状態での露光時（低感度の撮像）について説明する。電気的に減光させた状態での露光時には、電圧供給回路１９は、例えば、バイアス電圧Ｖｏが、図５を用いて説明した第１電圧範囲の電圧になるような電圧Ｖ１を上部電極６に印加する。露光前の初期状態では、バイアス電圧Ｖｏ＝Ｖ１－Ｖｒｅｆであるため、基準電圧Ｖｒｅｆが０Ｖの場合には、電圧Ｖ１は第１電圧範囲の電圧である。この場合も、通常の露光時と同様に、入射した光量に応じた正孔が電荷蓄積ノード３４に蓄積されており、電荷蓄積ノード３４の電圧Ｖｃの値は各画素２４によって異なる。つまり、バイアス電圧Ｖｏ＝Ｖ１－Ｖｃであるため、画素２４ごとに、光電変換部１０Ａに印加されるバイアス電圧Ｖｏが異なることになる。本実施の形態では、第１電圧範囲において、電圧に対する光電流密度の変化が小さい特性を有していることから、画素２４ごとにバイアス電圧Ｖｏが異なっていても、光電流密度のバラツキは小さい。つまり、撮像装置１００における、光の入射量に対する出力のリニアリティ特性の低下が小さいことを意味する。
　また、光電変換部１０Ａに印加されるバイアス電圧Ｖｏが０Ｖになると、光電流は生じなくなる。つまり、バイアス電圧Ｖｏ＝Ｖ１－Ｖｃであるため、Ｖ１＝Ｖｃの状態が、撮像装置１００としての飽和信号量となる。本実施の形態においては、第１電圧範囲の幅が０．５Ｖ以上であるため、第１電圧範囲の上限付近の電圧を電圧Ｖ１として設定することで、撮像装置１００は、十分な飽和信号量を有することができる。第１電圧範囲内に収まる電圧Ｖｃの値のばらつきは、ダイナミックレンジの広さに相当する。例えば、第１電圧範囲の幅が０．５Ｖ以上であれば、変換ゲインが５０μＶ／ｅ－の撮像装置において、人の目に相当する８０ｄＢ以上のダイナミックレンジを確保し得る。
　露光後には、電荷蓄積ノード３４に蓄積した正孔の量に応じた信号が増幅トランジスタ２１を含む電荷検出回路３５によって読み出される。
　一方、光電変換部が図６に示さるような光電流特性を有する場合には、上記で説明した第１電圧範囲を有しないため、電気的に減光させた状態での露光時に、光の入射量に対する出力のリニアリティ特性の低下を抑制できず、また、十分な飽和信号量を有することができない。これに対して、本実施の形態に係る撮像装置１００では、光電変換部１０Ａが、上述のような第１電圧範囲を有する光電流特性を有するため、感度を調整して撮像する場合に、低感度の撮像であっても、光の入射量に対する出力のリニアリティ特性の低下を抑制でき、かつ、十分な飽和信号量を維持することができる。
　なお、上記の撮像装置１００の動作では、電圧供給回路１９が上部電極６に電圧を印加することでバイアス電圧Ｖｏを制御し、感度を調整していたが、これに限らない。例えば、撮像装置１００が電圧供給回路１９の代わりに、基準電圧Ｖｒｅｆの大きさを変更可能な電圧供給回路を備えていてもよい。上部電極６に印加する電圧が変更されず、当該電圧供給回路が、低感度の撮像時と高感度の撮像時とで、基準電圧Ｖｒｅｆを互いに異なる電圧に変更することで、バイアス電圧Ｖｏを制御してもよい。
　以下、実施例にて本開示に係る撮像装置に備えられる光電変換素子を具体的に説明するが、本開示は以下の実施例のみに何ら限定されるものではない。詳細には、本開示の実施の形態に係る撮像装置に備えられる光電変換素子および特性比較のための光電変換素子を作製し、電流－電圧特性を測定した。
　（光電変換素子の作製）
　実施例および比較例における光電変換素子を作製した。
　［実施例１］
　支持基板として、ＴｉＮが成膜された基板を用いた。仕事関数が４．７ｅＶであるＴｉＮを下部電極とし、下部電極上に９，９′－［１，１′－Ｂｉｐｈｅｎｙｌ］－４，４′－ｄｉｙｌｂｉｓ［３，６－ｂｉｓ（１，１－ｄｉｍｅｔｈｙｌ　ｅｔｈｙｌ）］－９Ｈ－ｃａｒｂａｚｏｌｅを真空蒸着法にて成膜することで、第２電荷ブロッキング層を形成した。このときに得られた第２電荷ブロッキング層の膜厚は、５０ｎｍであった。
　次に、第２電荷ブロッキング層上に、光電変換層の材料として、ドナー性半導体材料であるサブフタロシアニンと、アクセプタ性半導体材料であるフラーレンＣ６０とを用いて真空蒸着法により共蒸着し、光電変換層を形成した。ドナー性半導体材料とアクセプタ性半導体材料との重量比は、１：３であった。また、このときに得られた光電変換層の膜厚はおよそ５００ｎｍであった。また、サブフタロシアニンとして、中心金属としてホウ素（Ｂ）を有し、Ｂに塩化物イオンが配位子として配位したサブフタロシアニンを用いた。
　次に、光電変換層上に、真空蒸着法により金属製シャドウマスクを介して、第１電荷ブロッキング層の材料として、１，３－Ｂｉｓ（３－（ｄｉｐｈｅｎｙｌｐｈｏｓｐｈｏｒｙｌ）ｐｈｅｎｙｌ）ｂｅｎｚｅｎｅを、５ｎｍになるように蒸着することで、第１電荷ブロッキング層を形成した。
　次に、第１電荷ブロッキング層上に、上部電極としてＩＴＯ膜を、スパッタリング法により３０ｎｍの膜厚で形成した後、さらに封止膜としてＡｌ２Ｏ３膜を原子層堆積法により上部電極上に形成することで、光電変換素子を得た。
　［比較例１］
　第１電荷ブロッキング層を形成せず、光電変換層上に直接上部電極を形成した以外は、実施例１と同様の工程を行い、光電変換素子を得た。
　（材料のイオン化ポテンシャルおよび電子親和力の測定）
　実施例１および比較例１で用いた各材料について、イオン化ポテンシャルおよび電子親和力を測定した。
　イオン化ポテンシャルの測定では、ＩＴＯが成膜されたガラス基板上に、実施例１および比較例１で用いた各材料を成膜した試料を準備した。次に、大気中光電子分光装置（ＡＣ－３、理研計器製）を用いて紫外線照射のエネルギーを変化させたときの光電子数を測定し、光電子が検出され始めるエネルギー位置をイオン化ポテンシャルとした。
　電子親和力の測定では、まず、石英基板上に実施例１および比較例１で用いた各材料を成膜した試料を準備した。次に、準備した試料について、分光光度計（Ｕ４１００、日立ハイテクノロジー製）を用いて、吸収スペクトルを測定し、得られた吸収スペクトルの吸収端の結果から、光学バンドギャップを算出した。上記イオン化ポテンシャルの測定で得られたイオン化ポテンシャルと算出した光学バンドギャップとの引き算によって電子親和力を見積もった。
　実施例１および比較例１で用いた各材料のイオン化ポテンシャルおよび電子親和力を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１に示されるように、実施例１における光電変換素子において、第１電荷ブロッキング層の電子親和力は、アクセプタ性半導体材料の電子親和力より小さく、より具体的には、アクセプタ性半導体材料の電子親和力１ｅＶ以上小さい。
　（電流－電圧特性の測定）
　実施例１および比較例１における光電変換素子について、明時および暗時における電流密度を測定した。電流密度の測定には、半導体デバイス・パラメータ・アナライザ（Ｂ１５００Ａ、キーサイトテクノロジー社製）を用いた。具体的には、光電変換素子の一対の電極間、つまり、上部電極と下部電極との間に印加するバイアス電圧（電位差ΔＶ）を変化させて、明時および暗時の電流－電圧特性を測定した。また、バイアス電圧は、上部電極の電位が下部電極の電位よりも高くなるように印加した。明時における光の照射強度は１０００ルクスに設定した。
　比較例１における光電変換素子にバイアス電圧を印加した際の明時における電流－電圧特性を図１１に示す。また、実施例１における光電変換素子にバイアス電圧を印加した際の明時における電流－電圧特性を図１２に示す。また、実施例１における光電変換素子にバイアス電圧を印加した際の明時および暗時における電流－電圧特性を図１３に示す。なお、図１３は、第１電圧範囲付近での実施例１における光電変換素子の電流－電圧特性を示している。
　図１１から図１３において、縦軸は、規格化された絶対値での電流密度を示し、横軸は、第１電極と第２電極との電位差ΔＶ（バイアス電圧）を示している。また、図１１から図１３では、電流密度は規格化された任意単位で示されており、バイアス電圧を高めていった場合に光電流密度が飽和したときの光電流密度値を１としている。具体的には、図１１では、比較例１における光電変換素子において電位差ΔＶが８Ｖの場合の光電流密度値を１として規格化した電流密度が示されている。また、図１２および図１３では、実施例１における光電変換素子において電位差ΔＶが１０Ｖの場合の光電流密度値を１として規格化した電流密度が示されている。また、図１３では、黒い丸のプロットは、光が照射された状態の電流－電圧特性を示し、白い丸のプロットは、光が照射されていない状態の電流－電圧特性を示している。
　図１１に示されるように、第１電荷ブロッキング層を備えない比較例１における光電変換素子では、０Ｖ付近から光電流密度が急峻に増加している。これは、比較例１における光電変換素子に第１電荷ブロッキング層が備えられていないため、低いバイアス電圧であっても光電変換層で生成した電子が上部電極に捕集されるためであると考えられる。
　一方、図１２および図１３に示されるように、第１電荷ブロッキング層を備える実施例１における光電変換素子では、バイアス電圧が５Ｖ付近までは、光電流密度の増加が小さい。このように、実施例１における光電変換素子の光電流特性において、光電流密度が急峻に増加する第２電圧範囲よりも、電圧に対する光電流密度の変化率が小さい第１電圧範囲が０．５Ｖ以上の範囲にわたる。これは、実施例１における光電変換素子が、アクセプタ性半導体材料の電子親和力よりも小さい電子親和力を有する第１ブロッキング層を備えることで、比較的低いバイアス電圧では、光電変換層と第１電荷ブロッキング層との界面に電子が蓄積し、電界緩和効果等によって光電流が流れにくくなっているためであると考えられる。
　また、図１３には、光が照射されていない状態において、上部電極と下部電極との間に電圧を印加した際の、実施例１における光電変換素子のＩ－Ｖ特性の一例も、破線によって合わせて示されている。つまり、破線で示されるグラフにおける電流密度は、実施例１における光電変換素子に光が照射されていない状態において流れる電流に対応する暗電流密度である。図１３に示されるように、実施例１における光電変換素子の光電流特性において、第１電圧範囲での光電流密度は、暗電流密度よりも大きい。
　以上により、実施例１における光電変換素子は、第１電圧範囲と第２電圧範囲とを有する光電流特性を有している。そのため、実施例１における光電変換素子では、第１電圧範囲のバイアス電圧を用いて撮像することが可能である。
　以上、本開示に係る光電変換素子および撮像装置について、実施の形態および実施例に基づいて説明したが、本開示は、これらの実施の形態および実施例に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を実施の形態および実施例に施したもの、ならびに、実施の形態および実施例における一部の構成要素を組み合わせて構築される別の形態も、本開示の範囲に含まれる。
　（その他１）
　本開示の実施の形態の変形例は下記に示すようなものであってもよい。
　光電変換素子であって、
　光を信号電荷に変換する光電変換層と、
　前記信号電荷を捕集する第１電極と、
　第２電極と、前記光電変換層は前記第１電極と前記第２電極の間に設けられ、
　前記光電変換層と前記第２電極との間に位置し、第１電荷ブロッキング材料を含む第１電荷ブロッキング層と、を備え、
　前記第１電荷ブロッキング層は、前記信号電荷の極性と逆の極性の電荷をブロックするように構成され、
　所定の照度を有する光を前記光電変換層に照射した場合の前記第１電極と前記第２電極との間に印加する電圧に対する前記光電変換素子の光電流の特性は、第１電圧範囲と第２電圧範囲を示し、
　前記第１電圧範囲に含まれる第１電圧に対応する第１光電流密度は、前記第２電圧範囲に含まれる第２電圧に対応する第２光電流密度より小さく、、
　前記第１電圧は、前記第２電圧より小さく、
　前記第１電圧範囲に含まれる複数の第１電圧の差に対する前記複数の第１電圧に対応する複数の光電流密度の差の比率は、前記第２電圧範囲に含まれる複数の第２電圧の差に対する前記複数の第２電圧に対応する複数の光電流密度の差の比率より小さく、
　前記第１電圧範囲の最大電圧と前記第１電圧範囲の最小電圧の差の絶対値は、０．５Ｖ以上である、
　光電変換素子。
　前記第１電圧範囲は連続していてもよい。前記第２電圧範囲は連続していてもよい。前記第１電圧は前記第１電圧範囲の前記最大電圧であってもよい。前記第２電圧は前記第２電圧範囲の最小電圧であってもよい。
　本開示に係る光電変換素子および撮像装置は、医療用カメラ、監視用カメラ、車載用カメラ、測距カメラ、顕微鏡カメラ、ドローン用カメラ、ロボット用カメラなど、様々なカメラシステムおよびセンサシステムに適用できる。
１　支持基板
２　下部電極
３、３Ａ　電荷ブロッキング層
４、　光電変換層
４Ａ　ドナー性半導体材料
４Ｂ　アクセプタ性半導体材料
５、５Ａ　電荷ブロッキング層
６　上部電極
１０　光電変換素子
１０Ａ　光電変換部
１９　電圧供給回路
２０　水平信号読み出し回路
２１　増幅トランジスタ
２２　リセットトランジスタ
２３　アドレストランジスタ
２１Ｄ、２１Ｓ、２２Ｄ、２２Ｓ、２３Ｓ　不純物領域
２１Ｇ、２２Ｇ、２３Ｇ　ゲート電極
２１Ｘ、２２Ｘ、２３Ｘ　ゲート絶縁層
２４　画素
２５　垂直走査回路
２６　対向電極信号線
２７　垂直信号線
２８　負荷回路
２９　カラム信号処理回路
３１　電源配線
３２　差動増幅器
３３　フィードバック線
３４　電荷蓄積ノード
３５　電荷検出回路
３６　アドレス信号線
３７　リセット信号線
４０　半導体基板
４１　素子分離領域
５０　層間絶縁層
５１、５３、５４　コンタクトプラグ
５２　配線
６０　カラーフィルタ
６１　マイクロレンズ
１００　撮像装置

Claims (19)

  1. 　光電変換素子であって、
    　光を信号電荷に変換する光電変換層と、
    　前記信号電荷を捕集する第１電極と、
    　第２電極と、
    　前記光電変換層と前記第２電極との間に位置し、第１電荷ブロッキング材料を含む第１電荷ブロッキング層と、を備え、
    　前記第２電極は、前記光電変換層と前記第１電極との間に位置し、
    　前記第１電荷ブロッキング層は、前記信号電荷の極性とは逆の極性の電荷をブロックするように構成され、
    　所定の照度を有する光を前記光電変換層に照射した場合の前記第１電極と前記第２電極との間に印加する電圧に対する前記光電変換素子の光電流の特性は、第１電圧範囲と第２電圧範囲を示し、
    　前記第１電圧範囲に含まれる第１電圧における第１光電流密度は、前記第２電圧範囲に含まれる第２電圧における第２光電流密度より小さく、
    　前記第１電圧は、前記第２電圧よりも小さく、
    　前記第１電圧における光電流密度の変化率は、前記第２電圧における光電流密度の変化率より小さく、
    　前記第１電圧範囲の最大電圧と前記第１電圧範囲の最小電圧の差の絶対値は、０．５Ｖ以上である、
    　光電変換素子。
  2. 　前記光電変換層は、ドナー材料とアクセプタ材料とを含み、
    　前記信号電荷は正孔であり、
    　前記第１電荷ブロッキング材料の電子親和力は、前記アクセプタ材料の電子親和力より１ｅＶ以上小さい、
    　請求項１に記載の光電変換素子。
  3. 　前記光電変換層は、ドナー材料とアクセプタ材料とを含み、
    　前記信号電荷は電子であり、
    　前記第１電荷ブロッキング材料のイオン化ポテンシャルは、前記ドナー材料のイオン化ポテンシャルより１ｅＶ以上大きい、
    　請求項１に記載の光電変換素子。
  4. 　前記光電流特性において、前記第１電圧範囲における光電流密度の最大値は、前記第２電圧範囲における光電流密度の最大値の１０％以下である、
    　請求項１から３のいずれか一項に記載の光電変換素子。
  5. 　前記光電流特性において、前記第１電圧範囲における光電流密度の最大値は、電圧を高めていった場合に光電流密度が飽和したときの光電流密度値の１０％以下である、
    　請求項１から３のいずれか一項に記載の光電変換素子。
  6. 　前記光電流特性において、前記第１電圧範囲における０．５Ｖあたりの光電流密度の変化量は、電圧を高めていった場合に光電流密度が飽和したときの光電流密度値の３％以下である、
    　請求項１から３のいずれか一項に記載の光電変換素子。
  7. 　前記光電流特性において、前記第１電圧範囲における電圧における光電流密度の変化率の大きさは、前記第２電圧範囲における電圧における光電流密度の変化率の大きさの２０％以下である、
    　請求項１から３のいずれか一項に記載の光電変換素子。
  8. 　前記第１電荷ブロッキング層の厚さは、５０ｎｍ以下である、
    　請求項１から３のいずれか一項に記載の光電変換素子。
  9. 　前記光電変換層と前記第１電極との間に位置する第２電荷ブロッキング層を備え、
    　前記第２電荷ブロッキング層は、前記信号電荷とは逆極性の電荷をブロックするように構成される、
    　請求項１から３のいずれか一項に記載の光電変換素子。
  10. 　前記第１電荷ブロッキング層の厚さは、前記第２電荷ブロッキング層の厚さより小さい、
    　請求項９に記載の光電変換素子。
  11. 　前記光電流特性は、前記第１電極と前記第２電極との間に印加する電圧を０Ｖから高くしていくときに、光電流密度が急峻に変化するようになるために生じる第１屈曲点、および、前記第１の屈曲点の電圧よりも高い電圧の第２屈曲点を有し、
    　前記第１電圧範囲は、０Ｖと前記第１屈曲点の電圧との間の電圧範囲に含まれ、前記第２電圧範囲は、前記第１屈曲点の電圧と前記第２の屈曲点の電圧との間の電圧範囲に含まれる、
    　請求項１から３のいずれか一項に記載の光電変換素子。
  12. 　前記第１電圧は前記第１電圧範囲の前記最大電圧であり、前記第２電圧は前記第２電圧範囲の最小電圧である、請求項１から３のいずれか一項に記載の光電変換素子。
  13. 　前記第１電圧の前記最小電圧は０Ｖである、請求項１から３のいずれか一項に記載の光電変換素子。
  14. 　前記最大電圧と前記最小電圧の差の絶対値は、１Ｖ以上である、請求項１から３のいずれか一項に記載の光電変換素子。
  15. 　前記最大電圧と前記最小電圧の差の絶対値は、２Ｖ以上である、請求項１から３のいずれか一項に記載の光電変換素子。
  16. 　前記最大電圧と前記最小電圧の差の絶対値は、５Ｖ以下である、請求項１から３のいずれか一項に記載の光電変換素子。
  17. 　前記最大電圧と前記最小電圧の差の絶対値は、４Ｖ以下である、請求項１から３のいずれか一項に記載の光電変換素子。
  18. 　前記第１電圧における光電流密度の変化率は、前記第２電圧における光電流密度の変化率の２０％以下である、
    　請求項１から３のいずれか一項に記載の光電変換素子。
  19. 　請求項１から３のいずれか一項に記載の光電変換素子と、
    　前記第１電極に接続された電荷検出回路と、
    　前記第１電極と前記第２電極との間に電位差を与える電圧供給回路と、を備える、
    　撮像装置。
PCT/JP2023/013659 2022-04-21 2023-03-31 光電変換素子および撮像装置 WO2023203995A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022070203 2022-04-21
JP2022-070203 2022-04-21

Publications (1)

Publication Number Publication Date
WO2023203995A1 true WO2023203995A1 (ja) 2023-10-26

Family

ID=88419662

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/013659 WO2023203995A1 (ja) 2022-04-21 2023-03-31 光電変換素子および撮像装置

Country Status (1)

Country Link
WO (1) WO2023203995A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158254A (ja) * 2001-11-22 2003-05-30 Nippon Hoso Kyokai <Nhk> 光導電膜および固体撮像装置
JP2017188917A (ja) * 2015-12-03 2017-10-12 パナソニックＩｐマネジメント株式会社 撮像装置
JP2019212848A (ja) * 2018-06-07 2019-12-12 日本放送協会 光電変換素子および撮像装置
WO2020189169A1 (ja) * 2019-03-20 2020-09-24 パナソニックＩｐマネジメント株式会社 撮像装置
WO2021220820A1 (ja) * 2020-04-27 2021-11-04 パナソニックＩｐマネジメント株式会社 撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158254A (ja) * 2001-11-22 2003-05-30 Nippon Hoso Kyokai <Nhk> 光導電膜および固体撮像装置
JP2017188917A (ja) * 2015-12-03 2017-10-12 パナソニックＩｐマネジメント株式会社 撮像装置
JP2019212848A (ja) * 2018-06-07 2019-12-12 日本放送協会 光電変換素子および撮像装置
WO2020189169A1 (ja) * 2019-03-20 2020-09-24 パナソニックＩｐマネジメント株式会社 撮像装置
WO2021220820A1 (ja) * 2020-04-27 2021-11-04 パナソニックＩｐマネジメント株式会社 撮像装置

Similar Documents

Publication Publication Date Title
CN108391068B (zh) 摄像装置
CN107004691B (zh) 光检测装置
WO2020162095A1 (ja) 光電変換素子および撮像装置
WO2018025545A1 (ja) 撮像装置
CN107004690B (zh) 光传感器
JP7190715B2 (ja) 撮像装置
JP2018125495A (ja) 光電変換素子および撮像装置
Shekhar et al. Hybrid image sensor of small molecule organic photodiode on CMOS–Integration and characterization
US20230045630A1 (en) Imaging device
US11523037B2 (en) Camera system
JP2017220577A (ja) 光検出装置
WO2023203995A1 (ja) 光電変換素子および撮像装置
Aihara et al. Image pickup from zinc phthalocyanine/bathocuproine double-layer film using pickup tube
WO2021149413A1 (ja) 撮像装置
US20210273019A1 (en) Imaging device, method for manufacturing imaging device, and imaging apparatus
US11723224B2 (en) Imaging apparatus
WO2023074230A1 (ja) 撮像装置
WO2022124088A1 (ja) 撮像装置および駆動方法
EP4145549A1 (en) Photoelectric conversion element and imaging device
WO2023203900A1 (ja) 撮像装置および撮像方法
WO2023140013A1 (ja) 光電変換素子、撮像装置およびフラーレン誘導体溶液
WO2022149401A1 (ja) 撮像装置
US20210273020A1 (en) Imaging device, method for manufacturing imaging device, and imaging apparatus
US20230354623A1 (en) Photocurrent multiplication device and imaging device
DE102006049120A1 (de) Bildaufnehmer mit organisch basierter Photodiode und Verfahren zur Herstellung davon

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23791647

Country of ref document: EP

Kind code of ref document: A1