CN116469859A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN116469859A
CN116469859A CN202210033878.XA CN202210033878A CN116469859A CN 116469859 A CN116469859 A CN 116469859A CN 202210033878 A CN202210033878 A CN 202210033878A CN 116469859 A CN116469859 A CN 116469859A
Authority
CN
China
Prior art keywords
electrical connection
substrate
groove
layer
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210033878.XA
Other languages
English (en)
Inventor
王路广
黄金荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210033878.XA priority Critical patent/CN116469859A/zh
Priority to PCT/CN2022/077782 priority patent/WO2023133970A1/zh
Priority to US17/846,114 priority patent/US20230223371A1/en
Publication of CN116469859A publication Critical patent/CN116469859A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开实施例涉及半导体领域，提供一种半导体结构及其制造方法，半导体结构包括：具有第一面的第一基底，第一基底内具有导电柱，第一面具有第一凹槽，第一凹槽露出导电柱的顶面和部分侧壁；具有第二面的第二基底，第一面和第二面相键合，第二面具有第二凹槽，第二基底内具有电连接柱，且电连接柱位于第二凹槽中，电连接柱凸出于第二面；电连接结构，电连接结构和部分电连接柱嵌入第一凹槽中，电连接结构至少环绕导电柱中被第一凹槽露出的部分和电连接柱嵌入第一凹槽中的部分。本公开实施例至少有利于在提高电连接柱和导电柱之间的连接稳定性的同时，降低堆叠基底的整体厚度。

Description

半导体结构及其制造方法
技术领域
本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制造方法。
背景技术
随着三维封装技术的发展，多层堆叠封装技术应用广泛，但是多层堆叠结构需要用到尺寸相同的晶圆来做堆叠，晶圆与晶圆间的连接结构会占据多层堆叠结构的一定厚度，会则增大多层堆叠结构整体的厚度，不适应现在终端越来越薄的需求。
此外，随着集成度的不断微缩，多层堆叠结构中连接结构的尺寸越来越小，相邻连接结构间的距离越来越小，容易引起相邻连接结构间的短路以及晶圆与晶圆间的脱落。
发明内容
本公开实施例提供一种半导体结构及其制造方法，至少有利于在提高半导体结构中电连接柱和导电柱之间的连接稳定性的同时，降低堆叠基底的整体厚度。
根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：具有第一面的第一基底，所述第一基底内具有导电柱，所述第一面具有第一凹槽，所述第一凹槽露出所述导电柱的顶面和部分侧壁；具有第二面的第二基底，所述第一面和所述第二面相键合，所述第二面具有第二凹槽，所述第二基底内具有电连接柱，且所述电连接柱位于所述第二凹槽中，所述电连接柱凸出于所述第二面；电连接结构，所述电连接结构和部分所述电连接柱嵌入所述第一凹槽中，所述电连接结构至少环绕所述导电柱中被所述第一凹槽露出的部分和所述电连接柱嵌入所述第一凹槽中的部分。
在一些实施例中，在垂直于所述第一面指向所述第二面的方向的平面中，所述电连接柱的截面面积大于所述导电柱的截面面积。
在一些实施例中，所述电连接柱的截面面积与所述导电柱的截面面积的比值为2～5。
在一些实施例中，在垂直于所述第一面指向所述第二面的方向的方向上，所述第一凹槽的宽度与所述导电柱的宽度的比值为2～3。
在一些实施例中，所述电连接结构还位于所述电连接柱和所述导电柱之间。
在一些实施例中，所述半导体结构还包括：第一保护层，位于所述导电柱和所述第一凹槽共同构成的表面和所述电连接结构之间。
在一些实施例中，所述半导体结构还包括：第一籽晶层，位于所述导电柱和所述第一凹槽共同构成的表面和所述第一保护层之间。
在一些实施例中，所述半导体结构还包括：扩散阻挡层，位于所述第二凹槽内表面和所述电连接柱之间，且所述扩散阻挡层的顶面高于所述电连接柱的顶面。
在一些实施例中，所述半导体结构还包括：第二籽晶层，位于所述扩散阻挡层和所述电连接柱之间，且所述第二籽晶层的顶面不高于所述扩散阻挡层的顶面。
在一些实施例中，所述扩散阻挡层中未与所述电连接柱接触的部分与所述电连接柱顶面围成第三凹槽。
在一些实施例中，所述半导体结构还包括：第二保护层，位于所述第三凹槽的底面和侧壁，所述第二保护层的底面和侧壁围成第四凹槽，部分所述电连接结构位于所述第四凹槽中。
根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制造方法，包括：提供具有第一面的第一基底，所述第一基底内具有导电柱，所述第一面具有第一凹槽，所述第一凹槽露出所述导电柱的顶面和部分侧壁；提供具有第二面的第二基底，所述第二面具有第二凹槽；在所述第二凹槽中形成电连接柱；在所述电连接柱远离所述第二基底的一侧形成初始电连接结构；将具有所述电连接柱和所述初始电连接结构的所述第二面与所述第一面键合，使所述初始电连接结构和部分所述电连接柱嵌入所述第一凹槽中，并形成电连接结构。
在一些实施例中，在将所述第一面和所述第二面键合之前，所述制造方法还包括：在所述导电柱和所述第一凹槽共同构成的表面形成第一保护层。
在一些实施例中，在将所述第一面和所述第二面键合之前，所述制造方法还包括：在所述导电柱和所述第一凹槽共同构成的表面形成第一籽晶层；在所述第一籽晶层表面形成第一保护层。
在一些实施例中，提供所述第二基底的步骤包括：提供初始第二基底；在所述初始第二基底的一侧表面形成具有开口的掩膜层；以所述掩膜层为掩膜刻蚀所述初始第二基底，形成具有所述第二凹槽的所述第二基底。
在一些实施例中，形成所述电连接柱的步骤包括：在所述第二凹槽和所述开口中形成所述电连接柱，所述电连接柱填充满所述第二凹槽和位于部分所述开口中。
在一些实施例中，在沿所述第一面指向所述第二面的方向上，位于所述开口中的所述电连接柱的高度与所述掩膜层的高度的比值为1/5～1/3。
在一些实施例中，在形成所述电连接柱之前，还包括：在所述第二凹槽的底部和侧壁以及所述开口的侧壁形成扩散阻挡层。
在一些实施例中，在形成所述扩散阻挡层之后，在形成所述电连接柱之前，在所述扩散阻挡层表面形成第二籽晶层。
在一些实施例中，未与所述电连接柱接触的所述扩散阻挡层与所述电连接柱顶面围成第三凹槽，在形成所述电连接柱之后，在形成所述初始电连接结构之前，还包括：在所述第三凹槽的底面和侧壁形成第二保护层。
在一些实施例中，所述第二保护层的底面和侧壁围成第四凹槽，形成所述初始电连接结构的步骤包括：在所述第四凹槽中形成所述初始电连接结构，所述初始电连接结构远离所述电连接柱的顶面高于所述掩膜层远离所述第二基底的顶面。
本公开实施例提供的技术方案至少具有以下优点：
在第一基底中设置有暴露出导电柱的第一凹槽，电连接结构和第二基底中的部分电连接柱共同嵌入第一凹槽中，实现电连接柱和导电柱的连接，以实现第一基底和第二基底之间的电连接；而且，在第一基底和第二基底存在相对运动趋势时，由于电连接结构位于第一凹槽中，使得第一基底和第二基底处于相互卡合的状态，有利于避免第一基底和第二基底相互滑动，提高第一基底和第二基底之间连接的稳定性；并且，电连接结构至少环绕导电柱中被第一凹槽露出的部分和电连接柱嵌入第一凹槽中的部分，有利于增大电连接结构与导电柱以及电连接柱之间的接触面积，从而降低电连接结构与导电柱以及电连接柱之间的接触电阻，有利于保证第一基底和第二基底之间良好的信号传递效率；此外，相对于目前使用非导电性胶水实现第一基底和第二基底的连接，无需额外增加非导电性胶水层，有利于减小材料消耗以及降低堆叠基底的整体厚度。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领缺普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图14为本公开实施例提供的半导体结构的制造方法各步骤对应的结构示意图。
具体实施方式
由背景技术可知，多层堆叠结构的厚度有待降低，多层堆叠结构连接的稳定性有待提高。
经分析发现，目前的堆叠基底封装技术中，通常采用TCB-NCP热压键合工艺，其中，TCB(热压焊，Thermo Compression Bonding)利用加热和加压力，使得相邻两个基底之间的连接结构处形成焊接，以实现相邻基底的连接；NCP(非导电性胶水，Non ConductionPaste)配合TCB工艺作业，即通过在两个基底之间涂覆NCP，NCP作为填充材料填充两个基底之间的间隙并包裹凸出于基底的连接结构。
然而，由于NCP材料特殊的流动性，无法给连接结构足够强度的制程，连接结构的形态受力容易发生偏移，使得相邻基底之间连接不稳定；而且，连接结构的形态受力容易发生偏移，容易使得连接结构的形态异常，可能导致基底之间的连接处发生错位，降低相邻基底间的信号传递效率，也可能到导致相邻连接结构接触而短路。此外，由于在基底之间增加了NCP材料，增大了堆叠基底的整体厚度，不适应现在终端越来越薄的需求。
本公开实施提供一种半导体结构及其制造方法，半导体结构中，电连接结构和第二基底中的部分电连接柱共同嵌入第一基底的第一凹槽中，使得第一基底和第二基底处于相互卡合的状态，在第一基底和第二基底存在相对运动趋势时，有利于避免第一基底和第二基底相互滑动，提高第一基底和第二基底之间连接的稳定性；并且，电连接结构至少环绕导电柱中被第一凹槽露出的部分和电连接柱嵌入第一凹槽中的部分，有利于增大电连接结构与导电柱以及电连接柱之间的接触面积，有利于保证第一基底和第二基底之间良好的信号传递效率；此外，相对于目前使用非导电性胶水实现第一基底和第二基底的连接，无需额外增加非导电性胶水层，有利于减小材料消耗以及降低堆叠基底的整体厚度。
下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。
本公开一实施例提供一种半导体结构，以下将结合附图对本公开一实施例提供的半导体结构进行详细说明。图1为本公开一实施例提供的半导体结构的结构示意图。
参考图1，半导体结构包括：具有第一面的第一基底110，第一基底110内具有导电柱101，第一面具有第一凹槽112，第一凹槽112露出导电柱101的顶面和部分侧壁；具有第二面的第二基底120，第一面和第二面相键合，第二面具有第二凹槽122，第二基底120内具有电连接柱103，且电连接柱103位于第二凹槽122中，电连接柱103凸出于第二面；电连接结构104，电连接结构104和部分电连接柱103嵌入第一凹槽112中，电连接结构104至少环绕导电柱101中被第一凹槽112露出的部分和电连接柱103嵌入第一凹槽112中的部分。
其中，第一凹槽112从第一基底110的第一面向第一基底110内凹陷，第二凹槽122从第二基底120的第二面向第二基底120内凹陷，且第二凹槽122在第一基底110表面的正投影位于第一凹槽112在第一基底110表面的正投影中。如此，有利于利用第一凹槽112容纳电连接结构104和凸出于第二基底120的电连接柱103。
在一些实施例中，第二基底120包括介质层130、导电层140以及衬底150，第二凹槽122贯穿介质层130，介质层130用于保护衬底150和导电层140，避免衬底150和导电层140与不必要的结构接触，对半导体结构的性能造成不利影响；导电层140位于衬底150中，且第二凹槽122露出导电层140的部分表面，导电层140用于实现电连接柱103与第二基底内其他的电学器件的电连接。需要说明的是，图1中以第二凹槽122仅贯穿介质层130为例，在实际应用中，第二凹槽122也可以贯穿部分厚度的导电层140。
在一些实施例中，介质层130的材料可以是氧化硅、氮化硅或氮氧化硅等相对介电常数较高的绝缘材料，导电层140的材料可以为铝、银或者金等导电材料；衬底150的材料类型可以为元素半导体材料或者晶态无机化合物半导体材料，元素半导体材料可以为硅或者锗；晶态无机化合物半导体材料可以为碳化硅、锗化硅、砷化镓或者镓化铟等。
在一些实施例中，继续参考图1，导电柱101与第一基底110之间具有隔离层107。其中，导电柱101的材料可以为铜，隔离层107的材料可以为氧化硅。
在一些实施例中，在垂直于第一面指向第二面的方向X的平面中，电连接柱103的截面面积大于导电柱101的截面面积。如此，在第一基底110和第二基底120堆叠时，即使导电柱101的中心轴线与电连接柱103的中心轴线之间有一定的偏移，也能保证导电柱101在第一面上的正投影完全落入电连接柱103在第一面上的正投影中，有利于提高电连接柱103与导电柱101之间的对准精度。
在一些实施例中，电连接柱103的截面面积与导电柱101的截面面积的比值为2～5。如此，在保证导电柱101的尺寸较小，不占用第一基底110内过多空间的同时，有利于保证电连接柱103的尺寸也不会过大，避免电连接柱103占用第二基底120内过多空间；而且，电连接柱103的截面面积与导电柱101的截面面积的比值大于2，有利于保证电连接柱103与导电柱101之间较高的对准精度。
在一些实施例中，在垂直于第一面指向第二面的方向X的方向Y上，第一凹槽112的宽度与导电柱101的宽度的比值为2～3。如此，有利于通过电连接结构104和凸出于第二基底120的电连接柱103填充满第一凹槽112中导电柱101未占用的空间。需要说明的是，第一凹槽112的宽度与导电柱101的宽度的比值可以根据第一凹槽112需要容纳的电连接结构104和凸出于第二基底120的电连接柱103的总体积而调整。
在一些实施例中，继续参考图1，电连接结构104还位于电连接柱103和导电柱101之间，即电连接结构104在方向X和方向Y构成的平面中的剖面形状类似于工字形。在其他实施例中，电连接结构可以仅环绕第一凹槽露出的导电柱的侧壁和环绕嵌入第一凹槽中的电连接柱的侧壁。
在一些实施例中，继续参考图1，半导体结构还可以包括：第一保护层115，位于导电柱101和第一凹槽112共同构成的表面和电连接结构104之间。如此，可以利用第一保护层115避免第一凹槽112露出的导电柱101被氧化。
在一些实施例中，导电柱101的材料可以为铜，第一保护层115的材料可以为镍，电连接结构104的材料可以为银锡合金，由于镍的晶格常数与银锡合金的晶格常数较为接近，使得镍与银锡合金之间更贴合，即电连接结构104和第一保护层115之间的接触性能良好，有利于降低电连接结构104和第一保护层115之间的界面电阻，并且，两者相接触不会产生较大的应力，有利于进一步提高电连接结构104和第一保护层115之间的连接的稳定性。
在一些实施例中，继续参考图1，半导体结构还可以包括：第一籽晶层116，位于导电柱101和第一凹槽112共同构成的表面和第一保护层115之间。其中，第一籽晶层116的材料可以为铜，第一保护层115的材料可以为镍、金或银等金属材料，第一基底110的材料类型可以为元素半导体材料或者晶态无机化合物半导体材料。由于半导体材料的晶格常数与金属材料的晶格常数差别较大，直接在半导体材料表面形成的金属层的晶格排布不一致，使得形成的金属层的质量不高且存在较大的内应力。
因此，由于第一籽晶层116和第一保护层115同为金属材料，即第一保护层115的晶格常数与第一籽晶层116的晶格常数匹配度高，有利于降低第一保护层115内的缺陷密度，提高第一保护层115的膜层质量，且降低第一保护层115的内部应力，因而有利于提高第一籽晶层116与第一基底110以及第一保护层115之间的附着性，以最终提高第一基底110和第二基底120之间连接的稳定性。
在一些实施例中，第一籽晶层116的厚度可以为50nm～100nm。
在一些实施例中，继续参考图1，半导体结构还可以包括：扩散阻挡层117，位于第二凹槽122内表面和电连接柱103之间，且扩散阻挡层117的顶面高于电连接柱103的顶面。其中，扩散阻挡层117可以阻挡电连接柱103中的元素通过第二凹槽122扩散进第二基底120中，影响第二基底120的性能。在一些例子中，扩散阻挡层117的材料可以为钛，电连接柱103的材料可以为铜。
在一些实施例中，继续参考图1，半导体结构还可以包括：第二籽晶层126，位于扩散阻挡层117和电连接柱103之间，且第二籽晶层126的顶面不高于扩散阻挡层117的顶面。其中，第二籽晶层126有利于提高扩散阻挡层117和电连接柱103之间连接的稳定性。
在一些实施例中，扩散阻挡层117中未与电连接柱103接触的部分与电连接柱103顶面围成第三凹槽(图中未标示)，用于容纳电连接结构104。
在一些实施例中，半导体结构还可以包括：第二保护层125，位于第三凹槽的底面和侧壁，第二保护层125的底面和侧壁围成第四凹槽(图中未标示)，部分电连接结构104位于第四凹槽中。如此，可以利用第二保护层125避免第二凹槽122中的电连接柱103被氧化。
在一些实施例中，电连接柱103的材料可以为铜，第二保护层125的材料可以为镍，电连接结构104的材料可以为银锡合金，由于镍的晶格常数与银锡合金的晶格常数较为接近，使得镍与银锡合金之间更贴合，即电连接结构104和第二保护层125之间的接触性能良好，有利于降低电连接结构104和第二保护层125之间的界面电阻，并且，两者相接触不会产生较大的应力，有利于进一步提高电连接结构104和第二保护层125之间的连接的稳定性。
综上所述，电连接结构104和凸出于第二基底120的部分电连接柱103共同嵌入第一基底110的第一凹槽112中，使得第一基底110和第二基底120处于相互卡合的状态，有利于避免第一基底110和第二基底120相互滑动，提高第一基底110和第二基底120之间连接的稳定性；并且，电连接结构104至少环绕导电柱101中被第一凹槽112露出的部分和电连接柱103嵌入第一凹槽112中的部分，有利于增大电连接结构104与导电柱101以及电连接柱103之间的接触面积，有利于保证第一基底110和第二基底120之间良好的信号传递效率；此外，第一基底110的第一面与第二基底120的第二面相互键合，无需增加额外厚度的连接结构，有利于减小材料消耗以及降低堆叠基底的整体厚度。
本公开另一实施例还提供一种半导体结构的制造方法，用于形成上述实施例提供半导体结构。以下将结合附图对本公开另一实施例提供的半导体结构进行详细说明。图1至图14为本公开另一实施例提供的半导体结构的制造方法各步骤对应的结构示意图。
参考图1至图14，半导体结构的制造方法包括：提供具有第一面a的第一基底110，第一基底110内具有导电柱101，第一面a具有第一凹槽112，第一凹槽112露出导电柱101的顶面和部分侧壁；提供具有第二面b的第二基底120，第二面b具有第二凹槽122；在第二凹槽122中形成电连接柱103；在电连接柱103远离第二基底120的一侧形成初始电连接结构114；将具有电连接柱103和初始电连接结构114的第二面b与第一面a键合，使初始电连接结构114和部分电连接柱103嵌入第一凹槽112中，并形成电连接结构104。
关于提供第一基底110的具体步骤，可以有以下三种实施例。
在一些实施例中，参考图2，第一基底110内具有导电柱101，第一面a具有第一凹槽112，第一凹槽112露出导电柱101的顶面和部分侧壁，后续可以直接将具有电连接柱103和初始电连接结构114(参考图7)的第二基底120的第二面b与第一面a键合。
在另一些实施例中，在将第一面a和第二面b键合之前，半导体结构的制造方法还可以包括：在导电柱101和第一凹槽112共同构成的表面形成第一保护层115，有利于避免第一凹槽112露出的导电柱101被氧化。其中，导电柱101的材料可以为铜，第一保护层115的材料可以为镍，电连接结构104的材料可以为银锡合金，由于镍的晶格常数与银锡合金的晶格常数较为接近，在第一面a与第二面b键合时，有利于提高电连接结构104和第一保护层115之间的贴合度，从而有利于降低电连接结构104和第一保护层115之间的界面电阻，并且，两者相接触不会产生较大的应力，有利于进一步提高电连接结构104和第一保护层115之间的连接的稳定性。
在又一些实施例中，在将第一面a和第二面b(参考图5)键合之前，半导体结构的制造方法还可以包括：参考图3，在导电柱101和第一凹槽112共同构成的表面形成第一籽晶层116；参考图4，在第一籽晶层116表面形成第一保护层115。
其中，第一籽晶层116的材料可以为铜，第一保护层115的材料可以为镍、金或银等金属材料，第一基底110的材料类型可以为元素半导体材料或者晶态无机化合物半导体材料。先在第一凹槽112的表面形成第一籽晶层116，再形成第一保护层115时，第一保护层115可以基于第一籽晶层116中的晶格排布方式继续生长，提高第一保护层115的晶格常数与第一籽晶层116的晶格常数间的匹配度，有利于降低第一保护层115内的缺陷密度，提高第一保护层115的膜层质量，且有利于降低第一保护层115的内部应力，因而有利于提高第一籽晶层116与第一基底110以及第一保护层115之间的附着性，以最终提高第一基底110和第二基底120之间连接的稳定性。
在一些实施例中，形成第一籽晶层116的方法可以为物理气相沉积，形成第一保护层115的方法可以为电镀。
上述三种实施例中，导电柱101与第一基底110之间还可以具有隔离层107。其中，导电柱101的材料可以为铜，隔离层107的材料可以为氧化硅。
在一些实施例中，参考图5，提供第二基底120的步骤包括：提供初始第二基底160；在初始第二基底160的一侧表面形成具有开口118的掩膜层108。
其中，初始第二基底160可以包括初始介质层131、导电层140以及衬底150，初始介质层131的材料可以是氧化硅、氮化硅或氮氧化硅等相对介电常数较高的绝缘材料，导电层140的材料和衬底150的材料与前述实施例相同，在此不做赘述。掩膜层108的材料可以未光刻胶。
结合参考图5和图6，以掩膜层108为掩膜刻蚀初始第二基底160，形成具有第二凹槽122的第二基底120，剩余初始介质层131作为介质层130。其中，第二凹槽122贯穿介质层130，介质层130用于保护衬底150和导电层140，避免衬底150和导电层140与不必要的结构接触，对半导体结构的性能造成不利影响；导电层140位于衬底150中，且第二凹槽122露出导电层140的部分表面，导电层140用于实现电连接柱103与第二基底内其他的电学器件的电连接。需要说明的是，图6中以第二凹槽122仅贯穿介质层130为例，在实际应用中，第二凹槽122也可以贯穿部分厚度的导电层140。
关于形成电连接柱103和初始电连接结构104的具体步骤，以下结合三种实施例进行详细的说明。
在一些实施例中，参考图7，在第二凹槽122(参考图6)和开口118(参考图5)中形成电连接柱103，电连接柱103填充满第二凹槽122和位于部分开口118中。
然后，继续参考图7，在开口118侧壁和电连接柱103顶面围成的凹槽中形成第二保护层125，在第二保护层125围成的凹槽中形成初始电连接结构114，初始电连接结构114远离电连接柱103的顶面高于掩膜层108远离第二基底120的顶面。在其他实施例中，也可以不形成第二保护层，直接在开口侧壁和电连接柱顶面围成的凹槽中形成初始电连接结构。
在另一些实施例中，参考图8，在形成电连接柱103之前，半导体结构的制造方法还可以包括：在第二凹槽122(参考图6)的底部和侧壁以及开口118(参考图5)的侧壁形成扩散阻挡层117。需要说明的是，扩散阻挡层117的材料以及作用与前述实施例相同，在此不做赘述。其中，形成扩散阻挡层117的方法包括物理气相沉积。
参考图9，在扩散阻挡层117的基础上形成电连接柱103。
继续参考图9，未与电连接柱103接触的扩散阻挡层117与电连接柱103顶面围成第三凹槽(图中未标示)，在形成电连接柱103之后，在形成初始电连接结构114之前，半导体结构的制造方法还可以包括：在第三凹槽的底面和侧壁形成第二保护层125。
继续参考图9，第二保护层125的底面和侧壁围成第四凹槽(图中未标示)，形成初始电连接结构114的步骤包括：在第四凹槽中形成初始电连接结构114，初始电连接结构114远离电连接柱103的顶面高于掩膜层108远离第二基底120的顶面。
在其他实施例中，也可以不形成第二保护层，直接在扩散阻挡层侧壁和电连接柱顶面围成的凹槽中形成初始电连接结构。
在又一些实施例中，参考图10，在形成扩散阻挡层117之后，在形成电连接柱103之前，半导体结构的制造方法还可以包括：在扩散阻挡层117表面形成第二籽晶层126。其中，第二籽晶层126的材料与作用与前述实施例相同，在此不做赘述。其中，形成扩散阻挡层117和的第二籽晶层126方法都包括物理气相沉积。
参考图11，在第二籽晶层126围成的凹槽中形成电连接柱103。其中，第二籽晶层126和电连接柱103具可以为金属材料，电连接柱103可以基于第二籽晶层126中的晶格排布方式继续生长，提高电连接柱103的晶格常数与第二籽晶层126的晶格常数间的匹配度，有利于降低电连接柱103内的缺陷密度，提高电连接柱103的膜层质量，且有利于降低电连接柱103的内部应力，因而有利于提高第二籽晶层126与扩散阻挡层117以及电连接柱103之间的附着性，以最终提高第一基底110和第二基底120之间连接的稳定性。
参考图12，未与电连接柱103接触的第二籽晶层126与电连接柱103顶面围成第三凹槽(图中未标示)，在形成电连接柱103之后，在形成初始电连接结构114之前，半导体结构的制造方法还可以包括：在第三凹槽的底面和侧壁形成第二保护层125。其中，形成电连接柱103和第二保护层125的方法包括电镀。
参考图13，第二保护层125的底面和侧壁围成第四凹槽，形成初始电连接结构114的步骤可以包括：在第四凹槽中形成初始电连接结构114，初始电连接结构114远离电连接柱103的顶面高于掩膜层108远离第二基底120的顶面。
在其他实施例中，也可以不形成第二保护层，直接在第二籽晶层侧壁和电连接柱顶面围成的凹槽中形成初始电连接结构。
参考图14，去除掩膜层108，为第一面a和第二面b(参考图4)键合做准备。需要说明的是，上述另外两种实施例中，最终也会去除掩膜层108。
上述三种实施例中，电连接柱103的材料可以为铜，第二保护层125的材料可以为镍，初始电连接结构114的材料可以为银锡合金，由于镍的晶格常数与银锡合金的晶格常数较为接近，在第二保护层125的基础上形成的初始电连接结构114的质量高且内部应力小，有利于提高电连接结构104和第二保护层125之间的接触性能，且有利于降低电连接结构104和第二保护层125之间的界面电阻，从而有利于进一步提高电连接结构104和第二保护层125之间的连接的稳定性。
此外，上述三种实施例中，在沿第一面a指向第二面b的方向X上，位于开口118中的电连接柱103的高度与掩膜层108的高度的比值为1/5～1/3。若位于开口118中的电连接柱103的高度与掩膜层108的高度的比值小于1/5，电连接柱103自身的体积较小，不利于提高电连接柱103自身的导电性；若位于开口118中的电连接柱103的高度与掩膜层108的高度的比值大于1/3，在后续去除掩膜层108或者第一面a与第二面b键合的时候，电连接柱103易发生断裂，不利于制备半导体结构的良率。此外，在第二面b与第一面a键合时，初始电连接结构114受温度和压力的影响会向第一凹槽112中漫延，且扩散阻挡层117、第二保护层125和第二籽晶层126对初始电连接结构114向第一凹槽112中漫延起到一定的引导作用，有利于降低初始电连接结构114溢出第一凹槽112的概率，以进一步提高堆叠基底连接的稳定性。
需要说明的是，结合参考图14、图9和图1，将具有电连接柱103和初始电连接结构114的第二面b与第一面a键合时，初始电连接结构114受温度和压力的影响会变形，形成图1中的电连接结构104。在实际应用中，扩散阻挡层117、第二保护层125和第二籽晶层126也可能受温度和压力的影响变形，向第一凹槽112中蔓延。
综上所述，提供具有第一凹槽112的第一基底110以及具有电连接柱103和初始电连接结构114的的第二基底120，在第一面a和第二面b键合时，初始电连接结构114和部分电连接柱103共同嵌入第一凹槽112中，使得第一基底110和第二基底120处于相互卡合的状态，有利于避免第一基底110和第二基底120相互滑动，提高第一基底110和第二基底120之间连接的稳定性；并且，最终形成的电连接结构104至少环绕导电柱101中被第一凹槽112露出的部分和电连接柱103嵌入第一凹槽112中的部分，有利于增大电连接结构104与导电柱101以及电连接柱103之间的接触面积，有利于保证第一基底110和第二基底120之间良好的信号传递效率；此外，第一基底110的第一面与第二基底120的第二面相互键合，无需增加额外厚度的连接结构，有利于减小材料消耗以及降低堆叠基底的整体厚度。
本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开实施例的精神和范围。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各自更动与修改，因此本公开实施例的保护范围应当以权利要求限定的范围为准。

Claims (21)

1.一种半导体结构，其特征在于，包括：
具有第一面的第一基底，所述第一基底内具有导电柱，所述第一面具有第一凹槽，所述第一凹槽露出所述导电柱的顶面和部分侧壁；
具有第二面的第二基底，所述第一面和所述第二面相键合，所述第二面具有第二凹槽，所述第二基底内具有电连接柱，且所述电连接柱位于所述第二凹槽中，所述电连接柱凸出于所述第二面；
电连接结构，所述电连接结构和部分所述电连接柱嵌入所述第一凹槽中，所述电连接结构至少环绕所述导电柱中被所述第一凹槽露出的部分和所述电连接柱嵌入所述第一凹槽中的部分。
2.如权利要求1所述的半导体结构，其特征在于，在垂直于所述第一面指向所述第二面的方向的平面中，所述电连接柱的截面面积大于所述导电柱的截面面积。
3.如权利要求2所述的半导体结构，其特征在于，所述电连接柱的截面面积与所述导电柱的截面面积的比值为2～5。
4.如权利要求1所述的半导体结构，其特征在于，在垂直于所述第一面指向所述第二面的方向的方向上，所述第一凹槽的宽度与所述导电柱的宽度的比值为2～3。
5.如权利要求1所述的半导体结构，其特征在于，所述电连接结构还位于所述电连接柱和所述导电柱之间。
6.如权利要求1所述的半导体结构，其特征在于，还包括：第一保护层，位于所述导电柱和所述第一凹槽共同构成的表面和所述电连接结构之间。
7.如权利要求6所述的半导体结构，其特征在于，还包括：第一籽晶层，位于所述导电柱和所述第一凹槽共同构成的表面和所述第一保护层之间。
8.如权利要求1所述的半导体结构，其特征在于，还包括：扩散阻挡层，位于所述第二凹槽内表面和所述电连接柱之间，且所述扩散阻挡层的顶面高于所述电连接柱的顶面。
9.如权利要求8所述的半导体结构，其特征在于，还包括：第二籽晶层，位于所述扩散阻挡层和所述电连接柱之间，且所述第二籽晶层的顶面不高于所述扩散阻挡层的顶面。
10.如权利要求8所述的半导体结构，其特征在于，所述扩散阻挡层中未与所述电连接柱接触的部分与所述电连接柱顶面围成第三凹槽。
11.如权利要求10所述的半导体结构，其特征在于，所述半导体结构还包括：第二保护层，位于所述第三凹槽的底面和侧壁，所述第二保护层的底面和侧壁围成第四凹槽，部分所述电连接结构位于所述第四凹槽中。
12.一种半导体结构的制造方法，其特征在于，包括：
提供具有第一面的第一基底，所述第一基底内具有导电柱，所述第一面具有第一凹槽，所述第一凹槽露出所述导电柱的顶面和部分侧壁；
提供具有第二面的第二基底，所述第二面具有第二凹槽；
在所述第二凹槽中形成电连接柱；
在所述电连接柱远离所述第二基底的一侧形成初始电连接结构；
将具有所述电连接柱和所述初始电连接结构的所述第二面与所述第一面键合，使所述初始电连接结构和部分所述电连接柱嵌入所述第一凹槽中，并形成电连接结构。
13.如权利要求12所述的制造方法，其特征在于，在将所述第一面和所述第二面键合之前，还包括：在所述导电柱和所述第一凹槽共同构成的表面形成第一保护层。
14.如权利要求12所述的制造方法，其特征在于，在将所述第一面和所述第二面键合之前，还包括：在所述导电柱和所述第一凹槽共同构成的表面形成第一籽晶层；在所述第一籽晶层表面形成第一保护层。
15.如权利要求12所述的制造方法，其特征在于，提供所述第二基底的步骤包括：
提供初始第二基底；
在所述初始第二基底的一侧表面形成具有开口的掩膜层；
以所述掩膜层为掩膜刻蚀所述初始第二基底，形成具有所述第二凹槽的所述第二基底。
16.如权利要求15所述的制造方法，其特征在于，形成所述电连接柱的步骤包括：在所述第二凹槽和所述开口中形成所述电连接柱，所述电连接柱填充满所述第二凹槽和位于部分所述开口中。
17.如权利要求16所述的制造方法，其特征在于，在沿所述第一面指向所述第二面的方向上，位于所述开口中的所述电连接柱的高度与所述掩膜层的高度的比值为1/5～1/3。
18.如权利要求16所述的制造方法，其特征在于，在形成所述电连接柱之前，还包括：在所述第二凹槽的底部和侧壁以及所述开口的侧壁形成扩散阻挡层。
19.如权利要求18所述的制造方法，其特征在于，在形成所述扩散阻挡层之后，在形成所述电连接柱之前，在所述扩散阻挡层表面形成第二籽晶层。
20.如权利要求18所述的制造方法，其特征在于，未与所述电连接柱接触的所述扩散阻挡层与所述电连接柱顶面围成第三凹槽，在形成所述电连接柱之后，在形成所述初始电连接结构之前，还包括：在所述第三凹槽的底面和侧壁形成第二保护层。
21.如权利要求20所述的制造方法，其特征在于，所述第二保护层的底面和侧壁围成第四凹槽，形成所述初始电连接结构的步骤包括：在所述第四凹槽中形成所述初始电连接结构，所述初始电连接结构远离所述电连接柱的顶面高于所述掩膜层远离所述第二基底的顶面。
CN202210033878.XA 2022-01-12 2022-01-12 半导体结构及其制造方法 Pending CN116469859A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210033878.XA CN116469859A (zh) 2022-01-12 2022-01-12 半导体结构及其制造方法
PCT/CN2022/077782 WO2023133970A1 (zh) 2022-01-12 2022-02-24 半导体结构及其制造方法
US17/846,114 US20230223371A1 (en) 2022-01-12 2022-06-22 Semiconductor structure and method for manufacturing semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210033878.XA CN116469859A (zh) 2022-01-12 2022-01-12 半导体结构及其制造方法

Publications (1)

Publication Number Publication Date
CN116469859A true CN116469859A (zh) 2023-07-21

Family

ID=87179418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210033878.XA Pending CN116469859A (zh) 2022-01-12 2022-01-12 半导体结构及其制造方法

Country Status (2)

Country Link
CN (1) CN116469859A (zh)
WO (1) WO2023133970A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495560B2 (en) * 2015-08-10 2022-11-08 X Display Company Technology Limited Chiplets with connection posts
CN112670191A (zh) * 2019-10-16 2021-04-16 长鑫存储技术有限公司 半导体封装方法、半导体封装结构及封装体
CN112670249A (zh) * 2019-10-16 2021-04-16 长鑫存储技术有限公司 半导体封装方法、半导体封装结构及封装体
CN111326503B (zh) * 2019-12-31 2021-03-12 诺思(天津)微系统有限责任公司 具有叠置单元的半导体结构及制造方法、电子设备
CN112117249B (zh) * 2020-09-22 2022-06-21 上海先方半导体有限公司 一种晶圆级键合结构及晶圆级键合方法
CN112802757B (zh) * 2020-12-28 2022-08-05 广东佛智芯微电子技术研究有限公司 基板制备方法及基板结构、芯片封装方法及芯片封装结构

Also Published As

Publication number Publication date
WO2023133970A1 (zh) 2023-07-20

Similar Documents

Publication Publication Date Title
US9570429B2 (en) Methods of fabrication and testing of three-dimensional stacked integrated circuit system-in-package
CN101154647B (zh) 半导体装置
US6753207B2 (en) Stacked semiconductor package and fabricating method thereof
JP5621155B2 (ja) ３ｄ電子モジュールをビアにより垂直に相互接続する方法
US7871925B2 (en) Stack package and method for manufacturing the same
US7626262B2 (en) Electrically conductive connection, electronic component and method for their production
US9674939B2 (en) Method for producing a mechanically autonomous microelectronic device
US20060081996A1 (en) Semiconductor device having aluminum electrode and metallic electrode
CN102332435A (zh) 电子元件及其制作方法
US11355441B2 (en) Semiconductor device
US10163746B2 (en) Semiconductor package with improved signal stability and method of manufacturing the same
US20230238294A1 (en) Semiconductor package including a chip-substrate composite semiconductor device
CN116469859A (zh) 半导体结构及其制造方法
JP2569789B2 (ja) 半導体チップの電極形成方法
US11183483B2 (en) Multichip module and electronic device
US20230223371A1 (en) Semiconductor structure and method for manufacturing semiconductor structure
US12040296B2 (en) Semiconductor structure and method for manufacturing semiconductor structure
WO2023133977A1 (zh) 一种半导体结构及一种半导体结构的制作方法
WO2023133976A1 (zh) 一种半导体结构及其制作方法
US20180286703A1 (en) Laminated Member
JP6571446B2 (ja) 半導体装置
JP2011018672A (ja) 半導体装置およびその製造方法
US11955480B2 (en) Integrated circuit comprising a three-dimensional capacitor
US11488840B2 (en) Wafer-to-wafer interconnection structure and method of manufacturing the same
US20220310582A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination