CN116466552A - 对位标记及其应用、读出电路芯片及其应用 - Google Patents
对位标记及其应用、读出电路芯片及其应用 Download PDFInfo
- Publication number
- CN116466552A CN116466552A CN202310483180.2A CN202310483180A CN116466552A CN 116466552 A CN116466552 A CN 116466552A CN 202310483180 A CN202310483180 A CN 202310483180A CN 116466552 A CN116466552 A CN 116466552A
- Authority
- CN
- China
- Prior art keywords
- alignment mark
- photoetching
- area
- indium
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052738 indium Inorganic materials 0.000 claims abstract description 147
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 147
- 238000001259 photo etching Methods 0.000 claims abstract description 123
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims description 38
- 238000000206 photolithography Methods 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 229910003460 diamond Inorganic materials 0.000 claims description 18
- 239000010432 diamond Substances 0.000 claims description 18
- 238000005516 engineering process Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000001459 lithography Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims 2
- 239000000463 material Substances 0.000 abstract description 5
- 230000008020 evaporation Effects 0.000 abstract description 3
- 238000001704 evaporation Methods 0.000 abstract description 3
- 230000005540 biological transmission Effects 0.000 abstract 2
- 239000004065 semiconductor Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 8
- 230000002776 aggregation Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000004220 aggregation Methods 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 238000005054 agglomeration Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000013557 residual solvent Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/682—Mask-wafer alignment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明涉及一种对位标记及其应用、读出电路芯片及其应用,对位标记包括:设置于衬底正面和/或背面的第一对位标记、设置于光刻版且与第一对位标记形状匹配的第二对位标记,第一对位标记包括光刻区,第二对位标记包括第一光刻区、第二光刻区,第一光刻区、第二光刻区间隔设置,在光刻区、第一光刻区设置透光材料形成透光区,光刻时,第一对位标记与所述第二对位标记对应,使衬底上形成铟柱孔,在铟柱孔区域蒸镀形成第一铟柱、第二铟柱,读出电路芯片包括设置于衬底的读出电路、焊盘、第一铟柱、第二铟柱,将该读出电路芯片应用于红外探测器中,读出电路通过第二铟柱形成的第二铟球与第二芯片倒装互连。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种用于光刻的对位标记、铟柱加工工艺方法、读出电路芯片、红外探测器。
背景技术
半导体器件加工过程中,主要通过衬底生长铟柱的倒装互连工艺实现两种芯片的连接,铟柱制备工艺流程包括:在衬底上光刻UBM孔(即焊盘孔)、UBM沉积(即金属沉积)形成金属电极(即焊盘)、光刻胶剥离(即lift-off)、光刻铟柱孔、铟柱沉积、光刻胶剥离、回熔形成铟球等,光刻UBM孔与铟柱孔的过程中,需要在衬底顶端的角区域(一般为四个角区域)设置对位标记,以便于光刻版与芯片准确对应。
对位标记的形状通常为十字形,例如现有的名称为一种倒装芯片和对准方法,申请号为202211221748.X的专利中第一标记部件。但现有技术中,衬底上读出电路的周围存在用于引线键合的金属电极,金属电极与对位标记区域的第一铟柱距离较近,进行回熔处理形成铟球时,对位标记区域的第一铟柱扩散极易污染金属电极,影响了后续键合工艺。
目前常用的解决以上问题的方式有两种,一种是在衬底上预留出足够的空间,使对位标记远离用于引线键合的金属电极以及用于倒装互连的第二铟柱,但这种方式使得半导体器件整体面积增大,无法满足半导体技术节点的不断缩小以及微缩半导体的发展需求;另一种方式是使对位标记的第一铟柱远离用于引线键合的金属电极,并靠近第二铟柱设置,但回熔时对位标记处的第一铟柱扩散易产生团聚,团聚铟柱高度远高于第二铟柱高度,影响了衬底中读出电路与芯片倒装互连。
发明内容
针对现有技术中存在的上述技术问题,本发明提供了一种用于光刻的对位标记,其无需增大半导体器件尺寸,即可避免对位标记处的第一铟柱扩散而影响后续键合工艺,可避免对位标记处的第一铟柱团聚而影响读出电路与芯片倒装互连。
为实现上述目的,本发明采用如下技术方案:
一种对位标记,对位标记包括:设置于衬底正面和/或背面的第一对位标记、设置于光刻版且与第一对位标记匹配的第二对位标记,其特征在于,所述第一对位标记包括光刻区,所述第二对位标记包括第一光刻区、第二光刻区,所述第一光刻区、第二光刻区间隔设置,在所述第二光刻区表面设置掩膜层形成非透光区,所述第一光刻区为透光区,光刻时,所述第一对位标记与所述第二对位标记对应。
其进一步特征在于,
所述第一对位标记、第二对位标记均为十字形,所述第一对位标记包括第一横部、与第一横部垂直的第一竖部,所述第二对位标记包括第二横部、与第二横部垂直的第二竖部,所述第二横部包括若干间隔设置的横向第一光刻区、横向第二光刻区,所述第二竖部包括若干间隔设置的竖向第一光刻区、竖向第二光刻区,所述第一横部包括横向设置的横向光刻区,所述第一竖部包括竖向设置的竖向光刻区;
更进一步的,所述衬底的至少一对对角区域设置有所述第一对位标记;
更进一步的,所述衬底的每个对角区域设置有至少两个并列的第一对位标记,所述衬底同一对角区域的相邻两个第一对位标记之间设置有第一间隙;
进一步的,所述光刻区的宽度为200um,长度为400um;
进一步的,所述第一光刻区的宽度范围为20um~30um,最大长度为50um~120um,所述第二光刻区的宽度范围为2um~10um;
进一步的,所述光刻版的至少一对对角区域中设置有所述第二对位标记;
更进一步的,所述光刻版上还设置有第三对位标记,所述光刻版的每个对角区域设置有至少一个第二对位标记和至少一个第三对位标记,所述光刻版同一对角区域的第二对位标记与所述第三对位标记并列,且所述第二对位标记与所述第三对位标记之间设置有第二间隙,光刻时,所述光刻版中的第二对位标记与衬底相应角区域的其中一个第一对位标记对应,第三对位标记与衬底相应角区域的另一个第一对位标记对应;
更进一步的,所述第三对位标记包括第一菱形、第二菱形,所述第一菱形的右上角与所述第二菱形的左下角重叠,且所述第一菱形与所述第二菱形均包括若干间隔设置的横向第三光刻区、横向第四光刻区、贯穿横向第三光刻区与横向第四光刻区的竖向第三光刻区;
更进一步的,所述横向第三光刻区的宽度为20um~50um,横向第四光刻区的宽度为2um~10um,所述竖向第三光刻区的宽度为30um~60um,一种铟球加工工艺方法,该工艺方法应用了上述对位标记,其特征在于,所述方法包括:S1、提供一衬底;
S2、采用光刻工艺在衬底上表面制备出铟柱孔,包括:
S21、在衬底上表面涂覆光刻胶;
S22、将光刻版上的第二对位标记与衬底上的第一对位标记对应;
S23、基于光刻胶光刻,在衬底上形成铟柱孔;
S3、在所述铟柱孔区域蒸镀铟,并采用湿法剥离工艺,形成铟柱,所述铟柱包括位于第一对位标记的第一光刻区的第一铟柱、用于倒装互连的第二铟柱。
其进一步特征在于,
步骤S4中,蒸镀铟前,铟柱孔图形区域的顶端材料为金;
进一步的,所述衬底的材质为氮氧化硅;
进一步的,步骤S2中,采用光刻机制备出铟柱孔图形。
一种读出电路芯片,该读出电路芯片包括衬底,所述衬底正面和/或背面设置有读出电路、焊盘、若干第一铟柱、若干第二铟柱,其特征在于,相邻两个第一铟柱之间设置有间隙,间隙的宽度与第二光刻区的宽度一致,第二铟柱位于读出电路所在区域且与所述读出电路电连接。
一种应用上述读出电路芯片的红外探测器,所述红外探测器中设置有至少一个第二芯片,其特征在于,所述读出电路芯片中的衬底表面设置有第一铟球,读出电路的表面设置有第二铟球,所述第一铟球、第二铟球分别由第一铟柱、第二铟柱回熔成球形,所述读出电路通过所述第二铟球与所述第二芯片倒装互连。
其进一步特征在于,
所述第二芯片为红外接收芯片;
进一步的,所述第二芯片与所述读出电路之间设置有第三间隙,所述第三间隙宽度范围为5um~10um;
进一步的,所述第二铟球的高度大于所述第一铟球的最大高度;
进一步的,所述第一铟球的一端延伸至所述第三间隙内;
进一步的,使用回流焊炉对所述第一铟柱、第二铟柱进行回熔,回熔温度为170摄氏度~190摄氏度,回流时间为20分钟。
采用本发明上述结构及方法可以达到如下有益效果:由于光刻版第二对位标记中第一光刻区为透光区,第二光刻区为非透光区,且第一光刻区与第二光刻区间隔设置,因此采用该光刻版进行光刻,可使衬底上第一对位标记形成与第二对位标记形状一致的铟柱孔,从而使后续沉积的第一铟柱之间形成与第二光刻区宽度一致的间隙,间隙的设置,使得第一对位标记处的第一铟柱量减少,第一铟柱量的减少使得后续回熔时第一铟柱团聚形成的第一铟球体积减小,降低了第一铟柱扩散对后续键合工艺的影响;第一铟柱量的减少也使得后续回熔时第一铟柱团聚形成的第一铟球高度降低,从而避免了第一铟柱团聚而影响读出电路与芯片倒装互连。
附图说明
图1为现有读出电路芯片的俯视图;
图2为现有读出电路芯片与其它芯片倒装互连主视的剖视图;
图3为本发明光刻版的局部俯视图;
图4为本发明光刻版上第二对位标记、第三对位标记的放大结构示意图;
图5为本发明读出电路芯片光刻前的俯视图;
图6包括:6a为本发明衬底上第一对位标记,6b为本发明光刻版上的第二对位标记、第三对位标记,6c为将光刻版上的第二对位标记、第三对位标记分别与衬底上的第一对位标记对应的结构示意图;
图7为将本发明读出电路芯片与其它芯片倒装互连主视的剖视图;
图8为本发明步骤S3中在铟柱孔区域及光刻胶表面蒸镀铟后的结构示意图;
图9为本发明步骤S3中采用剥离工艺形成的铟柱的结构示意图。
附图标记:衬底1、读出电路2、焊盘3、对位标记4、第二芯片5、第一对位标记41、第二对位标记42、第一光刻区410、第二光刻区411、第三对位标记43、横向第三光刻区430、横向第四光刻区431、竖向第三光刻区432、第一铟球401、第二铟球201。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1提供了一种现有的读出电路芯片,该芯片包括衬底1、设置于衬底的读出电路2、分布于读出电路2周围的焊盘3、十字形对位标记4,对位标记4分布于衬底1的四个角区域,对位标记2与相邻焊盘3之间的最小间距为a1为300um~500um,由于对位标记2与相邻焊盘3之间的间距较近,在这种形状的对位标记4上沉积铟柱后,后续回熔处理时铟柱扩散,易粘结在焊盘3上,从而影响了后续键合工艺。
将对位标记4远离焊盘3设置,可以改善铟柱回熔扩散后污染焊盘3的问题,对位标记4远离焊盘3的设置方式有两种,一种是在衬底1上预留出足够的空间,将对位标记4向外移至靠近芯片边缘的位置,但这易导致半导体器件整体面积增大,无法满足半导体技术节点的不断缩小以及微缩半导体的发展需求,另一种是将对位标记4下移和/或上移(即向读出电路2方向移动),但这种设置方式,使得对位标记4与读出电路2表面的第二铟柱的距离较近,第一铟柱回熔扩散团聚后的高度大于第二铟球201的高度,见图2,不利于读出电路2与第二芯片5倒装互连。
针对现有技术中存在的对位标记4的第一铟柱与焊盘3距离较近,回熔扩散易污染焊盘3,不利于后续键合,而通过在衬底1上预留出足够空间使对位标记4远离焊盘3的方式,不利于器件尺寸缩小,对位标记4远离焊盘3且向下和/或向上靠近第二铟柱设置,第一铟柱回熔扩散易团聚,不利于读出电路2与芯片倒装互连的技术问题,以下提供了一种用于光刻的对位标记的具体实施例。
见图3、图4,对位标记包括:设置于衬底正面和/或背面的第一对位标记41、设置于光刻版6且与第一对位标记41形状匹配的第二对位标记42,第一对位标记41包括光刻区,本实施例中,光刻区的宽度为200um,长度为400um;第二对位标记42包括第一光刻区410、第二光刻区411,第一光刻区410、第二光刻区411间隔设置,第一光刻区410的宽度范围为20um~30um,本实施例中优选25um,最大长度为50um~120um,本实施例中优选80um,第二光刻区411的宽度范围为2um~10um,本实施例中第二光刻区411的宽度为8um;在第二光刻区设置掩膜层形成非透光区,第一光刻区410为透光区,本实施例中,掩膜层的材料为铬,铬为不透光材料,以便于形成非透光区,从而便于后续铟柱加工过程中光穿过透光区域实现曝光。第一对位标记41的材料为铝或金。
第一对位标记41、第二对位标记42均为十字形,第一对位标记41包括第一横部、与第一横部垂直的第一竖部,第二对位标记42包括第二横部、与第二横部垂直的第二竖部,第二横部包括若干间隔设置的横向第一光刻区、横向第二光刻区,第二竖部包括若干间隔设置的竖向第一光刻区、竖向第二光刻区,第一横部包括横向设置的横向光刻区,第一竖部包括竖向设置的竖向光刻区,本实施例中,光刻区的宽度大于第一光刻区的宽度,第一光刻区的宽度大于第二光刻区的宽度。
衬底的四个角区域分别设置有两个并列的第一对位标记41,同一对角区域的相邻两个第一对位标记41之间设置有第一间隙,第一间隙a的宽度为60um~80um,本实施例中优选70um,该宽度较宽,便于对位时快速区分两个第一对位标记。
为便于与衬底1上两个并列的第一对位标记41对应,在光刻版6的每个对角区域设置一个第二对位标记42和一个第三对位标记43,同一对角区域的第二对位标记42与第三对位标记43并列,且第二对位标记42与第三对位标记43之间设置有第二间隙,第二间隙的宽度与第一间隙的宽度一致,以便于光刻时,光刻版中第二对位标记42与衬底1中其中一个第一对位标记41对应、第三对位标记43与衬底1中另一个第一对位标记41对应。
第三对位标记43的具体结构包括第一菱形、第二菱形,第一菱形的右上角与第二菱形的左下角重叠,且第一菱形与第二菱形均包括若干间隔设置的横向第三光刻区430、横向第四光刻区431、贯穿横向第三光刻区430与横向第四光刻区431的竖向第三光刻区432,横向第三光刻区430,横向第三光刻区430的宽度范围为20um~50um,本实施例中优选30um,横向第四光刻区431的宽度范围为2um~10um,本实施例中优选5um,竖向第三光刻区的宽度为30um~60um,本实施例中优选45um。
第三对位标记43为粗对位标记,第三对位标记43的设置,便于光刻时,快速找到衬底1中另一个第一对位标记41的所在位置,从而提高光刻时对位效率,再通过第二对位标记42与其中一个第一对位标记41精确对应,达到精确对位的目的。
将上述对位标记用于铟柱加工工艺方法中,使读出电路2所在芯片的衬底1上形成铟柱孔图形区、非铟柱孔图形区。
铟柱加工的具体步骤包括:S1、提供一衬底1;
S2、采用光刻机及光刻工艺在衬底1上表面制备出铟柱孔,光刻的具体步骤包括:S21、在衬底上表面涂覆光刻胶;
S22、将光刻版上的第二对位标记42、第三对位标记43分别与衬底1上的第一对位标记41对应;
S23、基于光刻工艺,在衬底1上形成铟柱孔,光刻时,光源的光线穿过光刻版上的第一光刻区照射在光刻胶上,将第一光刻区对应的光刻区的光刻胶去除,实现显影,从而在衬底上形成铟柱孔;
S3、首先,在铟柱孔区域及光刻胶表面蒸镀铟:采用热阻蒸发方式,即用热蒸发镀膜机加热承载高纯铟材料的舟,使舟内的高纯铟材料蒸发并以一定的速率逸出蒸发到芯片上光刻胶及金的表面,见图8。其次,采用湿法剥离工艺,形成铟柱:蒸镀铟后,在丙酮中浸泡蒸镀铟后的整体读出电路所在芯片2小时,再使用剥离机进行剥离:剥离机喷出一定压力(3Mpa~5Mpa)的溶剂(即丙酮)至光刻胶和光刻胶表面的铟,光刻胶在具有一定压力的溶剂喷射作用下掉落,同时光刻胶表面的铟随之一同被喷掉,从而将光刻胶表面的铟及光刻胶去除(金上表面的铟未被去除),实现剥离,剥离完后使用超纯水清洗,将残余溶剂及溶解后的光刻胶彻底清除,最后,使用氮气吹干其表面水分,见图9。
形成的铟柱包括位于第一对位标记41区域的第一铟柱、用于倒装互连的第二铟柱,相邻两个第一铟柱之间的间隙宽度与第二光刻区的宽度一致。
将上述工艺方法用于读出电路芯片工艺制程中,读出电路芯片包括衬底1,衬底1正面和/或背面设置有读出电路2、焊盘3、第一铟柱、第二铟柱,第一铟柱位于第一对位标记41区域,第二铟柱位于读出电路2区域,第一铟柱与焊盘3之间的最小第二间距范围a2为1000um~1500um,本实施例中第一铟柱与焊盘之间的最小第二间距为1250um,相比于现有的最小间距a1,本申请中第一铟柱与焊盘3之间的最小间距(即第二间距)显著增大,从而进一步避免了后续回熔时第一铟柱扩散而污染焊盘。
在衬底1上形成第一铟球、第二铟球的具体步骤包括上述步骤S1~S3,还包括步骤S4、采用回熔工艺使第一铟柱形成第一铟球401,使第二铟柱形成第二铟球201,该回熔工艺基于回流焊炉实现,通过回流焊炉对第一铟柱、第二铟柱进行回熔,回熔温度为170摄氏度~190摄氏度,本实施例中优选180℃,回流焊时间为20分钟。
将上述读出电路芯片应用于红外探测器中,该红外探测器包括衬底1、分布于衬底1的读出电路2、第二芯片5,本实施例中第二芯片5为红外接收芯片,通过第二铟球201将读出电路2与第二芯片5倒装互连,第二芯片5与读出电路2之间设置有第三间隙,第三间隙宽度范围为5um~10um,本实施例中第三间隙的宽度为8um,回熔形成的第一铟球401的一端延伸至第三间隙内,第二铟球201的高度大于第一铟球401的最大高度,方便了后续第二芯片通过第二铟球201与读出电路2倒装互连。
本申请在衬底总面积不变的条件下(即半导体器件总体积不变的条件下),通过将衬底上的第一对位标记、光刻版上的第二对位标记、第三对位标记分区的方式(即将第二对位标记划分为第一光刻区、第二光刻区,将第三对位标记划分为第三光刻区、第四光刻区),获得分区设置的第一铟柱(第一对位标记处的第一铟柱之间的间隙宽度与第二光刻区或第四光刻区的宽度一致),从而获得高度较低的第一铟球(第一铟球的高度低于第三间隙的宽度),其无需增大半导体器件尺寸(即无需增大读出电路芯片、红外探测器的尺寸),即能够避免对位标记处的第一铟柱扩散污染焊盘而影响后续键合工艺,避免对位标记处的第一铟柱扩散团聚的高度较高而影响读出电路与芯片倒装互连。
可以理解的是,以上关于本发明的具体描述,仅用于说明本发明而并非受限于本发明实施例所描述的技术方案。本领域的普通技术人员应当理解,仍然可以对本发明进行修改或等同替换,以达到相同的技术效果;只要满足使用需要,都在本发明的保护范围之内。
Claims (10)
1.一种对位标记,对位标记包括:设置于衬底正面和/或背面的第一对位标记、设置于光刻版且与第一对位标记匹配的第二对位标记,其特征在于,所述第一对位标记包括光刻区,所述第二对位标记包括第一光刻区、第二光刻区,所述第一光刻区、第二光刻区间隔设置,在所述第二光刻区设置掩膜层形成非透光区,所述第一光刻区为透光区;光刻时,所述第一对位标记与所述第二对位标记对应。
2.根据权利要求1所述的对位标记,其特征在于,所述第一对位标记、第二对位标记均为十字形,所述第一对位标记包括第一横部、与第一横部垂直的第一竖部,所述第二对位标记均包括第二横部、与第二横部垂直的第二竖部,所述第二横部包括若干间隔设置的横向第一光刻区、横向第二光刻区,所述第二竖部包括若干间隔设置的竖向第一光刻区、竖向第二光刻区,所述第一横部包括横向设置的横向光刻区,所述第一竖部包括竖向设置的竖向光刻区。
3.根据权利要求1或2所述的对位标记,其特征在于,所述衬底的至少一对对角区域设置有所述第一对位标记,所述光刻版的至少一对对角区域中设置有所述第二对位标记。
4.根据权利要求3所述的对位标记,其特征在于,所述衬底的每个对角区域设置有至少两个并列的第一对位标记,所述衬底同一对角区域的相邻两个第一对位标记之间设置有第一间隙,所述光刻版上还设置有第三对位标记,所述光刻版的每个对角区域设置有至少一个第二对位标记和至少一个第三对位标记,所述光刻版同一对角区域的第二对位标记与所述第三对位标记并列,且所述第二对位标记与所述第三对位标记之间设置有第二间隙,光刻时,所述光刻版中的第二对位标记与衬底相应角区域的其中一个第一对位标记对应,第三对位标记与衬底相应角区域的另一个第一对位标记对应。
5.根据权利要求4所述的对位标记,其特征在于,所述第三对位标记包括第一菱形、第二菱形,所述第一菱形的右上角与所述第二菱形的左下角重叠,且所述第一菱形与所述第二菱形均包括若干间隔设置的横向第三光刻区、横向第四光刻区、贯穿横向第三光刻区与横向第四光刻区的竖向第三光刻区;所述横向第三光刻区的宽度为20um~30um,横向第四光刻区的宽度为20um~30um,竖向第三光刻区的宽度为30um~60um。
6.根据权利要求1所述的对位标记,其特征在于,所述光刻区的宽度为30um,长度为180um;所述第一光刻区的宽度范围为20um~30um,最大长度为30um,所述第二光刻区的宽度范围为2um~5um。
7.一种对位标记的应用,所述对位标记为权利要求1所述的对位标记,将该对位标记应用于铟柱加工工艺方法中,其特征在于,铟柱加工工艺方法包括:
S1、提供一衬底;
S2、采用光刻工艺在衬底上表面刻蚀出铟柱孔,包括:
S21、在衬底上表面涂覆光刻胶;
S22、将光刻版上的第二对位标记与衬底上的第一对位标记对应;
S23、基于光刻胶光刻,在衬底上形成铟柱孔;
S3、在所述铟柱孔区域蒸镀铟,并采用湿法剥离工艺,形成铟柱,所述铟柱包括位于第一对位标记区域的第一铟柱、用于倒装互连的第二铟柱。
8.一种读出电路芯片,该芯片包括衬底,所述衬底正面和/或背面设置有读出电路、焊盘、第一铟柱、第二铟柱,所述第一铟柱、第二铟柱为权利要求7所述的对位标记的应用中的第一铟柱、第二铟柱,其特征在于,相邻两个第一铟柱之间设置有间隙,间隙的宽度与权利要求1所述的对位标记的第二光刻区的宽度一致,第二铟柱位于读出电路所在区域且与所述读出电路电连接。
9.一种读出电路芯片在红外探测器中的应用,读出电路芯片为权利要求8所述的读出电路芯片,所述红外探测器中设置有至少一个第二芯片,其特征在于,所述读出电路芯片中的衬底表面设置有第一铟球,读出电路的表面设置有第二铟球,所述第一铟球、第二铟球分别由第一铟柱、第二铟柱回熔成球形,所述读出电路通过所述第二铟球与所述第二芯片倒装互连。
10.根据权利要求9所述的读出电路芯片在红外探测器中的应用,其特征在于,所述第二芯片为红外接收芯片,所述第二芯片与所述读出电路之间设置有第三间隙,所述第三间隙宽度范围为5um~10um。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310483180.2A CN116466552A (zh) | 2023-04-28 | 2023-04-28 | 对位标记及其应用、读出电路芯片及其应用 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310483180.2A CN116466552A (zh) | 2023-04-28 | 2023-04-28 | 对位标记及其应用、读出电路芯片及其应用 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116466552A true CN116466552A (zh) | 2023-07-21 |
Family
ID=87173407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310483180.2A Pending CN116466552A (zh) | 2023-04-28 | 2023-04-28 | 对位标记及其应用、读出电路芯片及其应用 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116466552A (zh) |
-
2023
- 2023-04-28 CN CN202310483180.2A patent/CN116466552A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10629555B2 (en) | Packaging devices and methods of manufacture thereof | |
US7696009B2 (en) | Method for fabricating a semiconductor device having a heat radiation layer | |
US6861345B2 (en) | Method of disposing conductive bumps onto a semiconductor device | |
US6873046B2 (en) | Chip-scale package and carrier for use therewith | |
US20020064930A1 (en) | Method for forming a solder bump, and process for fabricating a semiconductor device | |
US11456269B2 (en) | Prevention of bridging between solder joints | |
US20050090025A1 (en) | Method of manufacturing a semiconductor device | |
US8927334B2 (en) | Overcoming chip warping to enhance wetting of solder bumps and flip chip attaches in a flip chip package | |
US20100221910A1 (en) | Method of producing semiconductor device | |
US6566762B1 (en) | Front side coating for bump devices | |
CN116466552A (zh) | 对位标记及其应用、读出电路芯片及其应用 | |
TW201941461A (zh) | 銲接凸塊、覆晶結構及其製備方法 | |
US6960518B1 (en) | Buildup substrate pad pre-solder bump manufacturing | |
JP3371177B2 (ja) | 蒸着装置とフリップチップicの製造方法 | |
KR100450243B1 (ko) | 반도체 소자의 범프 제조 방법 | |
JP3640781B2 (ja) | 半導体装置及びその製造方法 | |
JP2004319792A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007019104A (ja) | 半導体装置の製造方法 | |
JPS6381951A (ja) | 半導体装置の製造方法 | |
JPH04323838A (ja) | 半導体素子の実装方法 | |
TWI295822B (en) | Method for forming a passivation layer | |
JPH01128549A (ja) | 半田バンプの製造方法 | |
JP2000357710A (ja) | 半導体装置の実装構造および実装方法 | |
KR20020042033A (ko) | 솔더 범프를 포함하는 반도체 소자 및 그 형성방법 | |
JPH02207532A (ja) | はんだバンプの構造及びその形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |