CN116456726A - 基于FeFET+RRAM结构的可重构逻辑门及其制备和使用方法 - Google Patents
基于FeFET+RRAM结构的可重构逻辑门及其制备和使用方法 Download PDFInfo
- Publication number
- CN116456726A CN116456726A CN202310378620.8A CN202310378620A CN116456726A CN 116456726 A CN116456726 A CN 116456726A CN 202310378620 A CN202310378620 A CN 202310378620A CN 116456726 A CN116456726 A CN 116456726A
- Authority
- CN
- China
- Prior art keywords
- fefet
- rram
- logic gate
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 230000010287 polarization Effects 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 23
- 230000006870 function Effects 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 239000007772 electrode material Substances 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 238000005566 electron beam evaporation Methods 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 4
- 238000002207 thermal evaporation Methods 0.000 claims description 4
- QIHHYQWNYKOHEV-UHFFFAOYSA-N 4-tert-butyl-3-nitrobenzoic acid Chemical compound CC(C)(C)C1=CC=C(C(O)=O)C=C1[N+]([O-])=O QIHHYQWNYKOHEV-UHFFFAOYSA-N 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 230000010354 integration Effects 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 150000007522 mineralic acids Chemical class 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000005669 field effect Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229910002115 bismuth titanate Inorganic materials 0.000 description 2
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- ROUIDRHELGULJS-UHFFFAOYSA-N bis(selanylidene)tungsten Chemical compound [Se]=[W]=[Se] ROUIDRHELGULJS-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种基于FeFET+RRAM结构的可重构逻辑门及其制备和使用方法，制造该结构首先在FeFET的样品上沉积一层氧化物钝化层，并在钝化层上刻蚀形成通孔，随后沉积金属底电极、氧化铪等阻变材料和顶电极金属，最后通过光刻和刻蚀加工形成原有FeFET端口上的MIM结构，完成RRAM和FEFET的集成，其逻辑功能实现通过半导体参数分析仪加电压观测输出电流电压进行测量验证。本发明利用FeFET在不同极化状态下的阈值电压差异以及RRAM的阻变特性，使得两者形成的集成结构可通过调节RRAM电阻来实现重构逻辑功能，该可重构逻辑门结构简单、电路面积小、功耗低且具有CMOS兼容性。
Description
技术领域
本发明属于集成电路及半导体技术领域，具体涉及一种基于FeFET+RRAM结构的可重构逻辑门及其制备和使用方法。
背景技术
随着集成电路技术飞速发展进入后摩尔时代，如何在实现相同电路功能的前提下，进一步缩小芯片面积，这成为了一个越来越重要的难题。由于短沟道效应等的影响，减小传统MOSFET的沟道宽、长的方案逐渐变得不可行，因此需要新的方法来实现集成电路面积的缩小。
铁电场效应晶体管(FeFET)，又称为铁电介质栅极场效应晶体管，可以视为将传统晶体管的二氧化硅绝缘材料栅介质更换为铁电材料。当在栅上施加一个正的写入电压时，沟道表面形成反型层，在源漏之间形成电流的通道，对应着器件的写入过程；当在栅上施加一个负的擦除电压时，沟道表面形成积累层，在源漏之间的电流通道被截断，对应着器件的擦除过程；当铁电晶体管的栅介质层极化状态不一致时，晶体管的阈值电压也不一致。
阻变存储器(RRAM)，又称为忆阻器，是一种新型的非易失性随机存储器，它的结构非常简单，兼容标准CMOS工艺，具有工作电压低，读写速度快，功耗低等特点，其存储信息单元是由一种或多种金属氧化物来实现的可变电阻；在不同的写入电压下，RRAM表现出两种阻态即高阻态和低阻态，例如100KΩ和10KΩ。
公开号为CN107786198A的中国专利申请提出了一种可重构逻辑电路，其实现中用于存储的电路部分与用于逻辑运算的电路部分是分立的，分别运用的是传统的CMOS电路与存储器结构，这样会使得整个可重构逻辑门电路面积、功耗较大，影响电路性能；
文献[Pan,C.,Wang,CY.,Liang,SJ.et al.Reconfigurable logic andneuromorphic circuits based on electrically tunable two-dimensionalhomojunctions.Nat Electron 3,383–390(2020)]提出了一种实现可重构逻辑门的方法利用二维二硒化钨制成的同质结器件，这种器件可以表现出由栅极和漏极电压输入的极性组合控制的不同场效应特性，从而实现可重构逻辑功能；但这种实现可重构逻辑门的工艺方法与CMOS工艺不兼容，很难与CMOS电路相结合、应用于集成电路产业化。
发明内容
鉴于上述，本发明提供了一种基于FeFET+RRAM结构的可重构逻辑门及其制备和使用方法，该可重构逻辑门具有结构简单、CMOS工艺兼容、电路面积小、实现的逻辑功能种类多(10种)等优点，在集成电路存算一体领域具有广阔的应用前景。
一种基于FeFET+RRAM结构的可重构逻辑门，由FeFET和RRAM两部分组成，所述FeFET包含有源、漏、栅三组电极，所述RRAM集成于FeFET的漏极之上，且自下而上依次由底电极层、阻变介电层和顶电极层组成。
进一步地，所述可重构逻辑门利用FeFET在铁电层中存储的铁电极化状态(表现为阈值电压)作为一路输入，并将FeFET栅极所施加的电压作为另一路输入，从而实现双输入逻辑门的功能；此外该可重构逻辑门利用RRAM的阻变特性，将RRAM调整至合适阻值后作为FeFET的上拉电阻，从而实现不同逻辑功能，以体现其可重构性。
进一步地，所述FeFET还包含有硅衬底、氧化层以及铁电层，所述氧化层材料采用氧化硅、氧化铝或氧化铪，所述铁电层材料采用氧化铪锆、钛酸铋或锆钛酸铅。
进一步地，所述FeFET中的源极和漏极为与硅衬底形成欧姆接触的电极材料，该电极材料采用铝、镍、金或钨，栅极材料也采用铝、镍、金或钨。
进一步地，所述RRAM中的电极层材料采用铝、钨、铂或钛。
进一步地，所述阻变介电层材料采用氧化钛、氧化锌、氧化铪或硒化锗。
上述可重构逻辑门的制备方法，包括如下步骤：
(1)在FeFET的漏极上沉积一层氧化物钝化层，并在该钝化层上刻蚀形成通孔用于沉积材料；
(2)在通孔中依次制备底电极层、阻变介电层和顶电极层；
(3)通过光刻和刻蚀加工去掉不需要的图形部分的顶电极层与阻变介电层的材料形成MIM(金属-介电层-金属)结构，从而实现FeFET与RRAM的集成，形成基于FeFET+RRAM结构的可重构逻辑门。
进一步地，所述步骤(1)中采用原子层沉积的方法进行沉积，采用无机酸湿法(氢氟酸、盐酸或硫酸)进行刻蚀。
进一步地，所述步骤(2)中采用磁控溅射、电子束蒸镀或热蒸镀的方法制备底电极层和顶电极层，采用原子层沉积的方法制备阻变介电层。
进一步地，所述步骤(3)中采用等离子体刻蚀的方法进行刻蚀。
上述可重构逻辑门的使用方法，具体地：首先根据需要实现的逻辑功能，在RRAM的顶电极层施加电压，底电极层接地，将RRAM设置到合适的电阻阻值状态；然后在FeFET的栅极施加一电压脉冲信号，用以对FeFET的铁电极化状态进行设置(表现为阈值电压)作为一路输入，设置完成后再在栅极施加电压作为另一路输入，漏极(或源极)施加恒定电压，源极(或漏极)接地；最后通过半导体参数分析仪测量流过源漏两极的电流以及输出电压，验证输入电压与输出电压之间的指定逻辑关系。
进一步地，所述RRAM的合适阻值状态即为相应逻辑功能所需的匹配电阻，栅极施加的电压脉冲信号为使铁电材料实现极化翻转的电压脉冲，漏极(或源极)施加的恒定电压为使FeFET工作在线性区的电压，所述输出电压取RRAM与FeFET连接的中间节点电压。
本发明基于FeFET+RRAM结构的可重构逻辑门相较于传统CMOS逻辑门，利用了铁电场效应晶体管的极化状态作为一个输入，从而实现了单晶体管双输入，使得电路面积与功耗大大减小；本发明可重构逻辑门为FeFET与RRAM集成制备而成，工艺结构简单且与CMOS工艺兼容；本发明可重构逻辑门利用了RRAM的阻变特性来实现其可重构性(通过调整RRAM电阻来实现不同逻辑功能)，且能实现的逻辑功能种类数目多，实际应用前景更为广阔。
附图说明
图1为用于制备可重构逻辑门结构的FeFET样品结构示意图。
图2(a)为在FeFET样品上生长氧化物钝化层的示意图。
图2(b)为在钝化层上刻蚀形成通孔的示意图。
图2(c)为在通孔中制备RRAM底电极层的示意图。
图3(a)为制备RRAM阻变介电层的示意图。
图3(b)为制备RRAM顶电极层的示意图。
图3(c)为光刻形成RRAM图形的示意图。
图4(a)为可重构逻辑门测试电路结构侧视图。
图4(b)为可重构逻辑门测试电路结构俯视图。
图5为可重构逻辑门测试电学输入输出特性示意图。
图中：10—氧化物钝化层，11—底电极层，20—阻变介电层，21—顶电极层，22—FeFET源极，31—FeFET栅极。
具体实施方式
为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案进行详细说明。
本发明基于FeFET+RRAM结构的可重构逻辑门，包括FeFET和RRAM两部分，FeFET包括硅衬底、氧化层、铁电层、源极、漏极以及栅极层，RRAM包括顶电极层、阻变介电层以及底电极层，RRAM集成在FeFET的漏极上方，如图3(c)所示；需要说明的是，氧化层材料包含但不限于氧化硅、氧化铝或氧化铪，铁电层材料包含但不限于氧化铪锆、钛酸铋或锆钛酸铅，源极和漏极为与硅衬底形成欧姆接触的电极材料，电极材料包含但不限于铝、镍、金或钨，栅极层材料包含但不限于铝、镍、金或钨，RRAM的电极层材料包含但不限于铝、钨、铂或钛，阻变介电层材料包含但不限于氧化钛、氧化锌、氧化铪或硒化锗。
本发明可重构逻辑门是基于FeFET+RRAM结构的可重构逻辑门，其利用FeFET在铁电层中存储的铁电极化状态(表现为阈值电压)作为一路输入，并将FeFET栅极所加电压作为另一路输入，再通过合适电阻上拉从而实现双输入逻辑门的功能，此外该可重构逻辑门利用RRAM的阻变特性，将RRAM调整至合适阻值后作为FeFET的上拉电阻，从而实现该结构不同逻辑功能，体现FeFET+RRAM结构的可重构性。
本发明基于FeFET+RRAM结构的可重构逻辑门制备方法包括如下步骤：
(1)在如图1所示的FeFET的漏极上沉积一层氧化物钝化层10，并在该钝化层10上刻蚀形成通孔用于沉积材料。
本实施方式首先采用原子层沉积法在FeFET的漏极上制备氧化物钝化层的，氧化物沉积厚度为几十至几百纳米，如图2(a)所示；然后使用氢氟酸或盐酸或硫酸等无机酸湿法在钝化层10上刻蚀，刻蚀的深度为几十至几百纳米，如图2(b)所示，从而在钝化层10上形成通孔。
(2)在通孔中溅射底电极层11，沉积阻变介电层20，溅射顶电极层21。
本实施方式采用磁控溅射(或电子束蒸镀、热蒸镀)的方法在刻蚀形成的通孔中制备RRAM底电极层11，如图2(c)所示，底电极层11的厚度为1纳米至200纳米；然后采用原子层沉积法在底电极层11以及钝化层10上沉积阻变介电层20，阻变介电层20的材料厚度为1纳米至200纳米，如图3(a)所示；最后采用磁控溅射(或电子束蒸镀、热蒸镀)的方法在阻变介电层20上沉积顶电极层21，顶电极层21的材料厚度为1纳米至200纳米左右，如图3(b)所示。
(3)通过光刻和刻蚀加工去掉不需要的图形部分的顶电极层与阻变介电层的材料形成MIM(金属-介电层-金属)结构，从而实现FeFET与RRAM的集成，形成基于FeFET+RRAM结构的可重构逻辑门。
本实施方式采用等离子体刻蚀法在制备的材料上进行光刻和刻蚀，完成MIM结构的制备，刻蚀的深度为顶电极层和阻变层厚度之和，如图3(c)所示。
本发明基于FeFET+RRAM结构的可重构逻辑门使用方法如下：
如图4(a)和图4(b)所示，首先根据需要实现的逻辑功能，在结构中RRAM顶电极层21施加电压Vd，底电极层11接地，将RRAM设置调整逻辑功能对应的电路匹配电阻阻值状态；随后在FeFET的栅极31施加电压脉冲信号，对FeFET铁电层的极化翻转状态进行设置，并将其作为一个输入；然后在FeFET栅极31施加电压(作为另一个输入)在，RRAM顶电极层21(或FeFET源极22)施加恒定电压，FeFET源极22(或RRAM顶电极层21)接地，同时通过半导体参数分析仪测量流过源漏的电流并计算逻辑门的输出电压，从而验证输入电压信号与输出电压信号间为指定逻辑关系。
其中RRAM的合适阻值状态为相应逻辑功能所需的匹配电阻，栅极施加的电压脉冲信号为使铁电材料实现极化翻转的电压脉冲，漏(源)极施加的恒定电压为使FeFET工作在线性区的电压，取RRAM与FeFET连接的中间节点电压作为逻辑门的输出电压。
在本发明另一实施例中，测量可重构逻辑门在与门工作状态下的输入输出曲线，测量电路中RRAM的阻值设置电压为1.5V，阻值为2.6MΩ；测量电路中用于FeFET铁电层极化翻转的电压脉冲为+4V/500ms(输入“1”)或-3V/500ms(输入“0”)；测量电路中FeFET栅极输入电压为2V(输入“1”)或0V(输入“0”)，RRAM顶电极接地，FeFET源极施加电压2V，测量时间范围为5～15s；可重构逻辑门的输出电压计算公式为：
Vout＝Id×RRRAM
其中：Id为流过FeFET源漏的电流，RRRAM为RRAM的电阻值。
如图5所示为本发明可重构逻辑门对应不同的输入都有对应的输出电压结果，图中的嵌表为与门的逻辑真值表，对照图5可以看出本发明可重构逻辑门能正确地实现所需的逻辑功能。
由此可见，本发明基于FeFET+RRAM结构的可重构逻辑门相较于传统CMOS逻辑门，利用了铁电场效应晶体管的极化状态作为一个输入，从而实现了单晶体管双输入，使得电路面积与功耗大大减小；该可重构逻辑门为FeFET与RRAM集成制备而成，工艺结构简单且与CMOS工艺兼容；此外，本发明可重构逻辑门利用了RRAM的阻变特性来实现其可重构性(通过调整RRAM电阻来实现不同逻辑功能)，且能实现的逻辑功能种类数目多，实际应用前景更为广阔。
上述对实施例的描述是为便于本技术领域的普通技术人员能理解和应用本发明，熟悉本领域技术的人员显然可以容易地对上述实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。
Claims (10)
1.一种基于FeFET+RRAM结构的可重构逻辑门，其特征在于：由FeFET和RRAM两部分组成，所述FeFET包含有源、漏、栅三组电极，所述RRAM集成于FeFET的漏极之上，且自下而上依次由底电极层、阻变介电层和顶电极层组成。
2.根据权利要求1所述的可重构逻辑门，其特征在于：该可重构逻辑门利用FeFET在铁电层中存储的铁电极化状态作为一路输入，并将FeFET栅极所施加的电压作为另一路输入，从而实现双输入逻辑门的功能；此外该可重构逻辑门利用RRAM的阻变特性，将RRAM调整至合适阻值后作为FeFET的上拉电阻，从而实现不同逻辑功能，以体现其可重构性。
3.根据权利要求1所述的可重构逻辑门，其特征在于：所述FeFET中的源极和漏极为与硅衬底形成欧姆接触的电极材料，该电极材料采用铝、镍、金或钨，栅极材料也采用铝、镍、金或钨。
4.根据权利要求1所述的可重构逻辑门，其特征在于：所述RRAM中的电极层材料采用铝、钨、铂或钛，阻变介电层材料采用氧化钛、氧化锌、氧化铪或硒化锗。
5.一种如权利要求1～4任一权利要求所述可重构逻辑门的制备方法，包括如下步骤：
(1)在FeFET的漏极上沉积一层氧化物钝化层，并在该钝化层上刻蚀形成通孔用于沉积材料；
(2)在通孔中依次制备底电极层、阻变介电层和顶电极层；
(3)通过光刻和刻蚀加工去掉不需要的图形部分的顶电极层与阻变介电层的材料形成MIM结构，从而实现FeFET与RRAM的集成，形成基于FeFET+RRAM结构的可重构逻辑门。
6.根据权利要求5所述的制备方法，其特征在于：所述步骤(1)中采用原子层沉积的方法进行沉积，采用无机酸湿法进行刻蚀。
7.根据权利要求5所述的制备方法，其特征在于：所述步骤(2)中采用磁控溅射、电子束蒸镀或热蒸镀的方法制备底电极层和顶电极层，采用原子层沉积的方法制备阻变介电层。
8.根据权利要求5所述的制备方法，其特征在于：所述步骤(3)中采用等离子体刻蚀的方法进行刻蚀。
9.一种如权利要求1～4任一权利要求所述可重构逻辑门的使用方法，其特征在于：首先根据需要实现的逻辑功能，在RRAM的顶电极层施加电压，底电极层接地，将RRAM设置到合适的电阻阻值状态；然后在FeFET的栅极施加一电压脉冲信号，用以对FeFET的铁电极化状态进行设置作为一路输入，设置完成后再在栅极施加电压作为另一路输入，漏极施加恒定电压，源极接地；最后通过半导体参数分析仪测量流过源漏两极的电流以及输出电压，验证输入电压与输出电压之间的指定逻辑关系。
10.根据权利要求9所述的使用方法，其特征在于：所述RRAM的合适阻值状态即为相应逻辑功能所需的匹配电阻，栅极施加的电压脉冲信号为使铁电材料实现极化翻转的电压脉冲，漏极施加的恒定电压为使FeFET工作在线性区的电压，所述输出电压取RRAM与FeFET连接的中间节点电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310378620.8A CN116456726A (zh) | 2023-04-06 | 2023-04-06 | 基于FeFET+RRAM结构的可重构逻辑门及其制备和使用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310378620.8A CN116456726A (zh) | 2023-04-06 | 2023-04-06 | 基于FeFET+RRAM结构的可重构逻辑门及其制备和使用方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116456726A true CN116456726A (zh) | 2023-07-18 |
Family
ID=87125032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310378620.8A Pending CN116456726A (zh) | 2023-04-06 | 2023-04-06 | 基于FeFET+RRAM结构的可重构逻辑门及其制备和使用方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116456726A (zh) |
-
2023
- 2023-04-06 CN CN202310378620.8A patent/CN116456726A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10083974B1 (en) | Floating memristor | |
| US10854812B2 (en) | Systems and methods for gated-insulator reconfigurable non-volatile memory devices | |
| CN101064359B (zh) | 包括可变电阻材料的非易失存储器件 | |
| KR100676451B1 (ko) | 고체 전해질 스위칭 소자와 그것을 이용한 ｆｐｇａ,메모리 소자, 및 고체 전해질 스위칭 소자의 제조 방법 | |
| KR100818271B1 (ko) | 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법 | |
| EP0487101A2 (en) | Electrically device with a doped amorphous silicon channel | |
| US20090290404A1 (en) | Semiconductor memory device | |
| EP1580762A2 (en) | Memory cell having an electric field programmable storage element, and method of operating same | |
| CN111133598B (zh) | 具有电流控制的负差分电阻的可扩展且低电压的无电铸纳米级二氧化钒阈值开关装置和弛张振荡器 | |
| JP2003068983A (ja) | 電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ | |
| WO2020119738A1 (zh) | 忆阻器及其制作方法 | |
| US20230033747A1 (en) | Rram cell structure and fabrication method therefor | |
| CN111276603A (zh) | 氧化物基电子突触器件及其阵列 | |
| Chen et al. | Analog synaptic behaviors in carbon-based self-selective RRAM for in-memory supervised learning | |
| WO2013123704A1 (zh) | 一种阻变存储器的制备方法 | |
| CN116456726A (zh) | 基于FeFET+RRAM结构的可重构逻辑门及其制备和使用方法 | |
| CN112420922B (zh) | 一种基于钛银合金的低功耗cbram器件及其制备方法和应用 | |
| KR20190007724A (ko) | 가중치 회로 및 그 동작 방법 | |
| CN112018236A (zh) | 一种基于pzt的忆阻器件、其制备方法及其应用 | |
| JP2009283877A (ja) | 半導体記憶装置 | |
| US20220285546A1 (en) | Floating gate based 3-terminal analog synapse device and a manufacturing method thereof | |
| Hazra et al. | Impact of Atomic Layer Deposition Co-Reactant Pulse Time on 65nm CMOS Integrated Hafnium Dioxide-based Nanoscale RRAM Devices | |
| CN108920845B (zh) | 一种实现氧化锌线状晶体管电导可调的方法 | |
| CN116776944A (zh) | 用于尖峰神经网络的磁场驱动的人工神经元及其制备方法 | |
| CN118159122A (zh) | 一种基于锰钴镍氧的新型忆阻器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |