CN116438628A - 后侧晶片修改 - Google Patents
后侧晶片修改 Download PDFInfo
- Publication number
- CN116438628A CN116438628A CN202180076269.6A CN202180076269A CN116438628A CN 116438628 A CN116438628 A CN 116438628A CN 202180076269 A CN202180076269 A CN 202180076269A CN 116438628 A CN116438628 A CN 116438628A
- Authority
- CN
- China
- Prior art keywords
- wafer
- trench
- front side
- trenches
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
一种方法可包括获得晶片的特性数据。特性数据可对应于处于处理状态的晶片,并且可包括晶片的一组应力值。该晶片可以包括前侧、与前侧相对的后侧、以及一组区域。该一组应力值可以包括对应于第一区域的第一应力值。在处理状态下,可以在晶片的前侧上完成一个或多个前侧处理。该方法可以包括确定第一应力值超过应力阈值并生成补偿图。补偿图可以标识用于形成一个或多个沟槽的一个或多个区域。该方法可以包括基于补偿图,发起在第一区域中的晶片的后侧上形成第一沟槽。
Description
背景技术
本发明涉及晶片制造,并且更具体地,涉及后侧晶片修改(back-side wafermodification)。
晶片制造可以包括在诸如硅晶片的晶片上执行一系列处理步骤,以生成可以各自包括至少一个电子电路的一组管芯(die)。处理步骤可以包括在晶片的前侧(front side)和在晶片的后侧(back side)上执行的操作。
发明内容
根据本发明的实施例,一种方法可包括获得晶片的特性数据。特性数据可对应于处于处理状态的晶片。特性数据可以包括在处理状态中的晶片的一组应力值。该晶片可以包括前侧、与前侧相对的后侧、以及一组区域。该一组应力值可以包括第一应力值。第一应力值可以对应于该一组区域中的第一区域。在处理状态下,可以在晶片的前侧上完成一个或多个前侧处理。该方法可以包括确定第一应力值超过应力阈值。该方法可包括响应于该确定并基于该特性数据生成补偿图。补偿图可以标识该一组区域中的用于形成一个或多个沟槽的一个或多个区域。该方法可以包括基于补偿图,发起(initiate)在第一区域中的晶片的后侧上形成第一沟槽。
本公开的实施例可以被示出为具有晶片的设备。晶片可以具有前侧和后侧。前侧可以被配置为接收前侧处理特征。前侧处理特征可以形成一个或多个电子电路。后侧可以与前侧相对。所述后侧可包括后侧表面及第一组沟槽。第一组沟槽可以包括第一沟槽和第二沟槽。第一沟槽可以基本上平行于第二沟槽。第一沟槽和第二沟槽可以从后侧表面朝向前侧基本上垂直地延伸。
本公开的实施例可以被示出为具有晶片的设备。晶片可以具有前侧和与前侧相对的后侧。前侧可以包括前侧处理特征。前侧处理特征可以形成一个或多个电子电路。前侧处理特征可以包括第一组深沟槽和第二组深沟槽。间隙可以设置在第一组深沟槽和第二组深沟槽之间。间隙中可以没有深沟槽。后侧可包括后侧表面及第一组沟槽。第一组沟槽可以包括第一沟槽和第二沟槽。第一沟槽可以基本上平行于第二沟槽。第一沟槽和第二沟槽可以从后侧表面朝向前侧基本上垂直地延伸。第一组沟槽可以设置在间隙下方并且在第一组深沟槽与第二组深沟槽之间。
上述发明内容并非旨在描述本公开的每个所示实施例或每种实施方式。
附图说明
本申请中包括的附图并入说明书中并形成说明书的一部分。它们示出了本公开的实施例,并且与说明书一起用于解释本公开的原理。附图仅说明某些实施例,而不限制本公开。
图1描绘了根据本公开的实施例的具有晶片修改系统的示例计算环境。
图2描绘了根据本公开的实施例的用于执行后侧晶片修改的示例方法的流程图。
图3A示出了根据本公开的实施例的包括在补偿图(compensation map)中的晶片的顶视图表示。
图3B描绘了在晶片处于处理状态之前图3A中描述的晶片的截面图;根据本公开的实施例,该晶片具有后侧沟槽。
图3C描绘了根据本公开的实施例的处于处理状态的图3B的晶片。
图3D描绘了根据本发明的实施例的具有引入到后侧沟槽中的材料的图3B的晶片。
图3E描绘了根据本公开的实施例的处于处理状态的图3D的晶片。
图3F描绘了根据本公开的实施例的处于处理状态的图3A中描绘的晶片的截面图。
图3G描绘了根据本公开的实施例的具有后侧沟槽的图3F的晶片。
图3H描绘了在晶片处于处理状态之前图3A中描述的晶片的截面图;根据本公开的实施例,该晶片具有引入到后侧沟槽中的材料。
图3I描绘了根据本公开的实施例的处于处理状态的图3H的晶片。
图4描绘了可以根据本公开的实施例使用的计算机系统的代表性主要组件。
虽然本发明可以有各种修改和替换形式,但是其细节已经在附图中通过示例的方式示出并且将被详细描述。然而,应当理解,其目的不是将本发明限制于所描述的特定实施例。相反,本发明覆盖落入本发明范围内的所有修改、等效和替换。
具体实施方式
本公开的方面涉及晶片制造;更具体的方面涉及后侧晶片修改。虽然本公开不一定限于此类应用,但是通过使用此上下文的各种示例的讨论可以理解本公开的各个方面。
晶片制造可以包括在诸如硅晶片的晶片上执行一系列处理步骤,以生成可以各自包括至少一个电子电路的一组管芯。处理步骤可以包括在晶片的前侧和在晶片的后侧上执行的操作。例如,在一些情况下,前侧处理步骤可以包括蚀刻工艺和沉积工艺以在晶片的前侧上形成特征,诸如电路层、导电迹线(trace)和晶体管。在一些情况下,后侧处理步骤可以包括研磨以修改晶片的厚度以及抛光和/或施加材料以修复由这样的研磨引起的晶片损伤。在一些情况下,前侧操作中的一个或多个可在晶片内引起应力。这种应力会导致晶片弯曲,使得晶片的一个或多个区域偏离阈值平坦度。
晶片的弯曲会导致随后的前侧处理操作的各种问题。例如,前侧处理操作可以包括深沟槽蚀刻(例如,用于形成在绝缘体上硅工艺中延伸超过掩埋绝缘体层的前侧沟槽的蚀刻工艺)。在一些情况下,这种深沟槽蚀刻可引起应力,该应力导致晶片的一个或多个区域弯曲。由晶片弯曲引起的晶片的不均匀性可能在晶片中引入不期望的变化。例如,在一些情况下,由于晶片的不均匀性,要被转移到晶片的直线的图案可能在晶片上形成为曲线。在另一个实例中,这种不均匀性会导致平面化工艺,其在晶片的一些区域比在其它区域去除更多的材料。因此,晶片的弯曲会导致管芯缺陷。
为了解决这些和其它挑战,本公开的实施例包括晶片修改系统。在一些实施例中,晶片修改系统可预测由前侧处理操作引起的应力是否可能导致晶片弯曲。响应于晶片弯曲可能发生的预测,晶片修改系统可以发起形成一个或多个后侧沟槽以减少这种预测的弯曲。特别地,晶片修改系统可以基于晶片的特性数据生成补偿图。补偿图可以标识晶片的一个或多个区域,其中形成一组后侧沟槽可以补偿可能导致晶片弯曲的应力。基于补偿图,晶片修改系统可以发起形成该一组后侧沟槽。在一些实施例中,可以在晶片处于处理状态之前(例如,在晶片的前侧上完成一个或多个前侧处理之前)形成一组后侧沟槽。
通过生成补偿图,本发明的实施例可以根据被处理的特定晶片的特性而定制的有效方式来减少晶片弯曲。例如,本公开的实施例可以在预测发生晶片弯曲的特定情况下以及在可以减少晶片弯曲的晶片的特定区域中发起形成后侧沟槽。另外,通过在晶片处于处理状态之前形成一组后侧沟槽,本公开的实施例可以主动解决预测的晶片弯曲。这种主动方法可防止在晶片上执行的后续前侧处理操作期间的晶片弯曲。因此,本发明的实施例可减少管芯缺陷。
在一些实施例中,基于晶片的特性数据,并且考虑到热因素,晶片修改系统可以选择晶片的一个或多个区域以利用后侧沟槽进行修改。例如,在一些实施例中,这样的区域可以包括其中诸如晶片的管芯的操作温度的温度被预测为超过温度阈值的区域。在一些实施例中,可以选择这样的区域以通过局部地改善热转移来改善给定管芯上的热变性。在一些实施例中,可以选择这样的区域以增加给定管芯的部分之间的热隔离,从而导致敏感芯片区的热特性的改善。因此,鉴于热考虑,本公开的实施例可以改善晶片的一个或多个管芯的操作性能。
转到附图,图1示出了计算环境100,其包括晶片修改系统110、晶片处理设备150、计算设备170和/或网络180中的每一个中的一个或多个。在一些实施例中,至少一个晶片修改系统110、晶片处理设备150和/或计算设备170可以通过至少一个网络180与至少一个其他晶片修改系统、晶片处理设备和/或计算设备交换数据。晶片修改系统110、晶片处理设备150、计算设备170和/或网络180中的每一个中的一个或多个可以包括计算机系统,诸如参照图4讨论的计算机系统401。
在一些实施例中,晶片修改系统110可以包括在安装在计算设备170和/或晶片处理设备150中的至少一个的计算机系统上的软件中。例如,在一些实施例中,晶片修改系统110可以被包括作为安装在晶片处理设备150上的软件的插件软件组件。晶片修改系统110可以包括由处理器执行的程序指令,诸如晶片处理设备150的处理器,以执行关于图2至图3I讨论的一个或多个操作。
在一些实施例中,晶片修改系统110可以包括一个或多个模块,诸如数据管理器120、补偿图生成器130和/或设备管理器140。在一些实施例中,数据管理器120、补偿图生成器130和/或设备管理器140可被集成到单个模块中。在一些实施例中,数据管理器120可以获得、解释、分析、存储和/或发起数据的存储,诸如晶片的特性数据。在一些实施例中,补偿图生成器130可解释和/或分析诸如特性数据的数据,并生成一个或多个补偿图。在一些实施例中,晶片修改系统110可包括用于执行晶片的特性数据的结构分析和/或热分析的软件。在一些实施例中,设备管理器140可以将一个或多个命令传输到一个或多个晶片处理设备150。例如,在一些实施例中,设备管理器120可以基于补偿图将命令传输到蚀刻设备以在晶片160上形成一组后侧沟槽。在一些实施例中,数据管理器120、补偿图生成器130和/或设备管理器140中的一个或多个可以包括由处理器(诸如晶片处理设备150的处理器)实现的程序指令,以执行关于图2至图3I所讨论的一个或多个操作。例如,在一些实施例中,数据管理器120可包括执行图2的操作210和220的程序指令,在一些实施例中,补偿图生成器130可包括执行图2的操作230和240的程序指令,在一些实施例中,设备管理器140可包括执行图2的操作250和260的程序指令。
在一些实施例中,一个或多个晶片处理设备150可以包括被配置为执行诸如光刻、蚀刻、沉积等的工艺以在晶片160上形成电子电路的一组机器和/或设备。在一些实施例中,一个或多个晶片处理设备150可以被配置为响应于由晶片修改系统110发出的一个或多个命令而在晶片160上形成后侧沟槽和/或将一种或多种材料引入到晶片160的后侧沟槽中。在一些实施例中,晶片修改系统110可以发起引入这些材料,以向晶片160提供预定的结构支撑和/或热转移属性。晶片160可以指其上可以形成一组电子电路的衬底。晶片160可以包括半导体材料,诸如硅。晶片160可以被分成一组管芯,每个管芯包括至少一个电子电路。
在一些实施例中,一个或多个计算设备170可以包括计算机或服务器。例如,在一些实施例中,一个或多个计算设备170可以包括诸如制造设施的实体的计算机,其操作晶片处理设备150。一个或多个计算设备170可以被配置为存储和/或处理晶片160的数据,诸如特性数据。在一些实施例中,一个或多个计算设备170可以将这样的特性数据提供给晶片修改系统110。在一些实施例中,网络180可以是广域网(WAN)、局域网(LAN)、因特网或内联网。
图2示出了根据本公开的实施例的用于执行后侧晶片修改的示例方法200的流程图。方法200可由晶片修改系统(诸如参照图1讨论的晶片修改系统110)执行。
在操作210中,晶片修改系统可以获得晶片的特性数据。在一些实施例中,特性数据可包括关于要制造的晶片的信息。例如,在一些实施例中,特性数据可以包括晶片的设计数据,诸如要形成的组件(例如,晶体管)及其在晶片上的位置;包括在晶片中的材料和它们的相应属性;要形成的特征(例如,前侧沟槽)及其尺寸、在晶片上的位置和/或数量;等等。在一些实施例中,特性数据可以包括处于处理状态的晶片的属性(例如,应力值和/或温度值)。处理状态可以指在晶片的前侧上完成一个或多个前侧处理的晶片的状态。例如,在一些实施例中,处理状态可以指在晶片上完成前端制程(例如,深沟槽蚀刻)和/或后端制程(例如,金属化层的沉积)的状态。在一些实施例中,处理状态可以指其中晶片被分离成管芯的状态。在这些实施例中,特性数据可以包括在组件的操作期间与管芯组件相关联的一个或多个温度值。例如,在一些实施例中,特性数据可以包括形成在晶片的管芯上的二极管的预测操作温度。
在一些实施例中,操作210可以包括晶片修改系统从诸如计算设备(例如,图1的计算设备170)和/或晶片处理设备(例如,图1的晶片处理设备150)的源检索特性数据。在一些实施例中,操作210可以包括晶片修改系统生成特性数据。例如,在一些实施例中,晶片修改系统可以采用结构分析和/或热分析工具来分析晶片的设计数据。基于这样的分析,晶片修改系统可以计算与处于处理状态的晶片相对应的一个或多个应力值和/或温度值。进一步基于这样的分析,晶片修改系统可以确定可以具有这样的应力值和/或温度值的晶片的一个或多个区域。
在操作220中,晶片修改系统可以获得阈值数据。在一些实施例中,阈值数据可以包括一个或多个参数值,晶片修改系统可以使用这些参数值来预测是否可能发生晶片弯曲。例如,在一些实施例中,阈值数据可以包括应力阈值。在该示例中,超过应力阈值的晶片的应力值可以指示响应于一个或多个前侧处理操作的晶片弯曲可能发生。因此,在该示例中,晶片修改系统可以响应于确定晶片的应力值超过应力阈值而预测可能发生晶片弯曲。在一些实施例中,阈值数据可以包括一个或多个参数值,晶片修改系统可以使用该一个或多个参数值来预测由晶片形成的组件的操作特性。例如,在一些实施例中,阈值数据可以包括用于形成在晶片的管芯上的一组晶体管的温度阈值。在该示例中,该一组晶体管的超过温度阈值的操作温度值可以指示管芯的过高操作温度。因此,在该示例中,晶片修改系统可以响应于确定操作温度值超过温度阈值而预测管芯的有缺陷操作。
在一些实施例中,阈值数据可以由实体预先确定,诸如晶片修改系统的编程器或操作员。在一些实施例中,晶片修改系统可以从诸如第三方公司的网络服务器的源获得阈值数据,该源存储关于晶片和/或晶片的组件的先前结构和/或热分析的数据。
在操作230中,晶片修改系统可以基于在操作210中获得的特性数据来确定是否超过在操作220中获得的阈值。例如,在一些实施例中,操作230可以包括晶片修改系统将在操作210中获得的应力值与在操作220中获得的应力阈值进行比较,以确定应力值是否超过应力阈值。如果晶片修改系统确定特性数据超过阈值数据,则晶片修改系统可以进行到操作240。否则,如果晶片修改系统确定特性数据不超过阈值数据,则方法200可以结束。
在操作240中,晶片修改系统可以生成补偿图。补偿图可以包括用于在晶片上形成一个或多个后侧沟槽的一组规范。在一些实施例中,该一组规范可以包括诸如一个或多个后侧沟槽的尺寸、数量和/或形成位置(例如,晶片的将形成后侧沟槽的区域)的信息。在一些实施例中,补偿图可以包括晶片的视觉表示(例如,计算机模型和/或晶片的一组图像)。在这些实施例中,这样的视觉表示可以显示在计算设备和/或处理设备的屏幕上。视觉表示可以促进用户查看晶片的特征并且解释用于在晶片上形成一个或多个后侧沟槽的一组规范的能力。
在一些实施例中,晶片修改系统可以至少部分地基于在操作210中获得的特性数据来生成补偿图。例如,在一些实施例中,特性数据可以包括与处于处理状态的晶片的相应的一组区域相对应的一组应力值。在该示例中,晶片修改系统可以响应于执行操作230,预测晶片弯曲可能发生在该一组区域中的每个区域中。作为响应,晶片修改系统可以为每个区域生成用于形成可以减小晶片中的应力的一个或多个后侧沟槽的规范。通过减小这种应力,晶片修改系统可以减小每个区域中的弯曲程度。在该示例中,晶片修改系统可以通过采用结构分析工具来分析设计数据和/或处于处理状态的晶片的属性,从而生成规范。通过这种分析,晶片修改系统可以确定可以减少晶片弯曲的规范。
在一些实施例中,操作240可以包括考虑在晶片上形成后侧沟槽的附加结构和/或热效应的晶片修改系统。例如,在一些实施例中,晶片修改系统可以生成用于形成一个或多个后侧沟槽的一组规范,其中结构支撑区域设置在一个或多个后侧沟槽与晶片的一个或多个前侧处理特征(例如,前侧沟槽)之间。在这些实施例中,晶片修改系统可指定结构支撑区域的尺寸,使得可在晶片中保持阈值刚度或阈值柔性。这种阈值刚度或柔性可以允许晶片和/或晶片的管芯承受否则可能对晶片和/或晶片的管芯造成物理损坏的力。
在一些实施例中,操作240可以包括晶片修改系统选择要引入一个或多个后侧沟槽中的材料。材料的这种引入可以允许晶片修改系统进一步调节晶片的结构和/或热属性。在一些实施例中,材料的引入还可防止不期望的材料积聚在后侧沟槽内。在一些实施例中,晶片修改系统可以至少部分地基于包括在操作210中获得的特性数据中的一个或多个应力值和/或一个或多个温度值来选择材料。例如,在一些实施例中,晶片修改系统可以选择当被引入到一个或多个后侧沟槽中时可以减小晶片的应力值同时改善晶片和/或晶片的管芯的热转移属性的材料。在一些实施例中,晶片修改系统可以选择诸如金、铅、气凝胶或碳的材料以修改晶片应力和/或刚度。在一些实施例中,晶片修改系统可以选择材料如铜或铝以增加热导率,并且晶片修改系统可以选择绝缘材料(诸如气体、油或气凝胶)以降低热导率。
在操作250中,晶片修改系统可以基于在操作240中生成的补偿图发起一个或多个后侧沟槽的形成。在一些实施例中,操作250可以包括晶片修改系统向一个或多个处理设备(例如,图1的处理设备150)发出一个或多个命令以形成一个或多个后侧沟槽。在一些实施例中,此类命令可包括用以在晶片处于处理状态之前(例如,在晶片的前侧上完成一或多个前侧工艺之前)形成一或多个后侧沟槽的指令。例如,在一些实施例中,这样的命令可以包括用于处理设备在晶片的前侧上执行深沟槽蚀刻之前形成一组后侧沟槽的指令。这样,晶片修改系统可以主动补偿由前侧工艺引起的应力,该应力预计会导致晶片弯曲。在一些实施例中,此类命令可包括用于处理设备在晶片处于处理状态之后形成一组后侧沟槽的指令。在这些实施例中,晶片修改系统可以形成一组后侧沟槽以修改由晶片形成的组件的预测操作温度和/或减少在前侧处理之后可能出现的应力(例如,由于管芯的热膨胀和/或封装引起的应力)。
在操作260中,晶片修改系统可以发起将材料引入到在操作250中形成的一个或多个后侧沟槽中。材料的这种引入可以基于在操作240中生成的补偿图。在一些实施例中,操作260可以包括晶片修改系统向一个或多个处理设备(例如,图1的处理设备150)发出一个或多个命令以将材料插入一个或多个后侧沟槽中。在一些实施例中,一个或多个处理设备可以通过沉积工艺将该材料引入到后侧沟槽中的一个或多个中。在一些实施例中,这样的命令可以包括在晶片处于处理状态之前插入材料的指令。这样,晶片修改系统可以主动补偿由前侧工艺引起的应力和/或温度梯度。在一些实施例中,这样的命令可以包括在晶片处于处理状态之后插入材料的指令。在这些实施例中,晶片修改系统可以调整该一组后侧沟槽以修改由晶片形成的组件的预测操作温度和/或减少在前侧处理之后可能发生的应力。
图3A至图3I描绘根据本公开的实施例的晶片。附图未按比例示出;为了清楚起见,这些图中包括的特征被放大示出。此外,特征/区域的数量、特征/区域的形状、特征/区域的位置以及特征/区域之间的关系(例如,相对位置、相对大小等)是出于说明性目的而展示,且不应解释为限制性的。
图3A示出了根据本公开的实施例的包括在补偿图中的晶片302的顶视图表示300。晶片302具有与后侧(未示出)相对的前侧305。表示300指示晶片302的区域320、325,其中晶片修改系统可以发起形成后侧沟槽以补偿由晶片302上的前侧处理操作引起的应力。表示300还指示晶片302的区域310、315、330、335,其中晶片修改系统可以发起后侧沟槽的形成以修改晶片302的管芯的热属性(例如,操作温度)。
图3B描绘了在晶片302处于处理状态之前(例如,在晶片302的前侧340上完成一个或多个前侧处理之前)图3A中所描绘的晶片302的截面图。根据本公开的实施例,在晶片302的后侧345上,并且在区域320内形成一组后侧沟槽350。该一组后侧沟槽350包括基本上彼此平行的多个沟槽。空间352将多个沟槽中的每一个与另一个水平地分开。在一些实施例中,这样的空间352具有基本上相等的宽度。另外,该一组后侧沟槽350从后侧345的后侧表面312朝向晶片302的前侧340基本上垂直地延伸。
图3C描绘了根据本公开的实施例的处于处理状态的图3B的晶片302。在图3C中,包括若干组(sets of)深沟槽360的前侧处理特征355形成在晶片302的前侧340上。在一些实施例中,前侧处理特征355可以包括诸如导电迹线、金属化层和晶体管的特征。包括若干组深沟槽360的前侧处理特征355可以在晶片302的前侧340上形成一个或更多个电子电路。图3C描绘在形成一组后侧沟槽350之后形成的包含若干组深沟槽360的前侧处理特征355。晶片302另外包含设置于若干组深沟槽360与该一组后侧沟槽350之间的结构支撑区域365。更具体地说,结构支撑区域365设置在若干组深沟槽360下方并且在后侧表面312和一组后侧沟槽350两者上方。没有沟槽延伸到结构支撑区域365中。晶片302还包括在若干组深沟槽360之间的间隙362。在间隙362中不存在深沟槽。图3C描绘设置在间隙362下方的一组后侧沟槽350。在一些实施例中,这种配置可以减少晶片302的预测弯曲。
图3D描绘根据本公开的实施例的具有引入到所述组后侧沟槽350中的材料390的图3B的晶片302。在一些实施例中,材料390可以大体上填充一组后侧沟槽350(例如,材料390可以填充后侧沟槽中的每一个的体积的至少大约90%)。在一些实施例中,材料390可包括金、铅、气凝胶或碳。
图3E描绘了根据本公开的实施例的处于处理状态的图3D的晶片302。图3E描绘在将材料390引入到一组后侧沟槽350中之后形成的包含若干组深沟槽360的前侧处理特征355。
图3F描绘了根据本公开的实施例的处于处理状态的图3A中描绘的晶片302的截面图。因此,在晶片302的前侧340上形成前侧处理特征375(例如,导电迹线、金属化层、晶体管等)。前侧处理特征375可在晶片302的前侧340上形成一个或多个电子电路。区域310、315表示根据本公开的实施例的晶片修改系统可以在晶片的后侧345上发起形成后侧沟槽的区域。
图3G描绘了根据本公开的实施例的具有若干组后侧沟槽380的图3F的晶片302。在区域310、315内的晶片302的后侧345上形成若干组后侧沟槽380。图3G描绘了在晶片302的前侧340上形成前侧处理特征375之后形成的若干组后侧沟槽380。若干组后侧沟槽380包括基本上彼此平行的多个沟槽。空间377将多个沟槽中的每一个与另一个水平地分开。在一些实施例中,这些间隔377具有基本上相等的宽度。另外,若干组后侧沟槽380从后侧345的后侧表面312朝向晶片302的前侧340基本上垂直地延伸。晶片302另外包括设置在前侧处理特征375和若干组后侧沟槽380之间的结构支撑区域385。更具体而言,结构支撑区域385设置在前侧处理特征375下方,并且在后侧表面312和若干组后侧沟槽380上方。
图3H描绘了在晶片302处于处理状态之前图3A中描述的晶片302的截面图。在晶片302的后侧345上和在区域310、315内,形成若干组后侧沟槽380。根据本发明的实施例,将材料395引入到若干组后侧沟槽380中。在一些实施例中,材料395可以基本上填充若干组后侧沟槽380(例如,材料395可以填充后侧沟槽中的每一个的体积的至少大约90%)。在一些实施例中,材料395可以包括铜、铝、气体、油或气凝胶。
图3I描绘了根据本公开的实施例的处于处理状态的图3H的晶片。图3I描绘在将材料395引入到若干组后侧沟槽380中之后形成的前侧处理特征375。晶片302另外包括设置在前侧处理特征375和若干组后侧沟槽380之间的结构支撑区域385。
图4描绘了可以根据本公开的实施例使用的示例性计算机系统401的代表性主要组件。所描述的特定组件仅出于示例的目的而呈现,并且不一定是仅有的这种变型。计算机系统401可以包括处理器410、存储器420、输入/输出接口(这里也称为I/O或I/O接口)430和主总线440。主总线440可以为计算机系统401的其他组件提供通信路径。在一些实施例中,主总线440可以连接到诸如专用数字信号处理器(未示出)的其它组件。
计算机系统401的处理器410可以包括一个或多个CPU 412。处理器410可以另外包括一个或多个存储器缓冲器或高速缓存(未示出),其为CPU 412提供指令和数据的临时存储。CPU 412可以对从高速缓存或从存储器420提供的输入执行指令,并将结果输出到高速缓存或存储器420。CPU 412可包括经配置以执行根据本发明的实施例的一个或一个以上方法的一个或一个以上电路。在一些实施例中,计算机系统401可以包含相对大的系统典型的多个处理器410。然而,在其它实施例中,计算机系统401可以是具有单个CPU 412的单个处理器。
计算机系统401的存储器420可以包括存储器控制器422和一个或多个用于临时或永久存储数据的存储器模块(未示出)。在一些实施例中,存储器420可以包括随机存取半导体存储器、存储设备或用于存储数据和程序的存储介质(易失性或非易失性)。存储器控制器422可以与处理器410通信,从而促进存储器模块中的信息的存储和检索。存储器控制器422可以与I/O接口430通信,从而促进存储器模块中的输入或输出的存储和检索。在一些实施例中,存储器模块可以是双列直插式存储器模块。
I/O接口430可以包括I/O总线450、终端接口452、存储接口454、I/O设备接口456和网络接口458。I/O接口430可以将主总线440连接到I/O总线450。I/O接口430可以将指令和数据从处理器410和存储器420引导到I/O总线450的各种接口。I/O接口430还可以将指令和数据从I/O总线450的各种接口引导到处理器410和存储器420。各种接口可以包括终端接口452、存储接口454、I/O设备接口456和网络接口458。在一些实施例中,各种接口可以包括上述接口的子集(例如,工业应用中的嵌入式计算机系统可以不包括终端接口452和存储接口454)。
遍及计算机系统401的逻辑模块—包括但不限于存储器420、处理器410和I/O接口430—可以将对一个或多个组件的故障和改变传达给管理程序或操作系统(未描绘)。管理程序或操作系统可以分配计算机系统401中可用的各种资源,并跟踪存储器420中的数据的位置以及分配给各种CPU 412的进程的位置。在组合或重新布置元件的实施例中,可以组合或重新分布逻辑模块的能力的各方面。这些变化对于本领域技术人员是显而易见的。
如本文更详细地讨论的,可以设想,本文描述的方法的一些实施例的一些或所有操作可以以替代顺序执行或者可以根本不执行;此外,多个操作可以同时发生或作为更大工艺的内部部分发生。
本发明可以是任何可能的技术细节集成水平的系统、方法和/或计算机程序产品。计算机程序产品可以包括其上具有计算机可读程序指令的(一个或多个)计算机可读存储介质,所述计算机可读程序指令用于使处理器执行本发明的各方面。
计算机可读存储介质可以是能够保留和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质可以是例如但不限于电子存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或前述的任何合适的组合。计算机可读存储介质的更具体示例的非穷举列表包括以下:便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式光盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、诸如上面记录有指令的打孔卡或凹槽中的凸起结构的机械编码设备,以及上述的任何适当组合。如本文所使用的计算机可读存储介质不应被解释为暂时性信号本身,诸如无线电波或其他自由传播的电磁波、通过波导或其他传输介质传播的电磁波(例如,通过光纤线缆的光脉冲)、或通过导线传输的电信号。
本文描述的计算机可读程序指令可以从计算机可读存储介质下载到相应的计算/处理设备,或者经由网络,例如因特网、局域网、广域网和/或无线网络,下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光传输光纤、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或网络接口从网络接收计算机可读程序指令,并转发计算机可读程序指令以存储在相应计算/处理设备内的计算机可读存储介质中。
用于执行本发明的操作的计算机可读程序指令可以是汇编指令、指令集架构(ISA)指令、机器相关指令、微代码、固件指令、状态设置数据、集成电路的配置数据,或者以一种或多种编程语言(包括面向对象的编程语言,例如Smalltalk、C++等)和过程编程语言(例如“C”编程语言或类似的编程语言)的任何组合编写的源代码或目标代码。计算机可读程序指令可以完全在用户的计算机上执行,部分在用户的计算机上执行,作为独立的软件包执行,部分在用户的计算机上并且部分在远程计算机上执行,或者完全在远程计算机或服务器上执行。在后一种情况下,远程计算机可以通过任何类型的网络连接到用户的计算机,包括局域网(LAN)或广域网(WAN),或者可以连接到外部计算机(例如,使用因特网服务提供商通过因特网)。在一些实施例中,为了执行本发明的各方面,包括例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)的电子电路可以通过利用计算机可读程序指令的状态信息来执行计算机可读程序指令以使电子电路个性化。
在此参考根据本公开的实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述本发明的各方面。将理解,流程图和/或框图的每个框以及流程图和/或框图中的框的组合可以由计算机可读程序指令来实现。
这些计算机可读程序指令可以被提供给计算机或其他可编程数据处理装置的处理器以产生机器,使得经由计算机或其他可编程数据处理装置的处理器执行的指令创建用于实现流程图和/或框图的一个或多个框中指定的功能/动作的装置。这些计算机可读程序指令还可以存储在计算机可读存储介质中,其可以引导计算机、可编程数据处理装置和/或其他设备以特定方式工作,使得其中存储有指令的计算机可读存储介质包括制品,该制品包括实现流程图和/或框图的一个或多个框中指定的功能/动作的各方面的指令。
计算机可读程序指令还可以被加载到计算机、其他可编程数据处理装置或其他设备上,以使得在计算机、其他可编程装置或其他设备上执行一系列操作步骤,以产生计算机实现的过程,使得在计算机、其他可编程装置或其他设备上执行的指令实现流程图和/或框图的一个或多个框中指定的功能/动作。
附图中的流程图和框图示出了根据本发明的各种实施例的系统、方法和计算机程序产品的可能实现的架构、功能和操作。在这点上,流程图或框图中的每个框可以表示指令的模块、段或部分,其包括用于实现指定的逻辑功能的一个或多个可执行指令。在一些替代实现中,框中所注明的功能可不按图中所注明的次序发生。例如,连续示出的两个框实际上可以作为一个步骤来实现,同时、基本同时、以部分或全部时间重叠的方式执行,或者这些框有时可以以相反的顺序执行,这取决于所涉及的功能。还将注意,框图和/或流程图示出的每个框以及框图和/或流程图示出中的框的组合可以由执行指定功能或动作或执行专用硬件和计算机指令的组合的专用的基于硬件的系统来实现。
已经出于说明的目的呈现了对本公开的各种实施例的描述,但是其并非旨在是穷举的或限于所公开的实施例。在不背离所描述的实施例的范围的情况下,许多修改和变化对于本领域的普通技术人员将是显而易见的。选择本文所使用的术语来解释实施例的原理、实际应用或对市场上存在的技术改进,或使本领域的其他普通技术人员能够理解本文所公开的实施例。
Claims (20)
1.一种计算机实现的方法,包括:
获得晶片的特性数据,所述特性数据对应于处于处理状态的所述晶片并且包括处于所述处理状态的所述晶片的一组应力值,
其中所述晶片包括前侧、与所述前侧相对的后侧、以及一组区域,
其中所述一组应力值包括与所述一组区域的第一区域相对应的第一应力值,以及
其中在所述处理状态下,在所述晶片的所述前侧上完成一个或多个前侧处理;
确定所述第一应力值超过应力阈值;
响应于所述确定并基于所述特性数据,生成补偿图,所述补偿图标识所述一组区域中的用于形成一个或多个沟槽的一个或多个区域;以及
基于所述补偿图,发起在所述第一区域中的所述晶片的所述后侧上形成第一沟槽。
2.根据权利要求1所述的计算机实现的方法,还包括:
基于所述一组应力值选择第一材料;以及
发起将所述第一材料引入到所述第一沟槽中。
3.根据权利要求2所述的计算机实现的方法,其中所述第一材料选自包括金、铅和碳的组。
4.根据权利要求1所述的计算机实现的方法,其中所述特性数据还包括处于所述处理状态的所述晶片的一组温度值,
其中所述一组温度值包括与所述一组区域中的第二区域相对应的第一温度值;
所述方法还包括:
确定所述第一温度值超过温度阈值;以及
基于所述补偿图并且响应于确定所述第一温度值超过所述温度阈值,发起在所述第二区域中的所述晶片的所述后侧上形成第二沟槽。
5.根据权利要求4所述的计算机实现的方法,还包括在所述晶片处于所述处理状态之前形成所述第二沟槽。
6.根据权利要求4所述的计算机实现的方法,还包括:
基于所述一组温度值选择第二材料;以及
发起将所述第二材料引入到所述第二沟槽中。
7.根据权利要求6所述的计算机实现的方法,其中所述第二材料选自包括铜、铝、油和气凝胶的组。
8.根据权利要求1所述的计算机实现的方法,还包括在所述晶片处于所述处理状态之前形成所述第一沟槽。
9.根据权利要求1所述的计算机实现的方法,其中所述一组应力值指示晶片弯曲。
10.根据权利要求1所述的计算机实现的方法,其中所述一个或多个前侧工艺包括在所述晶片的所述前侧上形成的深沟槽;以及
所述方法还包括:
形成所述第一沟槽,使得结构支撑区域设置在所述深沟槽与所述第一沟槽之间。
11.一种设备,包括:
具有前侧和后侧的晶片,所述前侧被配置为接收形成一个或多个电子电路的前侧处理特征,所述后侧与所述前侧相对;
所述后侧包括后侧表面和第一组沟槽,所述第一组沟槽包括第一沟槽和第二沟槽,
其中第一沟槽基本上平行于第二沟槽,以及
其中所述第一沟槽和所述第二沟槽从所述后侧表面朝向所述前侧基本上垂直地延伸。
12.根据权利要求11所述的设备,其中所述第一沟槽和所述第二沟槽包括基本上填充所述第一沟槽和所述第二沟槽的材料,所述材料选自包括金、铅、气凝胶或碳的组。
13.根据权利要求11所述的设备,其中所述后侧还包括第二组沟槽,所述第二组沟槽包括第三沟槽和第四沟槽,
其中所述第三沟槽基本上平行于所述第四沟槽,
其中所述第三沟槽和所述第四沟槽从所述后侧表面朝向所述前侧基本上垂直地延伸,
其中所述第三沟槽和所述第四沟槽包括基本上填充所述第三沟槽和所述第四沟槽的材料,以及
其中所述第一沟槽和所述第二沟槽都不包括所述材料。
14.根据权利要求13所述的设备,其中所述材料选自包括铜和铝的组。
15.根据权利要求11所述的设备,其中所述前侧包括所述前侧处理特征,所述前侧处理特征包括第一组深沟槽和第二组深沟槽。
16.根据权利要求15所述的设备,其中间隙被设置在所述第一组深沟槽与所述第二组深沟槽之间,
其中在所述间隙中不存在深沟槽,以及
其中所述第一组沟槽设置在所述间隙下方并且在所述第一组深沟槽与所述第二组深沟槽之间。
17.根据权利要求15所述的设备,其中结构支撑区域被设置在所述第一组深沟槽和所述第二组深沟槽下方,
其中所述结构支撑区域被设置在所述后侧表面之上,以及
其中所述第一组深沟槽、所述第二组深沟槽和所述第一组沟槽都不延伸到所述结构支撑区域中。
18.根据权利要求11所述的设备,其中所述第一组沟槽还包括第五沟槽,
其中所述第五沟槽基本上平行于所述第二沟槽,
其中所述第五沟槽从所述后侧表面朝向所述前侧基本上垂直地延伸,
其中具有第一宽度的第一空间将第一沟槽与第二沟槽水平地分开,
其中具有第二宽度的第二空间将第二沟槽与第五沟槽水平地分开,以及
其中所述第一宽度和所述第二宽度基本上相等。
19.一种设备,包括:
晶片,具有前侧和与所述前侧相对的后侧,
其中所述前侧包括形成一个或多个电子电路的前侧处理特征,所述前侧处理特征包括第一组深沟槽和第二组深沟槽,
其中间隙设置在所述第一组深沟槽与所述第二组深沟槽之间,
其中在所述间隙中不存在深沟槽;
所述后侧包括后侧表面和第一组沟槽,所述第一组沟槽包括第一沟槽和第二沟槽,
其中所述第一沟槽基本上平行于所述第二沟槽,
其中所述第一沟槽和所述第二沟槽从所述后侧表面朝向所述前侧基本上垂直地延伸,以及
其中所述第一组沟槽设置在所述间隙下方并且在所述第一组深沟槽与所述第二组深沟槽之间。
20.根据权利要求19所述的设备,其中所述第一沟槽和所述第二沟槽包括基本上填充所述第一沟槽和所述第二沟槽的材料,所述材料选自包括金、铅、碳和气凝胶的组。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/095,931 US11830778B2 (en) | 2020-11-12 | 2020-11-12 | Back-side wafer modification |
US17/095,931 | 2020-11-12 | ||
PCT/CN2021/127952 WO2022100475A1 (en) | 2020-11-12 | 2021-11-01 | Back-side wafer modification |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116438628A true CN116438628A (zh) | 2023-07-14 |
Family
ID=81453658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180076269.6A Pending CN116438628A (zh) | 2020-11-12 | 2021-11-01 | 后侧晶片修改 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11830778B2 (zh) |
JP (1) | JP2023549481A (zh) |
KR (1) | KR20230078793A (zh) |
CN (1) | CN116438628A (zh) |
DE (1) | DE112021005900T5 (zh) |
GB (1) | GB2616536B (zh) |
WO (1) | WO2022100475A1 (zh) |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1089328A1 (en) | 1999-09-29 | 2001-04-04 | Infineon Technologies AG | Method for manufacturing of a semiconductor device |
EP1576669A1 (en) | 2002-12-10 | 2005-09-21 | Power Electronics Design Centre | Power integrated circuits |
TWI242258B (en) * | 2004-09-09 | 2005-10-21 | Promos Technologies Inc | Deep trench capacitor and method of fabricating the same |
US8222118B2 (en) | 2008-12-15 | 2012-07-17 | Intel Corporation | Wafer backside grinding with stress relief |
US20100200949A1 (en) * | 2009-02-12 | 2010-08-12 | International Business Machines Corporation | Method for tuning the threshold voltage of a metal gate and high-k device |
US8476150B2 (en) | 2010-01-29 | 2013-07-02 | Intersil Americas Inc. | Methods of forming a semiconductor device |
US8183578B2 (en) * | 2010-03-02 | 2012-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double flip-chip LED package components |
US8745571B2 (en) | 2011-02-14 | 2014-06-03 | International Business Machines Corporation | Analysis of compensated layout shapes |
US8956960B2 (en) * | 2012-11-16 | 2015-02-17 | Infineon Technologies Ag | Method for stress reduced manufacturing semiconductor devices |
US9209174B2 (en) | 2013-02-15 | 2015-12-08 | Globalfoundries Inc. | Circuit element including a layer of a stress-creating material providing a variable stress and method for the formation thereof |
US9184041B2 (en) * | 2013-06-25 | 2015-11-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit with backside structures to reduce substrate warp |
CN105097851A (zh) * | 2014-05-04 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器及其制造方法和电子装置 |
US9881788B2 (en) | 2014-05-22 | 2018-01-30 | Lam Research Corporation | Back side deposition apparatus and applications |
US9269607B2 (en) * | 2014-06-17 | 2016-02-23 | Globalfoundries Inc. | Wafer stress control with backside patterning |
US9887123B2 (en) * | 2014-10-24 | 2018-02-06 | Newport Fab, Llc | Structure having isolated deep substrate vias with decreased pitch and increased aspect ratio and related method |
CN205262665U (zh) | 2015-06-22 | 2016-05-25 | 意法半导体股份有限公司 | 压力传感器 |
JP6337207B2 (ja) * | 2015-06-24 | 2018-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US10692839B2 (en) | 2015-06-26 | 2020-06-23 | Intel Corporation | GaN devices on engineered silicon substrates |
JP7164289B2 (ja) | 2016-09-05 | 2022-11-01 | 東京エレクトロン株式会社 | 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング |
US10902348B2 (en) | 2017-05-19 | 2021-01-26 | International Business Machines Corporation | Computerized branch predictions and decisions |
CN107946327B (zh) * | 2017-10-13 | 2020-02-14 | 上海集成电路研发中心有限公司 | 一种背照式cmos图像传感器结构的制作方法 |
US10672934B2 (en) * | 2017-10-31 | 2020-06-02 | Taiwan Semiconductor Manufacturing Company Ltd. | SPAD image sensor and associated fabricating method |
US10614190B2 (en) | 2018-06-29 | 2020-04-07 | International Business Machines Corporation | Deep trench floorplan distribution design methodology for semiconductor manufacturing |
US10797681B1 (en) * | 2019-07-25 | 2020-10-06 | Zhuhai Crystal Resonance Technologies Co., Ltd. | Method of fabricating novel packages for electronic components |
US11443976B2 (en) * | 2020-10-20 | 2022-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench isolation process |
TWI737523B (zh) * | 2020-10-26 | 2021-08-21 | 力晶積成電子製造股份有限公司 | 矽穿孔結構及其製作方法 |
-
2020
- 2020-11-12 US US17/095,931 patent/US11830778B2/en active Active
-
2021
- 2021-11-01 WO PCT/CN2021/127952 patent/WO2022100475A1/en active Application Filing
- 2021-11-01 DE DE112021005900.9T patent/DE112021005900T5/de active Pending
- 2021-11-01 CN CN202180076269.6A patent/CN116438628A/zh active Pending
- 2021-11-01 KR KR1020237014858A patent/KR20230078793A/ko unknown
- 2021-11-01 GB GB2307330.7A patent/GB2616536B/en active Active
- 2021-11-01 JP JP2023526850A patent/JP2023549481A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
GB2616536B (en) | 2023-11-22 |
GB2616536A (en) | 2023-09-13 |
KR20230078793A (ko) | 2023-06-02 |
DE112021005900T5 (de) | 2023-08-24 |
JP2023549481A (ja) | 2023-11-27 |
GB202307330D0 (en) | 2023-06-28 |
US20220148927A1 (en) | 2022-05-12 |
WO2022100475A1 (en) | 2022-05-19 |
US11830778B2 (en) | 2023-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7801717B2 (en) | Method for smart dummy insertion to reduce run time and dummy count | |
US9547741B2 (en) | Methods, apparatus, and system for using filler cells in design of integrated circuit devices | |
US8354736B2 (en) | Reclaiming usable integrated circuit chip area near through-silicon vias | |
KR102255450B1 (ko) | 반도체 장치의 레이아웃 설계 방법 | |
US11055465B2 (en) | Fill techniques for avoiding Boolean DRC failures during cell placement | |
US8136084B2 (en) | Arranging through silicon vias in IC layout | |
JP4284202B2 (ja) | 面積率/占有率検証プログラム及びパターン生成プログラム | |
US9018754B2 (en) | Heat dissipative electrical isolation/insulation structure for semiconductor devices and method of making | |
US10490543B2 (en) | Placement methodology to remove filler | |
US20070042512A1 (en) | Apparatus and method of predicting performance of semiconductor manufacturing process and semiconductor device, and manufacturing method of semiconductor device | |
CN116438628A (zh) | 后侧晶片修改 | |
US10943051B1 (en) | Metal fill shape removal from selected nets | |
US7949981B2 (en) | Via density change to improve wafer surface planarity | |
US20230197532A1 (en) | Prediction of wafer flatness | |
JP3703799B2 (ja) | 残膜厚分布の推定方法、残膜厚分布の推定方法を用いたパターニング用マスク及び絶縁膜除去用マスクの修正方法、及び、修正されたパターニング用マスク及び絶縁膜除去用マスクを用いた半導体素子の製造方法 | |
US10296698B2 (en) | Forming multi-sized through-silicon-via (TSV) structures | |
KR100676606B1 (ko) | Cmp 공정을 위한 더미 패턴을 형성하는 방법 | |
US10128233B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
US8832624B1 (en) | Multi-layer process-induced damage tracking and remediation | |
JP2009199468A (ja) | 設計支援装置、プログラム、半導体装置の設計方法、及び半導体装置の製造方法 | |
US7966587B2 (en) | Information storage medium on which is stored an interconnection program, interconnection method, interconnection apparatus, and semiconductor device | |
US20240105633A1 (en) | Wafer-scale chip structure and method and system for designing the structure | |
US10103068B2 (en) | Detecting a void between a via and a wiring line | |
US11916384B2 (en) | Region-based power grid generation through modification of an initial power grid based on timing analysis | |
US20230334216A1 (en) | Physical verification workflow for semiconductor circuit designs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |