CN116437753A - 一种阵列基板、制作方法以及显示装置 - Google Patents

Abstract

本发明公开一种阵列基板、制作方法以及显示装置。其中一实施例的阵列基板，包括衬底和位于所述衬底上的多个像素单元，所述多个像素单元在第一方向和与第一方向相交的第二方向上阵列排布，每一像素单元包括第一子像素单元，所述第一子像素单元包括第一红色像素、第一绿色像素以及第一蓝色像素，所述像素结构还包括连通结构，所述连通结构至少连通部分两个像素单元中同一颜色的像素。本发明实施例的阵列基板能够改善分辨率高、开口率小的像素排布的工艺制程，提高工艺良率、提高像素均匀性，既满足产品的性能需求，又满足产品的工艺需求。

Description

一种阵列基板、制作方法以及显示装置

技术领域

本发明涉及显示技术领域。更具体地，涉及一种阵列基板、制作方法以及显示装置。

背景技术

有机电致发光器件(OLED)相对于LCD具有自发光、反应快、视角广、亮度高、色彩艳、轻薄等优点，被认为是下一代显示技术。

有机电致发光器件(OLED)薄膜沉积方法主要有真空蒸镀和溶液制程两种：真空蒸镀适用于有机小分子，其成膜均匀好、技术相对成熟，但是具有设备投资大、材料利用率低以及大尺寸产品Mask对位精度低的问题；溶液制程工艺包括旋涂、喷墨打印、喷嘴涂覆法等，适用于聚合物材料和可溶性小分子，其特点设备成本低，在大规模、大尺寸生产上优势突出。

发明内容

本发明的目的在于提供一种阵列基板、制作方法以及显示装置，以解决现有技术存在的问题中的至少一个。

为达到上述目的，本发明采用下述技术方案：

本发明第一方面提供一种阵列基板，包括衬底和位于所述衬底上的多个像素单元，所述多个像素单元在第一方向和与第一方向相交的第二方向上阵列排布，

每一像素单元包括第一子像素单元，所述第一子像素单元包括第一红色像素、第一绿色像素以及第一蓝色像素，

所述像素结构还包括连通结构，其中，所述连通结构至少连通部分在第一方向上相邻的两个第一子像素单元中同一颜色的像素，和/或，所述连通结构至少连通部分在第二方向上相邻的两个第一子像素单元中同一颜色的像素。

进一步的，在第一方向上两个相邻的第一子像素单元中，两个相邻的同一颜色的第一颜色像素之间的长度为第一长度，

在第二方向上两个相邻的第一子像素单元中，两个相邻的同一颜色的第一颜色像素之间的长度为第二长度，

所述连通结构包括第一连通通道，位于所述第一长度和所述第二长度中较小的一个对应的位置处。

进一步的，所述像素单元还包括在第一方向与所述第一子像素单元相邻的第二子像素单元，

所述第二子像素单元包括第二红色像素、第二绿色像素和第二蓝色像素，

所述第二子像素单元为所述第一子像素单元以第一子像素单元在衬底的投影中心为旋转点旋转预设角度得到的。

进一步的，所述连通结构包括第二连通通道，所述第二连通通道沿第三方向连接相同颜色的第一子像素单元中的第一颜色像素和第二子像素单元中的第二颜色像素，所述第三方向分别与所述第一方向以及与所述第二方向形成夹角，所述第二连通通道的直线长度为第三长度。

进一步的，所述连通结构包括第三连通通道，所述第三连通通道连接在所述第二方向相邻的同一颜色的第一颜色像素，所述第三连通通道的直线长度为第四长度，

和/或

所述连通结构包括第四连通通道，在第二方向上相邻的两个像素单元中，所述第四连通通道连接在所述第二方向上相邻的同一第二子像素单元的同一颜色的第二颜色像素，所述第四连通通道的直线长度为第五长度。

进一步的，所述连通结构设置在所述第三长度、所述第四长度和所述第五长度中长度最小的连通通道对应的位置处。

进一步的，在所述第一方向上，所述第一红色像素和所述第一绿色像素相邻，

在所述第二方向上，所述第一红色像素和所述第一蓝色像素相邻，

所述第一蓝色像素的平行于所述第二方向的中心轴线位于所述第一红色像素的平行于所述第二方向的中心轴线和所述第一绿色像素的平行于所述第二方向的中心轴线之间。

进一步的，所述像素单元还包括在第二方向上与所述第一子像素单元相邻的第三子像素单元，

第三子像素单元包括第三红色像素、第三绿色像素和第三蓝色像素，

所述第一子像素单元和所述第三子像素单元以平行于所述第二方向的轴线为轴对称设置，

所述第一绿色像素的平行于所述第一方向的中心轴线位于所述第一红色像素的平行于所述第一方向的中心轴线和所述第一蓝色像素的平行于所述第一方向的中心轴线之间，

所述第一绿色像素的平行于所述第二方向的中心轴线偏离于所述第一红色像素平行于所述第二方向的中心线，

所述第一红色像素平行于所述第二方向的中心线和所述第一蓝色像素平行于所述第二方向的中心线重合。

进一步的，所述连通结构包括：

第五连通通道，连接沿第一方向相邻的两个第一子像素单元中同一颜色的第一颜色像素；以及

第六连通通道，连接沿第一方向相邻的两个第三子像素单元中同一颜色的第三颜色像素。

进一步的，所述第一红色像素在第一方向上的最大长度大于所述第一红色像素在第二方向上的最大长度，

所述第一绿色像素在第一方向上的最大长度大于所述第一绿色像素在第二方向上的最大长度，

所述第一蓝色像素在第一方向上的最大长度大于所述第一蓝色像素在第二方向上的最大长度。

进一步的，所述阵列基板包括：

位于所述衬底上的驱动电路层，

位于所述驱动电路层远离所述衬底一侧的发光器件层，其中，所述发光器件层包括：

界定所述像素单元的每一颜色像素的像素界定层，

位于所述像素界定层的界定孔中的对应于每一颜色像素的发光材料层，

所述连通结构位于所述像素界定层远离所述衬底一侧，连通至少部分在第二方向上相邻的两个第一子像素单元中同一颜色像素对应的发光材料层。

本发明第二方面提供了一种显示装置，包括本发明第一方面所述的阵列基板。

本发明第三方面提供了一种阵列基板的制作方法，所述方法包括：

在衬底上形成驱动电路层，

在所述驱动电路层远离所述衬底一侧形成发光器件层，

其中，形成发光器件层包括：

在所述驱动电路层远离所述衬底一侧形成界定像素单元的像素界定层，其中，所述多个像素单元在第一方向和与第一方向相交的第二方向上阵列排布，每一像素单元包括第一子像素单元，所述第一子像素单元包括第一红色像素、第一绿色像素以及第一蓝色像素；

在所述像素界定层的界定孔中形成对应于每一颜色像素的发光材料层，

在所述像素界定层远离所述衬底一侧形成连通结构，所述连通结构连通至少部分在第二方向上相邻的两个第一子像素单元中同一颜色像素对应的发光材料层。

本发明的有益效果如下：

本发明实施例在像素单元的排布结构中设计连通结构，使得工艺制程中，同色子像素的墨水能够互相流通，连通结构起到平均各个子像素内的发光材料的作用，从而改善分辨率高、开口率小的像素排布的工艺制程，提高工艺良率、提高像素均匀性，既满足产品的性能需求，又满足产品的工艺需求。

附图说明

下面结合附图对本发明的具体实施方式作进一步详细的说明。

图1示出本发明一个实施例的像素单元排布的结构示意图；

图2示出相关技术的像素排布结构的示意图；

图3～图14分别示出本发明实施例的不同的像素排布的结构示意图；

图15示出图2中截面E-E位置处的层结构示意图；

图16示出图2中截面F-F位置处的层结构示意图。

具体实施方式

为了更清楚地说明本发明，下面结合实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。

有机电致发光器件(OLED)薄膜沉积方法中，对于蒸镀工艺来说，适用于蒸镀中小尺寸OLED的设备已经量产，但是其分辨率尚不能和LCD相比，并且，大尺寸OLED蒸镀器件R/G/B方式由于其Mask对位精度低，量产困难。而对于溶液制程工艺，适用于大尺寸OLED的设备尚未量产，而且其分辨率由于受成膜设备精度限制，分辨率不高。

因此，相对于OLED蒸镀制程和溶液制程受工艺及设备限制不易实现高精度的图案，如何以较高的工艺精度、工艺良率以及工艺效率制作高分辨率的OLED器件，是当前急于解决的一个问题。有鉴于此，本发明另一个实施例提出一种阵列基板、制作方法以及显示装置，以解决上述问题。

本发明第一个实施例提出一种阵列基板，如图1～图14所示，包括衬底10和位于所述衬底10上的多个像素单元20，所述多个像素单元20在第一方向D1和与第一方向D1相交的第二方向D2上阵列排布，

每一像素单元20包括第一子像素单元201，所述第一子像素单元201包括第一红色像素201R、第一绿色像素201G以及第一蓝色像素201B，

所述像素结构还包括连通结构30，所述连通结构至少连通部分两个像素单元中同一颜色的像素。

考虑到高分辨的像素单元20的开口率减小，在工艺制程中会出现像素内均匀性变差的风险，而本发明实施例在像素单元20的排布结构中设计连通结构30，使得工艺制程中，同色子像素的墨水能够互相流通，连通结构30起到平均各个子像素内的发光材料的作用，从而改善分辨率高、开口率小的像素排布的工艺制程，提高工艺良率、提高像素均匀性，既满足产品的性能需求，又满足产品的工艺需求。

本发明上述实施例不限制连通结构的具体位置以及具体数量，连通结构可连通任意两个像素单元中同一颜色的像素，从而改善连通结构所连接的两个像素中的连通性。

进一步的，本发明实施例的连通结构有更具体的设计，在一个可选的实施例中，所述连通结构30至少连通部分在第一方向D1上相邻的两个第一子像素单元201中同一颜色的第一颜色像素，和/或，所述连通结构30至少连通部分在第二方向D2上相邻的两个第一子像素单元201中同一颜色的第一颜色像素。

也就是说，本发明实施例的连通结构30可沿第一方向D1设置，也可沿第二方向D2设置，还可以沿第一方向D1和第二方向D2两个方向设置，从而连通同一颜色的第一颜色像素。本发明实施例提出一种应用于上述像素排布的像素单元20的像素排布，在一个可选的实施例中，如图1所示，本发明实施例的像素单元20由单一的第一子像素单元201阵列排布形成，其中一种示例性排布为：

在所述第一方向D1上，所述第一红色像素201R和所述第一绿色像素201G相邻，

在所述第二方向D2上，所述第一红色像素201R和所述第一蓝色像素201B相邻，

所述第一蓝色像素201B的平行于所述第二方向D2的中心轴线位于所述第一红色像素201R的平行于所述第二方向D2的中心轴线和所述第一绿色像素201G的平行于所述第二方向D2的中心轴线之间。

如图1所示，本发明实施例的第一子像素单元201为倒置的品字形排布，通过该设置能够提高像素的分辨率，相较于如图2所示的相关技术的标准Side By Side排列的结构设计，本发明实施例的第一子像素单元201的结构设计较图2所示的排布设计，在保持原像素开口和各个像素之间的沟道宽度相同情况下，将原蓝色子像素从侧面移到红绿子像素的正下方，将原蓝色子像素的空位重新利用，这样图1所示的第一像素单元的排布结构的分辨率可以较图2所示的像素结构的分辨率大幅提升33％。

因此，基于本发明图1所示实施例的高分辨率的像素结构设计，本发明实施例通过在第一方向D1或第二方向D2设置至少部分的连接同一颜色像素的连通结构30，使得工艺制程中，同色子像素的墨水能够互相流通，连通结构30起到平均各个子像素内的发光材料的作用，在实现高分辨率的基础上，进一步能够改善分辨率高、开口率小的像素排布的工艺制程。

本发明图1所示的实施例中，第一方向D1为横向，即行方向，第二方向D2为垂直于第一方向D1的纵向，即列方向。本发明实施例的第一方向D1和第二方向D2并不限制必须为本发明实施例的横向和纵向，第二方向D2和第一方向D1的相交角度并不限制为图1所示的90°设计，本领域技术人员可以根据实际应用进行设计。

进一步的，如图1所示，本发明实施例的连通结构30可在第一方向D1上连接两个同色的第一颜色的像素，本发明实施例的连通结构30还可在第二方向D2上连接两个同色的第一颜色的像素，进一步的，连通结构30并不限制在本发明实施例的全部像素位置中，连通结构30可部分分布在本发明实施例的像素结构中，本领域技术人员根据实际应用进行设计。

在一个可选的实施例中，如图1和图3所示，

在第一方向D1上两个相邻的第一子像素单元201中，两个相邻的同一颜色的第一颜色像素之间的长度为第一长度d1，

在第二方向D2上两个相邻的第一子像素单元201中，两个相邻的同一颜色的第一颜色像素之间的长度为第二长度d2，

所述连通结构30包括第一连通通道31，位于所述第一长度d1和所述第二长度d2中较小的一个对应的位置处。

基于图1中的像素结构设计，本发明实施例的连通结构30具有不同的连接方式，而不同的连通方式下，存在不同位置处的连通结构30的长度不同的现象，而连通结构30的长度以及弯折数量会影响像素的流动速度，进一步影响像素制程中的均一性问题，因此本发明实施例对连通结构30的位置进行设计，如图3所示，本发明实施例将第一连通通道31置于第一方向D1和第二方向D2中长度较短的一个位置处，使得同色子像素通道距离可以尽可能靠近，避免通道过长流淌不畅的问题，进一步提高像素流通性。

值得说明的是，在图3中，本发明实施例的第二长度d2较小，即，纵向方向长度较短，因此，本发明实施例的像素设计为列方向上设置第一连通通道31。若将图3所示的结构进行90°的旋转，即，将第一方向D1作为第二方向D2，第二方向D2作为第一方向D1，则，本实施例的第一连通通道31会设置在第一长度d1较小的行方向，以第一连通通道31的长度尽可能减小为设计准则，在此不再赘述。

在一个可选的实施例中，如图4所示，本发明实施例的第一蓝色像素201B的像素面积大于第一红色像素201R的像素面积以及大于第一绿色像素201G的像素面积，通过该设置能够提高蓝色像素的寿命，从而提高显示效果。

在另一个可选的实施例中，本发明实施例的第一绿色像素201G的像素面积大于第一红色像素201R的像素面积以及大于第一蓝色像素201B的像素面积，通过该设置能够提高绿色像素的寿命，从而提高显示效果。

本领域技术人员根据实际应用进行相应颜色的像素面积设计，在此不再赘述。

本发明实施例进一步提出了另一种像素结构设计，同样能够实现高分辨率的应用。在另一个可选的实施例中，本发明所述像素单元20还包括在第一方向D1与所述第一子像素单元201相邻的第二子像素单元202，

所述第二子像素单元202包括第二红色像素202R、第二绿色像素202G和第二蓝色像素202B，

所述第二子像素单元202为所述第一子像素单元201以第一子像素单元201在衬底10的投影中心为旋转点旋转预设角度得到的。

在一个具体示例中，本发明实施例所述的预设角度为180°，也即，第一子像素单元201和第二子像素单元202为中心对称设计。本发明实施例中，第一子像素单元201为倒置的“品”字形设计，第二子像素单元202为正向的“品”字形设计。

在一个可选的实施例中，如图5所示，第一红色像素201R和第一绿色像素201G之间的距离小于第一绿色像素201G和第二蓝色像素202B之间的距离，该设置保证了一定的分辨率要求，如图1和图3所示的分辨率一致。

本发明实施例的像素排布设计在图5所示的结构上，进一步对像素结构进行设计，在一个可选的实施例中，如图6所示，本发明第一红色像素201R和第一绿色像素201G之间的距离等于第一绿色像素201G和第二蓝色像素202B之间的距离，通过该设置，本发明实施例将第一子像素单元201和第二子像素单元202之间的距离减小，从而实现在同样的布局面积下，像素排布的分辨率的提高。

本发明实施例基于图6所示的像素排布结构，对连通结构30的设置进行进一步说明，

在一个可选的实施例中，如图7所示，所述连通结构30包括第二连通通道32，所述第二连通通道32沿第三方向D3连接相同颜色的第一子像素单元201中的第一颜色像素和第二子像素单元202中的第二颜色像素，所述第三方向D3分别与所述第一方向D1以及与所述第二方向D2形成夹角，所述第二连通通道32的直线长度为第三长度d3。

本发明实施例的像素结构，将连通结构30进行倾斜设置，从而形成了沿第三方向D3延伸的第二连通通道32，并且，第二连通通道32连接第三方向D3上的同一颜色的第一颜色像素和第二颜色像素，第二连通通道32为直线设置，消除了拐角结构，从而改善第三方向D3上的像素均一性。

在一个具体示例中，如图7所示，以图7中虚线框处的连接第一子像素单元201和第二子像素单元202的红色像素的第二连通通道32为例，在第三方向D3上，该第二连通通道32依次连接：第一子像素单元201的第一红色像素201R、第二子像素单元202的第二红色像素202R、第一子像素单元201的第一红色像素201R以及第二子像素单元202的第二红色像素202R。

值得说明的是，本发明实施例并不限制第二连通通道32必须以图7所示的沿右下方向延伸，在另一个示例中，第二连通通道32还可以与第一方向D1以及与第二方向D2形成夹角的左下方向延伸，本发明实施例对此不作限制。

本发明实施例基于图6所示的像素排布结构，对连通结构30的设置进行进一步说明，

在另一个可选的实施例中，如图8所示，所述连通结构30包括第三连通通道33，所述第三连通通道33连接在所述第二方向D2相邻的第一子像素单元201中同一颜色的第一颜色像素，所述第三连通通道33的直线长度为第四长度d4。

即，本发明实施例的第四长度d4为相邻的同一颜色的第一颜色像素，即连接第二方向D2上相邻的第一红色像素201R，连接第二方向D2上相邻的第一蓝色像素201B，连接第二方向D2上相邻的第一绿色像素201G，第三连通通道33为直线设置，消除了拐角结构，从而改善第二方向D2上的像素均一性。

在另一个可选的实施例中，如图8所示，所述连通结构30包括第四连通通道34，所述第四连通通道34连接在所述第二方向D2上相邻的第二子像素单元202中同一颜色的第二颜色像素，所述第四连通通道34的直线长度为第五长度d5。

即，本发明实施例的第五长度d5为相邻的同一颜色的第二颜色像素，即连接第二方向D2上相邻的第二红色像素202R，连接第二方向D2上相邻的第二蓝色像素202B，连接第二方向D2上相邻的第二绿色像素202G。第四连通通道34为直线设置，消除了拐角结构，从而改善第二方向D2上的像素均一性。

值得说明的是，本发明实施例的第二连通通道32和第三连通通道33同样可设为分布在部分的像素位置处，本领域技术人员根据实际应用进行设计。

值得说明的是，本发明图7和图8所示的结构可同时应用于同一像素排列结构中，即，在像素阵列排布中，即可设置有倾斜的第二连通通道32，又可设置有沿第二方向D2上相邻的第三连通通道33，还可设置有沿第二方向D2上相邻的第二方向D2上相邻的第四连通通道34。

在一个可选的实施例中，所述连通结构30设置在所述第三长度d3、所述第四长度d4和所述第五长度d5中长度最小的连通通道对应的位置处。

在另一个可选的实施例中，第一连通通道31、第二连通通道32以及第三连通通道33可混合或者单一设置，

本领域技术人员根据实际应用进行设计，当单一设置时，本发明实施例的所述连通结构30设置在所述第三长度d3、所述第四长度d4和所述第五长度d5中长度最小的连通通道对应的位置处，通过该设置，能够使得同色子像素通道距离可以尽可能靠近，避免通道过长流淌不畅的问题，能够提高像素流通性，基于上述设置，在现有的工艺和设备能力下，OLED器件的分辨率能够提高至原分辨率1.3-1.5倍，从而实现高分辨率设计，在实现高分辨率的基础上，进一步降低了工艺精度需求。

在一个具体示例中，本发明实施例的各个像素的形状不仅仅局限于矩形，也可以是圆形、圆角矩形、六边形、八边形、多边形等其它形状，例如图9所示的圆形投影。

如图10所示，本发明实施例提出了另一种与前述实施例不同的像素排布方式，在一个可选的实施例中，如图10所示，第一方向D1同样为行方向，第二方向D2为列方向，

本发明实施例的第一子像素单元201的排布方式为：所述第一绿色像素201G的平行于所述第一方向D1的中心轴线位于所述第一红色像素201R的平行于所述第一方向D1的中心轴线和所述第一蓝色像素201B的平行于所述第一方向D1的中心轴线之间，

所述第一绿色像素201G的平行于所述第二方向D2的中心轴线偏离于所述第一红色像素201R平行于所述第二方向D2的中心线，

所述第一红色像素201R平行于所述第二方向D2的中心线和所述第一蓝色像素201B平行于所述第二方向D2的中心线重合。

如图10所示的像素排布结构，第一子像素单元201的排布方式不同于前述实施例的“品”字形排布，本实施例的第一子像素单元201中各个像素是“＞”的排布形态，近似于鱼鳞形排列，该设置相对于图5所示的像素排列，相同显示面积下图10所示的像素分辨率PPI能够提升30％，达到约400PPI以上，从而实现高分辨率的像素排布设计。

本发明实施例中，像素单元20不仅仅由单一的第一子像素单元201排布构成，本发明实施例中，像素单元20还包括在第二方向D2上与所述第一子像素单元201相邻的第三子像素单元203，

第三子像素单元203包括第三红色像素203R、第三绿色像素203G和第三蓝色像素203B，

所述第一子像素单元201和所述第三子像素单元203以平行于所述第二方向D2的轴线为轴对称设置。

如图10所示，第一子像素单元201为“＞”字形设计，第三子像素单元203为与第一子像素单元201对称的“＜”字形设计，基于上述设置，本实施例的像素结构在行方向上的颜色相同，即，第一行均为红色像素，且第一行均为第一子像素单元201的第一红色像素201R；第二行均为绿色像素，且第二行均为第一子像素单元201的第一绿色像素201G；第三行均为蓝色像素，且第三行均为第一子像素单元201的第一蓝色像素201B。

对于第三子像素单元203，其与第一子像素单元201在第二方向D2上相邻，第三子像素单元203与第一子像素单元201呈轴对称设置，第三子像素单元203在行方向上的颜色相同，即，第四行均为红色像素，且第四行均为第三子像素单元203的第三红色像素203R；第五行均为绿色像素，且第五行均为第三子像素单元203的第三绿色像素203G；第六行均为蓝色像素，且第六行均为第三子像素单元203的第三蓝色像素203B。

基于上述设置的鱼鳞型设计的像素结构，本发明实施例能够提高像素结构的分辨率，实现高像素分辨率的排布设计。

基于图10所示的像素排布结构，该设计能够减少同颜色像素之间的连通结构30的通道长度，相较于图1、图3、图7～图9所示的连通结构30的长度，本发明实施例将同色的像素设计在同一行，从而能够减短了同色像素之间的距离，为连通结构30的设计形成制作基础。

在一个可选的实施例中，在图10所示的像素排布的基础上进行连通结构30的设置，所述连通结构30包括：

第五连通通道35，连接沿第一方向D1相邻的两个第一子像素单元201中同一颜色的第一颜色像素；以及

第六连通通道36，连接沿第一方向D1相邻的两个第三子像素单元203中同一颜色的第三颜色像素。

基于上述设置，本发明实施例的第五连通通道35为沿第一方向D1延伸的条形设置，第六连通通道36也为沿第一方向D1延伸的条形设置，本发明实施例中，第五连通通道35连接相邻的两个同一颜色的第一颜色像素的最近端点，从而确保第五连通通道35为最短距离，同样的，第六连通通道36连接沿第一方向D1相邻的两个第三子像素单元203中同一颜色的第三颜色像素，从而确保第六连通通道36为最短距离，保证高分辨率显示下的像素均匀性。

如图10所示的像素排布结构出现横向分辨率和纵向分辨率不一致的问题，例如图10所示的横向分辨率高于纵向分辨率，因此，为了尽可能协调横向和竖向显示问题，在一个可选的实施例中，如图11所示的结构中，所述第一红色像素201R在第一方向D1上的最大长度大于所述第一红色像素201R在第二方向D2上的最大长度，所述第一绿色像素201G在第一方向D1上的最大长度大于所述第一绿色像素201G在第二方向D2上的最大长度，所述第一蓝色像素201B在第一方向D1上的最大长度大于所述第一蓝色像素201B在第二方向D2上的最大长度，通过上述设置，本发明实施例对像素进行横向拉伸处理，从而降低横向分辨率，使得横向分辨率和纵向分辨率形成一致。

基于前述实施例，本发明实施例的第一子像素单元201和第三子像素单元203的各个颜色的像素的投影不限于图10所示的棱形结构，在另一个实施例中，如图12所示，所述各个颜色的像素还可为圆形投影。进一步的，为协调横向和竖向的分辨率显示问题，在一个可选的实施例中，将各个颜色的像素，即第一红色像素201R、第一绿色像素201G、第一蓝色像素201B、第二红色像素202R、第二绿色像素202G以及第二蓝色像素202B沿第一方向D1进行拉伸，如图13所示的结构中，各个颜色像素的投影为椭圆形，椭圆形的长轴平行于第一方向D1，椭圆形的短轴平行于第二方向D2，在如图14所示的结构中，各个颜色像素的投影为六边形，各个颜色像素在第一方向D1上的长度大于第二方向D2上的长度，使得横向分辨率和纵向分辨率形成一致，确保显示效果。

在一个可选的实施例中，如图15和图16所示，所述阵列基板包括：

位于所述衬底10上的驱动电路层40，

位于所述驱动电路层40远离所述衬底10一侧的发光器件层50，其中，所述发光器件层50包括：

界定所述像素单元20的每一颜色像素的像素界定层，

位于所述像素界定层的界定孔513中的对应于每一颜色像素的发光材料层52，

所述连通结构30连通至少部分两个像素单元20中同一颜色像素对应的发光材料层52。

在一个可选的实施例中，所述像素界定层包括第一界定层511和第二界定层512：

图15示出了图2中E-E位置处的截面示意图，如图15所示，第一界定层511用于界定相同颜色像素，例如图15所示的两个蓝色的像素，至少部分的所述第一界定层511在所述衬底10的正投影连通设置以形成所述连通结构30，如图15所示，形成在界定孔513中的发光材料层52的厚度大于第一界定层511的厚度，在发光材料层52的制作工艺中，流体的发光材料能够通过连通结构30进行流动，从而确保各个界定孔513中的发光材料的均匀性。

在一个可选的实施例中，本发明实施例的第二界定层512界定同一像素单元中的不同颜色的像素以及界定不同像素单元的不同颜色的像素，图16示出了图2中F-F位置处的截面示意图，所述第二界定层512在所述衬底10的正投影相互独立设置，界定同一像素单元20中的不同颜色的像素以及界定不同像素单元20的不同颜色的像素，如图16所示，所述第一界定层511的厚度小于所述第二界定层512的厚度，以避免不同颜色像素的串扰。

在一个可选的实施例中，所述第一界定层511的材料为亲液性材料，所述第二界定层512的材料为疏液性材料。基于前述可知，本发明实施例的第一界定层511用于形成连通结构30，使得发光材料从第一界面层511远离所述衬底10的表面流通至另一个同色的像素中，而第二界定层512为用于阻挡发光材料流动，因此，第一界定层511和第二界定层512的材料并不相同，以实现不同的功能。本领域技术人员根据实际应用进行相关设计，在此不再赘述。

在一个具体示例中，如图15所示，本发明实施例的驱动电路层40包括驱动各个颜色像素的薄膜驱动晶体管，该薄膜驱动晶体管包括：

位于在衬底10上的栅极金属层41，位于栅极金属层41上的栅极绝缘层42，位于栅极绝缘层42上的有源层43，覆盖所述有源层43的刻蚀停止层44，所述刻蚀停止层44覆盖部分的有源层43，设置在有源层43远离所述衬底10一侧的源漏电极层45，源漏电极层45通过漏出的有源层43的表面与所述有源层43电连接，覆盖所述源漏电极层45和所述有源层43的层间介电层46，位于所述层间介电层46远离所述衬底10一侧表面的平坦层47，位于所述平坦层47远离所述衬底10一侧表面的阳极金属层48，阳极金属层48通过过孔与源漏电极层45连接，在一个具体示例中，阳极金属层48形成在像素界定层的界定孔513的位置处。

界定孔513中形成有发光材料层52，基于本发明上述的像素排布结构，本发明实施例的连通结构30连通同色的像素对应的发光材料层52，从而在高分辨率的结构设计上，实现工艺制程的像素流动性，从而改善工艺制程中的像素均一性。在一个具体示例中，像素单元20远离衬底10一侧设置有阴极金属层49，实现像素单元20的电路驱动。本发明另一个实施例还提出一种显示装置，包括上述阵列基板。其中，显示装置可以为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本实施例对此不做限定。

基于上述阵列基板的实施例，本发明另一个实施例提出了一种阵列基板的制作方法，所述方法包括：

在衬底10上形成驱动电路层40，

在所述驱动电路层40远离所述衬底10一侧形成发光器件层50，

其中，形成发光器件层50包括：

在所述驱动电路层40远离所述衬底10一侧形成界定像素单元20的像素界定层，其中，所述多个像素单元20在第一方向D1和与第一方向D1相交的第二方向D2上阵列排布，每一像素单元20包括第一子像素单元201，所述第一子像素单元201包括第一红色像素201R、第一绿色像素201G以及第一蓝色像素201B；

在所述像素界定层的界定孔513中形成对应于每一颜色像素的发光材料层52，所述连通结构30连通两个像素单元20中同一颜色像素对应的发光材料层52。

在一个可选的实施例中，所述在所述驱动电路层40远离所述衬底10一侧形成界定像素单元20的像素界定层，进一步包括：

在所述驱动电路层40远离所述衬底10一侧形成界定同一颜色像素的第一界定层511，至少部分的所述第一界定层511在所述衬底10的正投影连通设置以形成所述连通结构30；和

在所述驱动电路层40远离所述衬底10一侧形成界定不同颜色像素的第二界定层512，所述第一界定层511的厚度小于所述第二界定层512的厚度。

参见前述示例的对图15和图16的层结构说明，本发明实施例的第一界定层511和第二界定层512分别形成，利用第一界定层511形成连通结构，利用第二界定层512形成像素的界定结构。

在一个可选的实施例中，所述第一界定层511的材料为亲液性材料，所述第二界定层512的材料为疏液性材料，提高发光材料从第一界面层511远离所述衬底10的表面流通至另一个同色的像素的流动性，提高利用第二界定层512阻挡发光材料流动的阻挡性，因此，第一界定层511和第二界定层512的材料并不相同，以实现不同的功能。基于本发明上述像素排布设计，本发明实施例提出了制作上述阵列基板的制作方法，相关过程和原理可见前述实施例的阵列基板，在此不再赘述。上述过程并未增加复杂的工艺程度，能够降低制作分辨率高、开口率小的阵列基板的工艺精度需求，提高产品良率。

在本发明的描述中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于本领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (17)

1.一种阵列基板，其特征在于，包括衬底和位于所述衬底上的多个像素单元，所述多个像素单元在第一方向和与第一方向相交的第二方向上阵列排布，

每一像素单元包括第一子像素单元，所述第一子像素单元包括第一红色像素、第一绿色像素以及第一蓝色像素，

所述像素结构还包括连通结构，所述连通结构至少连通部分两个像素单元中同一颜色的像素。

2.根据权利要求1所述的阵列基板，其特征在于，

所述连通结构至少连通部分在第一方向上相邻的两个第一子像素单元中同一颜色的第一颜色像素，

和/或，

所述连通结构至少连通部分在第二方向上相邻的两个第一子像素单元中同一颜色的第一颜色像素。

3.根据权利要求2所述的阵列基板，其特征在于，

在第一方向上两个相邻的第一子像素单元中，两个相邻的同一颜色的第一颜色像素之间的长度为第一长度，

在第二方向上两个相邻的第一子像素单元中，两个相邻的同一颜色的第一颜色像素之间的长度为第二长度，

所述连通结构包括第一连通通道，位于所述第一长度和所述第二长度中较小的一个对应的位置处。

4.根据权利要求3所述的阵列基板，其特征在于，所述像素单元还包括在第一方向与所述第一子像素单元相邻的第二子像素单元，

所述第二子像素单元包括第二红色像素、第二绿色像素和第二蓝色像素，

所述第二子像素单元为所述第一子像素单元以第一子像素单元在衬底的投影中心为旋转点旋转预设角度得到的。

5.根据权利要求4所述的阵列基板，其特征在于，

所述连通结构包括第二连通通道，所述第二连通通道沿第三方向连接相同颜色的第一子像素单元中的第一颜色像素和第二子像素单元中的第二颜色像素，所述第三方向分别与所述第一方向以及与所述第二方向形成夹角，所述第二连通通道的直线长度为第三长度。

6.根据权利要求5所述的阵列基板，其特征在于，

所述第一红色像素在所述衬底的正投影的中心和所述第一绿色像素在所述衬底的正投影的中心之间的直线距离，等于所述第一绿色像素在所述衬底的正投影的中心和所述第一蓝色像素在所述衬底的正投影的中心之间的直线距离。

7.根据权利要求5所述的阵列基板，其特征在于，

所述连通结构包括第三连通通道，在第二方向上相邻的两个像素单元中，所述第三连通通道连接在所述第二方向相邻的第二子像素单元中同一颜色的第一颜色像素，所述第三连通通道的直线长度为第四长度，

和/或

所述连通结构包括第四连通通道，在第二方向上相邻的两个像素单元中，所述第四连通通道连接在所述第二方向上相邻的第二子像素单元中同一颜色的第二颜色像素，所述第四连通通道的直线长度为第五长度。

8.根据权利要求7所述的阵列基板，其特征在于，所述连通结构设置在所述第三长度、所述第四长度和所述第五长度中长度最小的连通通道对应的位置处。

9.根据权利要求1～8中任一项所述的阵列基板，其特征在于，

在所述第一方向上，所述第一红色像素和所述第一绿色像素相邻，

在所述第二方向上，所述第一红色像素和所述第一蓝色像素相邻，

所述第一蓝色像素的平行于所述第二方向的中心轴线位于所述第一红色像素的平行于所述第二方向的中心轴线和所述第一绿色像素的平行于所述第二方向的中心轴线之间。

10.根据权利要求1所述的阵列基板，其特征在于，所述像素单元还包括在第二方向上与所述第一子像素单元相邻的第三子像素单元，

第三子像素单元包括第三红色像素、第三绿色像素和第三蓝色像素，

所述第一子像素单元和所述第三子像素单元以平行于所述第二方向的轴线为轴对称设置，

所述第一绿色像素的平行于所述第一方向的中心轴线位于所述第一红色像素的平行于所述第一方向的中心轴线和所述第一蓝色像素的平行于所述第一方向的中心轴线之间，

所述第一绿色像素的平行于所述第二方向的中心轴线偏离于所述第一红色像素平行于所述第二方向的中心线，

所述第一红色像素平行于所述第二方向的中心线和所述第一蓝色像素平行于所述第二方向的中心线重合。

11.根据权利要求8所述的阵列基板，其特征在于，所述连通结构包括：

第五连通通道，连接沿第一方向相邻的两个第一子像素单元中同一颜色的第一颜色像素；以及

第六连通通道，连接沿第一方向相邻的两个第三子像素单元中同一颜色的第三颜色像素。

12.根据权利要求8所述的阵列基板，其特征在于，

所述第一红色像素在第一方向上的最大长度大于所述第一红色像素在第二方向上的最大长度，

所述第一绿色像素在第一方向上的最大长度大于所述第一绿色像素在第二方向上的最大长度，

所述第一蓝色像素在第一方向上的最大长度大于所述第一蓝色像素在第二方向上的最大长度。

13.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括：

位于所述衬底上的驱动电路层，

位于所述驱动电路层远离所述衬底一侧的发光器件层，其中，所述发光器件层包括：

界定所述像素单元的每一颜色像素的像素界定层，和

位于所述像素界定层的界定孔中的对应于每一颜色像素的发光材料层，

其中，所述像素界定层包括：

界定相同颜色像素的第一界定层，至少部分的所述第一界定层在所述衬底的正投影连通设置以形成所述连通结构；和

界定同一像素单元中的不同颜色的像素以及界定不同像素单元的不同颜色的像素的第二界定层，所述第二界定层在所述衬底的正投影相互独立设置，所述第一界定层的厚度小于所述第二界定层的厚度。

14.一种显示装置，其特征在于，包括权利要求1～13中任一项所述的阵列基板。

15.一种阵列基板的制作方法，其特征在于，所述方法包括：

在衬底上形成驱动电路层，

在所述驱动电路层远离所述衬底一侧形成发光器件层，

其中，形成发光器件层包括：

在所述驱动电路层远离所述衬底一侧形成界定像素单元的像素界定层和连通结构，其中，所述多个像素单元在第一方向和与第一方向相交的第二方向上阵列排布，每一像素单元包括第一子像素单元，所述第一子像素单元包括第一红色像素、第一绿色像素以及第一蓝色像素；

在所述像素界定层的界定孔中形成对应于每一颜色像素的发光材料层，所述连通结构至少连通部分两个像素单元中同一颜色像素对应的发光材料层。

16.根据权利要求15所述的方法，其特征在于，所述在所述驱动电路层远离所述衬底一侧形成界定像素单元的像素界定层，进一步包括：

在所述驱动电路层远离所述衬底一侧形成界定同一颜色像素的第一界定层，至少部分的所述第一界定层在所述衬底的正投影连通设置以形成所述连通结构；和

在所述驱动电路层远离所述衬底一侧形成第二界定层，所述第二界定层界定同一像素单元中的不同颜色的像素以及界定不同像素单元的不同颜色的像素，所述第一界定层的厚度小于所述第二界定层的厚度。

17.根据权利要求16所述的方法，其特征在于，所述第一界定层的材料为亲液性材料，所述第二界定层的材料为疏液性材料。

Images