CN116437727A

CN116437727A - 显示面板和显示装置

Info

Publication number: CN116437727A
Application number: CN202310699370.8A
Authority: CN
Inventors: 龙春平; 徐健
Original assignee: BOE Technology Group Co Ltd; Beijing BOE Technology Development Co Ltd
Current assignee: BOE Technology Group Co Ltd; Beijing BOE Technology Development Co Ltd
Priority date: 2023-06-14
Filing date: 2023-06-14
Publication date: 2023-07-14
Anticipated expiration: 2043-06-14
Also published as: CN116437727B

Abstract

本发明至少一实施例提供一种显示面板和显示装置，该显示面板包括衬底基板；设置在衬底基板上的像素电路，像素电路包括感应晶体管、驱动晶体管、第一栅线和第二栅线，其中，感应晶体管的第一源漏电极和驱动晶体管的第一源漏电极通过第一连接电极电连接；第一栅线和第二栅线在第一方向上延伸，在与第一方向交叉的第二方向上，在第一连接电极和第一栅线之间，第一连接电极和第二栅线之间均设置有间隔部，且第一连接电极、第一栅线、第二栅线和间隔部设置在同一层，感应晶体管和在第二方向上位于其两侧的第一栅线和第二栅线之间分别具有位于第三金属层的间隔部，该间隔部可以屏蔽感应晶体管的第一源漏电极与第一栅线或者第二栅线之间的耦合。

Description

显示面板和显示装置

技术领域

本发明的实施例涉及一种显示面板和显示装置。

背景技术

目前在显示领域中广泛使用的显示器件包括薄膜晶体管液晶显示器件（TFT-LCD）和有源矩阵有机发光二极管（AMOLED）显示器件等。有源矩阵有机发光二极管（AMOLED）显示器件具有寿命长、显示亮度高、对比度大和色域广的优点。

以有源矩阵有机发光二极管作为发光元件的有机发光二极管显示器件，比常规的液晶显示器件的厚度更薄，且重量比常规的液晶显示器件的重量更轻，有机发光二极管显示器件还具有响应速度快、视角宽和低电压驱动的特性，因此，有机发光二极管显示器件可以广泛应用于蜂窝电话、便携信息终端、电视和监视器中。有机发光二极管显示器件的结构主要包括阴极和阳极，和夹设在阴极和阳极之间的发光功能层。在有源矩阵有机发光二极管显示器件中，每个子像素中都具有开关晶体管和驱动晶体管，通过调整开关晶体管和驱动晶体管使得有机发光二极管显示器件中的发光层发光。

发明内容

本发明至少一实施例提供一种显示面板和显示装置，该显示面板包括：设置在衬底基板上的像素电路，像素电路包括感应晶体管、驱动晶体管、第一栅线和第二栅线，其中，感应晶体管的第一源漏电极和驱动晶体管的第一源漏电极通过第一连接电极电连接；第一栅线和第二栅线在第一方向上延伸，在与第一方向交叉的第二方向上，在第一连接电极和第一栅线之间，第一连接电极和第二栅线之间均设置有间隔部，且第一连接电极、第一栅线、第二栅线和间隔部设置在同一层，本发明的实施例通过在第一连接电极和第一栅线之间，以及在第一连接电极和第二栅线之间设置间隔部，且使得第一连接电极、第一栅线、第二栅线和间隔部设置在同一层，可以减小第一栅线或者第二栅线产生电压跳变时对第一连接电极带来的电压变化，从而可以降低对发光二极管造成的损伤，以保证发光二极管的使用寿命。

本发明至少一实施例提供一种显示面板，该显示面板包括：衬底基板；

设置在所述衬底基板上的像素电路，所述像素电路包括感应晶体管、驱动晶体管、第一栅线和第二栅线，其中，所述感应晶体管的第一源漏电极和所述驱动晶体管的第一源漏电极通过第一连接电极电连接；所述第一栅线和所述第二栅线在第一方向上延伸，在与所述第一方向交叉的第二方向上，在所述第一连接电极和所述第一栅线之间，以及在所述第一连接电极和所述第二栅线之间均设置有间隔部，且所述第一连接电极、所述第一栅线、所述第二栅线和所述间隔部设置在同一层。

例如，本发明至少一实施例提供的显示面板，还包括设置在所述衬底基板上的开关晶体管和存储电容，其中，所述开关晶体管的第一源漏电极和所述驱动晶体管的栅极通过第二连接电极连接，所述存储电容的第一极板和所述第二连接电极连接，所述存储电容的第二极板和所述第一连接电极连接。

例如，本发明至少一实施例提供的显示面板，还包括依次层叠设置在所述衬底基板上的第一金属层、有源层、第二金属层和第三金属层，其中，所述第一金属层包括在所述第二方向上延伸的初始化信号线、至少部分在所述第二方向上延伸的电源电压信号线、所述第一极板和数据线；所述有源层包括所述感应晶体管的沟道区、所述驱动晶体管的沟道区和所述开关晶体管的沟道区；所述第二金属层包括所述感应晶体管的栅极、所述驱动晶体管的栅极、所述开关晶体管的栅极和所述第二极板；所述第三金属层包括所述第一连接电极、所述间隔部、在所述第一方向上延伸的所述第二栅线和所述第一栅线。

例如，在本发明至少一实施例提供的显示面板中，所述感应晶体管的栅极在所述第二方向上延伸至和所述第一栅线电连接，所述开关晶体管的栅极在与所述第二方向相反的方向上延伸至和所述第二栅线电连接，且和所述感应晶体管的栅极连接的所述第一栅线与和所述开关晶体管的栅极连接的所述第二栅线在所述第二方向上位于任一所述间隔部的不同侧。

例如，在本发明至少一实施例提供的显示面板中，所述第三金属层还包括在所述第二方向上延伸的第一连接结构、第二连接结构和第三连接结构，其中，所述第一连接结构在所述衬底基板上的正投影位于所述初始化信号线在所述衬底基板上的正投影之内，所述第二连接结构在所述衬底基板上的正投影位于所述第一极板在所述衬底基板上的正投影之内，所述第三连接结构在所述衬底基板上的正投影位于所述数据线在所述衬底基板上的正投影之内。

例如，本发明至少一实施例提供的显示面板，还包括设置在所述第一金属层的远离所述衬底基板的一侧的缓冲层，设置在所述有源层和所述第二金属层之间的栅绝缘层，设置在所述第二金属层和所述第三金属层之间的层间绝缘层，以及设置在所述第三金属层的远离所述衬底基板的一侧的钝化层和平坦化层。

例如，在本发明至少一实施例提供的显示面板中，在所述层间绝缘层中设置有第一过孔结构和第三过孔结构，所述第三金属层通过所述第一过孔结构和所述有源层电连接，所述第三金属层通过所述第三过孔结构和所述第二金属层电连接；在所述层间绝缘层和所述缓冲层中贯穿有第二过孔结构，所述第三金属层通过所述第二过孔结构和所述第一金属层电连接。

例如，在本发明至少一实施例提供的显示面板中，所述第一连接结构通过所述第二过孔结构和所述初始化信号线电连接，且通过所述第一过孔结构和所述感应晶体管的第二源漏电极电连接；所述第二连接结构通过所述第一过孔结构和所述开关晶体管的所述第一源漏电极电连接，且通过所述第三过孔结构和所述第二极板电连接；所述第三连接结构通过所述第二过孔结构和所述数据线电连接，且通过所述第一过孔结构和所述开关晶体管的第二源漏电极电连接。

例如，在本发明至少一实施例提供的显示面板中，所述第三金属层的至少一部分和所述第一金属层、所述第二金属层均存在交叠区域，以在所述第一金属层和所述第二金属层之间形成所述存储电容，在所述第二金属层和所述第三金属层之间形成电容结构。

例如，在本发明至少一实施例提供的显示面板中，所述感应晶体管的所述第一源漏电极在所述衬底基板上的正投影和所述电源电压信号线在所述衬底基板上的正投影相交叠。

例如，在本发明至少一实施例提供的显示面板中，所述电源电压信号线包括在所述第二方向上延伸的第一电源电压信号线，所述第一电源电压信号线包括在所述第二方向上延伸且依次连接的第一部分、第二部分和第三部分，所述第一部分和所述第三部分在所述第一方向上的宽度相等，所述第二部分在所述第一方向上的宽度小于所述第一部分在所述第一方向上的宽度，且所述第二部分在所述第二方向上的一端和所述第一部分的靠近所述第三部分且远离所述初始化信号线的边缘连接，所述第二部分在所述第二方向上的另一端和所述第三部分的靠近所述第一部分且远离所述初始化信号线的边缘连接。

例如，在本发明至少一实施例提供的显示面板中，所述感应晶体管的所述第一源漏电极在所述衬底基板上的正投影和所述电源电压信号线的所述第二部分在所述衬底基板上的正投影相间隔。

例如，在本发明至少一实施例提供的显示面板中，所述第一极板包括在所述第一方向上相互连接的第一极板子块和第二极板子块，所述第二金属层包括在所述第二方向上从所述第二极板的对应于所述第二极板子块的部分延伸的第一延伸部和第二延伸部，两个所述第二连接电极分别和所述第一延伸部、所述第二延伸部连接。

例如，本发明至少一实施例提供的显示面板，还包括有机发光二极管，其中，

，A_st为所述存储电容的面积，d_gc为所述第一栅线和所述存储电容之间的最小间距，L_c为所述第一极板子块的和所述第一栅线相邻的边的长度，W_g为所述第一栅线在所述第二方向上的宽度，THK_ILD为所述存储电容对应的层间绝缘层的厚度。

例如，在本发明至少一实施例提供的显示面板中，

，V_gON为所述第二栅线的开启电压，V_gOFF为所述第二栅线的关闭电压，V_oled为所述有机发光二极管两端的电压，γ为光学常数。

例如，在本发明至少一实施例提供的显示面板中，所述存储电容为所述第一金属层、所述第二金属层和所述第三金属层形成的三层结构，

，THK_BUF为所述存储电容中所述第一金属层和所述第二金属层之间的缓冲层的厚度。

例如，在本发明至少一实施例提供的显示面板中，

。

例如，在本发明至少一实施例提供的显示面板中，

，W_DD为在所述第一栅线和所述第一连接电极之间的所述间隔部在所述第二方向上的长度，d_gd为所述第一栅线和在所述第一栅线和所述第一连接电极之间的所述间隔部之间的最小间距，d_sd为所述第一连接电极和在所述第一栅线和所述第一连接电极之间的所述间隔部之间的最小间距。

例如，在本发明至少一实施例提供的显示面板中，

，L_c为所述第一极板子块的和所述第一栅线相邻的边的长度，L_p为所述第一极板子块和所述第二极板子块在所述第一方向上的长度之和，R_l为所述第一极板子块的和所述第一栅线相邻的边的长度与所述第一极板子块和所述第二极板子块在所述第一方向上的长度之和的比值。

例如，在本发明至少一实施例提供的显示面板中，

，W_c为所述存储电容在所述第一方向上的宽度，Pitch为一个子像素在所述第一方向上的宽度。

例如，本发明至少一实施例提供的显示面板，还包括依次层叠设置在所述衬底基板上的第一金属层、有源层和第二金属层，其中，所述第一金属层包括在所述第二方向上延伸的初始化信号线、至少部分在所述第二方向上延伸的电源电压信号线、所述第一极板和数据线；所述有源层包括所述感应晶体管的沟道区、所述驱动晶体管的沟道区和所述开关晶体管的沟道区；所述第二金属层包括所述感应晶体管的栅极、所述驱动晶体管的栅极、所述开关晶体管的栅极、所述第二极板、所述第一连接电极、所述间隔部、在所述第一方向上延伸的所述第二栅线和所述第一栅线。

例如，在本发明至少一实施例提供的显示面板中，所述开关晶体管的栅极和所述第二栅线电连接，所述感应晶体管的栅极和所述第一栅线电连接，且和所述开关晶体管的栅极连接的所述第二栅线与和所述感应晶体管的栅极连接的所述第一栅线在所述第二方向上位于所述第一极板的不同侧，在所述第二方向上，所述第二连接电极在所述第一连接电极和与所述开关晶体管的栅极连接的所述第二栅线之间。

例如，本发明至少一实施例提供的显示面板，还包括设置在所述衬底基板上的开关晶体管，其中，所述开关晶体管的第一源漏电极和所述驱动晶体管的栅极通过第二连接电极连接。

例如，本发明至少一实施例提供的显示面板，还包括依次层叠设置在所述衬底基板上的第一金属层、有源层、第二金属层和第三金属层，其中，所述第一金属层包括在所述第二方向上延伸的初始化信号线、电源电压信号线和数据线，以及遮光部；所述有源层包括所述感应晶体管的沟道区、所述驱动晶体管的沟道区和所述开关晶体管的沟道区；所述第二金属层包括所述感应晶体管的栅极、所述驱动晶体管的栅极和所述开关晶体管的栅极；所述第三金属层包括所述第一连接电极、所述间隔部、在所述第一方向上延伸的所述第二栅线和所述第一栅线。

例如，在本发明至少一实施例提供的显示面板中，所述第三金属层还包括在所述第二方向上延伸的第一连接结构和第二连接结构，所述第一连接结构在所述衬底基板上的正投影位于所述初始化信号线在所述衬底基板上的正投影之内，所述第二连接结构在所述衬底基板上的正投影位于所述数据线在所述衬底基板上的正投影之内。

例如，在本发明至少一实施例提供的显示面板中，在所述层间绝缘层中设置有第一过孔结构，所述第三金属层通过所述第一过孔结构和所述有源层电连接；在所述层间绝缘层和所述缓冲层中贯穿有第二过孔结构，所述第三金属层通过所述第二过孔结构和所述电源电压信号线电连接。

例如，在本发明至少一实施例提供的显示面板中，在所述第三金属层和所述第二金属层之间形成有存储电容。

例如，本发明至少一实施例提供的显示面板，还包括设置在所述衬底基板上的开关晶体管和存储电容，其中，所述开关晶体管的第一源漏电极和所述存储电容的第一极板通过第二连接电极连接。

例如，本发明至少一实施例提供的显示面板，还包括依次层叠设置在所述衬底基板上的第一金属层、有源层和第二金属层，其中，所述第一金属层包括在所述第二方向上延伸的初始化信号线、电源电压信号线和数据线；所述有源层包括所述感应晶体管的沟道区、所述驱动晶体管的沟道区、所述开关晶体管的沟道区和所述第一极板；所述第二金属层包括所述感应晶体管的栅极、所述驱动晶体管的栅极和所述开关晶体管的栅极、所述第一连接电极、所述间隔部、所述存储电容的第二极板、在所述第一方向上延伸的所述第二栅线和所述第一栅线。

例如，在本发明至少一实施例提供的显示面板中，所述存储电容的所述第一极板的靠近所述第二栅线的一侧的边缘在所述第一方向上延伸至所述电源电压信号线的正上方。

例如，在本发明至少一实施例提供的显示面板中，所述第二金属层还包括在所述第二方向上延伸的第一连接结构，所述第一连接结构在所述衬底基板上的正投影位于所述初始化信号线在所述衬底基板上的正投影之内。

例如，本发明至少一实施例提供的显示面板，还包括设置在所述第一金属层的远离所述衬底基板的一侧的缓冲层，设置在所述有源层和所述第二金属层之间的栅绝缘层、层间绝缘层，以及设置在所述第二金属层的远离所述衬底基板的一侧的钝化层和平坦化层，其中，在所述层间绝缘层中设置有第一过孔结构，所述第二金属层通过所述第一过孔结构和所述有源层电连接；在所述层间绝缘层和所述缓冲层中贯穿有第二过孔结构，所述第二金属层通过所述第二过孔结构和所述电源电压信号线电连接。

例如，本发明至少一实施例提供的显示面板，还包括阴极电压走线，其中，所述阴极电压走线包括在所述第一方向上延伸的第一阴极电压走线和在所述第二方向上延伸的第二阴极电压走线，所述第一阴极电压走线和所述第二阴极电压走线相交；所述电源电压信号线还包括在所述第一方向上延伸的第二电源电压信号线，所述第一电源电压信号线和所述第二电源电压信号线相交。

例如，在本发明至少一实施例提供的显示面板中，所述第二阴极电压走线包括三层层叠结构，且所述第二阴极电压走线包括位于所述第一金属层的第二阴极电压走线第一子层，位于所述第二金属层的第二阴极电压走线第二子层，和位于所述第三金属层的第二阴极电压走线第三子层，所述第二阴极电压走线第一子层和所述第二阴极电压走线第三子层通过第四过孔结构电连接，所述第二阴极电压走线第二子层和所述第二阴极电压走线第三子层通过第五过孔结构电连接。

例如，本发明至少一实施例提供的显示面板，还包括有机发光二极管所述有机发光二极管包括阳极，所述第二阴极电压走线第一子层、所述第二阴极电压走线第二子层和所述第二阴极电压走线第三子层中的任意一个通过第六过孔结构和所述阳极电连接。

例如，在本发明至少一实施例提供的显示面板中，所述第一阴极电压走线第三子层通过所述第六过孔结构和所述阳极电连接。

例如，本发明至少一实施例提供的显示面板，还包括设置在所述有机发光二极管上封装层，和设置在封装层上的量子点层，其中，所述量子点层配置为对从所述有机发光二极管出射的光线进行处理。

本发明至少一实施例还提供一种显示装置，该显示装置包括上述任一实施例提供的显示面板。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。

图1为本发明至少一实施例提供的显示面板的框图；

图2示出了一种用于该显示面板的一种3T1C像素电路的示意图；

图3示出了图2中像素电路在显示过程的信号时序图；

图4示出了图2中像素电路在检测过程的一种信号时序图；

图5示出了图2中像素电路在检测过程的另一种信号时序图；

图6为一种显示面板包括的多层结构层叠设置的版图；

图7为本发明至少一实施例提供的一种显示面板包括的第一金属层的平面结构示意图；

图8为本发明至少一实施例提供的一种显示面板包括的第一金属层和有源层叠层的平面结构示意图；

图9为本发明至少一实施例提供的一种显示面板包括的第一金属层、有源层和第二金属层叠层的平面结构示意图；

图10为在图9所示的层叠结构中形成过孔结构的平面结构示意图；

图11为本发明至少一实施例提供的一种显示面板包括的第三金属层的平面结构示意图；

图12为本发明至少一实施例提供的一种显示面板包括的第一金属层、有源层、第二金属层和第三金属层的叠层的平面结构示意图；

图13为本发明至少一实施例提供的一种显示面板的截面结构示意图；

图14为本发明至少一实施例提供的再一种显示面板包括的第一金属层、有源层、第二金属层和第三金属层的叠层的平面结构示意图；

图15为图14中的显示面板包括的第一金属层的平面结构示意图；

图16为图14中的显示面板包括的第一金属层和有源层叠层的平面结构示意图；

图17为图14中的显示面板包括的第一金属层、有源层和第二金属层叠层的平面结构示意图；

图18为在图14所示的层叠结构中形成过孔结构的平面结构示意图；

图19为图14中的显示面板包括的第三金属层的平面结构示意图；

图20为本发明至少一实施例提供的又一种显示面板包括的第一金属层、有源层和第二金属层的叠层的平面结构示意图；

图21为图20中的显示面板包括的第一金属层和有源层叠层的平面结构示意图；

图22为图20中的显示面板包括的第二金属层的平面结构示意图；

图23为本发明至少一实施例提供的又一种显示面板包括的第一金属层、有源层、第二金属层和第三金属层的叠层的平面结构示意图；

图24为图23中的显示面板包括的第一金属层的平面结构示意图；

图25为图23中的显示面板包括的第一金属层和有源层叠层的平面结构示意图；

图26为图23中的显示面板包括的第一金属层、有源层和第二金属层叠层的平面结构示意图；

图27为在图26所示的层叠结构中形成过孔结构的平面结构示意图；

图28为图23中的显示面板包括的第三金属层的平面结构示意图；

图29为图23中显示面板的截面结构示意图；

图30为本发明至少一实施例提供的又一种显示面板包括的第一金属层、有源层和第二金属层的叠层的平面结构示意图；

图31为图30中的显示面板包括的第一金属层和有源层叠层的平面结构示意图；

图32为图30中第二金属层的平面结构示意图；

图33为图30中显示面板的截面结构示意图；

图34为本发明至少一实施例提供的又一种显示面板包括的第一金属层、有源层、第二金属层和第三金属层的叠层的平面结构示意图；

图35为图34中的显示面板包括的第一金属层和第三金属层层叠的平面结构示意图；

图36为本发明至少一实施例提供的又一种显示面板包括的第一金属层、有源层、第二金属层和第三金属层的叠层的平面结构示意图；

图37为图36所示显示面板的第二阴极电压走线沿着第二方向切割的截面结构示意图；

图38为在图37所示的结构中增加阴极和像素界定层的截面结构示意图；

图39为在图36所示显示面板上增加有机发光二极管后的截面结构示意图；

图40为本发明至少一实施例提供的又一种显示面板包括的第一金属层、有源层、第二金属层和第三金属层的叠层的平面结构示意图；

图41为图40所示显示面板的截面结构示意图；以及

图42为本发明至少一实施例提供的一种显示装置的框图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

除非另外定义，本发明实施例中使用的“平行”、“垂直”和“相同”等特征均包括严格意义上的“平行”、“垂直”、“相同”等情况，以及“大致平行”、“大致垂直”、“大致相同”等包含一定误差的情况。例如，上述的“大致”可表示所比较的对象的差值为所比较的对象的平均值的10%，或者5%之内。在本发明实施例的下文中没有特别指出一个部件或元件的数量时，意味着该部件或元件可以是一个也可以是多个，或可理解为至少一个。“至少一个”指一个或多个，“多个”指至少两个。本发明实施例中的“同层设置”指同一材料在经过同一步骤（例如，一步图案化工艺）后形成的多个膜层之间的关系。这里的“同层”并不总是指多个膜层的厚度相同或者多个膜层在截面图中的高度相同。

图1为本发明至少一实施例提供的显示面板的框图。如图1所示，显示面板10包括呈阵列排布的多个子像素100，例如，每个子像素100包括发光元件以及驱动该发光元件发光的像素电路。例如，该显示面板是有机发光二极管（OLED）显示面板，该发光元件为有机发光二极管。该显示面板还可以包括多条扫描线、多条数据线以用于为多个子像素提供扫描信号（控制信号）和数据信号，从而驱动该多个子像素以进行显示。根据需要，该显示面板还可以进一步包括电源线、检测线等。

例如，该像素电路包括用于驱动发光元件发光的驱动子电路和用于检测该子像素电特性以实现外部补偿的检测子电路。本发明的实施例对于该像素电路的具体结构不作限制。

例如，图2示出了一种用于该显示面板的一种3T1C像素电路的示意图。根据应用场景的不同，该像素电路还可以进一步包括补偿电路和复位电路等，本发明的实施例对此不作限定。

结合上述图1和图2，该像素电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容Cst。第一晶体管T1的第一极与存储电容Cst的第一电容电极和第三晶体管T3的栅极电连接，第一晶体管T1的第二极配置为接收数据信号GT，第一晶体管T1配置为响应于第一控制信号G1将该数据信号DT写入第三晶体管T3的栅极和存储电容Cst；第三晶体管T3的第一极与存储电容Cst的第二电容电极电连接，并配置为与发光元件的第一电极电连接，第三晶体管T3的第二极配置为接收第一电源电压V1（例如为高电源电压VDD），第三晶体管T3配置为在第三晶体管T3的栅极的电压的控制下控制用于驱动发光元件的电流；第二晶体管T2的第一极与第三晶体管T3的第一极以及存储电容Cst的第二电容电极电连接，第二晶体管T2的第二极配置为与检测线230连接以连到外部检测电路21，第二晶体管T2配置为响应于第二控制信号G2检测所属的子像素的电特性以实现外部补偿；该电特性例如包括第三晶体管T3的阈值电压和/或载流子迁移率，或者发光元件的阈值电压、驱动电流等。该外部检测电路21例如为包括数模转换器（DAC）和模数转换器（ADC）等的常规电路，本发明的实施例对此不作赘述。

本发明的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本发明的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本发明的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管。当晶体管为P型晶体管时，开启电压为低电平电压（例如，0V、-5V、-10V或其他合适的电压），关闭电压为高电平电压（例如，5V、10V或其他合适的电压）；当晶体管为N型晶体管时，开启电压为高电平电压（例如，5V、10V或其他合适的电压），关闭电压为低电平电压（例如，0V、-5V、-10V或其他合适的电压）。需要说明的是，在下面的描述中均以图2中的晶体管为N型晶体管为例进行说明，然而不作为对本发明的限制。

下面结合图3~图5所示的信号时序图对图2所示的像素电路的工作原理进行说明，其中图3示出了图2中像素电路在显示过程的信号时序图，图4示出了图2中像素电路在检测过程的信号时序图，图5示出了图2中像素电路在检测过程的另一种信号时序图。

例如，如图3所示，每一帧图像的显示过程包括数据写入和复位阶段1以及发光阶段2。图3示出了每个阶段中各个信号的时序波形。该3T1C像素电路的一种工作过程包括：在数据写入和复位阶段1，第一控制信号G1和第二控制信号G2均为开启信号，第一晶体管T1和第二晶体管T2导通，数据信号DT经第一晶体管T1传输至第三晶体管T3的栅极，第一开关K1关闭，模数转换器通过检测线130及第二晶体管T2向发光元件的第一电极（例如OLED的阳极）写入复位信号，第三晶体管T3导通并产生驱动电流将发光元件的第一电极充电至工作电压；在发光阶段2，第一控制信号G1和第二控制信号G2均为关闭信号，由于存储电容Cst的自举效应，存储电容Cst两端的电压保持不变，第三晶体管T3工作在饱和状态且电流不变，并驱动发光元件发光。

例如，图4示出了该像素电路在进行阈值电压的检测时的信号时序图。该3T1C像素电路的一种工作过程包括：第一控制信号G1和第二控制信号G2均为开启信号，第一晶体管T1和第二晶体管T2导通，数据信号DT经第一晶体管T1传输至第三晶体管T3的栅极；第一开关K1关闭，模数转换器通过检测线230及第二晶体管T2向发光元件的第一电极（节点N3）写入复位信号，第三晶体管T3导通并对节点N3进行充电直至第三晶体管T3截止，数模转换器对检测线230上的电压取样即可得到第三晶体管T3的阈值电压。该过程例如可以在显示装置关机时进行。

例如，图5示出了该像素电路在进行载流子迁移率的检测时的信号时序图。该3T1C像素电路的一种工作过程包括：在第一阶段，第一控制信号G1和第二控制信号G2均为开启信号，第一晶体管T1和第二晶体管T2导通，数据信号DT经第一晶体管T1传输至第三晶体管T3的栅极；第一开关K1关闭，模数转换器通过检测线230及第二晶体管T2向发光元件的第一电极（节点N3）写入复位信号；在第二阶段，第一控制信号G1为关闭信号，第二控制信号G1为开启信号，第一晶体管T1关断，第二晶体管T2导通，并将第一开关K1、第二开关K2断开以将检测线130浮置；由于存储电容Cst的自举效应，存储电容Cst两端的电压保持不变，第三晶体管T3工作在饱和状态且电流不变并驱动发光元件发光，然后数模转换器对检测线130上的电压取样，并结合发光电流的大小和持续时间可以计算出第三晶体管T3中的载流子迁移率。例如，该过程可以在显示阶段之间的消隐阶段进行。

通过上述检测可以得到第三晶体管T3的电特性并实现相应的补偿算法。

例如，如图1所示，显示面板10还可以包括数据驱动电路23和扫描驱动电路24。数据驱动电路23配置为根据需要（例如输入显示装置的图像信号）可发出数据信号，例如上述数据信号DT；每个子像素的像素电路还配置为接收该数据信号并将该数据信号施加至该第一晶体管的栅极。扫描驱动电路24配置为输出各种扫描信号，例如包括上述第一控制信号G1和第二控制信号G2，其例如为集成电路芯片（IC）或者为直接制备在显示基板上的栅驱动电路（GOA）。

例如，结合图1，显示面板10还包括控制电路22。例如，控制电路22配置为控制数据驱动电路23施加数据信号，以及控制栅极驱动电路施加扫描信号。该控制电路22的一个示例为时序控制电路（T-con）。控制电路22可以为各种形式，例如包括处理器121和存储器127，存储器121包括可执行代码，处理器121运行该可执行代码以执行上述检测方法。

例如，处理器121可以是中央处理单元（CPU）或者具有数据处理能力和/或指令执行能力的其它形式的处理装置，例如可以包括微处理器、可编程逻辑控制器（PLC）等。

例如，存储器127可以包括一个或多个计算机程序产品，所述计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器（RAM）和/或高速缓冲存储器（cache）等。非易失性存储器例如可以包括只读存储器（ROM）、硬盘、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序指令，处理器121可以运行该程序指令期望的功能。在计算机可读存储介质中还可以存储各种应用程序和各种数据，例如在上述检测方法中获取的电特性参数等。

例如，图6为一种显示面板包括的多层结构层叠设置的版图，如图6所示，感应晶体管T2的第一源漏电极T2a和驱动晶体管T3的第一源漏电极T3a通过N3节点对应的连接电极电连接，该N3节点对应的连接电极和感应栅线201在第二方向Y上相邻设置，开关晶体管T1的第一源漏电极T1a和驱动晶体管T3的第二源漏电极T3b通过N1节点对应的连接电极电连接。本发明的发明人注意到，由于感应栅线201与N3节点对应的连接电极在第二方向Y上的距离相距较近，当感应栅线201产生电压跳变时，会在N3节点处引起电压跳变，从而在N3节点处会产生很大的瞬时电流来冲击有机发光二极管，以对有机发光二极管造成损伤并降低有机发光二极管的寿命，N3节点处电压跳变也会引起N1节点处电压变化。由于N3节点处电压变化比N1节点处电压变化的幅度更大，相对于N1节点处电压变化对有机发光二极管器件带来的损伤，N3节点处电压变化对有机发光二极管器件的损伤更大，因此，可以考虑在N3节点对应的连接电极和感应栅线之间设置间隔部，以减小感应栅线产生电压跳变时对N3节点处带来的电压变化。

本发明至少一实施例提供一种显示面板，该显示面板包括：衬底基板；设置在衬底基板上的像素电路，像素电路包括感应晶体管、驱动晶体管、第一栅线和第二栅线，其中，感应晶体管的第一源漏电极和驱动晶体管的第一源漏电极通过第一连接电极电连接；第一栅线和第二栅线在第一方向上延伸，在与第一方向交叉的第二方向上，在第一连接电极和第一栅线之间，第一连接电极和第二栅线之间均设置有间隔部，且第一连接电极、第一栅线、第二栅线和间隔部设置在同一层，本发明的实施例通过在第一连接电极和第一栅线之间，以及在第一连接电极和第二栅线之间设置间隔部，且使得第一连接电极、第一栅线、第二栅线和间隔部设置在同一层，可以减小第一栅线或者第二栅线产生电压跳变时对第一连接电极带来的电压变化，从而可以降低对发光二极管造成的损伤，保证发光二极管的使用寿命。

例如，图7为本发明至少一实施例提供的一种显示面板包括的第一金属层的平面结构示意图，图8为本发明至少一实施例提供的一种显示面板包括的第一金属层和有源层叠层的平面结构示意图，图9为本发明至少一实施例提供的一种显示面板包括的第一金属层、有源层和第二金属层叠层的平面结构示意图，图10为在图9所示的层叠结构中形成过孔结构的平面结构示意图，图11为本发明至少一实施例提供的一种显示面板包括的第三金属层的平面结构示意图，图12为本发明至少一实施例提供的一种显示面板包括的第一金属层、有源层、第二金属层和第三金属层的叠层的平面结构示意图。

例如，结合图2和图12所示，该显示面板30包括衬底基板31，设置在衬底基板31上的像素电路32，该像素电路32包括感应晶体管T2、驱动晶体管T3、第一栅线321和第二栅线323，感应晶体管T2的第一源漏电极T2a和驱动晶体管T3的第一源漏电极T3a通过第一连接电极M电连接；第一栅线321和第二栅线323在第一方向X上延伸，在与第一方向X交叉的第二方向Y上，在第一连接电极M和第一栅线321之间、第一连接电极M和第二栅线323之间均设置有间隔部322，且该第一连接电极M、第一栅线321、第二栅线323和间隔部322设置在同一层，该间隔部322设置在第一连接电极M和第一栅线321之间，以及设置在第一连接电极M和第二栅线323之间，且使得第一连接电极M、第一栅线321、第二栅线323和间隔部322设置在同一层，可以减小第一栅线321或者第二栅线323产生电压跳变时对第一连接电极M带来的电压变化，进而可以降低第一连接电极M发生的电压变化对发光二极管造成的损伤，以保证发光二极管的使用寿命。

例如，在一个示例中，该第一栅线321为感应栅线，第二栅线323为开关栅线，但本发明的实施例不限于此，该第一栅线321和第二栅线323还可以是其他的栅线。

例如，本发明的实施例以第一方向X为行方向，第二方向Y为列方向为例进行说明。在其他的实施例中，也可以是第一方向X为列方向，而第二方向Y为行方向，本发明的实施例对此不作限定。

例如，结合图2和图12所示，该显示面板30还包括设置在衬底基板31上的开关晶体管T1和存储电容Cst，该开关晶体管T1的第一源漏电极T1a和驱动晶体管T3的栅极T3g通过第二连接电极K连接，存储电容Cst的第一极板Ca也和第二连接电极K连接，存储电容Cst的第二极板Cb和第一连接电极M连接。

需要说明的是，在图12所示的实施例中，第一连接电极M和第二连接电极K均为设置在第三金属层上的长条形。在后续的实施例中，第一连接电极M和第二连接电极K设置的位置不同，但是也均为长条形。

例如，结合图7~图12，该显示面板30包括依次层叠设置在衬底基板31上的第一金属层301、有源层302、第二金属层303和第三金属层304。尽管在图7~图12所示的平面图中没有直接示出绝缘层，只是用过孔结构代表了绝缘层，但是在上述相邻层之间还设置有起到绝缘作用的层结构，该起到绝缘作用的层结构中设置有过孔结构，需要连接的层结构通过过孔结构进行连接。

例如，在图7和图12中是以在第一方向X上排列的两个子像素对应的像素电路为例进行说明的。如图7和图12所示，该第一金属层301包括在第二方向Y上延伸的初始化信号线3011、电源电压信号线3012、第一极板Ca和数据线3013。在一个像素电路中，该初始化信号线3011、电源电压信号线3012和数据线3013在第二方向Y上的长度相等或者大致相等，第一极板Ca在第二方向Y上的长度小于初始化信号线3011、电源电压信号线3012和数据线3013在第二方向Y上的长度。该初始化信号线3011和数据线3013在第一方向X上的宽度相等或者大致相等，且均小于电源电压信号线3012在第一方向X上的宽度，该电源电压信号线3012在第一方向X上的宽度小于第一极板Ca在第一方向X上的宽度。该第一极板Ca和与之相邻的电源电压信号线3012在第一方向X上的最小距离小于初始化信号线3011和电源电压信号线3012在第一方向X上的最小距离，且小于该第一极板Ca和与之相邻的数据线3013在第一方向X上的最小距离。

需要说明的是，尽管在图7和图12中只示出了电源电压信号线3012包括在第二方向Y上延伸的部分，在其他的实施例中该电源电压信号线3012也可以包括在第一方向X上延伸的部分。

例如，如图8所示，第一金属层301和有源层302叠层，有源层302包括感应晶体管T2的沟道区T2c、驱动晶体管T3的沟道区T3c和开关晶体管T1的沟道区T1c。例如，结合图8和图12，该感应晶体管T2的沟道区T2c在衬底基板31上的正投影和初始化信号线3011在衬底基板31上的正投影、电源电压信号线3012在衬底基板31上的正投影均相互交叠。驱动晶体管T3的沟道区T3c在衬底基板31上的正投影和电源电压信号线3012在衬底基板31上的正投影、第一极板Ca在衬底基板31上的正投影均相互交叠。开关晶体管T1的沟道区T1c在衬底基板31上的正投影和第一极板Ca在衬底基板31上的正投影、数据线3013在衬底基板31上的正投影均相互交叠。

例如，如图9所示，第一金属层301、有源层302和第二金属层303依次叠层，该第二金属层303包括感应晶体管T2的栅极T2g、驱动晶体管T3的栅极T3g、开关晶体管T1的栅极T1g和第二极板Cb。该感应晶体管T2的栅极T2g和开关晶体管T1的栅极T1g均呈在平行于第二方向Y的方向上延伸的长条形，且感应晶体管T2的栅极T2g从感应晶体管T2的沟道区T2c沿着与第二方向Y相反的方向延伸，开关晶体管T1的栅极T1g从开关晶体管T1的沟道区T1c沿着第二方向Y延伸。驱动晶体管T3的栅极T3g和第二极板Cb形成为一体结构。结合图9和图12，第二极板Cb在衬底基板31上的正投影小于第一极板Ca在衬底基板31上的正投影。

例如，在图10中示出了过孔结构包括第一过孔结构3071、第二过孔结构3072和第三过孔结构3073，该第一过孔结构3071、第二过孔结构3072和第三过孔结构3073对应的连接关系在下述中进行描述。例如，在图10 中对应于一个子像素的位置处示出了六个第一过孔结构3071（3071a、3071b、3071c、3071d、3071e和3071f），六个第二过孔结构3072（3072a、3072b、3072c、3072d、3072e和3072f）和三个第三过孔结构3073（3073a、3073b和3073c）。

例如，结合图10和图12，该六个第一过孔结构3071分别对应于感应晶体管T2的沟道区T2c的两端的位置、驱动晶体管T3的沟道区T3c的两端的位置和开关晶体管T1的沟道区T1c的两端的位置，具体地，第一过孔结构3071a和第一过孔结构3071b分别对应于感应晶体管T2的沟道区T2c的两端的位置；第一过孔结构3071c和第一过孔结构3071d分别对应于驱动晶体管T3的沟道区T3c的两端的位置；第一过孔结构3071e和第一过孔结构3071f分别对应于开关晶体管T1的沟道区T1c的两端的位置。该第二过孔结构3072a和第二过孔结构3072b在衬底基板31上的正投影位于初始化信号线3011在衬底基板31上的正投影内，且在第二方向Y上位于感应晶体管T2的沟道区T2c在衬底基板31上的正投影的两侧；该第二过孔结构3072c和第二过孔结构3072d在衬底基板31上的正投影位于电源电压信号线3012在衬底基板31上的正投影之内，且在第二方向Y上位于感应晶体管T2的沟道区T2c的两侧；该第二过孔结构3072e在衬底基板31上的正投影位于第一极板Ca在衬底基板31上的正投影之内，且不位于第二极板Cb在衬底基板31上的正投影之内；该第二过孔结构3072f在衬底基板31上的正投影位于数据线3013在衬底基板31上的正投影之内。该第三过孔结构3073a在衬底基板31上的正投影位于感应晶体管T2的栅极T2g在衬底基板31上的正投影之内；该第三过孔结构3073b在衬底基板31上的正投影位于第一极板Ca在衬底基板31上的正投影之内，且位于第二极板Cb在衬底基板31上的正投影之内；该第三过孔结构3073c在衬底基板31上的正投影位于开关晶体管T1的栅极T1g在衬底基板31上的正投影之内。

例如，结合图11所示，第三金属层304包括第一连接电极M、间隔部322、在第一方向X上延伸的第二栅线323和第一栅线321，以及在第二方向Y上延伸的第一连接结构3041、第二连接结构3042和第三连接结构3043。该第二栅线323和第一栅线321均呈长条形，且在第一方向X上延伸。该第一连接电极M也呈长条形且在第一方向X上延伸。该第一连接结构3041、第二连接结构3042和第三连接结构3043用于实现第三金属层304和其他的层结构之间的连接。在第二方向Y上，该间隔部322b位于第一连接电极M和第一栅线321之间，从而可以减小第一栅线321产生电压跳变时对第一连接电极M带来的电压变化，该间隔部322a位于第一连接电极M和第二栅线323之间，从而可以减小第二栅线323产生电压跳变时对第一连接电极M带来的电压变化，进而可以降低第一连接电极M发生的电压变化对发光二极管造成的损伤，以保证发光二极管的使用寿命。

例如，结合图7~图12，在该显示面板30中，感应晶体管T2的沟道区T2c通过第一过孔结构3071a和第一连接结构3041电连接，通过第一过孔结构3071b和第一连接电极M电连接；驱动晶体管T3的沟道区T3c通过第一过孔结构3071c和间隔部322a电连接，通过第一过孔结构3071d和主体部326电连接；开关晶体管T1的沟道区T1c通过第一过孔结构3071e和第二连接结构3042电连接，并通过第一过孔结构3071f和第三连接结构3043电连接。

例如，结合图7~图12，在该显示面板30中，第一连接结构3041通过第二过孔结构3072a和第二过孔结构3072b和位于第一金属层301的初始化信号线3011电连接。间隔部322a通过第二过孔结构3072c和电源电压信号线3012电连接，间隔部322b通过第二过孔结构3072d和电源电压信号线3012电连接。第一连接电极M通过第二过孔结构3072e和第一极板Ca电连接。第三连接结构3043通过第二过孔结构3072f和数据线3013电连接。

例如，结合图7~图12，在该显示面板30中，感应晶体管T2的栅极T2g在第二方向Y上延伸至和第一栅线321电连接，且该感应晶体管T2的栅极T2g和第一栅线321通过第三过孔结构3073a实现电连接。该开关晶体管T1的栅极T1g在与第二方向Y相反的方向上延伸至和第二栅线323电连接，且和感应晶体管T2的栅极T2g连接的第一栅线321与和开关晶体管T1的栅极T1g连接的第二栅线323在第二方向Y上位于间隔部322的不同侧。该开关晶体管T1的栅极T1g和第二栅线323通过第三过孔结构3073c实现电连接。驱动晶体管T3的栅极T3g和第二极板Cb为一体结构，且第二极板Cb通过第三过孔结构3073b和第二连接结构3042电连接。

需要说明的是，在图12所示的结构中，第二连接结构3042复用作第二连接电极K。

例如，结合图7~图12，该第一连接结构3041在衬底基板31上的正投影位于初始化信号线3011在衬底基板31上的正投影之内，第二连接结构3042在衬底基板31上的正投影位于第一极板Ca在衬底基板31上的正投影之内，第三连接结构3043在衬底基板31上的正投影位于数据线3013在衬底基板31上的正投影之内。间隔部322a和间隔部322b在衬底基板31上的正投影位于电源电压信号线3012在衬底基板31上的正投影之内。

例如，在图12中，感应晶体管T2和在第二方向Y上位于其两侧的第一栅线321和第二栅线323之间分别具有位于第三金属层304的间隔部322a和间隔部322b，该间隔部322b可以屏蔽感应晶体管T2的第一源漏电极T2a和与与之连接的第一栅线321之间的耦合。感应晶体管T2的第一源漏电极T2a位于第三金属层304，电源电压信号线3012位于第一金属层301，在第一栅线321和感应晶体管T2之间的位于第三金属层304的间隔部322b通过第二过孔结构3072d和位于第一金属层301的电源电压信号线3012电连接；在第二栅线323和感应晶体管T2之间的位于第三金属层304的间隔部322a通过第二过孔结构3072c和位于第一金属层301的电源电压信号线3012电连接。开关晶体管T1可以减少第二连接电极K和栅线（第一栅线321或者第二栅线323）的耦合。存储电容Cst为双层电容，该双层电容分别在第三金属层304和第二金属层303之间，以及在第一金属层301和第二金属层303之间。

需要说明的是，第一连接电极M的电压变化，会引起第二连接电极K的电压变化。在写数据阶段，希望第一连接电极M的电压更稳定，但是在点亮阶段，第一连接电极M的电压上升是正常的。在点亮阶段，第二连接电极K的电压的上升是由于第一连接电极M的电压上升耦合引起的，这时驱动晶体管T3的栅极和电源电压信号线3012之间当于一个电容，存储电容Cst也是一个电容，在耦合过程中，会有一个电容分压，所以第二连接电极K的电压上升没有第一连接电极M的电压上升高。在写数据阶段希望第一连接电极M的电压更稳定，所以对于第一连接电极M通过间隔部322进行保护屏蔽，以减小跳变电压。上述设计可以使得，第一连接电极M和第一栅线321之间设置了间隔部322，且第一连接电极M形成在第三金属层304，与第一栅线321设置在同一层，通过间隔部322的屏蔽作用，可以延长有机发光二极管显示器件的寿命。感应晶体管T2及其连接的第一连接电极M在第二方向Y的两侧均有间隔部322，分别屏蔽了第一栅线321和第二栅线323对第一连接电极M的电压变化的影响，即由于间隔部322的存在使得无法形成第一栅线321或者第二栅线323和第一连接电极M之间的寄生电容。

例如，图13为本发明至少一实施例提供的一种显示面板的截面结构示意图，如图13所示，该显示面板30还包括设置在第一金属层301的远离衬底基板31的一侧的缓冲层305，该缓冲层305在衬底基板31上整层形成，在该第一金属层301上示出了电源电压信号线3012。在有源层302和第二金属层303之间设置有栅绝缘层306，在第二金属层303和第三金属层304之间设置有层间绝缘层307。在第三金属层304的远离衬底基板31的一侧依次设置有钝化层308和平坦化层309。层间绝缘层307、钝化层308和平坦化层309也均整层形成。

例如，结合图12和图13，在层间绝缘层307中设置有第一过孔结构3071，第三金属层304通过第一过孔结构3071和有源层302电连接，在层间绝缘层307和缓冲层305中贯穿有第二过孔结构3072，第三金属层304通过第二过孔结构3072和第一金属层301电连接。尽管在图13中未示出，但是，结合图12，在层间绝缘层307中设置有第三过孔结构3073，第三金属层304通过第三过孔结构3073和第二金属层303电连接。

例如，在图13的左侧示出了双层电容结构，即第三金属层304和第二金属层303之间形成第一电容结构，第二金属层303和第一金属层301之间形成第二电容结构，第三金属层304、第二金属层303和第一金属层301在衬底基板31上的正投影均存在交叠部分。

例如，结合图12，在该显示面板30中，第一连接结构3041通过第一过孔结构3071a和感应晶体管T2的第二源漏电极T2b电连接。第二连接结构3042通过第一过孔结构3071e和开关晶体管T1的第一源漏电极T1a电连接，且通过第三过孔结构3073b和第二极板Cb电连接；第三连接结构3043通过第二过孔结构3072f和数据线3013电连接，且通过第一过孔结构3071f和开关晶体管T1的第二源漏电极T1b电连接。

例如，结合图12，该第三金属层304的至少一部分和第一金属层301、第二金属层303均存在交叠区域，以在第一金属层301和第二金属层303之间形成存储电容Cst，在第二金属层303和第三金属层304之间形成电容结构，从而可以形成双电容结构。

例如，结合图12，该感应晶体管T2的第一源漏电极T2a在衬底基板31上的正投影和电源电压信号线3012在衬底基板31上的正投影相交叠。

例如，图14为本发明至少一实施例提供的再一种显示面板包括的第一金属层、有源层、第二金属层和第三金属层的叠层的平面结构示意图，图15为图14中的显示面板包括的第一金属层的平面结构示意图，图16为图14中的显示面板包括的第一金属层和有源层叠层的平面结构示意图，图17为图14中的显示面板包括的第一金属层、有源层和第二金属层叠层的平面结构示意图，图18为在图14所示的层叠结构中形成过孔结构的平面结构示意图，图19为图14中的显示面板包括的第三金属层的平面结构示意图。

例如，结合图2和图14所示，该显示面板30包括衬底基板31，设置在衬底基板31上的像素电路32，该像素电路32包括感应晶体管T2、驱动晶体管T3、开关晶体管T1、第一栅线321、第二栅线323和存储电容Cst，感应晶体管T2的第一源漏电极T2a和驱动晶体管T3的第一源漏电极T3a通过第一连接电极M电连接；第一栅线321和第二栅线323在第一方向X上延伸，在与第一方向X交叉的第二方向Y上，在第一连接电极M和第一栅线321之间、在第一连接电极M和第二栅线323之间均设置有间隔部322，且该第一连接电极M、第一栅线321、第二栅线323和间隔部322设置在同一层，该间隔部322设置在第一连接电极M和第一栅线321，以及设置在第一连接电极M和第二栅线323之间，且使得第一连接电极M、第一栅线321、第二栅线323和间隔部322设置在同一层，可以减小第一栅线321或者第二栅线323产生电压跳变时对第一连接电极M带来的电压变化，进而可以降低第一连接电极M发生的电压变化对发光二极管造成的损伤，以保证发光二极管的使用寿命。该开关晶体管T1的第一源漏电极T1a和驱动晶体管T3的栅极T3g通过第二连接电极K连接，存储电容Cst的第一极板Ca和第二连接电极K连接，存储电容Cst的第二极板Cb和第一连接电极M连接，以形成一个像素电路的整体。

例如，在图14中，感应晶体管T2和在第二方向Y上位于其两侧的第一栅线321和第二栅线323之间分别具有位于第三金属层304的间隔部322a和间隔部322b，该间隔部322b可以屏蔽感应晶体管T2的第一源漏电极T2a与第一栅线321之间的耦合。感应晶体管T2的第一源漏电极T2a位于第三金属层304，电源电压信号线3012位于第一金属层301，在第一栅线321和感应晶体管T2之间的位于第三金属层304的间隔部322b通过第二过孔结构3072d和位于第一金属层301的电源电压信号线3012电连接；在第二栅线323和感应晶体管T2之间的位于第三金属层304的间隔部322a通过第二过孔结构3072c和位于第一金属层301的电源电压信号线3012电连接。开关晶体管T1可以减少第二连接电极K和栅线（第一栅线321或者第二栅线323）的耦合。存储电容Cst为双层电容，该双层电容分别在第三金属层304和第二金属层303之间，以及在第一金属层301和第二金属层303之间。

例如，在图14所示的显示面板中，在感应晶体管T2的第一源漏电极T2a的下方去除了第一金属层301的一部分，这样可以减少寄生电容，即电源电压信号线3012在对应于感应晶体管T2的第一源漏电极T2a和第一连接电极M的位置处变窄，这样可以减少电源电压信号线3012与感应晶体管T2的第一源漏电极T2a的交叠面积和寄生电容。

例如，在图14所示的显示面板中，开关晶体管T1为并联的两个薄膜晶体管，其中一个设置在靠近上侧的第二栅线323的位置处，另外一个设置在靠近下侧的第一栅线321的位置处，即在第二方向设置在第一连接电极M的两侧，同时存储电容Cst的第一极板Ca的一部分在第二方向Y上的长度减小了，上述设计可以实现增大开关晶体管T1的沟道宽长比和驱动电流，从而有利于高分辨率显示面板的驱动，使得充电的时间减少，此外，还可以增大一部分存储电容对应的第三金属层的部分与在第二方向Y上位于其两侧的第一栅线321或者第二栅线323之间的间距，以减小和第一连接电极M连接的存储电容Cst的第一极板Ca与第一栅线321或者第二栅线323的耦合，并减少第一连接电极M与栅线耦合寄生电容的长度。

例如，在图14所示的显示面板中，感应晶体管T2的第一源漏电极T2a下方的第一金属层301的一部分被去除了，这样可以防止第一连接电极M和感应晶体管T2的底栅耦合产生漏电流。

例如，在图14所示的显示面板中，开关晶体管T1的除了第一源漏电极T1a之外的其他结构均无第三金属层覆盖，这样可以减小开关晶体管T1和第一连接电极M的耦合作用。

例如，结合图14~图19，在该显示面板30中，该显示面板30包括依次层叠设置在衬底基板31上的第一金属层301、有源层302、第二金属层303和第三金属层304。尽管在图14~图19所示的平面图中没有直接示出绝缘层，只是用过孔结构代表了绝缘层，但是在上述相邻层之间还设置有起到绝缘作用的层结构，该起到绝缘作用的层结构中设置有过孔结构，需要连接的层结构通过过孔结构进行连接。

例如，在图14和图15中是以在第一方向X上排列的两个子像素对应的像素电路为例进行说明的。如图14和图15所示，该第一金属层301包括在第二方向Y上延伸的初始化信号线3011、电源电压信号线3012、第一极板Ca和数据线3013。该初始化信号线3011和数据线3013均为在第二方向Y上延伸的直线状。电源电压信号线3012包括在第二方向Y上延伸的第一电源电压信号线3012a，第一电源电压信号线3012a包括在第二方向Y上延伸且依次连接的第一部分3012b、第二部分3012c和第三部分3012d，第一部分3012b和第三部分3012d在第一方向X上的宽度相等，第二部分3012c在第一方向X上的宽度小于第一部分3012b在第一方向X上的宽度，且第二部分3012c在第二方向Y上的一端和第一部分3012b的靠近第三部分3012d且远离初始化信号线3011的边缘连接，第二部分3012c在第二方向Y上的另一端和第三部分3012d的靠近第一部分3012b且远离初始化信号线3011的边缘连接。第二部分3012c的最远离初始化信号线3011的边缘和第一部分3012b的最远离初始化信号线3011的边缘、第三部分3012d的最远离初始化信号线3011的边缘均对齐且在一条直线上，因此，在第二部分3012c和初始化信号线3011之间形成了一个凹口。第一极板Ca包括在第一方向X上相互连接的第一极板子块Ca1和第二极板子块Ca2，第二极板子块Ca2相对于第一极板子块Ca1更靠近数据线3013，且第二极板子块Ca2在第二方向Y上的长度小于第一极板子块Ca1在第二方向Y上的长度，且在图15中，第二极板子块Ca2的上边缘低于第一极板子块Ca1的上边缘，第二极板子块Ca2的下边缘高于第一极板子块Ca1的下边缘。

例如，如图14和图16所示，第一金属层301和有源层302叠层，有源层302包括感应晶体管T2的沟道区T2c、驱动晶体管T3的沟道区T3c和两个开关晶体管T1的沟道区T1c。例如，结合图14和图16，该感应晶体管T2的沟道区T2c在衬底基板31上的正投影和初始化信号线3011在衬底基板31上的正投影相互交叠。驱动晶体管T3的沟道区T3c在衬底基板31上的正投影和电源电压信号线3012在衬底基板31上的正投影、第一极板Ca在衬底基板31上的正投影均相互交叠。两个开关晶体管T1的沟道区T1c在衬底基板31上的正投影均和数据线3013在衬底基板31上的正投影相互交叠。

例如，如图17所示，第一金属层301、有源层302和第二金属层303依次叠层，该第二金属层303包括感应晶体管T2的栅极T2g、驱动晶体管T3的栅极T3g、开关晶体管T1的栅极T1g和第二极板Cb，两个开关晶体管T1的栅极为一体结构。该感应晶体管T2的栅极T2g和开关晶体管T1的栅极T1g均呈在平行于第二方向Y的方向上延伸的长条形，且感应晶体管T2的栅极T2g从感应晶体管T2的沟道区T2c沿着与第二方向Y相反的方向延伸，开关晶体管T1的栅极T1g从位于下方的开关晶体管T1的沟道区T1c沿着第二方向Y延伸。驱动晶体管T3的栅极T3g和第二极板Cb形成为一体结构。结合图17和图14，第二金属层303包括在第二方向Y上从第二极板Cb的对应于第二极板子块Ca2的部分延伸的第一延伸部3031和第二延伸部3032，两个第二连接结构3042分别和第一延伸部3031、第二延伸部3032连接。该第一延伸部3031和第二延伸部3032在衬底基板31上的正投影与第一极板Ca在衬底基板31上的正投影没有交叠部分。

例如，在一个示例中，该第一延伸部3031和第二延伸部3032均为长条形，当然本发明的实施例不限于此，第一延伸部3031和第二延伸部3032还可以是块状等其他形状。

例如，在图18中示出了第一过孔结构3071、第二过孔结构3072和第三过孔结构3073，该第一过孔结构3071、第二过孔结构3072和第三过孔结构3073对应的连接关系在下述中进行描述。例如，在图18 中对应于一个子像素的位置处示出了八个第一过孔结构3071（3071a、3071b、3071c、3071d、3071e1、3071e2、3071f1和3071f2），六个第二过孔结构3072（3072a、3072b、3072c、3072d、3072e和3072f）和四个第三过孔结构3073（3073a、3073b、3073c和3073d）。

例如，结合图18和图14，该八个第一过孔结构3071分别对应于感应晶体管T2的沟道区T2c的两端的位置、驱动晶体管T3的沟道区T3c的两端的位置和两个开关晶体管T1的沟道区T1c的两端的位置，具体地，第一过孔结构3071a和第一过孔结构3071b分别对应于感应晶体管T2的沟道区T2c的两端的位置；第一过孔结构3071c和第一过孔结构3071d分别对应于驱动晶体管T3的沟道区T3c的两端的位置；第一过孔结构3071e1和第一过孔结构3071f1分别对应于其中一个开关晶体管T1的沟道区T1c的两端的位置；第一过孔结构3071e2和第一过孔结构3071f2分别对应于另一个开关晶体管T1的沟道区T1c的两端的位置。该第二过孔结构3072a和第二过孔结构3072b在衬底基板31上的正投影位于初始化信号线3011在衬底基板31上的正投影内，且在第二方向Y上位于感应晶体管T2的沟道区T2c在衬底基板31上的正投影的两侧；该第二过孔结构3072c和第二过孔结构3072d在衬底基板31上的正投影位于电源电压信号线3012在衬底基板31上的正投影之内，且在第二方向Y上位于感应晶体管T2的沟道区T2c的两侧，即分别对应于第一电源电压信号线3012a包括的第一部分3012b和第三部分3012d；该第二过孔结构3072e在衬底基板31上的正投影位于第一极板Ca在衬底基板31上的正投影之内，且不位于第二极板Cb在衬底基板31上的正投影之内；该第二过孔结构3072f在衬底基板31上的正投影位于数据线3013在衬底基板31上的正投影之内。该第三过孔结构3073a在衬底基板31上的正投影位于感应晶体管T2的栅极T2g在衬底基板31上的正投影之内；该第三过孔结构3073b1和第三过孔结构3073b2在衬底基板31上的正投影分别位于第一延伸部3031和第二延伸部3032在衬底基板31上的正投影之内；该第三过孔结构3073c在衬底基板31上的正投影位于开关晶体管T1的栅极T1g在衬底基板31上的正投影之内。

例如，结合图19所示，第三金属层304包括第一连接电极M、间隔部322、在第一方向X上延伸的第二栅线323和第一栅线321，在第二方向Y上延伸的第一连接结构3041和第三连接结构3043，以及在第一方向X上延伸的两个第二连接结构3042。该第二栅线323和第一栅线321均呈长条形，且在第一方向X上延伸。该第一连接电极M也呈长条形且在第一方向X上延伸。该第一连接结构3041、第二连接结构3042和第三连接结构3043用于实现第三金属层304和其他的层结构之间的连接。在第二方向Y上，该间隔部322b位于第一连接电极M和第一栅线321之间，从而可以减小第一栅线321产生电压跳变时对第一连接电极M带来的电压变化，该间隔部322a位于第一连接电极M和第二栅线323之间，从而可以减小第二栅线323产生电压跳变时对第一连接电极M带来的电压变化，进而可以降低第一连接电极M发生的电压变化对发光二极管造成的损伤，以保证发光二极管的使用寿命。

需要说明的是，在图14所示的实施例中，第二连接电极K复用作第二连接结构3042。

例如，结合图14~图19，在该显示面板30中，感应晶体管T2的沟道区T2c通过第一过孔结构3071a和第一连接结构3041电连接，通过第一过孔结构3071b和第一连接电极M电连接；驱动晶体管T3的沟道区T3c通过第一过孔结构3071c和间隔部322a电连接，通过第一过孔结构3071d和主体部326电连接；位于上侧的开关晶体管T1的沟道区T1c通过第一过孔结构3071e1和位于上侧的第二连接结构3042电连接，并通过第一过孔结构3071f1和第三连接结构3043电连接；位于下侧的开关晶体管T1的沟道区T1c通过第一过孔结构3071e2和位于下侧的第二连接结构3042电连接，并通过第一过孔结构3071f2和第三连接结构3043电连接。

例如，结合图14~图19，在该显示面板30中，第一连接结构3041通过第二过孔结构3072a和第二过孔结构3072b和位于第一金属层301的初始化信号线3011电连接。间隔部322a通过第二过孔结构3072c和第一电源电压信号线3012a的第一部分3012b电连接，间隔部322b通过第二过孔结构3072d和第一电源电压信号线3012a的第三部分3012d电连接。第一连接电极M通过第二过孔结构3072e和第一极板Ca电连接。第三连接结构3043通过第二过孔结构3072f和数据线3013电连接。

例如，结合图14~图19，在该显示面板30中，感应晶体管T2的栅极T2g在第二方向Y上延伸至和第一栅线321电连接，且该感应晶体管T2的栅极T2g和第一栅线321通过第三过孔结构3073a实现电连接。该开关晶体管T1的栅极T1g在与第二方向Y相反的方向上延伸至和第二栅线323电连接，且和感应晶体管T2的栅极T2g连接的第一栅线321与和开关晶体管T1的栅极T1g连接的第二栅线323在第二方向Y上位于间隔部322的不同侧。该开关晶体管T1的栅极T1g和第二栅线323通过第三过孔结构3073c实现电连接。第一延伸部3031通过第三过孔结构3073b1和位于上侧的第二连接结构3042电连接，第二延伸部3032通过第三过孔结构3073b2和位于下侧的第二连接结构3042电连接。

例如，结合图14~图19，该第一连接结构3041在衬底基板31上的正投影位于初始化信号线3011在衬底基板31上的正投影之内，第三连接结构3043在衬底基板31上的正投影位于数据线3013在衬底基板31上的正投影之内。间隔部322a和间隔部322b在衬底基板31上的正投影位于电源电压信号线3012在衬底基板31上的正投影之内。

例如，在图14中，感应晶体管T2和在第二方向Y上位于其两侧的第一栅线321和第二栅线323之间分别具有位于第三金属层304的间隔部322a和间隔部322b，该间隔部322b可以屏蔽感应晶体管T2的第一源漏电极T2a和与之连接的第一栅线321之间的耦合。感应晶体管T2的第一源漏电极T2a位于第三金属层304，电源电压信号线3012位于第一金属层301，在第一栅线321和感应晶体管T2之间的位于第三金属层304的间隔部322b通过第二过孔结构3072d和位于第一金属层301的电源电压信号线3012电连接；在第二栅线323和感应晶体管T2之间的位于第三金属层304的间隔部322a通过第二过孔结构3072c和位于第一金属层301的电源电压信号线3012电连接。开关晶体管T1可以减少第二连接电极K和栅线（第一栅线321或者第二栅线323）的耦合。存储电容Cst为双层电容，该双层电容分别在第三金属层304和第二金属层303之间，以及在第一金属层301和第二金属层303之间。

需要说明的是，第一连接电极M的电压变化，会引起第二连接电极K的电压变化。在写数据阶段，希望第一连接电极M的电压更稳定，但是在点亮阶段，第一连接电极M的电压上升是正常的。在点亮阶段，第二连接电极K的电压的上升是由于第一连接电极M的电压上升耦合引起的，这时第二连接电极K和电源电压信号线3012之间当于一个电容，存储电容Cst也是一个电容，耦合过程中，会有一个电容分压，所以第二连接电极K的电压上升没有第一连接电极M的电压上升高。在写数据阶段希望第一连接电极M的电压更稳定，所以对于第一连接电极M用间隔部322进行保护屏蔽，以减小跳变电压。上述设计可以使得，第一连接电极M和第一栅线321之间设置了间隔部322，且第一连接电极M形成在第三金属层304，与第一栅线321设置在同一层，通过间隔部322的屏蔽作用，可以延长有机发光二极管显示器件的寿命。感应晶体管T2及其连接的第一连接电极M在第二方向Y的两侧均有间隔部322，分别屏蔽了第一栅线321和第二栅线323对第一连接电极M的电压变化的影响，即由于间隔部322的存在使得无法形成第一栅线321或者第二栅线323和第一连接电极M之间的寄生电容。

例如，结合图14，感应晶体管T2的第一源漏电极T2a在衬底基板31上的正投影和电源电压信号线3012在衬底基板31上的正投影相间隔，即感应晶体管T2的第一源漏电极T2a在第二部分3012c和初始化信号线3011之间的凹口处。

例如，结合图2，图14~图19，数据线3013被配置为向像素电路提供数据信号（数据电压），第二栅线323被配置为向像素电路提供第一扫描信号，第一栅线321被配置为向像素电路提供第二扫描信号，初始化信号线3011被配置为向像素电路提供初始化信号，电源电压信号线3012被配置为向像素电路提供第一电源电压VDD。

例如，图14~图19的平面图所示的实施例对应的截面结构可以参见上述关于图13的相关描述，在此不再赘述。

例如，结合图14，驱动晶体管T3的驱动电流

，其中，W为驱动晶体管T3的沟道的宽度（在第二方向上的宽度），L为驱动晶体管T3的沟道的长度（在第一方向上的长度），/>

为驱动晶体管T3的载流子迁移率，/>

为驱动晶体管T3的阈值电压，/>

为栅绝缘层的电容，/>

为驱动晶体管T3的栅极T3g和第一源漏电极T3a之间的电压差，V_DS为驱动晶体管T3的第一源漏电极T3a和第二源漏电极T3b之间的电压差。

例如，结合图2和图14，该显示面板30还包括有机发光二极管，该显示面板30包括一个存储电容Cst，

，且满足/>

大于或者等于0.013，ΔV_dr为第一连接电极M没有被屏蔽时的跳变电压，ΔV_g为第一栅线321的跳变电压，C_gc为第一栅线321和存储电容C_st之间的寄生电容，C_st为存储电容的大小，A_st为存储电容C_st的面积，d_gc为第一栅线321和存储电容C_st之间的最小间距（在第二方向Y上的最小间距），L_c为第一极板子块的最靠近第一栅线321的部分在第一方向上的长度（即第一极板Ca的最靠近第一栅线321的边的长度），W_g为第一栅线321的宽度，d_st为存储电容C_st对应的绝缘介质的厚度，即为第一极板Ca和第二极板Cb之间的层间绝缘层的厚度THK_ILD, ε为形成层间绝缘层的有机材料的介电系数，A_gc为第一栅线和存储电极之间形成寄生电容的面积。

例如，在一个示例中，

，V_gON为第二栅线的开启电压，V_gOFF为第二栅线的关闭电压，V_oled为有机发光二极管两端的电压，γ为光学常数，ΔV_gray为灰阶电压的变化。

例如，在一个示例中，该存储电容为第一金属层、第二金属层和第三金属层形成的三层结构，

，且满足/>

大于或者等于0.006，ΔV_dr为第一连接电极M的跳变电压，ΔV_g为第一栅线321的跳变电压，C_gc为第一栅线321和存储电容C_st之间的寄生电容，C_st为存储电容的大小，A_st为存储电容的面积，d_gc为第一栅线321和存储电容之间的最小间距（在第二方向Y上的最小间距），d_stu为存储电容中的上层电容对应的绝缘介质的厚度，即为第一极板Ca和第二极板Cb之间的层间绝缘层的厚度THK_ILD，d_std为存储电容中下层电容即第一金属层和第二金属层之间的绝缘介质的厚度，即为缓冲层的厚度THK_BUF，Lc为第一极板子块的和第一栅线321相邻的边的长度（即第一极板Ca的最靠近第一栅线321的边的长度），W_g为第一栅线的宽度，d_st为存储电容对应的绝缘介质的厚度，即为第一极板Ca和第二极板Cb之间的层间绝缘层的厚度THK_ILD，ε为形成层间绝缘层的有机材料的介电系数，A_gc为第一栅线和存储电极之间形成寄生电容的面积。

例如，在一个示例中，

，V_gON为第一栅线321的开启电压，V_gOFF为第一栅线321的关闭电压，V_oled为有机发光二极管两端的电压，γ为光学常数，ΔV_gray为灰阶电压的变化。/>

例如，在一个示例中，

，/>

，/>

，/>

。

例如，在一个示例中，

，W_DD为在第一栅线321和第一连接电极M之间的间隔部322b在第二方向Y上的长度，d_gd为第一栅线321和间隔部322b之间的最小间距，d_sd为第一连接电极M和间隔部322b之间的最小间距。

例如，在一个示例中，

，L_c为第一极板子块的和第一栅线321相邻的边的长度，即第一极板子块的和第一栅线321最靠近的部分在第一方向上的长度，也即第一极板Ca的最靠近第一栅线321的边的长度，L_p为第一极板子块和第二极板子块在第一方向X上的长度之和，R_l为第一极板子块的和第一栅线321相邻的边的长度与第一极板子块和第二极板子块在第一方向X上的长度之和的比值。

例如，在一个示例中，

，W_c为存储电容在第一方向上的宽度，d_gc为第一栅线321和存储电容之间的最小间距，Pitch为一个子像素的宽度。

例如，结合图14，在一个示例中，d_gc=10.2 μm，d_gd=7.9 μm，d_sd=10.2 μm，d_c1d=9.03μm，A_st=5605 μm²，C_st的长度=90.3 μm，C_st的宽度=62.07 μm，THK_ILD=0.5 μm， THK_BUF=0.3 μm，THK_GI=0.15 μm，Pitch=231 μm。

，/>

，/>

。

，/>

，/>

。/>

例如，在上述实施例所示的显示面板中，存储电容的大小C_st和存储电容的第二极板Cb与第一栅线321的寄生电容的大小C_gc的比例关系为：

，/>

，其中，C_gc为存储电容的第二极板Cb与第一栅线的寄生电容的大小，C_st为存储电容的大小，A_st为存储电容的面积，d_gc为第一栅线和存储电容之间的最小间距，L_c为第一极板子块的和第一栅线相邻的边的长度，W_c为存储电容的宽度，d_st为存储电容对应的绝缘介质的厚度，即为第一极板和第二极板之间的层间绝缘层的厚度THK_ILD, ε为形成层间绝缘层的有机材料的介电系数，A_gc为第一栅线和第二极板之间形成寄生电容的面积。

例如，P的大小涉及第一极板和第二极板之间的层间绝缘层的厚度，以及像素横向的参数，在计算时假定P为与像素纵向（W_c和d_gc）无关的常数。由于W_c和d_gc与像素大小以及开口率有关，它们的大小与像素特征值子像素的宽度正相关，和存储电容的大小C_st与存储电容的第二极板Cb和第一栅线321的寄生电容的大小C_gc的比值正相关，该比值越大，则第一连接电极M电压受第一栅线或者第二栅线产生的寄生电容的影响越小，第一连接电极M的电压越稳定。

例如，图20为本发明至少一实施例提供的又一种显示面板包括的第一金属层、有源层和第二金属层的叠层的平面结构示意图，图21为图20中的显示面板包括的第一金属层和有源层叠层的平面结构示意图，图22为图20中的显示面板包括的第二金属层的平面结构示意图。

例如，结合图2和图20所示，该显示面板30包括衬底基板31，设置在衬底基板31上的像素电路32，该像素电路32包括感应晶体管T2、驱动晶体管T3、开关晶体管T1、第一栅线321、第二栅线323和存储电容Cst，感应晶体管T2的第一源漏电极T2a和驱动晶体管T3的第一源漏电极T3a通过第一连接电极M电连接；第一栅线321和第二栅线323在第一方向X上延伸，在与第一方向X交叉的第二方向Y上，在第一连接电极M和第一栅线321之间、在第一连接电极M和第二栅线323之间均设置有间隔部322，且该第一连接电极M、第一栅线321、第二栅线323和间隔部322设置在同一层，该间隔部322设置在第一连接电极M和第一栅线321，以及设置在第一连接电极M和第二栅线323之间，且使得第一连接电极M、第一栅线321、第二栅线323和间隔部322设置在同一层，可以减小第一栅线321或者第二栅线323产生电压跳变时对第一连接电极M带来的电压变化，进而可以降低第一连接电极M发生的电压变化对发光二极管造成的损伤，以保证发光二极管的使用寿命。

例如，如图20所示，该显示面板30还包括依次层叠设置在衬底基板31上的第一金属层301、有源层302和第二金属层303，该第一金属层301包括在第二方向Y上延伸的初始化信号线3011、至少部分在第二方向Y上延伸的电源电压信号线3012、第一极板Ca和在第二方向Y上延伸的数据线3013。该有源层302包括感应晶体管T2的沟道区T2c、驱动晶体管T3的沟道区T3c和开关晶体管T1的沟道区T1c，该开关晶体管T1的沟道区T1c、驱动晶体管T3的沟道区T3c和感应晶体管T2的沟道区T2c在第二方向Y上依次排列。该第二金属层303包括感应晶体管T2的栅极T2g、驱动晶体管T3的栅极T3g、开关晶体管T1的栅极T1g、第二极板Cb、第一连接电极M、第二连接电极K、间隔部322、在第一方向X上延伸且相互间隔的第二栅线323和第一栅线321。

例如，结合图20和图21，在第二方向Y上，第二连接电极K在第一连接电极M和位于上侧的第二栅线323之间，开关晶体管T1的栅极T1g和该位于上侧的第二栅线323电连接，感应晶体管T2的栅极T2g和位于下侧的第一栅线321电连接，且和开关晶体管T1的栅极T1g连接的位于上侧的第二栅线323与和感应晶体管T2的栅极T2g连接的位于下侧的第一栅线321在第二方向Y上位于第一极板Ca的不同侧。

例如，结合图20和图21所示，该开关晶体管T1的第一源漏电极T1a和第二连接电极K连接，该第二连接电极K复用作驱动晶体管T3的栅极T3g。存储电容Cst的第一极板Ca和第二连接电极K连接，存储电容Cst的第二极板Cb和第一连接电极M连接，以形成一个像素电路的整体。

例如，如图20所示，在感应晶体管T2的第一源漏电极T2a的下方去除了第一金属层301的一部分，这样可以减少寄生电容，即电源电压信号线3012在对应于感应晶体管T2的第一源漏电极T2a和第一连接电极M的位置处变窄，这样可以减少电源电压信号线3012与感应晶体管T2的第一源漏电极T2a的交叠面积和寄生电容。

例如，结合图20和图21，该初始化信号线3011和数据线3013均为在第二方向Y上延伸的直线状。电源电压信号线3012包括在第二方向Y上延伸的第一电源电压信号线3012a，第一电源电压信号线3012a包括在第二方向Y上延伸且依次连接的第一部分3012b、第二部分3012c和第三部分3012d，第一部分3012b和第三部分3012d在第一方向X上的宽度相等，第二部分3012c在第一方向X上的宽度小于第一部分3012b在第一方向X上的宽度，且第二部分3012c在第二方向Y上的一端和第一部分3012b的靠近第三部分3012d且远离初始化信号线3011的边缘连接，第二部分3012c在第二方向Y上的另一端和第三部分3012d的靠近第一部分3012b且远离初始化信号线3011的边缘连接。第二部分3012c的最远离初始化信号线3011的边缘和第一部分3012b的最远离初始化信号线3011的边缘、第三部分3012d的最远离初始化信号线3011的边缘均对齐且在一条直线上，因此，在第二部分3012c和初始化信号线3011之间形成了一个凹口。该第一极板Ca的平面形状为矩形。

例如，如图21所示，第一金属层301和有源层302叠层，例如，结合图20和图21，该感应晶体管T2的沟道区T2c在衬底基板31上的正投影和初始化信号线3011在衬底基板31上的正投影相互交叠。驱动晶体管T3的沟道区T3c在衬底基板31上的正投影和电源电压信号线3012在衬底基板31上的正投影、第一极板Ca在衬底基板31上的正投影均相互交叠。开关晶体管T1的沟道区T1c在衬底基板31上的正投影和第一金属层301上的结构不存在交叠部分。

例如，结合图20和图22所示，该驱动晶体管T3的栅极T1g、感应晶体管T2的栅极T2g和开关晶体管T1的栅极T1g均呈在平行于第二方向Y的方向上延伸的长条形。感应晶体管T2的栅极T2g从感应晶体管T2的沟道区T2c沿着与第二方向Y相反的方向延伸，开关晶体管T1的栅极T1g从开关晶体管T1的沟道区T1c沿着第二方向Y延伸。驱动晶体管T3的栅极T3g和第二连接电极K形成为一体结构。第一连接电极M和第二极板Cb形成为一体结构。

例如，结合图20和图22所示，该第二金属层303还包括在第二方向Y上延伸的第一连接结构3041和第二连接结构3042，以及在第一方向X上延伸的第三连接结构3042，第二连接电极K复用作第二连接结构3042。该第二栅线323和第一栅线321均呈长条形，且在第一方向X上延伸。该第一连接电极M也呈长条形且在第一方向X上延伸。该第一连接结构3041、第二连接结构3042和第三连接结构3043用于实现第三金属层304和其他的层结构之间的连接。

例如，在图20中示出了第一过孔结构3071和第二过孔结构3072，该第一过孔结构3071和第二过孔结构3072对应的连接关系在下述中进行描述。例如，在图20中对应于一个子像素的位置处示出了六个第一过孔结构3071（3071a、3071b、3071c、3071d、3071e和3071f）和六个第二过孔结构3072（3072a、3072b、3072c、3072d、3072e和3072f）。

例如，结合图20和图21，该六个第一过孔结构3071分别对应于感应晶体管T2的沟道区T2c的两端的位置、驱动晶体管T3的沟道区T3c的两端的位置和开关晶体管T1的沟道区T1c的两端的位置，具体地，第一过孔结构3071a和第一过孔结构3071b分别对应于感应晶体管T2的沟道区T2c的两端的位置；第一过孔结构3071c和第一过孔结构3071d分别对应于驱动晶体管T3的沟道区T3c的两端的位置；第一过孔结构3071e和第一过孔结构3071f分别对应于开关晶体管T1的沟道区T1c的两端的位置。该第二过孔结构3072a和第二过孔结构3072b在衬底基板31上的正投影位于初始化信号线3011在衬底基板31上的正投影内，且在第二方向Y上位于感应晶体管T2的沟道区T2c在衬底基板31上的正投影的两侧；该第二过孔结构3072c和第二过孔结构3072d在衬底基板31上的正投影位于电源电压信号线3012在衬底基板31上的正投影之内，且在第二方向Y上位于感应晶体管T2的沟道区T2c的两侧，即分别对应于第一电源电压信号线3012a包括的第一部分3012b和第三部分3012d；该第二过孔结构3072e在衬底基板31上的正投影位于第二连接电极K和第一极板Ca在衬底基板31上的正投影之内，且不位于第二极板Cb在衬底基板31上的正投影之内；该第二过孔结构3072f在衬底基板31上的正投影位于数据线3013在衬底基板31上的正投影之内。

例如，结合图20~图22，在该显示面板30中，感应晶体管T2的沟道区T2c通过第一过孔结构3071a和第一连接结构3041电连接，通过第一过孔结构3071b和第一连接电极M电连接；驱动晶体管T3的沟道区T3c通过第一过孔结构3071c和间隔部322a电连接，通过第一过孔结构3071d和第二极板Cb电连接；开关晶体管T1的沟道区T1c通过第一过孔结构3071e和第二连接结构3042电连接，并通过第一过孔结构3071f和第三连接结构3043电连接。

例如，结合图20~图22，在该显示面板30中，第一连接结构3041通过第二过孔结构3072a和第二过孔结构3072b和位于第一金属层301的初始化信号线3011电连接。间隔部322a通过第二过孔结构3072c和第一电源电压信号线3012a的第一部分3012b电连接，间隔部322b通过第二过孔结构3072d和第一电源电压信号线3012a的第三部分3012d电连接。第二连接电极K通过第二过孔结构3072e和第一极板Ca电连接。第三连接结构3043通过第二过孔结构3072f和数据线3013电连接。

例如，图23为本发明至少一实施例提供的又一种显示面板包括的第一金属层、有源层、第二金属层和第三金属层的叠层的平面结构示意图，图24为图23中的显示面板包括的第一金属层的平面结构示意图，图25为图23中的显示面板包括的第一金属层和有源层叠层的平面结构示意图，图26为图23中的显示面板包括的第一金属层、有源层和第二金属层叠层的平面结构示意图，图27为在图26所示的层叠结构中形成过孔结构的平面结构示意图，图28为图23中的显示面板包括的第三金属层的平面结构示意图。

例如，如图23所示，该显示面板30包括衬底基板31，设置在衬底基板31上的像素电路32，该像素电路32包括感应晶体管T2、驱动晶体管T3、开关晶体管T1、第一栅线321、第二栅线323和存储电容Cst，感应晶体管T2的第一源漏电极T2a和驱动晶体管T3的第一源漏电极T3a通过第一连接电极M电连接；第一栅线321和第二栅线323在第一方向X上延伸，在与第一方向X交叉的第二方向Y上，在第一连接电极M和第一栅线321之间、在第一连接电极M和第二栅线323之间均设置有间隔部322，且该第一连接电极M、第一栅线321、第二栅线323和间隔部322设置在同一层，该间隔部322设置在第一连接电极M和第一栅线321之间，以及设置在第一连接电极M和第二栅线323之间，且使得第一连接电极M、第一栅线321、第二栅线323和间隔部322设置在同一层，可以减小第一栅线321或者第二栅线323产生电压跳变时对第一连接电极M带来的电压变化，进而可以降低第一连接电极M发生的电压变化对发光二极管造成的损伤，以保证发光二极管的使用寿命。该开关晶体管T1的第一源漏电极T1a和驱动晶体管T3的栅极T3g通过第二连接电极K连接，存储电容Cst的第一极板Ca和第二连接电极K连接，存储电容Cst的第二极板Cb和第一连接电极M连接，以形成一个像素电路的整体。

例如，在图23中，感应晶体管T2和在第二方向Y上位于其两侧的第一栅线321和第二栅线323之间分别具有位于第三金属层304的间隔部322a和间隔部322b，该间隔部322b可以屏蔽感应晶体管T2的第一源漏电极T2a与第一栅线321之间的耦合。感应晶体管T2的第一源漏电极T2a位于第三金属层304，电源电压信号线3012位于第一金属层301，在第一栅线321和感应晶体管T2之间的位于第三金属层304的间隔部322b通过第二过孔结构3072d和位于第一金属层301的电源电压信号线3012电连接；在第二栅线323和感应晶体管T2之间的位于第三金属层304的间隔部322a通过第二过孔结构3072c和位于第一金属层301的电源电压信号线3012电连接。开关晶体管T1可以减少第二连接电极K和第一栅线321或者第二栅线323的耦合。

例如，在图23和图24中是以在第一方向X上排列的两个子像素对应的像素电路为例进行说明的。如图23和图24所示，该第一金属层301包括在第二方向Y上延伸的初始化信号线3011、电源电压信号线3012、第一极板Ca和数据线3013，以及遮光部3014。该初始化信号线3011和数据线3013均为在第二方向Y上延伸的直线状。电源电压信号线3012包括在第二方向Y上延伸的第一电源电压信号线3012a，第一电源电压信号线3012a包括在第二方向Y上延伸且依次连接的第一部分3012b、第二部分3012c和第三部分3012d，第一部分3012b和第三部分3012d在第一方向X上的宽度相等，第二部分3012c在第一方向X上的宽度小于第一部分3012b在第一方向X上的宽度，且第二部分3012c在第二方向Y上的一端和第一部分3012b的靠近第三部分3012d且远离初始化信号线3011的边缘连接，第二部分3012c在第二方向Y上的另一端和第三部分3012d的靠近第一部分3012b且远离初始化信号线3011的边缘连接。第二部分3012c的最远离初始化信号线3011的边缘和第一部分3012b的最远离初始化信号线3011的边缘、第三部分3012d的最远离初始化信号线3011的边缘均对齐且在一条直线上，因此，在第二部分3012c和初始化信号线3011之间形成了一个凹口。

例如，结合图23和图24，在图23所示的显示面板中，在感应晶体管T2的第一源漏电极T2a的下方去除了第一金属层301的一部分，这样可以减少寄生电容，即电源电压信号线3012在对应于感应晶体管T2的第一源漏电极T2a和第一连接电极M的位置处变窄，这样可以减少电源电压信号线3012与感应晶体管T2的第一源漏电极T2a的交叠面积和寄生电容。

例如，结合图26，第一金属层301、有源层302和第二金属层303依次叠层，该第二金属层303包括感应晶体管T2的栅极T2g、驱动晶体管T3的栅极T3g、开关晶体管T1的栅极T1g和第一极板Ca，两个开关晶体管T1的栅极为一体结构。该感应晶体管T2的栅极T2g和开关晶体管T1的栅极T1g均呈在平行于第二方向Y的方向上延伸的长条形，且感应晶体管T2的栅极T2g从感应晶体管T2的沟道区T2c沿着与第二方向Y相反的方向延伸，开关晶体管T1的栅极T1g从位于下方的开关晶体管T1的沟道区T1c沿着第二方向Y延伸。驱动晶体管T3的栅极T3g和第一极板Ca形成为一体结构。结合图23和图26，第一极板Ca包括相互连接的第一极板子块Ca1和第二极板子块Ca2，第二极板子块Ca2包括在第二方向Y上延伸的第一延伸部3031和第二延伸部3032，两个第二连接结构3042分别和第一延伸部3031、第二延伸部3032连接。该第一延伸部3031和第二延伸部3032在衬底基板31上的正投影与第一金属层301在衬底基板31上的正投影没有交叠部分。

例如，在图23中示出了第一过孔结构3071、第二过孔结构3072和第三过孔结构3073，该第一过孔结构3071、第二过孔结构3072和第三过孔结构3073对应的连接关系在下述中进行描述。例如，在图23中对应于一个子像素的位置处示出了八个第一过孔结构3071（3071a、3071b、3071c、3071d、3071e1、3071e2、3071f1和3071f2），五个第二过孔结构3072（3072a、3072b、3072c、3072d和3072e）和四个第三过孔结构3073（3073a、3073b、3073c和3073d）。

例如，结合图23、图26和图27，该八个第一过孔结构3071分别对应于感应晶体管T2的沟道区T2c的两端的位置、驱动晶体管T3的沟道区T3c的两端的位置和两个开关晶体管T1的沟道区T1c的两端的位置，具体地，第一过孔结构3071a和第一过孔结构3071b分别对应于感应晶体管T2的沟道区T2c的两端的位置；第一过孔结构3071c和第一过孔结构3071d分别对应于驱动晶体管T3的沟道区T3c的两端的位置；第一过孔结构3071e1和第一过孔结构3071f1分别对应于其中一个开关晶体管T1的沟道区T1c的两端的位置；第一过孔结构3071e2和第一过孔结构3071f2分别对应于另一个开关晶体管T1的沟道区T1c的两端的位置。该第二过孔结构3072a和第二过孔结构3072b在衬底基板31上的正投影位于初始化信号线3011在衬底基板31上的正投影内，且在第二方向Y上位于感应晶体管T2的沟道区T2c在衬底基板31上的正投影的两侧；该第二过孔结构3072c和第二过孔结构3072d在衬底基板31上的正投影位于电源电压信号线3012在衬底基板31上的正投影之内，且在第二方向Y上位于感应晶体管T2的沟道区T2c的两侧，即分别对应于第一电源电压信号线3012a包括的第一部分3012b和第三部分3012d；该第二过孔结构3072e在衬底基板31上的正投影位于数据线3013在衬底基板31上的正投影之内。该第三过孔结构3073a在衬底基板31上的正投影位于感应晶体管T2的栅极T2g在衬底基板31上的正投影之内；该第三过孔结构3073b和第三过孔结构3073c在衬底基板31上的正投影分别位于第一延伸部3031和第二延伸部3032在衬底基板31上的正投影之内；该第三过孔结构3073d在衬底基板31上的正投影位于开关晶体管T1的栅极T1g在衬底基板31上的正投影之内。

例如，结合图26和图27，在图23所示的显示面板中，开关晶体管T1为并联的两个薄膜晶体管，其中一个设置在靠近上侧的第二栅线323的位置处，另外一个设置在靠近下侧的第一栅线321的位置处，即在第二方向Y上设置在第一连接电极M的两侧，同时第二极板子块Ca2的一部分在第二方向Y上的长度减小了，上述设计可以实现增大开关晶体管T1的沟道宽长比和驱动电流，从而有利于高分辨率显示面板的驱动，使得充电的时间减少。

例如，在图23所示的显示面板中，两个开关晶体管T1的第一源漏电极T1a下方的第一金属层301的一部分被去除了，这样可以防止第一连接电极M和开关晶体管T1的底栅耦合产生漏电流。

例如，结合图24和图25，在图23所示的显示面板中，在电源电压信号线3012和数据线3013之间，除了遮光部3014之外不存在其他的结构。该遮光部3014包括位于驱动晶体管T3的沟道区T3c的下方的遮光部3014a，位于上侧的开关晶体管T1的沟道区T1c的下方的遮光部3014b，位于下侧的开关晶体管T1的沟道区T1c的下方的遮光部3014c。

例如，在图23所示的显示面板中，开关晶体管T1的除了第一源漏电极T1a之外的其他结构均无第三金属层覆盖，这样可以减小开关晶体管T1和第一连接电极M的耦合作用。

例如，结合图23~图28，在该显示面板30中，该显示面板30包括依次层叠设置在衬底基板31上的第一金属层301、有源层302、第二金属层303和第三金属层304。尽管在图23~图28所示的平面图中没有直接示出绝缘层，只是用过孔结构代表了绝缘层，但是在上述相邻层之间还设置有起到绝缘作用的层结构，该起到绝缘作用的层结构中设置有过孔结构，需要连接的层结构通过过孔结构进行连接。

例如，如图23和图25所示，第一金属层301和有源层302叠层，有源层302包括感应晶体管T2的沟道区T2c、驱动晶体管T3的沟道区T3c和两个开关晶体管T1的沟道区T1c。例如，结合图23和图25，该感应晶体管T2的沟道区T2c在衬底基板31上的正投影和初始化信号线3011在衬底基板31上的正投影相互交叠。驱动晶体管T3的沟道区T3c在衬底基板31上的正投影和电源电压信号线3012在衬底基板31上的正投影、遮光部3014a在衬底基板31上的正投影均相互交叠。两个开关晶体管T1的沟道区T1c在衬底基板31上的正投影均和数据线3013在衬底基板31上的正投影相互交叠，并分别和遮光部3014b、遮光部3014c在衬底基板31上的正投影相互交叠。

例如，结合图28所示，在图23所示的显示面板中，第三金属层304包括第一连接电极M、间隔部322、在第一方向X上延伸且呈长条形的第二栅线323和第一栅线321，在第二方向Y上延伸的第一连接结构3041和第三连接结构3043，以及在第一方向X上延伸的两个第二连接结构3042。该第一连接结构3041在衬底基板31上的正投影位于初始化信号线3011在衬底基板31上的正投影之内，第三连接结构3043在衬底基板31上的正投影位于数据线3013在衬底基板31上的正投影之内。该第一连接电极M也呈长条形且在第一方向X上延伸。该第一连接结构3041、第二连接结构3042和第三连接结构3043用于实现第三金属层304和其他的层结构之间的连接。在第二方向Y上，该间隔部322b位于第一连接电极M和第一栅线321之间，从而可以减小第一栅线321产生电压跳变时对第一连接电极M带来的电压变化，该间隔部322a位于第一连接电极M和第二栅线323之间，从而可以减小第二栅线323产生电压跳变时对第一连接电极M带来的电压变化，进而可以降低第一连接电极M发生的电压变化对发光二极管造成的损伤，以保证发光二极管的使用寿命。

例如，图29为图23中显示面板的截面结构示意图，如图29所示，该显示面板30还包括设置在第一金属层301的远离衬底基板31的一侧的缓冲层305，设置在有源层302和第二金属层303之间的栅绝缘层306，设置在第二金属层303和第三金属层304之间的层间绝缘层307，以及设置在第三金属层304的远离衬底基板31的一侧的钝化层308和平坦化层309。

例如，结合图29所示，在层间绝缘层307中设置有第一过孔结构3071，第三金属层304通过第一过孔结构3071和有源层302电连接。

例如，如图29所示，该第三金属层304和第二金属层303之间形成有存储电容。结合图23和图29，开关晶体管T1的第一源漏电极T1a和存储电容Cst的第一极板Ca通过第二连接电极K连接，即两个开关晶体管T1的第一源漏电极T1a分别和第二极板子块Ca2包括的第一延伸部3031和第二延伸部3032连接。

例如，图30为本发明至少一实施例提供的又一种显示面板包括的第一金属层、有源层和第二金属层的叠层的平面结构示意图，图31为图30中的显示面板包括的第一金属层和有源层叠层的平面结构示意图，图32为图30中第二金属层的平面结构示意图，图33为图30中显示面板的截面结构示意图。

例如，结合图2和图30所示，该显示面板30包括衬底基板31，设置在衬底基板31上的像素电路32，该像素电路32包括感应晶体管T2、驱动晶体管T3、开关晶体管T1、第一栅线321、第二栅线323和存储电容Cst，感应晶体管T2的第一源漏电极T2a和驱动晶体管T3的第一源漏电极T3a通过第一连接电极M电连接。第一栅线321和第二栅线323在第一方向X上延伸，在与第一方向X交叉的第二方向Y上，在第一连接电极M和第一栅线321之间、在第一连接电极M和第二栅线323之间均设置有间隔部322，且该第一连接电极M、第一栅线321、第二栅线323和间隔部322设置在同一层，该间隔部322设置在第一连接电极M和第一栅线321，以及设置在第一连接电极M和第二栅线323之间，且使得第一连接电极M、第一栅线321、第二栅线323和间隔部322设置在同一层，可以减小第一栅线321或者第二栅线323产生电压跳变时对第一连接电极M带来的电压变化，进而可以降低第一连接电极M发生的电压变化对发光二极管造成的损伤，以保证发光二极管的使用寿命。该开关晶体管T1的第一源漏电极T1a和驱动晶体管T3的栅极T3g通过第二连接电极K连接，存储电容Cst的第一极板Ca和第二连接电极K连接，存储电容Cst的第二极板Cb和第一连接电极M连接，以形成一个像素电路的整体。

例如，在图30中，感应晶体管T2和在第二方向Y上位于其两侧的第一栅线321和第二栅线323之间分别具有位于第二金属层303的间隔部322a和间隔部322b，该间隔部322b可以屏蔽感应晶体管T2的第一源漏电极T2a与第一栅线321之间的耦合。感应晶体管T2的第一源漏电极T2a位于第二金属层303，电源电压信号线3012位于第一金属层301，在第一栅线321和感应晶体管T2之间的位于第二金属层303的间隔部322b通过第二过孔结构3072d和位于第一金属层301的电源电压信号线3012电连接；在第二栅线323和感应晶体管T2之间的位于第二金属层303的间隔部322a通过第二过孔结构3072c和位于第一金属层301的电源电压信号线3012电连接。开关晶体管T1可以减少第二连接电极K和栅线（第一栅线321或者第二栅线323）的耦合。存储电容Cst包括位于有源层302的第一极板Ca和位于第二金属层303的第二极板Cb。

例如，在图30所示的显示面板中，在感应晶体管T2的第一源漏电极T2a的下方去除了第一金属层301的一部分，这样可以减少寄生电容，即电源电压信号线3012在对应于感应晶体管T2的第一源漏电极T2a和第一连接电极M的位置处变窄，这样可以减少电源电压信号线3012与感应晶体管T2的第一源漏电极T2a的交叠面积和寄生电容。

例如，在图30所示的显示面板中，开关晶体管T1的第一源漏电极T1a、沟道区T1c和第二源漏电极T1b下方的第一金属层301的一部分被去除了，这样可以防止第一连接电极M和开关晶体管T1的底栅耦合产生漏电流。

例如，结合图30~图32，在该显示面板30中，该显示面板30包括依次层叠设置在衬底基板31上的第一金属层301、有源层302和第二金属层303。尽管在图30~图32所示的平面图中没有直接示出绝缘层，只是用过孔结构代表了绝缘层，但是在上述相邻层之间还设置有起到绝缘作用的层结构，该起到绝缘作用的层结构中设置有过孔结构，需要连接的层结构通过过孔结构进行连接。

例如，在图30和图31中是以在第一方向X上排列的两个子像素对应的像素电路为例进行说明的。如图30和图31所示，该第一金属层301包括在第二方向Y上延伸的初始化信号线3011、电源电压信号线3012和数据线3013。该初始化信号线3011和数据线3013均为在第二方向Y上延伸的直线状。电源电压信号线3012包括在第二方向Y上延伸的第一电源电压信号线3012a，第一电源电压信号线3012a包括在第二方向Y上延伸且依次连接的第一部分3012b、第二部分3012c和第三部分3012d，第一部分3012b和第三部分3012d在第一方向X上的宽度相等，第二部分3012c在第一方向X上的宽度小于第一部分3012b在第一方向X上的宽度，且第二部分3012c在第二方向Y上的一端和第一部分3012b的靠近第三部分3012d且远离初始化信号线3011的边缘连接，第二部分3012c在第二方向Y上的另一端和第三部分3012d的靠近第一部分3012b且远离初始化信号线3011的边缘连接。第二部分3012c的最远离初始化信号线3011的边缘和第一部分3012b的最远离初始化信号线3011的边缘、第三部分3012d的最远离初始化信号线3011的边缘均对齐且在一条直线上，因此，在第二部分3012c和初始化信号线3011之间形成了一个凹口。

例如，如图30和图31所示，第一金属层301和有源层302叠层，有源层302包括感应晶体管T2的沟道区T2c、驱动晶体管T3的沟道区T3c、开关晶体管T1的沟道区T1c和存储电容Cst的第一极板Ca，且驱动晶体管T3的沟道区T3c和存储电容Cst的第一极板Ca为一体结构。例如，结合图30和图31，该感应晶体管T2的沟道区T2c在衬底基板31上的正投影和初始化信号线3011在衬底基板31上的正投影相互交叠。驱动晶体管T3的沟道区T3c在衬底基板31上的正投影和电源电压信号线3012在衬底基板31上的正投影相互交叠。例如，存储电容Cst的第一极板Ca的靠近第二栅线321的一侧的边缘在第一方向X上延伸至电源电压信号线3012的正上方。

例如，如图32所示，该第二金属层303包括感应晶体管T2的栅极T2g、驱动晶体管T3的栅极T3g、开关晶体管T1的栅极T1g、第二极板Cb、第一连接电极M、间隔部322、第二栅线323、第一栅线321、第一连接结构3041、第二连接结构3042和第三连接结构3043。结合图30和图32，该感应晶体管T2的栅极T2g、驱动晶体管T3的栅极T3g和开关晶体管T1的栅极T1g均呈在平行于第二方向Y的方向上延伸的长条形，且感应晶体管T2的栅极T2g从感应晶体管T2的沟道区T2c沿着与第二方向Y相反的方向延伸，开关晶体管T1的栅极T1g从该开关晶体管T1的沟道区T1c沿着第二方向Y延伸。第二极板Cb在衬底基板31上的正投影位于第一极板Ca在衬底基板31上的正投影之内。该第二栅线323和第一栅线321均呈长条形，且在第一方向X上延伸。该第一连接电极M也呈长条形且在第一方向X上延伸。第一连接结构3041在第二方向Y上延伸，第二连接结构3042和第三连接结构3043在第一方向X上延伸，该第一连接结构3041、第二连接结构3042和第三连接结构3043用于实现第三金属层304和其他的层结构之间的连接。在第二方向Y上，该间隔部322b位于第一连接电极M和第一栅线321之间，从而可以减小第一栅线321产生电压跳变时对第一连接电极M带来的电压变化，该间隔部322a位于第一连接电极M和第二栅线323之间，从而可以减小第二栅线323产生电压跳变时对第一连接电极M带来的电压变化，进而可以降低第一连接电极M发生的电压变化对发光二极管造成的损伤，以保证发光二极管的使用寿命。

例如，在图30中示出了第一过孔结构3071和第二过孔结构3072，该第一过孔结构3071和第二过孔结构3072对应的连接关系在下述中进行描述。例如，在图30中对应于一个子像素的位置处示出了六个第一过孔结构3071（3071a、3071b、3071c、3071d、3071e和3071f）和六个第二过孔结构3072（3072a、3072b、3072c、3072d、3072e和3072f）。

例如，结合图30和图31，该六个第一过孔结构3071分别对应于感应晶体管T2的沟道区T2c的两端的位置、驱动晶体管T3的沟道区T3c的两端的位置和两个开关晶体管T1的沟道区T1c的两端的位置，具体地，第一过孔结构3071a和第一过孔结构3071b分别对应于感应晶体管T2的沟道区T2c的两端的位置；第一过孔结构3071c和第一过孔结构3071d分别对应于驱动晶体管T3的沟道区T3c的两端的位置；第一过孔结构3071e和第一过孔结构3071f分别对应于开关晶体管T1的沟道区T1c的两端的位置。该第二过孔结构3072a和第二过孔结构3072b在衬底基板31上的正投影位于初始化信号线3011在衬底基板31上的正投影内，且在第二方向Y上位于感应晶体管T2的沟道区T2c在衬底基板31上的正投影的两侧；该第二过孔结构3072c和第二过孔结构3072d在衬底基板31上的正投影位于电源电压信号线3012在衬底基板31上的正投影之内，且在第二方向Y上位于感应晶体管T2的沟道区T2c的两侧，即分别对应于第一电源电压信号线3012a包括的第一部分3012b和第三部分3012d；该第二过孔结构3072e在衬底基板31上的正投影位于第一极板Ca在衬底基板31上的正投影之内，且不位于第二极板Cb在衬底基板31上的正投影之内；该第二过孔结构3072f在衬底基板31上的正投影位于数据线3013在衬底基板31上的正投影之内。

例如，结合图30~图32，在该显示面板30中，感应晶体管T2的沟道区T2c通过第一过孔结构3071a和第一连接结构3041电连接，通过第一过孔结构3071b和第一连接电极M电连接；驱动晶体管T3的沟道区T3c通过第一过孔结构3071c和间隔部322a电连接，通过第一过孔结构3071d和第二极板Cb电连接；开关晶体管T1的沟道区T1c通过第一过孔结构3071e和第二连接结构3042电连接，并通过第一过孔结构3071f和第三连接结构3043电连接。

例如，结合图30~图32，在该显示面板30中，第一连接结构3041通过第二过孔结构3072a和第二过孔结构3072b和位于第一金属层301的初始化信号线3011电连接。间隔部322a通过第二过孔结构3072c和第一电源电压信号线3012a的第一部分3012b电连接，间隔部322b通过第二过孔结构3072d和第一电源电压信号线3012a的第三部分3012d电连接。第二连接电极K通过第二过孔结构3072e和第一极板Ca电连接。第三连接结构3043通过第二过孔结构3072f和数据线3013电连接。

例如，结合图30~图32，在该显示面板30中，感应晶体管T2的栅极T2g在第二方向Y上延伸至和第一栅线321直接电连接，或者一体成型。该开关晶体管T1的栅极T1g在与第二方向Y相反的方向上延伸至和第二栅线323直接电连接，或者一体成型，且和感应晶体管T2的栅极T2g连接的第一栅线321与和开关晶体管T1的栅极T1g连接的第二栅线323在第二方向Y上位于间隔部322的不同侧。

例如，结合图30~图32，该第一连接结构3041在衬底基板31上的正投影位于初始化信号线3011在衬底基板31上的正投影之内，第三连接结构3043在衬底基板31上的正投影和第二连接结构3042在衬底基板31上的正投影均与第一金属层301在衬底基板31上的正投影无交叠。间隔部322a和间隔部322b在衬底基板31上的正投影位于电源电压信号线3012在衬底基板31上的正投影之内。

例如，在图30中，感应晶体管T2和在第二方向Y上位于其两侧的第一栅线321和第二栅线323之间分别具有位于第二金属层303的间隔部322a和间隔部322b，该间隔部322b可以屏蔽感应晶体管T2的第一源漏电极T2a与第一栅线321之间的耦合。感应晶体管T2的第一源漏电极T2a位于第二金属层303，电源电压信号线3012位于第一金属层301，在第一栅线321和感应晶体管T2之间的位于第二金属层304的间隔部322b通过第二过孔结构3072d和位于第一金属层301的电源电压信号线3012电连接；在第二栅线323和感应晶体管T2之间的位于第二金属层303的间隔部322a通过第二过孔结构3072c和位于第一金属层301的电源电压信号线3012电连接。

需要说明的是，第一连接电极M的电压变化，会引起第二连接电极K的电压变化。在写数据阶段，希望第一连接电极M的电压更稳定，但是在点亮阶段，第一连接电极M的电压上升是正常的。在点亮阶段，第二连接电极K的电压的上升是由于第一连接电极M的电压上升耦合引起的，这时第二连接电极K和电源电压信号线3012之间当于一个电容，存储电容Cst也是一个电容，耦合过程中，会有一个电容分压，所以第二连接电极K的电压上升没有第一连接电极M的电压上升高。在写数据阶段希望第一连接电极M的电压更稳定，所以对于第一连接电极M用间隔部322进行保护屏蔽，以减小跳变电压。上述设计可以使得，第一连接电极M和第一栅线321之间设置了间隔部322，且第一连接电极M形成在第二金属层303，与第一栅线321设置在同一层，通过间隔部322的屏蔽作用，可以延长有机发光二极管显示器件的寿命。感应晶体管T2及其连接的第一连接电极M在第二方向Y的两侧均有间隔部322，分别屏蔽了第一栅线321和第二栅线323对第一连接电极M的电压变化的影响，即由于间隔部322的存在使得无法形成第一栅线321或者第二栅线323和第一连接电极M之间的寄生电容。

例如，结合图30，感应晶体管T2的第一源漏电极T2a在衬底基板31上的正投影和电源电压信号线3012在衬底基板31上的正投影相间隔，即感应晶体管T2的第一源漏电极T2a在第二部分3012c和初始化信号线3011之间的凹口处。

例如，在图33所示的截面结构示意图中，该显示面板30还包括设置在第一金属层301的远离衬底基板31的一侧的缓冲层305，设置在有源层302和第二金属层303之间的栅绝缘层306、层间绝缘层307，以及设置在第二金属层303的远离衬底基板31的一侧的钝化层308和平坦化层309，在层间绝缘层307中设置有第一过孔结构3071，第二金属层303通过第一过孔结构3071和有源层302电连接；在层间绝缘层307和缓冲层305中贯穿有第二过孔结构3072，第二金属层303通过第二过孔结构3072和位于第一金属层301的电源电压信号线3012电连接。

例如，图34为本发明至少一实施例提供的又一种显示面板包括的第一金属层、有源层、第二金属层和第三金属层的叠层的平面结构示意图，图35为图34中显示面板包括的第一金属层和第三金属层层叠的平面结构示意图。

例如，结合图35，图34所示的显示面板和图14所示的显示面板的不同之处在于，图34所示的显示面板还包括阴极电压走线324，阴极电压走线324包括在第三金属层304且位于第一栅线321和第二栅线323之间的第一阴极电压走线3241，该第一阴极电压走线3241在第一方向X上延伸。该阴极电压走线324还包括在第一金属层301且位于相邻的两条数据线3013之间的第二阴极电压走线3242。例如，在第一方向X（横向）上延伸的第一阴极电压走线3241和在第二方向Y（纵向）上延伸的第二阴极电压走线3242相交且电连接，可以降低中大尺寸有机发光二极管显示器件的电压降。此外，第二阴极电压走线3242设置在两条数据线3013之间，还可以屏蔽数据信号之间的的串扰。第一阴极电压走线3241设置在第一栅线321和第二栅线323之间之间，还可以屏蔽栅线信号之间的的串扰。

例如，图34所示的显示面板和图14所示的显示面板的不同之处还在于，该第三金属层304还包括在第一方向X上延伸的电源电压信号线3012，即该电源电压信号线3012还包括横向上延伸的第二电源电压信号线3012e，该第二电源电压信号线3012e和第一电源电压信号线3012a相交且电连接，可以降低中大尺寸有机发光二极管显示器件的电压降。

例如，在图34中示出了第一过孔结构3071、第二过孔结构3072和第三过孔结构3073。例如，在图34中对应于一个子像素的位置处示出了八个第一过孔结构3071（3071a、3071b、3071c、3071d、3071e1、3071e2、3071f1和3071f2），八个第二过孔结构3072（3072a、3072b、3072c、3072d、3072e、3072f、3072g和3072h）和四个第三过孔结构3073（3073a、3073b2、3073b2和3073c）。

例如，图34所示的显示面板和图14所示的显示面板对应的上述过孔结构的不同之处在于，图34所示的显示面板中多出了两个第二过孔结构，即第二过孔结构3072g和第二过孔结构3072h，其他的第二过孔结构、第一过孔结构和第三过孔结构所连接的层结构可以参见上述关于图14的相关描述，在此不再赘述。

例如，在图34中，第二电源电压信号线3012e通过第二过孔结构3072g和位于第一金属层301的第一电源电压信号线3012a电连接。第一阴极电压走线3241通过第二过孔结构3072h和位于第一金属层301的第二阴极电压走线3242电连接，这样可以进一步减小第一金属层301和第三金属层304之间的电阻。

例如，图35中所示的感应晶体管T2、驱动晶体管T3、开关晶体管T1、第一栅线321、第二栅线323、存储电容Cst、第一连接电极M、间隔部322、第二连接电极K、初始化信号线3011、电源电压信号线3012、第一极板Ca和数据线3013、感应晶体管T2的沟道区T2c、驱动晶体管T3的沟道区T3c、两个开关晶体管T1的沟道区T1c、感应晶体管T2的栅极T2g、驱动晶体管T3的栅极T3g、开关晶体管T1的栅极T1g和第二极板Cb等结构的位置关系可以参见上述中关于图14的相关描述，在此不再赘述。

例如，图36为本发明至少一实施例提供的又一种显示面板包括的第一金属层、有源层、第二金属层和第三金属层的叠层的平面结构示意图。图37为图36所示显示面板的第二阴极电压走线沿着第二方向切割的截面结构示意图，图38为在图37所示的结构中增加阴极和像素界定层的截面结构示意图，图39为在图36所示显示面板上增加有机发光二极管后的截面结构示意图。

例如，图36所示的显示面板和图34所示的显示面板的不同之处在于，第一阴极电压走线3241包括三层层叠结构。结合图36和图37，第二阴极电压走线3242包括位于第一金属层301的第二阴极电压走线第一子层3242a，位于第二金属层303的第二阴极电压走线第二子层3242b，和位于第三金属层304的第二阴极电压走线第三子层3242c，第二阴极电压走线第一子层3242a和第二阴极电压走线第三子层3242c通过第四过孔结构3074电连接，第二阴极电压走线第一子层3242a和第二阴极电压走线第三子层3242c分别通过第四过孔结构3074a和第四过孔结构3074b在两处实现电连接。第二阴极电压走线第二子层3242b和第二阴极电压走线第三子层3242c通过第五过孔结构3075电连接，该第二阴极电压走线第二子层3242b和第二阴极电压走线第三子层3241c分别通过第五过孔结构3075a和第五过孔结构3075b在两处实现电连接，这样可以实现降低第二阴极电压走线的电阻。

例如，在图36中示出了第一过孔结构3071、第二过孔结构3072和第三过孔结构3073。例如，在图36中对应于一个子像素的位置处示出了八个第一过孔结构3071（3071a、3071b、3071c、3071d、3071e1、3071e2、3071f1和3071f2），七个第二过孔结构3072（3072a、3072b、3072c、3072d、3072e、3072f、3072g和3072j），四个第三过孔结构3073（3073a、3073b2、3073b2和3073c），两个第四过孔结构3074（3074a和3074b），两个第五过孔结构3075（3075a和3075b）。除了第四过孔结构3074和第五过孔结构3075之外，其他的过孔结构与层结构之间的关系可以参见上述关于图34的相关描述，在此不再赘述。

例如，如图39所示，显示面板还包括有机发光二极管，例如，该有机发光二极管可以是R、G、B三种发光材料沉积在对应的像素区，也可以是使用一种发光材料，例如蓝色OLED发光材料及器件与光致发光的量子点材料结合。该有机发光二极管包括阳极312、发光功能层313和阴极311，该发光功能层313设置在像素界定层310限定的开口区域中。第二阴极电压走线第一子层3242a、第二阴极电压走线第二子层3242b和第二阴极电压走线第三子层3242c中的任意一个通过第六过孔结构3076和阳极312电连接，例如，在图39所示的截面图中，第二阴极电压走线第三子层3242c通过第六过孔结构3076和阳极312电连接，这样可以减小阳极312段差。

例如，如图39所示，该显示面板30还包括设置在第一金属层301的远离衬底基板31的一侧的缓冲层305，该缓冲层305在衬底基板31上整层形成，在该第一金属层301上示出了第二阴极电压走线第一子层3242a。在有源层302和第二金属层303之间设置有栅绝缘层306，在第二金属层303和第三金属层304之间设置有层间绝缘层307。在第三金属层304的远离衬底基板31的一侧依次设置有钝化层308、平坦化层309和像素界定层310。层间绝缘层307、钝化层308和平坦化层309也均整层形成。

例如，在图38中示出了阴极311直接和第三金属层304进行电连接，这样也可以减小阴极段差。

例如，在图39所示的结构中，有源层302的材料可以是低温多晶硅或者氧化物半导体，例如IGZO。第一金属层301、第二金属层303和第三金属层304的材料可以是铜、铝、钼等金属，或者它们的合金。

例如，图40为本发明至少一实施例提供的又一种显示面板包括的第一金属层、有源层、第二金属层和第三金属层的叠层的平面结构示意图，图41为图40所示显示面板的截面结构示意图，如图40和图41所示，该显示面板还包括设置在有机发光二极管上的封装层314，设置在封装层314上的量子点层315，以及设置在量子点层315的远离衬底基板31的一侧的保护层316，其中，该量子点层315配置为对从有机发光二极管出射的光线进行处理，以提高出射光线的纯度，使得混光更加均匀。

例如，图40所示显示面板的其他结构可以参见上述实施例的相关描述，在此不再赘述。

例如，图42为本发明至少一实施例提供的一种显示装置的框图，如图42所示，该显示装置该显示装置包括上述任一项所述显示面板，该显示装置200包括显示面板30。例如，该显示面板100可以为本发明任一实施例提供的显示面板。

例如，该显示装置200可以为具有显示功能的显示设备。例如，该显示装置200可以为显示器、OLED显示面板、OLED电视、液晶显示面板、液晶显示电视、QLED显示面板、QLED电视、电子纸、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能和触控功能的产品或者部件。

本发明至少一实施例提供的显示面板和显示装置，具有以下至少一项有益技术效果：

（1）本发明至少一实施例提供的显示面板，感应晶体管和在第二方向上位于其两侧的第一栅线和第二栅线之间分别具有位于第三金属层的间隔部，该间隔部可以屏蔽感应晶体管的第一源漏电极与第一栅线之间的耦合。

（2）本发明至少一实施例提供的显示面板，开关晶体管为并联的两个薄膜晶体管，其中一个设置在靠近上侧的第二栅线的位置处，另外一个设置在靠近下侧的第一栅线的位置处，即在第二方向设置在第一连接电极的两侧，同时存储电容的第一极板的一部分在第二方向上的长度减小了，该设计可以实现增大开关晶体管的沟道宽长比和驱动电流，从而有利于高分辨率显示面板的驱动，使得充电的时间减少。

（3）本发明至少一实施例提供的显示面板，在感应晶体管的第一源漏电极的下方去除了第一金属层的一部分，这样可以减少寄生电容，即电源电压信号线在对应于感应晶体管的第一源漏电极和第一连接电极的位置处变窄，这样可以减少电源电压信号线与感应晶体管的第一源漏电极的交叠面积和寄生电容。

（4）本发明至少一实施例提供的显示面板，第二阴极电压走线包括位于第一金属层的第二阴极电压走线第一子层，位于第二金属层的第二阴极电压走线第二子层，和位于第三金属层的第二阴极电压走线第三子层，这样可以减小电阻，第二阴极电压走线第一子层、第二阴极电压走线第二子层和第二阴极电压走线第三子层中的任意一个通过第六过孔结构和阳极电连接，可以减小阳极段差。

有以下几点需要说明：

（1）本发明实施例附图只涉及到与本发明实施例涉及到的结构，其他结构可参考通常设计。

（2）为了清晰起见，在用于描述本发明的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。

（3）在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合以得到新的实施例。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种显示面板，包括：

衬底基板；

设置在所述衬底基板上的像素电路，所述像素电路包括感应晶体管、驱动晶体管、第一栅线和第二栅线，其中，

所述感应晶体管的第一源漏电极和所述驱动晶体管的第一源漏电极通过第一连接电极电连接；

所述第一栅线和所述第二栅线在第一方向上延伸，在与所述第一方向交叉的第二方向上，在所述第一连接电极和所述第一栅线之间，以及在所述第一连接电极和所述第二栅线之间均设置有间隔部，且所述第一连接电极、所述第一栅线、所述第二栅线和所述间隔部设置在同一层。

2.根据权利要求1所述的显示面板，还包括设置在所述衬底基板上的开关晶体管和存储电容，其中，所述开关晶体管的第一源漏电极和所述驱动晶体管的栅极通过第二连接电极连接，所述存储电容的第一极板和所述第二连接电极连接，所述存储电容的第二极板和所述第一连接电极连接。

3.根据权利要求2所述的显示面板，还包括依次层叠设置在所述衬底基板上的第一金属层、有源层、第二金属层和第三金属层，其中，

所述第一金属层包括在所述第二方向上延伸的初始化信号线、至少部分在所述第二方向上延伸的电源电压信号线、所述第一极板和数据线；

所述有源层包括所述感应晶体管的沟道区、所述驱动晶体管的沟道区和所述开关晶体管的沟道区；

所述第二金属层包括所述感应晶体管的栅极、所述驱动晶体管的栅极、所述开关晶体管的栅极和所述第二极板；

所述第三金属层包括所述第一连接电极、所述间隔部、在所述第一方向上延伸的所述第二栅线和所述第一栅线。

4.根据权利要求3所述的显示面板，其中，所述感应晶体管的栅极在所述第二方向上延伸至和所述第一栅线电连接，所述开关晶体管的栅极在与所述第二方向相反的方向上延伸至和所述第二栅线电连接，且和所述感应晶体管的栅极连接的所述第一栅线与和所述开关晶体管的栅极连接的所述第二栅线在所述第二方向上位于任一所述间隔部的不同侧。

5.根据权利要求3所述的显示面板，其中，所述第三金属层还包括在所述第二方向上延伸的第一连接结构、第二连接结构和第三连接结构，其中，所述第一连接结构在所述衬底基板上的正投影位于所述初始化信号线在所述衬底基板上的正投影之内，所述第二连接结构在所述衬底基板上的正投影位于所述第一极板在所述衬底基板上的正投影之内，所述第三连接结构在所述衬底基板上的正投影位于所述数据线在所述衬底基板上的正投影之内。

6.根据权利要求5所述的显示面板，还包括设置在所述第一金属层的远离所述衬底基板的一侧的缓冲层，设置在所述有源层和所述第二金属层之间的栅绝缘层，设置在所述第二金属层和所述第三金属层之间的层间绝缘层，以及设置在所述第三金属层的远离所述衬底基板的一侧的钝化层和平坦化层。

7.根据权利要求6所述的显示面板，其中，在所述层间绝缘层中设置有第一过孔结构和第三过孔结构，所述第三金属层通过所述第一过孔结构和所述有源层电连接，所述第三金属层通过所述第三过孔结构和所述第二金属层电连接；在所述层间绝缘层和所述缓冲层中贯穿有第二过孔结构，所述第三金属层通过所述第二过孔结构和所述第一金属层电连接。

8.根据权利要求7所述的显示面板，其中，所述第一连接结构通过所述第二过孔结构和所述初始化信号线电连接，且通过所述第一过孔结构和所述感应晶体管的第二源漏电极电连接；所述第二连接结构通过所述第一过孔结构和所述开关晶体管的所述第一源漏电极电连接，且通过所述第三过孔结构和所述第二极板电连接；所述第三连接结构通过所述第二过孔结构和所述数据线电连接，且通过所述第一过孔结构和所述开关晶体管的第二源漏电极电连接。

9.根据权利要求4~8中任一项所述的显示面板，其中，所述第三金属层的至少一部分和所述第一金属层、所述第二金属层均存在交叠区域，以在所述第一金属层和所述第二金属层之间形成所述存储电容，在所述第二金属层和所述第三金属层之间形成电容结构。

10.根据权利要求3所述的显示面板，其中，所述感应晶体管的所述第一源漏电极在所述衬底基板上的正投影和所述电源电压信号线在所述衬底基板上的正投影相交叠。

11.根据权利要求3所述的显示面板，其中，所述电源电压信号线包括在所述第二方向上延伸的第一电源电压信号线，所述第一电源电压信号线包括在所述第二方向上延伸且依次连接的第一部分、第二部分和第三部分，所述第一部分和所述第三部分在所述第一方向上的宽度相等，所述第二部分在所述第一方向上的宽度小于所述第一部分在所述第一方向上的宽度，且所述第二部分在所述第二方向上的一端和所述第一部分的靠近所述第三部分且远离所述初始化信号线的边缘连接，所述第二部分在所述第二方向上的另一端和所述第三部分的靠近所述第一部分且远离所述初始化信号线的边缘连接。

12.根据权利要求11所述的显示面板，其中，所述感应晶体管的所述第一源漏电极在所述衬底基板上的正投影和所述电源电压信号线的所述第二部分在所述衬底基板上的正投影相间隔。

13.根据权利要求11所述的显示面板，其中，所述第一极板包括在所述第一方向上相互连接的第一极板子块和第二极板子块，所述第二金属层包括在所述第二方向上从所述第二极板的对应于所述第二极板子块的部分延伸的第一延伸部和第二延伸部，两个所述第二连接电极分别和所述第一延伸部、所述第二延伸部连接。

14.根据权利要求13所述的显示面板，还包括有机发光二极管，其中，

15. 根据权利要求14所述的显示面板，其中，

16.根据权利要求15所述的显示面板，其中，所述存储电容为所述第一金属层、所述第二金属层和所述第三金属层形成的三层结构，

17.根据权利要求16所述的显示面板，其中，

。

18.根据权利要求14~17中任一项所述的显示面板，其中，

19.根据权利要求14~17中任一项所述的显示面板，其中，

20.根据权利要求14~17中任一项所述的显示面板，其中，

21.根据权利要求2所述的显示面板，还包括依次层叠设置在所述衬底基板上的第一金属层、有源层和第二金属层，其中，

所述第二金属层包括所述感应晶体管的栅极、所述驱动晶体管的栅极、所述开关晶体管的栅极、所述第二极板、所述第一连接电极、所述间隔部、在所述第一方向上延伸的所述第二栅线和所述第一栅线。

22.根据权利要求21所述的显示面板，其中，所述开关晶体管的栅极和所述第二栅线电连接，所述感应晶体管的栅极和所述第一栅线电连接，且和所述开关晶体管的栅极连接的所述第二栅线与和所述感应晶体管的栅极连接的所述第一栅线在所述第二方向上位于所述第一极板的不同侧，在所述第二方向上，所述第二连接电极在所述第一连接电极和与所述开关晶体管的栅极连接的所述第二栅线之间。

23.根据权利要求1所述的显示面板，还包括设置在所述衬底基板上的开关晶体管，其中，所述开关晶体管的第一源漏电极和所述驱动晶体管的栅极通过第二连接电极连接。

24.根据权利要求23所述的显示面板，还包括依次层叠设置在所述衬底基板上的第一金属层、有源层、第二金属层和第三金属层，其中，

所述第一金属层包括在所述第二方向上延伸的初始化信号线、电源电压信号线和数据线，以及遮光部；

所述第二金属层包括所述感应晶体管的栅极、所述驱动晶体管的栅极和所述开关晶体管的栅极；

25.根据权利要求24所述的显示面板，其中，所述第三金属层还包括在所述第二方向上延伸的第一连接结构和第二连接结构，所述第一连接结构在所述衬底基板上的正投影位于所述初始化信号线在所述衬底基板上的正投影之内，所述第二连接结构在所述衬底基板上的正投影位于所述数据线在所述衬底基板上的正投影之内。

26.根据权利要求25所述的显示面板，还包括设置在所述第一金属层的远离所述衬底基板的一侧的缓冲层，设置在所述有源层和所述第二金属层之间的栅绝缘层，设置在所述第二金属层和所述第三金属层之间的层间绝缘层，以及设置在所述第三金属层的远离所述衬底基板的一侧的钝化层和平坦化层。

27.根据权利要求26所述的显示面板，其中，在所述层间绝缘层中设置有第一过孔结构，所述第三金属层通过所述第一过孔结构和所述有源层电连接；在所述层间绝缘层和所述缓冲层中贯穿有第二过孔结构，所述第三金属层通过所述第二过孔结构和所述电源电压信号线电连接。

28.根据权利要求25~27中任一项所述的显示面板，其中，在所述第三金属层和所述第二金属层之间形成有存储电容。

29.根据权利要求1所述的显示面板，还包括设置在所述衬底基板上的开关晶体管和存储电容，其中，所述开关晶体管的第一源漏电极和所述存储电容的第一极板通过第二连接电极连接。

30.根据权利要求29所述的显示面板，还包括依次层叠设置在所述衬底基板上的第一金属层、有源层和第二金属层，其中，所述第一金属层包括在所述第二方向上延伸的初始化信号线、电源电压信号线和数据线；所述有源层包括所述感应晶体管的沟道区、所述驱动晶体管的沟道区、所述开关晶体管的沟道区和所述第一极板；所述第二金属层包括所述感应晶体管的栅极、所述驱动晶体管的栅极和所述开关晶体管的栅极、所述第一连接电极、所述间隔部、所述存储电容的第二极板、在所述第一方向上延伸的所述第二栅线和所述第一栅线。

31.根据权利要求30所述的显示面板，其中，所述存储电容的所述第一极板的靠近所述第二栅线的一侧的边缘在所述第一方向上延伸至所述电源电压信号线的正上方。

32.根据权利要求30所述的显示面板，其中，所述第二金属层还包括在所述第二方向上延伸的第一连接结构，所述第一连接结构在所述衬底基板上的正投影位于所述初始化信号线在所述衬底基板上的正投影之内。

33.根据权利要求32所述的显示面板，还包括设置在所述第一金属层的远离所述衬底基板的一侧的缓冲层，设置在所述有源层和所述第二金属层之间的栅绝缘层、层间绝缘层，以及设置在所述第二金属层的远离所述衬底基板的一侧的钝化层和平坦化层，其中，在所述层间绝缘层中设置有第一过孔结构，所述第二金属层通过所述第一过孔结构和所述有源层电连接；在所述层间绝缘层和所述缓冲层中贯穿有第二过孔结构，所述第二金属层通过所述第二过孔结构和所述电源电压信号线电连接。

34.根据权利要求11所述的显示面板，还包括阴极电压走线，其中，所述阴极电压走线包括在所述第一方向上延伸的第一阴极电压走线和在所述第二方向上延伸的第二阴极电压走线，所述第一阴极电压走线和所述第二阴极电压走线相交；所述电源电压信号线还包括在所述第一方向上延伸的第二电源电压信号线，所述第一电源电压信号线和所述第二电源电压信号线相交。

35.根据权利要求34所述的显示面板，其中，所述第二阴极电压走线包括三层层叠结构，且所述第二阴极电压走线包括位于所述第一金属层的第二阴极电压走线第一子层，位于所述第二金属层的第二阴极电压走线第二子层，和位于所述第三金属层的第二阴极电压走线第三子层，所述第二阴极电压走线第一子层和所述第二阴极电压走线第三子层通过第四过孔结构电连接，所述第二阴极电压走线第二子层和所述第二阴极电压走线第三子层通过第五过孔结构电连接。

36.根据权利要求35所述的显示面板，还包括有机发光二极管，其中所述有机发光二极管包括阳极，所述第二阴极电压走线第一子层、所述第二阴极电压走线第二子层和所述第二阴极电压走线第三子层中的任意一个通过第六过孔结构和所述阳极电连接。

37.根据权利要求36所述的显示面板，其中，所述第一阴极电压走线第三子层通过所述第六过孔结构和所述阳极电连接。

38.根据权利要求37所述的显示面板，还包括设置在所述有机发光二极管上封装层，和设置在封装层上的量子点层，其中，所述量子点层配置为对从所述有机发光二极管出射的光线进行处理。

39.一种显示装置，包括：权利要求1~38中任一项所述的显示面板。