KR20090100185A - 표시 장치 및 그 제조 방법 - Google Patents
표시 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20090100185A KR20090100185A KR1020080032206A KR20080032206A KR20090100185A KR 20090100185 A KR20090100185 A KR 20090100185A KR 1020080032206 A KR1020080032206 A KR 1020080032206A KR 20080032206 A KR20080032206 A KR 20080032206A KR 20090100185 A KR20090100185 A KR 20090100185A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- line
- sensing
- display device
- gate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 95
- 239000010409 thin film Substances 0.000 claims abstract description 47
- 125000006850 spacer group Chemical group 0.000 claims description 44
- 238000001514 detection method Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 16
- 230000035945 sensitivity Effects 0.000 abstract description 10
- 230000006866 deterioration Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 48
- 239000010408 film Substances 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 터치 패널 기능이 내장된 표시 장치에 관한 것이다.
본 발명의 표시 장치는 서로 대면하는 제 2 기판 및 제 1 기판과, 제 1 기판상에 형성된 구동용 박막 트랜지스터와, 제 1 기판상에 소오스 전극 및 드레인 전극이 형성되고, 제 2 기판상에 게이트 전극이 형성된 터치 위치 검출용 박막 트랜지스터를 포함한다.
본 발명에 의하면, 배향막에 의해 저항이 높아져 터치 감도가 떨어지고, 위치별 감도 차이가 발생되는 종래의 저항 방식의 문제점을 해결할 수 있다.
터치 패널, 탑 게이트, TFT, 도전성 스페이서, 터치 위치 검출
Description
본 발명은 표시 장치에 관한 것으로, 특히 터치 감도를 향상시킬 수 있는 터치 패널 기능이 내장된 표시 장치 및 그 제조 방법에 관한 것이다.
터치 패널은 키보드를 사용하지 않고 표시 장치에 의해 화면에 나타난 문자나 특정 위치에 사람의 손 또는 물체를 접촉시켜 그 위치를 파악하여 특정 처리를 할 수 있는 장치이다. 종래의 터치 패널은 표시 장치와 별도로 제작되어 표시 장치와 합착되기 때문에 표시 장치의 두께를 증가시키게 된다. 따라서, 두께를 증가시키지 않기 위해 표시 장치 제조시 터치 패널 기능을 내장하는 터치 패널 내장형 표시 장치가 제시되었다.
터치 패널 내장형 표시 장치는 용량(capacitive) 방식과 저항(resistive) 방식으로 나뉠 수 있다. 용량 방식은 액정 셀이 가압되어 캐패시턴스가 변동되면 이를 신호로 센싱하는 방식이고, 저항 방식은 가압에 의해 저항이 변화되는 위치를 파악하는 방식이다. 그런데, 용량 방식은 쓰기(writing)가 불가능한 방식이고, 저항 방식은 쓰기가 가능한 방식으로 현재 저항 방식이 널리 이용되고 있다.
저항 방식의 터치 패널 내장형 표시 장치는 박막 트랜지스터 및 화소 전극 등이 형성되는 하부 기판에 센싱 전극이 형성되고, 컬러 필터 및 공통 전극 등이 형성되는 상부 기판에 도전성 스페이서가 형성되어 가압에 의해 도전성 스페이서와 센싱 전극이 접촉하는 위치를 파악한다. 그런데, 표시 장치는 하부 기판 및 상부 기판이 대향하는 면에 절연체인 배향막이 형성되어, 이로 인해 상부 기판의 도전성 컬럼 스페이서와 하부 기판의 센싱 전극의 저항이 커져 감도가 저하되고, 위치별 감도 차이가 발생하는 문제점이 있다.
본 발명은 배향막을 형성한 후에도 터치 감도의 저하를 방지할 수 있는 표시 장치를 제공한다.
본 발명은 하부 기판에 위치 검출용 소오스 전극 및 드레인 전극을 형성하고, 상부 기판의 도전성 스페이서가 게이트 전극으로 작용하도록 하여 도전성 스페이서에 의해 소오스 전극 및 드레인 전극 사이에 채널이 생성되도록 하는 표시 장치를 제공한다.
본 발명은 하부 기판의 위치 검출용 소오스 전극은 게이트 라인 또는 데이터 라인으로부터 전원이 공급되도록 하고, 위치 검출용 드레인 전극은 센싱 라인에 연결되도록 하는 표시 장치를 제공한다.
본 발명의 일 양태에 따른 표시 장치는 서로 대면하는 제 2 기판 및 제 1 기판; 상기 제 1 기판상에 형성된 구동용 박막 트랜지스터; 및 상기 제 1 기판상에 소오스 전극 및 드레인 전극이 형성되고, 상기 제 2 기판상에 게이트 전극이 형성된 터치 위치 검출용 박막 트랜지스터를 포함한다.
상기 제 1 기판은, 제 1 기판의 일 방향으로 형성된 게이트 라인; 상기 게이트 라인과 이격되어 동일 방향으로 형성된 제 1 센싱 라인; 상기 게이트 라인과 절연되고 교차 형성된 데이터 라인; 및 상기 데이터 라인과 이격되어 동일 방향으로 형성된 제 2 센싱 라인을 더 포함한다.
상기 제 2 센싱 라인은 적어도 하나의 단위 픽셀마다 형성된다.
상기 터치 위치 검출용 박막 트랜지스터는 상기 게이트 전극 및 소오스 전극을 공통으로 하고, 상기 드레인 전극이 적어도 두개인 적어도 두개의 박막 트랜지스터를 포함한다.
상기 소오스 전극은 상기 게이트 라인과 연결되고, 상기 드레인 전극은 상기 제 1 및 제 2 센싱 라인과 각각 연결된다.
상기 제 1 및 제 2 센싱 라인이 교차되는 영역에 서로 이격되어 형성된 제 1 및 제 2 센싱 전극을 더 포함한다.
상기 소오스 전극은 상기 제 1 센싱 전극으로부터 연장 형성되고, 상기 드레인 전극은 상기 제 2 센싱 라인 및 제 2 센싱 전극으로부터 각각 연장 형성된다.
상기 제 1 센싱 전극과 상기 게이트 라인을 연결하기 위한 제 1 연결 전극; 및 상기 제 2 센싱 전극과 상기 제 1 센싱 라인을 연결하기 위한 제 2 연결 전극을 더 포함한다.
상기 소오스 전극은 굴곡지게 형성된다.
상기 소오스 전극은 상기 데이터 라인과 연결되고, 상기 드레인 전극은 상기 제 1 및 제 2 센싱 라인과 각각 연결된다.
상기 소오스 전극에 전원을 공급하기 위한 전원 라인을 더 포함한다.
상기 소오스 전극은 상기 전원 라인과 연결되고, 상기 드레인 전극은 상기 제 1 및 제 2 센싱 라인과 각각 연결된다.
상기 게이트 전극은 도전성 스페이서이다.
상기 도전성 스페이서는 상기 소오스 전극 및 드레인 전극과 대응되는 위치에 형성된다.
본 발명의 다른 양태에 따른 표시 장치는 서로 대면하는 제 1 기판 및 제 2 기판; 상기 제 1 기판상에 일 방향으로 연장되며, 서로 이격된 게이트 라인 및 제 1 센싱 라인; 상기 게이트 라인과 교차되는 타 방향으로 연장되며, 서로 이격된 데이터 라인 및 제 2 센싱 라인; 상기 게이트 라인 및 데이터 라인의 교차 영역에 형성된 픽셀 전극; 상기 게이트 라인, 데이터 라인 및 픽셀 전극과 연결된 구동용 박막 트랜지스터; 및 전원 라인과 제 1 및 제 2 센싱 라인에 연결되며, 상기 제 2 기판의 도전성 스페이서에 의해 구동되는 터치 위치 검출용 박막 트랜지스터를 포함한다.
상기 전원 라인은 상기 게이트 라인 또는 데이터 라인을 포함한다.
상기 터치 위치 검출용 박막 트랜지스터는 상기 전원 라인과 연결된 소오스 전극, 상기 제 1 센싱 라인과 연결된 드레인 전극 및 게이트 전극으로 작용하는 상기 도전성 스페이서을 포함하는 제 1 박막 트랜지스터; 및 상기 전원 라인과 연결된 소오스 전극, 제 2 센싱 라인과 연결된 드레인 전극 및 상기 게이트 전극으로 작용하는 상기 도전성 스페이서를 포함하는 제 2 박막 트랜지스터를 포함한다.
본 발명에 의하면, 하부 기판에 위치 검출용 소오스 전극 및 드레인 전극을 형성하고, 상부 기판의 도전성 스페이서가 게이트 전극으로 작용하도록 하여 위치 검출용 박막 트랜지스터를 형성한다. 또한, 위치 검출용 소오스 전극은 하부 기판 의 게이트 라인 또는 데이터 라인과 연결되어 전원을 공급받고, 위치 검출용 드레인 전극은 제 1 및 제 2 센싱 라인과 연결되도록 한다. 이러한 구성에서 터치 동작에 의해 상부 기판의 도전성 스페이서가 위치 검출용 소오스 전극 및 드레인 전극 상부에 닿을 경우 도전성 스페이서에 의해 위치 검출용 소오스 전극 및 드레인 전극 사이에 채널을 형성시키고, 소오스 전극으로부터 드레인 전극으로 전류가 흐르게 된다. 이에 의해 터치 위치를 검출하게 된다.
따라서, 배향막에 의해 저항이 높아져 터치 감도가 떨어지고, 위치별 감도 차이가 발생되는 종래의 저항 방식의 문제점을 해결할 수 있다. 즉, 배향막에 의해서도 터치 감도가 저하되지 않고 위치별 감도 차이가 발생되지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 “상부에” 또는 “위에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시 예에 따른 터치 패널 내장형 표시 장치의 개략적인 블록도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 표시 장치는 표시 패널(100), 패널 구동부(400), 터치 위치 검출부(500) 및 위치 결정부(600)를 포함한다.
표시 패널(100)은 구동용 박막 트랜지스터, 화소 전극, 센싱 라인, 위치 검출용 소오스 전극 및 드레인 전극 등이 형성된 하부 기판(200)과, 컬러 필터, 공통 전극, 도전성 스페이서 등이 형성된 상부 기판(300)과, 하부 기판(200)과 하부 기판(300) 사이에 형성된 액정층(미도시)을 포함한다. 본 명세서에서 상부 기판(300)과 하부 기판(200)은 각각 제2 기판과 제1 기판으로 표현되거나, 각각 제1 기판과 제2 기판으로 표현될 수 있다.
하부 기판(200)에는 일 방향으로 연장된 복수의 게이트 라인(GL1 내지 GLn)과 타 방향으로 연장된 복수의 데이터 라인(DL1 내지 DLm)이 형성된다. 복수의 게이트 라인(GL1 내지 GLn)과 복수의 데이터 라인(DL1 내지 DLm)이 교차하는 영역마다 화소들이 형성된다. 또한, 화소들에는 각각 스위칭 소자인 구동용 박막 트랜지스터(T1)와 화소 전극(280)이 형성된다. 구동용 박막 트랜지스터(T1)는 게이트 전극, 소오스 전극 및 드레인 전극으로 구성되어 게이트 전극이 게이트 라인(GL)에 연결되고, 소오스 전극이 데이터 라인(DL)에 연결되며, 드레인 전극이 화소 전극(280)에 연결된다. 또한, 하부 기판(200)에는 터치 패널 기능을 수행하기 위한 복수의 제 1 센싱 라인(미도시) 및 복수의 제 2 센싱 라인(미도시)이 형성된다. 제 1 센싱 라인은 게이트 라인(GL)과 동일 방향으로 연장될 수 있고, 제 2 센싱 라인은 데이터 라인(DL)과 동일 방향으로 연장될 수 있으며, 서로 전기적으로 절연되어 교차한다. 여기서, 제 1 및 제 2 센싱 라인은 터치 위치 검출부(500)에 연결된다. 제 1 및 제 2 센싱 라인은 예를들어 적색(R), 녹색(G) 및 청색(B) 서브 픽셀로 구성되는 단위 픽셀마다 형성될 수 있고, 서브 픽셀 각각마다 또는 소정 간격을 두고 형성될 수 있다. 또한, 게이트 라인(GL) 또는 데이터 라인(DL)과 연결되는 위치 검출용 소오스 전극(미도시) 및 제 1 및 제 2 센싱 라인과 연결되는 위치 검출용 드레인 전극(미도시)이 형성된다. 위치 검출용 소오스 전극 및 드레인 전극은 단위 픽셀마다 형성될 수 있는데, 예를들어 청색(B) 서브 픽셀마다 형성될 수 있다. 그리고, 하부 기판(200)의 상부에는 액정의 배향을 조절하기 위한 배향막(미도시)이 형성될 수 있다.
상부 기판(300)은 컬러 필터, 공통 전극 등이 형성되고, 하부 기판(200)과 대향 배치되어 하부 기판(200)과 체결됨으로써 액정층(미도시)을 수용한다. 상부 기판(300)은 각각의 화소들에 대응하는 컬러 필터들이 형성된 컬러 필터 기판으로 형성할 수 있다. 그러나, 컬러 필터는 하부 기판(200) 상에 형성할 수도 있다. 또한, 상부 기판(300)에는 터치 패널 기능을 수행하기 위한 복수의 도전성 스페이서(미도시)가 형성된다. 도전성 스페이서는 단위 픽셀마다 형성될 수 있고, 서브 픽셀들마다 형성될 수 있다. 그리고, 상부 기판(300)에는 액정의 배향을 조절하기 위한 배향막(미도시)이 형성될 수 있다.
여기서, 상부 기판(300)의 도전성 스페이서는 위치 검출용 게이트 전극으로 작용한다. 따라서, 상부 기판(300)의 도전성 스페이서와 하부 기판의 위치 검출용 소오스 전극 및 드레인 전극이 위치 검출용 박막 트랜지스터를 이루게 된다. 이러한 상태에서 도전성 스페이서가 하부 기판(200)의 위치 검출용 소오스 전극 및 드레인 전극과 접촉되면 도전성 스페이서에 의해 위치 검출용 소오스 전극 및 드레인 전극 사이에 채널이 생성되고, 위치 검출용 소오스 전극으로부터 위치 검출용 드레인 전극으로 전류가 흐르게 된다. 이때, 위치 검출용 드레인 전극은 제 1 및 제 2 센싱 라인과 연결되기 때문에 위치 검출용 박막 트랜지스터가 턴온된 위치를 검출하게 된다.
패널 구동부(400)는 타이밍 제어부(410), 전원 공급부(420), 계조 전압 발생부(430), 데이터 구동부(440) 및 게이트 구동부(450)를 포함한다.
타이밍 제어부(410)는 표시 장치의 전반적인 동작을 제어한다. 타이밍 제어부(410)는 그래픽 컨트롤러(미도시)와 같은 호스트 시스템으로부터 R, G 및 B의 원시 데이터 신호(DATA_O)와 제 1 제어 신호(CNTL1)가 제공됨에 따라 표시 패널(100)에 영상을 표시하기 위한 제 1 데이터 신호(DATA1), 제 2 제어 신호(CNTL2), 제 3 제어 신호(CNTL3) 및 제 4 제어 신호(CNTL4)를 출력한다. 구체적으로, 제 1 제어 신호(CNTL1)는 메인 클록 신호(MCLK), 수평 동기 신호(HSYNC) 및 수직 동기 신호(VSYNC)를 포함한다. 제 2 제어 신호(CNTL2)는 데이터 구동부(420)를 제어하는 수평 시작 신호(STH), 반전 신호(REV) 및 데이터 로드 신호(TP)를 포함한다. 제 3 제어 신호(CNTL3)는 게이트 구동부(430)를 제어하는 개시 신호(STV), 클록 신호(CK) 및 출력 인에이블 신호(OE)등을 포함한다. 제 4 제어 신호(CNTL4)는 전원 공급부(450)를 제어하는 클록 신호(CLK) 및 반전 신호(REV)등을 포함한다. 또한, 타이밍 제어부(410)는 원시 데이터 신호(DATA_O)의 출력 타이밍이 제어된 R', G', B'의 제 1 데이터 신호(DATA1)를 데이터 구동부(440)로 제공한다.
전원 공급부(420)는 타이밍 제어부(410)로부터 출력되는 제 4 제어 신호(CNTL4)에 응답하여 표시 패널(100)로 제공되는 공통 전압들(Vcom, Vcst), 터치 스크린 기능을 수행하기 위해 하부 기판(200)에 제공되는 초기 구동 전압(Vid), 계조 전압 발생부(430)로 제공되는 아날로그 구동 전압(AVDD) 및 게이트 구동부(450)로 제공되는 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)등을 출력한다.
계조 전압 발생부(430)는 전원 공급부(420)에서 제공되는 아날로그 구동 전압(AVDD)을 기준 전압으로 사용하여 감마 커브가 적용된 저항비를 갖는 분배 저항을 기초로 계조 레벨수에 대응하는 복수개의 기준 계조 전압(VGMA_R)을 출력한다.
데이터 구동부(440)는 계조 전압 발생부(430)로부터 출력되는 기준 계조 전압(VGMA_R)에 기초하여 계조 전압(VGMA)을 생성한다. 또한, 데이터 구동부(440)는 타이밍 제어부(410)로부터 입력되는 제 2 제어 신호(CNTL2)와 계조 전압(VGMA)에 기초하여 라인 단위로 제공되는 디지털 형태의 제 1 데이터 신호(DATA1)를 데이터 신호로 변환하며, 데이터 신호의 출력 타이밍을 제어하여 데이터 라인들(DL1 내지 DLm)에 출력한다.
게이트 구동부(450)는 타이밍 제어부(410)에서 출력되는 제 3 제어 신호(CNTL3)와 전원 공급부(420)에서 출력되는 게이트 온/오프 전압(Von. Voff)에 따라 게이트 신호를 생성하고, 게이트 라인들(GL1 내지 GLn)에 순차적으로 출력한다.
터치 위치 검출부(500)는 외부 압력이 가해진 지점의 위치 좌표를 검출하여 제 1 검출 신호(DS1) 및 제 2 검출 신호(DS2)를 출력한다. 즉, 위치 검출용 박막 트랜지스터가 턴온된 위치를 검출한다.
위치 결정부(600)는 터치 위치 검출부(500)에서 출력되는 제 1 및 제 2 검출 신호(DS1 및 DS2)에 의해 판단된 각각의 x축 및 y축의 위치 좌표를 조합하여 외부 압력이 표시 패널(100)에 인가되는 위치를 판단한다.
도 2는 본 발명의 일 실시 예에 따른 터치 패널 기능이 내장된 표시 패널의 개략 평면도이고, 도 3, 도 4 및 도 5는 도 2의 Ⅰ-Ⅰ' 라인, Ⅱ-Ⅱ' 라인 및 Ⅲ-Ⅲ' 라인을 따라 절취한 상태의 단면도이다. 본 실시 예의 도전성 스페이서, 위치 검출용 소오스 전극 및 드레인 전극은 3개의 서브 픽셀로 이루어지는 단위 픽셀마다 형성되는 경우를 예로들어 설명한다. 또한, 단위 픽셀는 적색(R) 서브 픽셀, 녹색(G) 서브 픽셀 및 청색(B) 서브 픽셀로 이루어지며, 청색(B) 서브 픽셀의 픽셀 영역내에 도전성 스페이서, 위치 검출용 소오스 전극 및 드레인 전극이 형성되는 경우를 설명한다.
도 2, 도 3, 도 4 및 도 5를 참조하면, 본 발명의 일 실시 예에 터치 패널 내장형 표시 패널(100)은 서로 대면하도록 배치된 하부 기판(200) 및 상부 기판(300), 그리고 하부 기판(200)과 상부 기판(300) 사이에 형성된 액정층(미도시)을 포함한다.
하부 기판(200)은 제 1 절연 기판(210) 상부에 일 방향으로 연장되는 복수의 게이트 라인(220)과, 게이트 라인(220)과 교차되어 연장된 복수의 데이터 라 인(260)과, 게이트 라인(220)과 데이터 라인(260)에 의해 정의된 서브 픽셀 영역에 형성된 픽셀 전극(280)과, 게이트 라인(220), 데이터 라인(260) 및 픽셀 전극(280)에 접속된 패널 구동용 박막 트랜지스터(이하, "제 1 박막 트랜지스터"라 함)(T1)를 포함한다. 여기서, 제 1 박막 트랜지스터(T1)는 서브 픽셀마다 형성되며, 제 1 게이트 전극(222)이 제 1 소오스 전극(261) 및 제 1 드레인 전극(262)의 하부에 형성되는 버텀 게이트형(bottom gate type) 박막 트랜지스터이다. 그리고, 게이트 라인(220)과 이격되어 일 방향으로 연장된 제 1 센싱 라인(SL1)과, 데이터 라인(260)과 이격되어 타 방향으로 연장된 제 2 센싱 라인(SL2)을 더 포함한다. 또한, 단위 픽셀마다 일 서브 픽셀 영역 내에 서로 이격되어 형성된 제 1 및 제 2 센싱 전극(263 및 264), 제 1 센싱 전극(263)으로부터 분기된 제 2 소오스 전극(265), 제 2 센싱 라인(SL2)으로부터 분기된 제 2 드레인 전극(266), 제 2 센싱 전극(264)로부터 분기된 제 3 드레인 전극(267)을 더 포함한다. 그리고, 게이트 라인(220)과 제 1 센싱 전극(263)을 연결하는 제 1 연결 전극(281) 및 제 1 센싱 라인(SL1)과 제 2 센싱 전극(264)을 연결하는 제 2 연결 전극(282)을 더 포함한다.
게이트 라인(220)은 예를들어 가로 방향으로 연장되어 형성되며, 게이트 라인(220)의 일부가 돌출되어 게이트 전극(222)이 형성된다. 또한, 게이트 라인(220)과 동일 방향으로 게이트 라인(220)과 소정 간격 이격되어 제 1 센싱 라인(SL1)이 형성된다. 그리고, 게이트 라인(220) 및 제 1 센싱 라인(SL1)과 각각 이격되어 유지 전극 라인(미도시)이 형성될 수 있다. 게이트 라인(220), 제 1 센싱 라인(SL1) 및 유지 전극 라인(미도시)는 동일층상에 형성되며, 동일 공정으로 형성되는 것이 바람직하다.
게이트 라인(220)을 포함한 전체 상부에 게이트 절연막(230)이 형성된다. 게이트 절연막(230)은 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx) 등을 이용하여 단일층 또는 다층으로 형성될 수 있다.
게이트 전극(222) 상부의 게이트 절연막(230) 상부에는 비정질 실리콘 등의 반도체로 이루어진 제 1 활성층(241)이 각각 형성되며, 제 1 활성층(241)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등의 반도체 물질로 이루어진 제 1 오믹 콘택층(251)이 형성된다. 제 1 오믹 콘택층(251)은 각각 제 1 소오스 전극(261)과 제 1 드레인 전극(262) 사이의 제 1 채널부에서는 제거될 수 있다. 또한, 단위 픽셀의 일 서브 픽셀, 예를들어 청색(B) 서브 픽셀 영역 내의 게이트 절연막(230) 상부의 소정 영역에 제 2 활성층(242)이 형성되고, 제 2 활성층(242) 상부에는 제 2 오믹 콘택층(252)이 형성된다. 제 2 활성층(242)은 제 1 활성층(242)과 동일 공정에 의해 형성되며, 제 2 오믹 콘택층(252)은 제 1 오믹 콘택층(251)과 동일 공정에 의해 형성된다. 또한, 제 2 오믹 콘택층(252)은 제 2 소오스 전극(265)과 제 2 드레인 전극(266) 사이의 제 2 채널부와 제 2 소오스 전극(265)과 제 3 드레인 전극(266 및 267) 사이의 제 3 채널부에서는 제거될 수 있다.
데이터 라인(260)은 게이트 라인(220) 및 제 1 센싱 라인(SL1)과 교차되는 방향, 즉 세로 방향으로 연장 형성되며, 게이트 절연막(230) 상부에 형성된다. 데 이터 라인(260)이 게이트 라인(220)과 교차되는 영역이 서브 픽셀 영역으로 정의된다. 데이터 라인(260)으로부터 제 1 오믹 콘택층(251) 상부까지 연장 돌출되어 제 1 소오스 전극(261)이 형성되고, 제 1 소오스 전극(261)과 이격되어 제 1 오믹 콘택층(251) 상부에 제 1 드레인 전극(262)이 형성된다. 또한, 데이터 라인(260)과 이격되어 데이터 라인(260)과 동일 방향으로 제 2 센싱 라인(SL2)이 형성된다. 제 2 센싱 라인(SL2)은 일 단위 픽셀마다 하나씩 형성되며, 예를들어 청색(B) 서브 픽셀 영역을 지나도록 형성된다.
데이터 전극(260) 및 제 2 센싱 라인(SL2) 형성시 청색(B) 서브 픽셀 영역 내에 제 1 및 제 2 센싱 전극(263 및 264)이 서로 이격되어 형성된다. 또한, 제 1 센싱 전극(263)으로부터 분기되어 터치 위치 검출용 제 2 소오스 전극(이하, "제 2 소오스 전극"이라 함)(265)이 형성되고, 제 2 센싱 라인(SL2)으로부터 분기되어 터치 위치 검출용 제 2 드레인 전극(이하, "제 2 드레인 전극"이라 함)(266)이 형성되며, 제 2 센싱 전극(264)으로부터 분기되어 터치 위치 검출용 제 3 드레인 전극(이하, "제 3 드레인 전극"이라 함)(267)이 형성된다. 제 2 소오스 전극(265)은 소정의 굴곡을 갖도록 형성되는데, 예를들어 우측으로 연장된 부분과 하측으로 연장된 부분, 좌측으로 연장된 부분과 하측으로 연장된 부분, 그리고 다시 우측으로 연장된 부분으로 소정의 굴곡을 갖도록 형성된다. 또한, 제 2 소오스 전극(265)은 우측으로 연장된 부분과 좌측으로 연장된 부분 및 하측으로 연장된 부분에 의해 좌측으로 개방된 일 공간이 형성되고, 좌측으로 연장된 부분과 우측으로 연장된 부분 및 하측으로 연장된 부분에 의해 우측으로 개방된 타 공간이 형성된다. 이렇게 일 공간 및 타 공간은 적어도 각각 하나 이상 형성되는 것이 바람직하다. 제 2 드레인 전극(266)은 제 2 소오스 전극(265)의 좌측으로 개방된 일 공간상에 제 2 소오스 전극(265)과 이격되도록 형성되고, 제 3 드레인 전극(267)은 제 2 소오스 전극(265)의 우측으로 개방된 타 공간상에 제 2 소오스 전극(265)과 이격되도록 형성된다. 제 2 소오스 전극(265)과 제 2 드레인 전극(266) 사이의 영역에서 제 2 활성층(242)에 의해 제 2 채널부가 형성되고, 제 2 소오스 전극(265)과 제 3 드레인 전극(267) 사이의 영역에서 제 2 활성층(242)에 의해 제 3 채널부가 형성된다.
게이트 라인(220), 데이터 라인(260)을 포함한 전체 상부에 보호막(270)이 형성된다. 보호막(270)은 무기 절연막 또는 유기 절연막 등으로 형성될 수 있으며, 약 1000Å의 두께로 형성된다. 또한, 보호막(270)의 소정 영역이 제거되어 복수의 콘택홀이 형성된다. 즉, 제 1 드레인 전극(262)의 일부를 노출시키는 제 1 콘택홀(271), 제 1 센싱 전극(263)의 일부를 노출시키는 제 2 콘택홀(272), 게이트 라인(220)의 일부를 노출시키는 제 3 콘택홀(273), 제 2 센싱 전극(264)의 일부를 노출시키는 제 4 콘택홀(274) 및 제 1 센싱 라인(SL1)의 일부를 노출시키는 제 5 콘택홀(275)이 형성된다. 한편, 제 3 콘택홀(273) 및 제 5 콘택홀(275)은 게이트 라인(220) 및 제 1 센싱 라인(SL1)을 노출시키기 위하여 게이트 절연막(230)까지 제거하여 형성된다.
보호막(270) 상부에는 픽셀 전극(280)이 형성된다. 픽셀 전극(280)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전 물질로 형성된다. 픽셀 전극(280)은 제 1 콘택홀(271)을 통해 제 1 드레인 전극(262)과 연결된 다. 또한, 픽셀 전극(280) 형성시 픽셀 전극(280)과 이격되어 제 1 연결 전극(281) 및 제 2 연결 전극(282)이 형성된다. 제 1 연결 전극(281)은 제 2 및 제 3 콘택홀(272 및 273)을 통해 제 1 센싱 전극(263)과 게이트 라인(220)이 연결되도록 형성된다. 제 2 센싱 전극(282)은 제 4 및 제 5 콘택홀(274 및 275)을 통해 제 2 센싱 전극(264)과 제 1 센싱 라인(SL1)이 연결되도록 형성된다.
한편, 픽셀 전극(280), 제 1 연결 전극(281) 및 제 2 연결 전극(282)을 포함한 전체 상부에는 액정의 배향을 조절하기 위한 제 1 배향막(290)이 형성된다. 제 1 배향막(290)은 약 1000Å의 두께로 형성되며, 폴리이미드(polyimide)를 이용하여 형성된다.
또한, 상부 기판(300)은 제 2 절연 기판(310) 상에 형성된 블랙 매트릭스(320)와, 컬러 필터(330)와, 공통 전극(340)을 포함한다. 또한, 도전성 스페이서(350)를 더 포함한다.
블랙 매트릭스(320)는 서브 픽셀 이외의 영역, 예를들어 하부 기판(200)의 게이트 라인(221), 데이터 라인(260), 제 1 박막 트랜지스터(T1), 제 1 및 제 2 센싱 라인(SL1 및 SL2), 제 1 및 제 2 센싱 전극(263 및 264), 그리고 제 2 소오스 전극(265), 제 2 및 제 3 드레인 전극(266 및 267)에 대응되는 상부 기판(300) 상에 형성된다. 블랙 매트릭스(320)는 서브 픽셀 영역 이외의 영역으로 빛이 새는 것과 인접한 서브 픽셀 영역들 사이의 광 간섭을 방지한다. 또한, 블랙 매트릭스(320)는 검은색 안료가 첨가된 감광성 유기 물질로 이루어진다. 검은색 안료로는 카본 블랙이나 티타늄 옥사이드 등을 이용한다.
컬러 필터(330)는 블랙 매트릭스(320)를 경계로 하여 적색(R), 녹색(G) 및 청색(B) 필터가 반복되어 형성된다. 컬러 필터(330)는 광원으로부터 조사되어 액정층(미도시)을 통과한 빛에 색상을 부여하는 역할을 하며, 감광성 유기 물질로 형성될 수 있다.
도전성 스페이서(350)는 일 단위 픽셀마다 하나씩 형성된다. 예를들어 청색 서브 픽셀 내의 청색 컬러 필터(330) 상에 형성되며, 하부 기판(200)의 제 2 소오스 전극(265), 제 2 및 제 3 드레인 전극(266 및 267)의 일부를 포함하는 영역에 대응되는 영역에 형성된다. 이때, 도전성 스페이서(350)가 형성되는 청색 컬러 필터(330) 하부에는 블랙 매트릭스(320)가 형성된다. 그런데, 제 2 소오스 전극(265)이 제 2 활성층(242)과 일부 중첩되는 상부에 형성되고, 제 2 및 제 3 드레인 전극(266 및 267)이 제 2 활성층(242)과 일부 중첩되도록 형성된다. 따라서, 도전성 스페이서(350)는 하부 기판(200)의 제 2 활성층(242)과 대응되는 상부 기판(300)의 일 영역에 형성된다. 또한, 도전성 스페이서(350)는 제 2 활성층(242)의 모양에 대응되도록 예를들어 직사각형 형상으로 형성될 수 있다. 이 뿐만 아니라 도전성 스페이서(350)는 제 2 활성층(242)에 대응되는 영역에 다양한 형상으로 형성될 수 있다. 한편, 도전성 스페이서(350)은 컬러 필터(330)가 형성된 후 절연성 물질로 기둥 형상의 스페이서(350a)를 형성한 후 공통 전극(340)을 스페이서(350a) 상부에 형성하므로 형성된다. 또한, 도전성 스페이서(350)는 복수의 컬러 필터(330)를 적층한 후 패터닝하고 공통 전극(340)을 복수 적층된 컬러 필터(330) 상부에 형성하여 형성할 수도 있다.
공통 전극(340)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전 물질로 형성되며, 블랙 매트릭스(320) 및 컬러 필터(330)를 포함한 절연 기판(310) 상부에 형성된다.
한편, 공통 전극(340) 상부에는 액정의 배향을 조절하기 위한 제 2 배향막(360)이 형성될 수 있다. 제 2 배향막(360)은 폴리이미드를 이용하여 약 1000Å의 두께로 형성된다.
상기와 같이 구성된 본 발명의 일 실시 예에 따른 터치 패널 내장형 표시 패널(100)은 일 단위 픽셀마다 위치 검출용 제 2 박막 트랜지스터(이하, "제 2 박막 트랜지스터"라 함)(T2)및 위치 검출용 제 3 박막 트랜지스터(이하, "제 3 박막 트랜지스터"라 함)(T3)가 형성되어 터치 위치를 검출하게 된다. 제 2 박막 트랜지스터(T2)는 하부 기판(200)상에 형성된 제 2 소오스 전극(265) 및 제 2 드레인 전극(266)을 포함하고, 제 3 박막 트랜지스터(T3)는 하부 기판(200)상에 형성된 제 2 소오스 전극(265) 및 제 3 드레인 전극(267)을 포함한다. 즉, 제 2 소오스 전극(265)을 공통 소오스 전극으로 하고 제 2 및 제 3 드레인 전극(266 및 267)으로 구성된 제 2 및 제 3 박막 트랜지스터(T2 및 T3)가 형성된다. 여기서, 상부 기판(300)에 형성된 도전성 스페이서(350)가 제 2 및 제 3 박막 트랜지스터(T2 및 T3)의 게이트 전극 역할을 한다. 따라서, 제 2 및 제 3 박막 트랜지스터(T2 및 T3)는 소오스 전극 및 드레인 전극 상부에 게이트 전극이 형성된 탑 게이트형(top gate type) 박막 트랜지스터로 형성된다.
상기 제 2 및 제 3 박막 트랜지스터(T2 및 T3)는 게이트 전극, 즉 도전성 스 페이서(350)가 정상 위치에 있을 경우 제 2 소오스 전극(265)과 제 2 및 제 3 드레인 전극(266 및 267) 사이에 전기장이 형성되지 않는다. 그러나, 터치 동작에 의해 상부 기판(300)과 하부 기판(200)이 접촉할 경우, 도전성 스페이서(350)에 의해 하부 기판(200)에 전기장이 가해지고, 이에 따라 제 2 소오스 전극(265)과 제 2 및 제 3 드레인 전극(266 및 267) 사이에 채널이 형성된다. 이때, 도전성 스페이서(350)와 제 2 소오스 전극(265)과 제 2 및 제 3 드레인 전극(266 및 267) 사이에는 보호막(270), 제 1 배향막(290) 및 제 2 배향막(360)이 존재하여 게이트 절연막으로 작용하지만, 이들의 총 두께는 약 3000Å이므로 채널이 형성되는데 아무런 문제가 없다. 예컨데 서브 픽셀 영역에 형성되는 제 1 박막 트랜지스터는 약 4000Å의 게이트 절연막(230)을 사이에 두고 전기장이 발생되기 때문에 약 3000Å의 두께는 전기장이 발생되는 충분한 두께가 된다.
따라서, 게이트 라인(220)으로부터 공급된 전류가 제 2 소오스 전극(265) 및 제 2 드레인 전극(266)을 통해 제 2 센싱 라인(SL2)으로 공급되고, 제 2 소오스 전극(265) 및 제 3 드레인 전극(267)을 통해 제 1 센싱 라인(SL1)으로 공급된다. 이에 따라 제 1 센싱 라인(SL1) 및 제 2 센싱 라인(SL2)과 연결된 도 1에 도시된 터치 위치 검출부(500)에서 압력이 가해진 위치를 검출하여 검출 신호를 출력하고, 이 검출 신호를 위치 결정부(600)에서 입력하여 터치 위치를 검출하게 된다. 이때, 상부 기판(300)의 공통 전극(340)에는 약 0 ~ 15V의 공통 전압이 인가될 수 있고, 하부 기판(200)의 제2 소오스 전극(265)에는 이러한 공통 전압과 약 13 ~ 14V의 전압차가 발생하도록 게이트 오프 전압이 인가될 수 있다. 예를 들어 상부 기판(300) 의 공통 전극(340)에는 약 6.5V의 공통 전압이 인가되고, 하부 기판(200)의 게이트 라인(220)과 연결된 제 2 소오스 전극(265)에는 약 -7.5V의 게이트 오프 전압이 인가될 수 있다. 따라서, 도전성 스페이서(350)와 제 2 소오스 전극(265) 사이에는 약 14V의 전압차가 생겨 도전성 스페이서(350)가 게이트 전극으로서 충분히 작용할 수 있다.
한편, 상기 실시 예에서는 제 2 소오스 전극(265)이 게이트 라인(220)과 제 1 센싱 전극(263)을 통해 연결되는 것으로 설명하였으나, 제 2 소오스 전극(263)은 데이터 라인(260)과 연결될 수도 있다. 이 경우 제 2 소오스 전극(263)은 데이터 라인(260)으로부터 분기되어 형성될 수 있다. 이 뿐만 아니라 게이트 라인(220) 또는 데이터 라인(260)과는 별도의 전원 라인을 형성하고, 제 2 소오스 전극(263)이 전원 라인과 연결되도록 할 수도 있다.
또한, 제 2 소오스 전극(265)와 제 2 및 제 3 드레인 전극(266 및 267) 사이의 제 2 및 제 3 채널부의 폭을 증가시키기 위해 제 2 소오스 전극(265)의 굴곡 횟수를 증가시키고, 제 2 및 제 3 드레인 전극(266 및 267)을 복수 형성할 수 있다. 즉, 도 6에 도시된 바와 같이 제 2 소오스 전극(265)은 우측으로 연장된 부분과 하측으로 연장된 부분, 좌측으로 연장된 부분과 하측으로 연장된 부분, 그리고 다시 우측으로 연장된 부분이 복수 반복되어 소정의 굴곡을 반복적으로 갖도록 형성된다. 이에 따라 제 2 소오스 전극(265)의 우측으로 연장된 부분과 좌측으로 연장된 부분 및 하측으로 연장된 부분에 의해 좌측으로 개방된 두개 이상의 일 공간이 형성되고, 좌측으로 연장된 부분과 우측으로 연장된 부분 및 하측으로 연장된 부분에 의해 우측으로 개방된 두개 이상의 타 공간이 형성된다. 제 2 드레인 전극(266)은 제 2 센싱 라인(SL2)으로부터 분기되어 제 2 소오스 전극(265)의 좌측으로 개방된 두개 이상의 일 공간상에 제 2 소오스 전극(265)과 이격되도록 형성되고, 제 3 드레인 전극(267)은 제 2 센싱 전극(264)으로부터 분기되어 제 2 소오스 전극(265)의 우측으로 개방된 타 공간상에 제 2 소오스 전극(265)과 이격되도록 형성된다. 그런데, 이렇게 제 2 소오스 전극(265)을 굴곡지게 형성하여 일 공간 및 타 공간을 되도록 많이 형성하면 제 2 및 제 3 드레인 전극(266 및 267)을 통해 흐르는 전류의 양이 많아져 센싱 감도는 향상시킬 수 있지만, 개구율을 저하시킬 수 있다. 따라서, 개구율을 저하시키지 않으면서 되도록 많은 굴곡을 갖도록 제 2 소오스 전극(265)을 형성하는 것이 바람직하다.
한편, 상기 상부 기판과 하부 기판에 형성된 트랜지스터를 이용하여 센싱 위치를 검출하는 표시 장치는 LCD 이외에 다양한 표시 장치에 이용될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 터치 패널 내장형 표시 장치의 개략적인 블록도.
도 2는 본 발명의 일 실시 예에 따른 터치 패널 내장형 표시 패널의 평면도.
도 3은 도 2의 Ⅰ-Ⅰ' 라인을 따라 절취한 상태의 단면도.
도 4는 도 2의 Ⅱ-Ⅱ' 라인을 따라 절취한 상태의 단면도.
도 5는 도 2의 Ⅲ-Ⅲ' 라인을 따라 절취한 상태의 단면도.
도 6은 본 발명의 다른 실시 예에 따른 터치 패널 내장형 표시 패널의 평면도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 표시 패널 200 : 하부 기판
300 : 상부 기판 400 : 패널 구동부
500 : 터치 위치 검출부 600 : 위치 결정부
SL1 : 제 1 센싱 라인 SL2 : 제 2 센싱 라인
263 : 제 1 센싱 전극 264 : 제 2 센싱 전극
265 : 제 2 소오스 전극 266 : 제 2 드레인 전극
267 : 제 3 드레인 전극 350 : 도전성 스페이서
Claims (18)
- 서로 대면하는 제 2 기판 및 제 1 기판;상기 제 1 기판상에 형성된 픽셀 구동용 박막 트랜지스터; 및상기 제 1 기판상에 소오스 전극 및 드레인 전극이 형성되고, 상기 제 2 기판상에 게이트 전극이 형성된 터치 위치 검출용 박막 트랜지스터를 포함하는 표시 장치.
- 제 1 항에 있어서, 상기 제 1 기판은,제 1 기판의 일 방향으로 형성된 게이트 라인;상기 게이트 라인과 이격되어 동일 방향으로 형성된 제 1 센싱 라인;상기 게이트 라인과 절연되고 교차 형성된 데이터 라인;상기 데이터 라인과 이격되어 동일 방향으로 형성된 제 2 센싱 라인을 더 포함하는 표시 장치.
- 제 2 항에 있어서, 상기 제 2 센싱 라인은 적어도 하나의 단위 픽셀마다 형성되는 표시 장치.
- 제 2 항에 있어서, 상기 터치 위치 검출용 박막 트랜지스터는 상기 게이트 전극 및 소오스 전극을 공통으로 하고, 상기 드레인 전극이 적어도 두개인 적어도 두개의 박막 트랜지스터를 포함하는 표시 장치.
- 제 4 항에 있어서, 상기 소오스 전극은 상기 게이트 라인과 연결되고, 상기 드레인 전극은 상기 제 1 및 제 2 센싱 라인과 각각 연결되는 표시 장치.
- 제 5 항에 있어서, 상기 제 1 및 제 2 센싱 라인이 교차되는 영역에 서로 이격되어 형성된 제 1 및 제 2 센싱 전극을 더 포함하는 표시 장치.
- 제 6 항에 있어서, 상기 소오스 전극은 상기 제 1 센싱 전극으로부터 연장 형성되고, 상기 드레인 전극은 상기 제 2 센싱 라인 및 제 2 센싱 전극으로부터 각각 연장 형성된 표시 장치.
- 제 7 항에 있어서, 상기 제 1 센싱 전극과 상기 게이트 라인을 연결하기 위한 제 1 연결 전극; 및상기 제 2 센싱 전극과 상기 제 1 센싱 라인을 연결하기 위한 제 2 연결 전극을 더 포함하는 표시 장치.
- 제 7 항에 있어서, 상기 소오스 전극은 굴곡지게 형성된 표시 장치.
- 제 4 항에 있어서, 상기 소오스 전극은 상기 데이터 라인과 연결되고, 상기 드레인 전극은 상기 제 1 및 제 2 센싱 라인과 각각 연결되는 표시 장치.
- 제 2 항에 있어서, 상기 소오스 전극에 전원을 공급하기 위한 전원 라인을 더 포함하는 표시 장치.
- 제 11 항에 있어서, 상기 소오스 전극은 상기 전원 라인과 연결되고, 상기 드레인 전극은 상기 제 1 및 제 2 센싱 라인과 각각 연결되는 표시 장치.
- 제 1 항에 있어서, 상기 게이트 전극은 도전성 스페이서인 표시 장치.
- 제 13 항에 있어서, 상기 도전성 스페이서에 인가되는 전압은 0 ~ 15V의 공통 전압인 표시 장치.
- 제 13 항에 있어서, 상기 도전성 스페이서는 상기 소오스 전극 및 드레인 전극과 대응되는 위치에 형성되는 표시 장치.
- 서로 대면하는 제 1 기판 및 제 2 기판;상기 제 1 기판상에 일 방향으로 연장되며, 서로 이격된 게이트 라인 및 제 1 센싱 라인;상기 게이트 라인과 교차되는 타 방향으로 연장되며, 서로 이격된 데이터 라 인 및 제 2 센싱 라인;상기 게이트 라인 및 데이터 라인의 근처에 형성된 픽셀 전극;상기 게이트 라인, 데이터 라인 및 픽셀 전극과 연결된 픽셀 구동용 박막 트랜지스터;전원 라인과 제 1 및 제 2 센싱 라인에 연결되며, 상기 제 2 기판의 도전성 스페이서에 의해 구동되는 터치 위치 검출용 박막 트랜지스터를 포함하는 표시 장치.
- 제 16 항에 있어서, 상기 전원 라인은 상기 게이트 라인 또는 데이터 라인을 포함하는 표시 장치.
- 제 17 항에 있어서, 상기 터치 위치 검출용 박막 트랜지스터는 상기 전원 라인과 연결된 소오스 전극, 상기 제 1 센싱 라인과 연결된 드레인 전극 및 게이트 전극으로 작용하는 상기 도전성 스페이서을 포함하는 제 1 박막 트랜지스터; 및상기 전원 라인과 연결된 소오스 전극, 제 2 센싱 라인과 연결된 드레인 전극 및 상기 게이트 전극으로 작용하는 상기 도전성 스페이서를 포함하는 제 2 박막 트랜지스터를 포함하는 표시 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/357,281 US8179482B2 (en) | 2008-03-19 | 2009-01-21 | Touch panel display and method of manufacturing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080025536 | 2008-03-19 | ||
| KR20080025536 | 2008-03-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090100185A true KR20090100185A (ko) | 2009-09-23 |
| KR101390400B1 KR101390400B1 (ko) | 2014-04-30 |
Family
ID=41358588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080032206A KR101390400B1 (ko) | 2008-03-19 | 2008-04-07 | 표시 장치 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101390400B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120000466A (ko) * | 2010-06-25 | 2012-01-02 | 엘지디스플레이 주식회사 | 터치 센서가 내장된 액정 표시 장치 및 그 구동 방법과 그 제조 방법 |
| KR20190060976A (ko) * | 2016-10-13 | 2019-06-04 | 닛샤 가부시키가이샤 | 압력 센서 |
| CN116437727A (zh) * | 2023-06-14 | 2023-07-14 | 北京京东方技术开发有限公司 | 显示面板和显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100954082B1 (ko) | 2003-04-08 | 2010-04-23 | 삼성전자주식회사 | 액정표시장치 |
| US7649527B2 (en) | 2003-09-08 | 2010-01-19 | Samsung Electronics Co., Ltd. | Image display system with light pen |
-
2008
- 2008-04-07 KR KR1020080032206A patent/KR101390400B1/ko active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120000466A (ko) * | 2010-06-25 | 2012-01-02 | 엘지디스플레이 주식회사 | 터치 센서가 내장된 액정 표시 장치 및 그 구동 방법과 그 제조 방법 |
| KR20190060976A (ko) * | 2016-10-13 | 2019-06-04 | 닛샤 가부시키가이샤 | 압력 센서 |
| CN116437727A (zh) * | 2023-06-14 | 2023-07-14 | 北京京东方技术开发有限公司 | 显示面板和显示装置 |
| CN116437727B (zh) * | 2023-06-14 | 2023-11-07 | 北京京东方技术开发有限公司 | 显示面板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101390400B1 (ko) | 2014-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8179482B2 (en) | Touch panel display and method of manufacturing the same | |
| KR101205539B1 (ko) | 액정표시패널 및 이를 갖는 액정표시장치 | |
| KR101382557B1 (ko) | 표시 장치 | |
| JP6139757B2 (ja) | タッチスクリーンパネル一体型表示パネル、及びそれを駆動するための集積回路 | |
| KR101226440B1 (ko) | 표시패널, 이를 구비한 표시장치 및 표시장치의 터치 위치검출방법 | |
| CN101592810B (zh) | 液晶显示设备 | |
| US9201261B2 (en) | Liquid crystal display device having touch sensor embedded therein, method of driving the same and method of fabricating the same | |
| KR101451938B1 (ko) | 터치스크린 내장형 표시 패널 | |
| JP5797897B2 (ja) | タッチスクリーンパネル一体型液晶表示装置 | |
| CN105093593A (zh) | 显示基板及其测试方法、显示装置 | |
| US20090091546A1 (en) | Display with touch screen panel and method of manufacturing the same | |
| KR20180036291A (ko) | 터치스크린 내장형 표시장치 및 이의 구동방법 | |
| KR102552594B1 (ko) | 액정표시장치 | |
| US10061432B2 (en) | Display device having touch screen therein | |
| KR20090002753A (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치 | |
| KR20120057403A (ko) | 터치 스크린이 내장된 액정 표시장치와 이의 구동방법 | |
| KR102435900B1 (ko) | 표시 장치 | |
| KR101292249B1 (ko) | 표시장치 | |
| KR20170064156A (ko) | 표시장치의 화소구조 및 이를 포함한 터치스크린 내장형 표시장치 | |
| KR20140087481A (ko) | 인셀 타입 터치인식 액정표시장치 | |
| KR101390400B1 (ko) | 표시 장치 및 그 제조 방법 | |
| KR20090131506A (ko) | 액정표시장치 | |
| KR101899089B1 (ko) | 액정표시장치 | |
| KR20230133441A (ko) | 디스플레이 일체형 터치 검출 장치 | |
| KR20060105248A (ko) | 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 6 |