CN116437723A - 显示装置及显示装置的制造方法 - Google Patents

显示装置及显示装置的制造方法 Download PDF

Info

Publication number
CN116437723A
CN116437723A CN202310030699.5A CN202310030699A CN116437723A CN 116437723 A CN116437723 A CN 116437723A CN 202310030699 A CN202310030699 A CN 202310030699A CN 116437723 A CN116437723 A CN 116437723A
Authority
CN
China
Prior art keywords
layer
region
transistor
electrode
signal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310030699.5A
Other languages
English (en)
Inventor
朴景薰
赵宰卨
崔昇柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116437723A publication Critical patent/CN116437723A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开一种显示装置及显示装置的制造方法。根据一实施例的一种显示装置包括：基板，包括信号布线区域和晶体管区域；第一层，位于所述晶体管区域；信号布线，位于所述信号布线区域；晶体管，位于所述第一层之上；第一电极，与所述晶体管电连接；发光层及第二电极，位于所述第一电极之上，其中，所述第一层和所述信号布线位于所述基板的相同的表面之上，所述第一层的厚度和所述信号布线的厚度不同。

Description

显示装置及显示装置的制造方法
技术领域
本公开涉及一种显示装置及显示装置的制造方法。
背景技术
最近，作为自发光显示装置，发光显示装置(light emitting diode display)备受瞩目。发光显示装置具有自发光特性，与液晶显示装置(liquid crystal displaydevice)不同，不需要额外的光源，因此能够减小厚度和重量。并且，发光显示装置表现出低功耗、高亮度及高反应速度等高品质特性。
通常，发光显示装置包括多个像素，每一个像素包括多个晶体管和发光元件。多个晶体管可以连接到扫描线、数据线等，并且可以向发光元件传输驱动电流。
发明内容
实施例用于提供通过减小布置晶体管的区域的阶梯差来减小因异物引起的不良发生的显示装置及显示装置的制造方法。
根据一实施例的一种显示装置包括：基板，包括信号布线区域和晶体管区域；第一层，位于所述晶体管区域；信号布线，位于所述信号布线区域；晶体管，位于所述第一层之上；第一电极，与所述晶体管电连接；发光层和第二电极，位于所述第一电极之上，其中，所述第一层和所述信号布线位于所述基板的相同的表面之上，所述第一层的厚度和所述信号布线的厚度不同。
所述第一层的厚度可以比所述信号布线的厚度小。
所述第一层的厚度可以是约500埃以下，并且所述信号布线的厚度可以是约3000埃至约10000埃。
所述信号布线是数据线，所述数据线可以包括第一子数据线和第二子数据线。
所述第一层和所述第一子数据线可以包括相同物质。
所述第一层和所述第一子数据线可以包括钛。
所述第二子数据线可以包括铜。
所述显示装置还包括：缓冲层，位于所述第一层和所述信号布线之上，其中，所述缓冲层可以包括因所述第一层引起的第一阶梯差和因所述信号布线引起的第二阶梯差。
所述第一阶梯差的高度可以比所述第二阶梯差的厚度小。
所述缓冲层包括无机物质。
根据一实施例的一种显示装置的制造方法可以包括如下步骤：准备包括信号布线区域和晶体管区域的基板；在所述基板之上依次形成第一金属膜和第二金属膜；形成与所述晶体管区域重叠的第一感光性树脂图案和与所述信号布线区域重叠的第二感光性树脂图案；将所述第一感光性树脂图案用作掩模来形成第一金属图案，将所述第二感光性树脂图案用作掩模来形成第二金属图案；以及去除所述第一感光性树脂图案，并去除所述第一金属图案的至少一部分，其中，所述第一感光性树脂图案和所述第二感光性树脂图案的厚度彼此不同。
所述第一金属图案可以包括第1-1金属图案和第1-2金属图案，其中，去除所述第一金属图案的至少一部分的步骤中，所述第1-2金属图案被去除。
所述第二金属图案可以包括第2-1金属图案和第2-2金属图案，所述第1-2金属图案被去除的工艺中，所述第2-2金属图案可以被所述第二感光性树脂图案覆盖。
所述第1-1金属图案可以形成第一层，所述第二金属图案可以形成双层结构的信号布线。
所述第一层和所述信号布线位于所述基板的相同的表面之上，所述第一层的厚度可以比所述信号布线的厚度小。
所述第一层的厚度可以是约500埃以下，并且所述信号布线的厚度可以是约3000埃至约10000埃。
所述显示装置的制造方法还可以包括如下步骤：在所述第一层和所述信号布线之上形成缓冲层。
所述缓冲层可以形成与所述第一层重叠的第一阶梯差，并形成与所述信号布线重叠的第二阶梯差。
所述第一阶梯差的高度可以比所述第二阶梯差的高度小。
所述缓冲层可以包括无机物质。
根据实施例，布置晶体管的区域的阶梯差可以被减小。据此，可以防止位于布置晶体管的区域的绝缘层的裂纹，并可以防止外部空气或水分通过裂纹侵入。由于能够提供稳定地形成的绝缘层，因此可以保持晶体管的特性，据此可以提供可靠性得到提高的显示装置。
附图说明
图1是根据一实施例的显示装置的示意性分解立体图。
图2是具体示出根据一实施例的显示面板的一部分区域的平面图。
图3是根据一实施例的显示面板的示意性剖面图。
图4是根据一实施例的显示面板的示意性剖面图。
图5至图9分别是根据一实施例的显示装置的基于制造工艺的剖面图。
图10是针对一像素的电路图。
图11至图15分别是针对根据一实施例的显示装置的一部分构成的平面图。
附图标记说明
DAa：晶体管区域 DAb：信号布线区域
SUB：基板 BML：第一层
DL：数据线 Tr：晶体管
E1：第一电极 EML：发光层
E2：第二电极 ENC：封装层
具体实施方式
以下，参照附图对本发明的若干实施例进行详细说明，以使本发明所属技术领域的具有普通知识的技术人员能够容易地实施。本发明能够以多种不同的形态实现，并不限定于在此说明的实施例。
为了明确说明本发明，省略了与说明无关的部分，并且在整个说明书中，对相同或类似的构成要素赋予相同的附图标记。
并且，为了便于说明，任意示出了附图中示出的各构成的大小及厚度，因此本发明并不限定于附图。在附图中，为了明确表示多个层及区域，放大示出了厚度。并且，在附图中，为了便于说明，夸张示出了一部分层及区域的厚度。
并且，当提及层、膜、区域、板等部分位于另一部分“上方”或者“之上”时，其不仅包括位于另一部分“紧邻的上方”的情形，还包括在两者中间还有其他部分的情形。与此相反，当提及某一部分位于另一部分“紧邻的上方”时，表示在两者中间没有其他部分。并且，所谓位于作为基准的部分“上方”或者“之上”是指位于作为基准的部分的上方或者下方，并不表示一定在与重力相反的方向上位于“上方”或者“之上”。
并且，在整个说明书中，当提及某一部分“包括”某一构成要素时，在没有特别相反的记载的前提下，并不表示排除其他构成要素，而是表示还可能包括其他构成要素。
并且，在整个说明书中，当提及“平面中”时，这表示从上方观察了对象部分，当提起“剖面中”时，这表示从侧面观察了将对象部分垂直切割而成的剖面。
首先，参照图1至图3，对根据一实施例的显示装置进行说明。图1是根据一实施例的显示装置的示意性分解立体图，图2是具体示出根据一实施例的显示面板的一部分区域的平面图，图3是根据一实施例的显示面板的示意性剖面图。
参照图1，根据一实施例的显示装置1000可以包括覆盖窗CW、显示面板DP和壳体HM。
覆盖窗CW可以包括绝缘板。例如，覆盖窗CW可以利用玻璃、塑料或其组合构成。
覆盖窗CW的前表面可以限定显示装置1000的前表面。透射区域TA可以是光学透明的区域。例如，透射区域TA可以是可见光透射率为约90％以上的区域。
阻断区域CBA可以限定透射区域TA的形状。阻断区域CBA可以与透射区域TA邻近并围绕透射区域TA。阻断区域CBA可以是与透射区域TA相比光透射率相对低的区域。阻断区域CBA可以包括阻挡光的不透明材料。阻断区域CBA可以具有预定的颜色。阻断区域CBA可以由与限定透射区域TA的透明基板分开设置的边框层限定，或者可以由插入透明基板中或在透明基板中着色而形成的油墨层限定。
显示面板DP的显示图像的一面与由第一方向DR1和第二方向DR2所限定的面平行。显示图像的一面的法线方向(即，显示面板DP的厚度方向)由第三方向DR3指示。每个部件的前表面(或上表面)和后表面(或下表面)由第三方向DR3划分。然而，由第一方向DR1、第二方向DR2及第三方向DR3指示的方向是相对的概念，可以转换成另一方向。
显示面板DP可以是平坦的刚性显示面板，但不限于此，也可以是柔性显示面板。另外，显示面板DP可以利用有机发光显示面板构成。然而，显示面板DP的种类并不限于此，也可以利用各种类型的面板构成。例如，显示面板DP也可以利用液晶显示面板、电泳显示面板、电润湿显示面板等构成。并且，显示面板DP也可以利用微型发光二极管显示面板、量子点发光二极管显示面板等下一代显示面板构成。
微型发光二极管(Micro LED)显示面板以10微米至100微米大小的发光二极管构成各像素的方式构成。这种微型发光二极管显示面板具有如下优点：使用无机物，可以省略背光，反应速度快，可以利用低功率实现高亮度，弯曲时不会破碎等。量子点发光二极管显示面板以附着包括量子点的膜或利用包括量子点的材料形成的方式来形成。量子点表示利用诸如铟、镉等无机物形成、自身发光且直径构成为几纳米以下的粒子。通过调节量子点的粒子大小，可呈现所期望的颜色的光。量子点发光二极管显示面板以如下方式形成：使用蓝色发光二极管作为光源，并且在其上附着包含红色量子点和绿色量子点的膜或者通过沉积包含红色量子点和绿色量子点的物质来实现颜色。根据一实施例的显示面板DP可以利用除此之外的各种显示面板构成。
如图1所示，显示面板DP包括显示图像的显示区域DA及与显示区域DA邻近的非显示区域PA。非显示区域PA是不显示图像的区域。显示区域DA作为一示例可以是矩形形状，并且非显示区域PA可以具有围绕显示区域DA的形状。然而，本发明不限于此，并且显示区域DA和非显示区域PA的形状可以被相对地设计。
壳体HM提供预定的内部空间。显示面板DP安装在壳体HM的内部。除了显示面板DP之外，在壳体HM的内部可以安装有各种电子部件，例如，电源供应部、存储装置、音响输入输出模块等。
参照图2，显示面板DP包括显示区域DA及非显示区域PA。非显示区域PA可以沿着显示区域DA的边缘而被限定。
显示面板DP包括多个像素PX。多个像素PX可以布置在基板SUB中的显示区域DA内。像素PX中的每一个包括有机发光二极管和与其连接的像素驱动电路。
各像素PX发出例如红色、绿色、蓝色或白色的光，作为一示例，可以包括有机发光元件(organic light emitting diode)。显示面板DP通过从像素PX发出的光来提供预定图像，并且由像素PX限定显示区域DA。在本说明书中，非显示区域PA是未布置像素PX的区域，并且表示不提供图像的区域。
显示面板DP可以包括多条信号线和垫部40。多条信号线可包括沿第一方向DR1延伸的扫描线SL、沿第二方向DR2延伸的数据线DL和驱动电压线PL等。
扫描驱动部20位于基板SUB上的非显示区域PA。扫描驱动部20生成扫描信号并通过扫描线SL向每一个像素PX传输扫描信号。根据一实施例，扫描驱动部20可以布置在显示区域DA的左侧和右侧。在本说明书中，示出了扫描驱动部20布置在显示区域DA的两侧的结构，但是作为另一实施例，扫描驱动部20也可以仅布置在显示区域DA的一侧。
垫部40布置在显示面板DP的一端部，并且包括多个端子41、42、44和45。垫部40可以不被绝缘层覆盖而暴露，从而可以与柔性印刷电路板或诸如IC芯片之类的控制部(未示出)电连接。
控制部将从外部传输的多个图像信号改变为多个图像数据信号，并通过端子41将改变的信号传输到数据驱动部50。并且，控制部可接收垂直同步信号、水平同步信号和时钟信号，生成用于控制扫描驱动部20和数据驱动部50的驱动的控制信号，并通过端子44和41将控制信号分别传输到扫描驱动部20和数据驱动部50。控制部通过端子42向驱动电压供应线60传输驱动电压ELVDD(参照图10)。并且，控制部通过端子45将公共电压传输到公共电压供应线VSSL中的每一个。
数据驱动部50布置在非显示区域PA中，并且生成数据信号并通过数据线DL向每一个像素PX传输数据信号。数据驱动部50可以布置在显示面板DP的一侧，例如，可以布置在垫部40与显示区域DA之间。
驱动电压供应线60布置在非显示区域PA中。例如，驱动电压供应线60可以布置在数据驱动部50与显示区域DA之间。驱动电压供应线60向像素PX提供驱动电压。驱动电压供应线60可以沿第一方向DR1布置，并且可以与沿第二方向DR2布置的多条驱动电压线PL连接。
公共电压供应线VSSL布置在非显示区域PA中，并且向像素PX的有机发光元件的公共电极提供公共电压。公共电压供应线VSSL可以从基板SUB的一个侧表面延伸并沿着基板SUB的边缘形成围绕三个表面的闭环。
公共电压供应线VSSL可以包括主供应线70和子供应线71等。
参照图3，在与显示区域DA对应的基板SUB之上可形成有多个像素PX1、PX2和PX3。像素PX1、PX2和PX3中的每一个可以包括多个晶体管和与晶体管连接的发光元件。
封装层ENC可以位于多个像素PX1、PX2和PX3之上。可以通过封装层ENC保护显示区域DA免受外部空气或水分等的影响。封装层ENC可以一体地配备为与显示区域DA的整个表面重叠，并且也可以部分地布置在非显示区域PA中。
第一颜色转换部CC1、第二颜色转换部CC2和透射部CC3可以位于封装层ENC上。第一颜色转换部CC1可以与第一像素PX1重叠，第二颜色转换部CC2可以与第二像素PX2重叠，并且透射部CC3可以与第三像素PX3重叠。
从第一像素PX1发出的光可以通过第一颜色转换部CC1而提供红色光LR。从第二像素PX2发出的光可以通过第二颜色转换部CC2而提供绿色光LG。从第三像素PX3发出的光可以通过透射部CC3而提供蓝色光LB。
以下，参照图4，对像素PX1、PX2、PX3中的每一个的堆叠结构进行说明。
以下，参照图4对根据一实施例的显示装置的剖面图进行说明。图4是根据一实施例的显示面板的示意性剖面图。
参照图4，根据一实施例的基板SUB可以包括玻璃等无机绝缘物质或诸如聚酰亚胺(PI)之类的塑料等有机绝缘物质。基板SUB可以是单层或多层。基板SUB可以具有包括依次堆叠的高分子树脂的至少一个基层和至少一个无机层交替堆叠的结构。
基板SUB可以具有多种程度的柔性(flexibility)。基板SUB可以是刚性(rigid)基板或能够弯曲(bending)、折叠(folding)、卷曲(rolling)等的柔性(flexible)基板。
基板SUB可以包括布置晶体管的晶体管区域DAa以及仅布置信号布线的信号布线区域DAb。
第一导电层BML和DL可以位于基板SUB上。第一导电层BML和DL可以包括第一层BML和信号布线DL。本说明书对信号布线DL是数据线DL的情况进行说明，但不限于此。第一层BML可以位于晶体管区域DAa，并且数据线DL可以位于信号布线区域DAb。
布置在基板SUB的相同表面上的第一层BML和数据线DL可以具有彼此不同的厚度。第一层BML的厚度可以比数据线DL的厚度小。作为一示例，第一层BML的厚度可以是约500埃以下，并且数据线DL的厚度可以是约3000埃至10000埃。在第一层BML上布置晶体管，并且可以通过提供具有相对小的厚度的第一层BML来稳定地形成晶体管。
第一导电层BML、DL可以包括钼(Mo)、铝(Al)、铜(Cu)、银(Ag)、铬(Cr)、钽(Ta)、钛(Ti)等，并且可以包括包含它们的单层或多层结构。根据一实施例，第一层BML可以形成为单层，并且数据线DL可以形成为包括第一子数据线DL-a和第二子数据线DL-b的双层。第一层BML和第一子数据线DL-a可以包括相同的物质。作为一示例，第一层BML和第一子数据线DL-a可以包括钛，并且第二子数据线DL-b可以包括铜。
缓冲层BF可以位于第一导电层BML、DL之上。缓冲层BF可以阻断杂质从基板SUB传递到缓冲层BF的上部层，特别是半导体层ACT，从而防止半导体层ACT的特性劣化并减轻应力。缓冲层BF可以包括氮化硅或氧化硅等的无机绝缘物质或有机绝缘物质。也可以省略缓冲层BF的一部分或全部。
缓冲层BF可以包括由第一层BML引起的第一阶梯差ST1和由数据线DL引起的第二阶梯差ST2。第一阶梯差ST1的高度和第二阶梯差ST2的高度可以不同。作为一示例，第一阶梯差ST1的高度可以比第二阶梯差ST2的高度小。换句话说，与晶体管区域DAa重叠的缓冲层BF可以具有比与信号布线区域DAb重叠的缓冲层BF相对低的高度。
根据制造工艺，诸如颗粒之类的异物可以位于第一阶梯差ST1和第二阶梯差ST2附近。这种异物可以通过清洁工艺而被去除，并且可以容易地去除位于具有相对低的阶梯差高度的第一阶梯差ST1附近的异物。可以容易地去除位于晶体管区域DAa的异物。因此，可以稳定且均匀地形成位于晶体管区域DAa的绝缘层，并且可以防止由诸如颗粒之类的异物引起的裂纹的产生。
与一实施例不同，在阶梯差的高度大的情况下，即使实施清洁工艺，也可能不容易去除异物。即，具有阶梯差高度大的区域可具有相对低的清洁力。在缓冲层BF之后堆叠的绝缘层覆盖阶梯差的均匀度可能由于未去除的异物而降低。当绝缘层的均匀度降低时，可能在相应区域中形成裂纹等。从外部渗透的外部空气或水分等可以通过所述裂缝而流入。当这种裂纹位于晶体管附近时，会发生晶体管的阈值电压负偏移的问题。在晶体管的特性发生变化的这种像素中，会出现看起来相对亮的亮点不良。
半导体层ACT位于缓冲层BF之上。半导体层ACT可以包括多晶硅和氧化物半导体中的至少一种。半导体层ACT包括沟道区域C、第一区域P及第二区域Q。第一区域P和第二区域Q分别布置在沟道区域C的两侧。沟道区域C可以包括掺杂有少量杂质或未掺杂杂质的半导体，并且第一区域P和第二区域Q可以包括相比于沟道区域C掺杂有更多的杂质的半导体。半导体层ACT也可以利用氧化物半导体构成，在此情况下，为了保护易受高温等外部环境影响的氧化物半导体物质，可以追加另外的保护层(未图示)。
第一绝缘层IL1位于半导体层ACT之上。
包括栅极电极GE的第二导电层位于第一绝缘层IL1之上。栅极电极GE可以是包括铜(Cu)、铜合金、铝(Al)、铝合金、钼(Mo)、钼合金、钛(Ti)和钛合金中的一种的金属膜堆叠的单层或多层膜。栅极电极GE可以与半导体层ACT的沟道区域C重叠。
第二绝缘层IL2可以位于栅极电极GE和第一绝缘层IL1之上。第一绝缘层IL1和第二绝缘层IL2可以是包括硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)中的至少一种的单层或多层。
包括源极电极SE和漏极电极DE的第三导电层可以位于第二绝缘层IL2之上。图4的实施例示出了通过源极电极SE和漏极电极DE与其他构成要素连接的实施例，在后述的图11至图14的实施例中，可以通过包括多个连接图案的第三导电层与其他构成要素连接。
源极电极SE和漏极电极DE通过形成在绝缘层的接触孔分别与半导体层ACT的第一区域P和第二区域Q连接。
源极电极SE和漏极电极DE可以包括铝(Al)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)等，并且可以是包括它们的单层或多层结构。
第三绝缘层IL3可以位于第二绝缘层IL2、源极电极SE和漏极电极DE之上。第三绝缘层IL3可以包括诸如聚甲基丙烯酸甲酯(PMMA：Polymethylmethacrylate)或聚苯乙烯(PS：Polystyrene)之类的一般通用高分子、具有酚类基团的高分子衍生物、丙烯酸类高分子、酰亚胺类高分子、聚酰亚胺、丙烯酸类聚合物、硅氧烷类聚合物等有机绝缘物质。
第一电极E1可以位于第三绝缘层IL3之上。第一电极E1可以通过第三绝缘层IL3的接触孔与源极电极SE连接。
第一电极E1可以包括诸如银(Ag)、锂(Li)、钙(Ca)、铝(Al)、镁(Mg)、金(Au)之类的金属，也可以包括诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)之类的透明导电性氧化物(TCO)。第一电极E1可利用包括金属物质或透明导电性氧化物的单层或包含它们的多层构成。例如，第一电极E1可具有铟锡氧化物(ITO)/银(Ag)/铟锡氧化物(ITO)的三层膜结构。
利用栅极电极GE、半导体层ACT、源极电极SE及漏极电极DE构成的晶体管与第一电极E1连接而向发光元件供应电流。
分隔壁IL4可以位于第三绝缘层IL3和第一电极E1之上。虽然未示出，但是间隔件(未示出)可以位于分隔壁IL4之上。分隔壁IL4具有与第一电极E1的至少一部分重叠并限定发光区域的分隔壁开口部。
分隔壁IL4可以包括诸如聚甲基丙烯酸甲酯(PMMA：Polymethylmethacrylate)或聚苯乙烯(PS：Polystyrene)之类的一般通用高分子、具有酚类基团的高分子衍生物、丙烯酸类高分子、酰亚胺类高分子、聚酰亚胺、丙烯酸类聚合物、硅氧烷类聚合物等有机绝缘物质。
发光层EML位于第一电极E1之上。功能层FL1、FL2可位于发光层EML的上部及下部。第一功能层FL1包括空穴注入层(HIL：hole injection layer)及空穴传输层(HTL：holetransporting layer)中的至少一个，第二功能层FL2可以是包括电子传输层(ETL：electron transporting layer)及电子注入层(EIL：electron injection layer)中的至少一个的多层膜。根据一实施例的功能层FL1、FL2以及发光层EML可以与基板SUB的整个表面重叠。
并且，在本说明书中，示出了一个功能层FL1、FL2和发光层EML，但不限于此。当将一个功能层FL1、FL2以及发光层EML称为一个叠层结构体时，根据一实施例的显示面板可以包括三个叠层结构体或四个叠层结构体。多个叠层结构体可以分别发出相同的颜色，或者可以发出彼此不同的颜色。作为一示例，三个叠层结构体可以发出蓝色光，一个叠层结构体可以发出绿色光。
第二电极E2位于功能层FL1、FL2之上。第二电极E2可以包括包含钙(Ca)、钡(Ba)、镁(Mg)、铝(Al)、银(Ag)、金(Au)、镍(Ni)、铬(Cr)、锂(Li)、钙(Ca)等的反射性金属或诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)之类的透明导电性氧化物(TCO)。
第一电极E1、发光层EML、功能层FL1、FL2以及第二电极E2可以构成发光元件。在此，第一电极E1可以是作为空穴注入电极的阳极，第二电极E2可以是作为电子注入电极的阴极。然而，实施例并不一定限定于此，并且根据发光显示装置的驱动方法，第一电极E1可以是阴极，并且第二电极E2可以是阳极。
空穴和电子分别从第一电极E1及第二电极E2注入到发光层EML内部，当所注入的空穴和电子相结合的激子(exciton)从激发态向基态跃迁时，实现发光。
封装层ENC位于第二电极E2之上。封装层ENC可以覆盖发光元件的侧表面以及上部表面来进行密封。由于发光元件易受水分和氧气影响，因此封装层ENC密封发光元件而阻断外部水分和氧气的流入。
封装层ENC可以包括多个层，其中，可以利用包括无机层和有机层两者的复合膜形成，作为一示例，可以利用第一封装无机层EIL1、封装有机层EOL和第二封装无机层EIL2依次形成的三层形成。
第一封装无机层EIL1可以覆盖第二电极E2。第一封装无机层EIL1可以防止外部水分或氧气渗透到发光元件中。例如，第一封装无机层EIL1可以包含硅氮化物、硅氧化物、硅氮氧化物或其组合的化合物。第一封装无机层EIL1可以通过沉积工艺形成。
封装有机层EOL可以布置在第一封装无机层EIL1之上并与第一封装无机层EIL1接触。形成在第一封装无机层EIL1的上表面的褶皱或存在于第一封装无机层EIL1之上的颗粒等可以被封装有机层EOL覆盖，以防止第一封装无机层EIL1的上表面的表面状态对形成在封装有机层EOL之上的构成的影响。并且，封装有机层EOL可以减轻接触的层之间的应力。封装有机层EOL可以包括有机物，并且可以通过诸如旋涂、狭缝涂覆、喷墨工艺之类的溶液工艺而形成。
第二封装无机层EIL2布置在封装有机层EOL之上以覆盖封装有机层EOL。与布置在第一封装无机层EIL1之上相比，第二封装无机层EIL2可以稳定地形成在相对平坦的表面。第二封装无机层EIL2封装从封装有机层EOL释放的水分等以防止其流入外部。第二封装无机层EIL2可以包括硅氮化物、硅氧化物、硅氮氧化物或其组合的化合物。第二封装无机层EIL2可以通过沉积工艺而形成。
覆盖层CP可以位于第二电极E2与封装层ENC之间。覆盖层CP可以包括有机物质。覆盖层CP保护第二电极E2免受后续工艺(例如，溅射工艺)的影响，并且提高发光元件的出光效率。覆盖层CP可以具有比第一封装无机层EIL1更大的折射率。
根据一实施例，在晶体管区域DAa，第一导电层BML、DL所包括的第一层BML可以设置为相对小的厚度。形成在第一层BML之上的多个绝缘层BF、IL1、IL2可以包括低的阶梯差。在平缓地形成的多个绝缘层BF、IL1、IL2可以不发生额外的裂纹等，据此可以防止外部空气或水分通过裂纹而渗透。晶体管的可靠性可以得到提高，并且包括该晶体管的显示装置的显示品质可以得到提高。
另外，在信号布线区域DAb，第一导电层BML、DL所包括的数据线DL可以设置为相对厚的厚度。由于在数据线DL之上不布置额外的晶体管，因此可以与阶梯差无关地提供稳定的结构。
以下，将参照图5至图9说明根据一实施例的显示装置的制造工艺。图5至图9分别是根据一实施例的显示装置的按照制造工艺的剖面图。
首先，参照图5，在基板SUB之上形成第一金属膜ML1及第二金属膜ML2。第一金属膜ML1及第二金属膜ML2可与基板SUB的整个表面重叠。根据一实施例的第一金属膜ML1可以包括钛(Ti)，第二金属膜ML2可以包括铜Cu。然而，不限于此，第一金属膜ML1及第二金属膜ML2中的每一个可以包括钼(Mo)、铝(Al)、铜(Cu)、银(Ag)、铬(Cr)、钽(Ta)、钛(Ti)等。
第一金属膜ML1的厚度可以小于第二金属膜ML2的厚度。作为一示例，第一金属膜ML1的厚度可以为约500埃以下，第二金属膜ML2的厚度可以为约2500埃至约9500埃。
在第二金属膜ML2之上可以形成第一感光性树脂图案PR1和第二感光性树脂图案PR2。第一感光性树脂图案PR1可以布置在晶体管区域DAa，并且第二感光性树脂图案PR2可以布置在信号布线区域DAb。所述信号布线作为一示例可以是数据线、公共电压线、初始化电压线或驱动电压线，但不限于此。
第一感光性树脂图案PR1的厚度可以比第二感光性树脂图案PR2的厚度小。第一感光性树脂图案PR1的厚度可以为第二感光性树脂图案PR2的厚度的一半以下。第一感光性树脂图案PR1和第二感光性树脂图案PR2可以在涂覆一感光性树脂组合物之后在相同的工艺中使用半色调掩模同时形成。
然后，参照图6，可以利用第一蚀刻剂来蚀刻第一金属膜ML1及第二金属膜ML2。所述第一蚀刻剂可以是能够同时蚀刻第一金属膜ML1及第二金属膜ML2的任何蚀刻剂，作为一示例，所述第一蚀刻剂可以包括过硫酸铵(APS：Ammonium per sulfate)、硝酸类化合物及氟类化合物。过硫酸铵可以是铜的主氧化剂，硝酸类化合物可以是铜的辅助氧化剂，氟类化合物可以蚀刻包括钛的膜。
通过使用第一蚀刻剂的蚀刻工艺，可以形成与第一感光性树脂图案PR1重叠的第1-1金属图案MP1-1和第1-2金属图案MP1-2。并且，通过使用第一蚀刻剂的蚀刻工艺，可以形成与第二感光性树脂图案PR2重叠的第2-1金属图案MP2-1和第2-2金属图案MP2-2。
然后，参照图7，可以使用干式蚀刻来蚀刻第一感光性树脂图案PR1和第二感光性树脂图案PR2。
具有相对薄的厚度的第一感光性树脂图案PR1可以通过干式蚀刻工艺而被去除。由于第1-2金属图案MP1-2对干式蚀刻没有反应性，因此即使第一感光性树脂图案PR1被去除之后，第1-2金属图案MP1-2也可以不被蚀刻。被蚀刻的第2-1感光性树脂图案PR2'可以具有从第二感光性树脂图案PR2蚀刻了与第一感光性树脂图案PR1的厚度相似的厚度的形态。
然后，参照图8，可以通过使用能够选择性蚀刻第1-2金属图案MP1-2的第二蚀刻剂来去除第1-2金属图案MP1-2。据此，可以形成布置在晶体管区域DAa的第一层BML。
第2-2金属图案MP2-2包括与第1-2金属图案MP1-2相同的物质，但是被第2-1感光性树脂图案PR2'覆盖，因此可以基本上不会被第二蚀刻剂蚀刻。根据一实施例的所述第二蚀刻剂可以不包括氟类化合物，以便能够蚀刻铜(Cu)但不蚀刻钛(Ti)。
然后，第2-1感光性树脂图案PR2'可以被去除。可以通过第2-1感光性树脂图案PR2'的去除来形成信号布线。所述信号布线作为一示例可以是数据线、公共电压线、初始化电压线或驱动电压线，但不限于此。根据一实施例的信号布线可以是如图9所示的数据线DL，并且可以包括第一子数据线DL-a和第二子数据线DL-b。
参考图9，在包括第一层BML和数据线DL的第一导电层之上可以形成缓冲层BF。缓冲层BF可以形成在基板SUB的整个表面上。缓冲层BF可以形成为在基板SUB的整个表面上具有实质上均匀的厚度。
缓冲层BF可以包括与第一层BML重叠的第一阶梯差ST1和与数据线DL重叠的第二阶梯差ST2。第一层BML可以具有比数据线DL相对薄的厚度，并且形成在第一层BML之上的第一阶梯差ST1可以具有比第二阶梯差ST2低的高度。由于数据线DL还包括第二子数据线DL-b，因此可具有比第一层BML相对厚的厚度。第二阶梯差ST2可以具有比第一阶梯差ST1相对更高的高度。
然后，可以在缓冲层BF之上堆叠多个构成要素以提供根据一实施例的显示面板。
与布置在信号布线区域DAb的缓冲层BF相比，布置在晶体管区域DAa的缓冲层BF可以形成为具有相对平缓的阶梯差。
根据制造工艺，诸如颗粒之类的异物可以位于第一阶梯差ST1和第二阶梯差ST2附近。这种异物可以通过清洁工艺去除，并且可以容易地去除位于阶梯差高度相对低的第一阶梯差ST1附近的异物。可以容易地去除位于晶体管区域DAa的异物。因此，位于晶体管区域DAa的绝缘层可以稳定且均匀地形成，并且可以防止由诸如颗粒之类的异物引起的裂纹的发生。
以下，将参照图10至图15说明根据一实施例的一像素的操作和结构。图10是针对一像素的电路图，图11至图15分别是针对根据一实施例的显示装置的一部分构成的平面图。
参考图10，根据一实施例的显示装置包括多个像素PX1、PX2和PX3。如图10所示，多个像素PX1、PX2和PX3中的每一个可以包括多个晶体管T1、T2和T3、电容器Cst以及作为发光元件的至少一个发光二极管(light emitting diode)ED。在本实施例中，以一个像素PX1、PX2、PX3包括一个发光二极管ED的示例为主进行说明。
多个晶体管T1、T2和T3包括驱动晶体管T1、开关晶体管T2和初始化晶体管T3。以下说明的第一电极区域和第二电极区域用于区分位于各晶体管T1、T2、T3的沟道的两侧的两个电极区域，可以是源极电极区域或漏极电极区域。
驱动晶体管T1的栅极电极与电容器Cst的一端连接。驱动晶体管T1的第一电极区域与传输驱动电压ELVDD的驱动电压线连接。驱动晶体管T1的第二电极区域与发光二极管ED的阳极和电容器Cst的另一端连接。驱动晶体管T1可以根据开关晶体管T2的开关操作从数据线接收数据电压DAT1、DAT2、DAT3，且根据存储于电容器Cst中的电压将驱动电流供应到发光二极管ED。
开关晶体管T2的栅极电极连接到传输第一扫描信号SC的第一扫描线。开关晶体管T2的第一电极区域与能够传输数据电压DAT1、DAT2、DAT3或基准电压的数据线连接。开关晶体管T2的第二电极区域连接到电容器Cst的一端和驱动晶体管T1的栅极电极。开关晶体管T2可根据第一扫描信号SC而导通以将基准电压或数据电压DAT1、DAT2、DAT3传输到驱动晶体管T1的栅极电极和电容器Cst的一端。
初始化晶体管T3的栅极电极与传输第二扫描信号SS的第二扫描线连接。初始化晶体管T3的第一电极区域与电容器Cst的另一端、驱动晶体管T1的第二电极区域及发光二极管ED的阳极连接。初始化晶体管T3的第二电极区域连接到传输初始化电压INIT的初始化电压线。初始化晶体管T3可根据第二扫描信号SS而导通以将初始化电压INIT传输到发光二极管ED的阳极和电容器Cst的另一端，从而初始化发光二极管ED的阳极的电压。
电容器Cst的一端与驱动晶体管T1的栅极连接。电容器Cst的另一端连接到初始化晶体管T3的第一电极区域和发光二极管ED的阳极。发光二极管ED的阴极与传输公共电压ELVSS的公共电压线连接。
发光二极管ED可以发出具有根据由驱动晶体管T1生成的驱动电流的亮度的光。
将描述对图10中所示的电路的操作的一示例进行说明，特别是在一帧期间的操作的一示例进行说明。这里，将晶体管T1、T2、T3是N型沟道晶体管的情况作为示例进行说明，但是不限于此。
当一帧开始时，在初始化区间中供应高电平的第一扫描信号SC和高电平的第二扫描信号SS，使得开关晶体管T2和初始化晶体管T3导通。来自数据线的基准电压通过导通的开关晶体管T2而供应到驱动晶体管T1的栅极电极和电容器Cst的一端，并且初始化电压INIT通过导通的初始化晶体管T3而供应到驱动晶体管T1的第二电极区域和发光二极管ED的阳极。据此，在初始化区间期间，驱动晶体管T1的第二电极区域和发光二极管ED的阳极被初始化为初始化电压INIT。此时，基准电压与初始化电压INIT之间的差电压被存储在电容器Cst中。
然后，当在感测区间，在高电平的第二扫描信号SS保持的状态下第一扫描信号SC成为低电平时，开关晶体管T2截止，并且初始化晶体管T3导通。通过截止的开关晶体管T2，驱动晶体管T1的栅极和电容器Cst的一端保持参考电压，并且通过导通的初始化晶体管T3，驱动晶体管T1的第二电极区域和发光二极管ED的阳极与初始化电压INIT断开。据此，当电流从第一电极区域流到第二电极区域并且第二电极区域的电压变为“参考电压-Vth”时，驱动晶体管T1截止。Vth表示驱动晶体管T1的阈值电压。此时，驱动晶体管T1的栅极电极与第二电极区域之间的电压差被存储在电容器Cst中，并且驱动晶体管T1的阈值电压Vth的感测完成。反映在感测区间期间感测到的特性信息来生成补偿的数据信号，从而可以外部地补偿可能按像素而不同的驱动晶体管T1的特性偏差。
接着，当在数据输入区间，供应高电平的第一扫描信号SC并且供应低电平的第二扫描信号SS时，开关晶体管T2导通并且初始化晶体管T3截止。来自数据线的数据电压DAT1、DAT2、DAT3通过导通的开关晶体管T2而供应到驱动晶体管T1的栅极电极及电容器Cst的一端。此时，驱动晶体管T1的第二电极区域和发光二极管ED的阳极可以通过处于截止状态的驱动晶体管T1而原样地保持感测区间的电势。
接着，在发光区间，通过传输到栅极电极的数据电压DAT1、DAT2、DAT3而导通的驱动晶体管T1根据数据电压DAT1、DAT2、DAT3生成驱动电流，并且发光二极管ED可以通过该驱动电流而发光。
以下，将说明用于驱动上述电路的一像素的布置图。
参照图4和图11，包括第一数据线DL1、第二数据线DL2和第三数据线DL3的第一导电层可以位于基板SUB之上。图11示出了第一导电层。
第一数据线DL1、第二数据线DL2及第三数据线DL3沿第一方向DR1延伸。第一数据线DL1、第二数据线DL2和第三数据线DL3可具有以预定宽度沿第一方向DR1较长地延伸的杆形状。第一数据线DL1、第二数据线DL2和第三数据线DL3可布置为沿与第一方向DR1相交的第二方向DR2彼此相邻。第一数据线DL1、第二数据线DL2及第三数据线DL3可布置为以预定间隔隔开。第一数据线DL1、第二数据线DL2及第三数据线DL3被施加彼此不同的数据电压DAT1、DAT2、DAT3，并且为了不发生它们之间的短路而隔开布置。第一方向DR1可以是列方向，第二方向DR2可以是行方向。第一方向DR1和第二方向DR2可以彼此垂直。第二数据线DL2可布置为与第一数据线DL1的右侧邻近，且第三数据线DL3可布置为与第二数据线DL2的右侧邻近。此时，数据线DL1、DL2、DL3邻近而布置的表述是指在数据线DL1、DL2、DL3之间不存在沿与数据线DL1、DL2、DL3平行的方向延伸的其他布线。即，在彼此邻近的第一数据线DL1与第二数据线DL2之间不存在沿与其平行的方向延伸的其他布线。并且，在彼此邻近的第二数据线DL2与第三数据线DL3之间不存在其他布线。
第一导电层还可以包括公共电压线CL、初始化电压线IL、驱动电压线DVL和第一层BML。
公共电压线CL、初始化电压线IL和驱动电压线DVL沿第一方向DR1延伸。公共电压线CL、初始化电压线IL和驱动电压线DVL可以沿与第一数据线DL1、第二数据线DL2和第三数据线DL3平行的方向延伸。公共电压线CL、初始化电压线IL和驱动电压线DVL可以布置为沿第二方向DR2邻近。公共电压线CL、初始化电压线IL和驱动电压线DVL可布置为以预定间隔隔开。公共电压ELVSS可以被施加到公共电压线CL，初始化电压INIT可以被施加到初始化电压线IL，并且驱动电压ELVDD可以被施加到驱动电压线DVL。施加有彼此不同的电压的公共电压线CL、初始化电压线IL和驱动电压线DVL可以隔开而布置，以防止在它们之间发生短路。初始化电压线IL可以位于公共电压线CL与驱动电压线DVL之间。然而，它们的位置不限于此，并且可以改变。
在平面中，第一层BML可以位于驱动电压线DVL与第一数据线DL1之间。第一像素PX1、第二像素PX2和第三像素PX3中的每一个包括第一层BML，并且多个第一层BML可以布置为沿第一方向DR1邻近。在平面中，第二像素PX2的第一层BML2可以位于第一像素PX1的第一层BML1的下侧，并且第三像素PX3的第一层BML3可以位于第二像素PX2的第一层BML2的下侧。
第一层BML的平面形状可以构成为多边形。多个像素PX1、PX2、PX3的第一层BML的平面形状可以相同或不同。例如，第一像素PX1的第一层BML1和第二像素PX2的第一层BML2的平面形状可以相同，并且第二像素PX2的第一层BML2和第三像素PX3的第一层BML3的平面形状可以彼此对称。
第一导电层可以包括钼(Mo)、铝(Al)、铜(Cu)、银(Ag)、铬(Cr)、钽(Ta)、钛(Ti)等，并且可以包括包含它们的单层或多层结构。作为一示例，第一导电层可以包括利用包含钛的层和包含铜的层构成的双层结构。
根据一实施例的第一层BML可以形成为单层，并且与信号布线对应的数据线DL1、DL2、DL3、公共电压线CL、初始化电压线IL和驱动电压线DVL中的至少一个可以形成为双层。第一层BML可以形成为包括钛的一层，与信号布线对应的数据线DL1、DL2、DL3可以形成为利用包括钛的一层和包括铜的另一层构成的双层。具体结构与上述的图4相同，因此以下省略。
作为绝缘层的缓冲层BF可以位于包括第一数据线DL1、第二数据线DL2、第三数据线DL3、公共电压线CL、初始化电压线IL、驱动电压线DVL和第一层BML的第一导电层之上。
如上所述，形成在第一层BML之上的缓冲层BF可以具有第一阶梯差ST1。如上所述，形成在与信号布线对应的数据线DL1、DL2、DL3之上的缓冲层BF可以具有第二阶梯差ST2。
然后，参照图4、图11和图12，缓冲层BF之上可布置有第一像素PX1、第二像素PX2和第三像素PX3的包括驱动晶体管T1的沟道C1、第一区域P1和第二区域Q1的第一半导体层ACT1、包括开关晶体管T2的沟道C2、第一区域P2和第二区域Q2的第二半导体层ACT2以及包括初始化晶体管T3的沟道C3、第一区域P3和第二区域Q3的第三半导体层ACT3。图12示出第一导电层和半导体层。半导体层可以包括非晶硅、多晶硅或氧化物半导体等半导体物质。
驱动晶体管T1的沟道C1、第一区域P1和第二区域Q1可以形成为沿第二方向DR2延伸的杆形状。驱动晶体管T1的沟道C1可以位于第一区域P1与第二区域Q1之间。驱动晶体管T1的第一区域P1可以与驱动电压线DVL重叠。驱动晶体管T1的第一区域P1可以电连接到驱动电压线DVL，并且可以从驱动电压线DVL接收驱动电压ELVDD。驱动晶体管T1的第一区域P1可以通过单独的连接图案电连接到驱动电压线DVL。驱动晶体管T1的第一半导体层ACT1可以与第一导电层重叠。特别地，第一区域P1可以与驱动电压线DVL重叠，并且沟道C1和第二区域Q1可以与第一层BML重叠。
第一像素PX1、第二像素PX2和第三像素PX3的驱动晶体管T1可以沿第一方向DR1依次布置。即，在平面中，第二像素PX2的驱动晶体管T1可以位于第一像素PX1的驱动晶体管T1的下侧，并且第三像素PX3的驱动晶体管T1可以位于第二像素PX2的驱动晶体管T1的下侧。
开关晶体管T2的沟道C2、第一区域P2和第二区域Q2可以形成为沿第二方向DR2延伸的形状。开关晶体管T2的沟道C2可以位于第一区域P2与第二区域Q2之间。开关晶体管T2的第一区域P2可以与数据线DL1、DL2、DL3连接。第一像素PX1的开关晶体管T2的第一区域P2可以与第一数据线DL1连接。第二像素PX2的开关晶体管T2的第一区域P2可以与第二数据线DL2连接。第三像素PX3的开关晶体管T2的第一区域P2可以与第三数据线DL3连接。第一像素PX1、第二像素PX2和第三像素PX3的开关晶体管T2的第一区域P2可以通过单独的连接图案而分别与数据线DL1、DL2、DL3电连接。第一像素PX1、第二像素PX2和第三像素PX3的开关晶体管T2可以沿第一方向DR1依次布置。即，在平面中，第二像素PX2的开关晶体管T2可以位于第一像素PX1的开关晶体管T2的下侧，并且第三像素PX3的开关晶体管T2可以位于第二像素PX2的开关晶体管T2的下侧。第一像素PX1、第二像素PX2和第三像素PX3的开关晶体管T2与彼此不同的数据线DL1、DL2、DL3连接。
初始化晶体管T3的沟道C3、第一区域P3和第二区域Q3可以形成为沿第二方向DR2延伸的杆形状。初始化晶体管T3的沟道C3可以位于第一区域P3与第二区域Q3之间。初始化晶体管T3的第一区域P3可以与初始化电压线IL重叠。初始化晶体管T3的第一区域P3可以连接到初始化电压线IL，并且可以接收初始化电压INIT。然而，初始化晶体管T3的第一区域P3可以通过单独的连接图案而电连接到初始化电压线IL。
第一像素PX1、第二像素PX2和第三像素PX3的初始化晶体管T3可以沿第一方向DR1依次布置。即，在平面中，第二像素PX2的初始化晶体管T3可以位于第一像素PX1的初始化晶体管T3的下侧，并且第三像素PX3的初始化晶体管T3可以位于第二像素PX2的初始化晶体管T3的下侧。
第一绝缘层IL1可以位于包括驱动晶体管T1的沟道C1、第一区域P1和第二区域Q1的半导体层ACT1、包括开关晶体管T2的沟道C2、第一区域P2和第二区域Q2的半导体层ACT2、包括初始化晶体管T3的沟道C3、第一区域P3和第二区域Q3的半导体层ACT3之上。
接着，参照图4、图11、图12及图13，包括第一像素PX1、第二像素PX2和第三像素PX3的驱动晶体管T1的栅极电极GE1、开关晶体管T2的栅极电极GE2、初始化晶体管T3的栅极电极GE3、下部保持电极LE的第二导电层可位于第一绝缘层IL1上。图13示出第一导电层、半导体层和第二导电层。
驱动晶体管T1的栅极电极GE1可以与驱动晶体管T1的沟道C1重叠。驱动晶体管T1的栅极电极GE1可以与下部保持电极LE连接，并且可以一体地形成。下部保持电极LE可以与开关晶体管T2的第二区域Q2重叠。下部保持电极LE可以与开关晶体管T2的第二区域Q2连接。然而，下部保持电极LE可以不直接连接到开关晶体管T2的第二区域Q2。
下部保持电极LE的平面形状可以形成为多边形。第一像素PX1至第三像素PX3的下部保持电极LE的平面形状可以相同或不同。例如，第一像素PX1和第二像素PX2的下部保持电极LE的平面形状可以相同，并且第二像素PX2和第三像素PX3的下部保持电极LE的平面形状可以彼此对称。
开关晶体管T2的栅极电极GE2可以与开关晶体管T2的沟道C2重叠。第一像素PX1、第二像素PX2和第三像素PX3的开关晶体管T2的栅极电极GE2可以彼此连接，并且可以一体地形成。因此，第一像素PX1、第二像素PX2和第三像素PX3的开关晶体管T2的栅极电极GE2可以被施加相同的第一扫描信号SC。此时，彼此连接的开关晶体管T2的栅极电极GE2可以形成为沿第一方向DR1延伸的杆形状。
初始化晶体管T3的栅极电极GE3可以与初始化晶体管T3的沟道C3重叠。第一像素PX1、第二像素PX2和第三像素PX3的初始化晶体管T3的栅极电极GE3可以彼此连接，并且可以一体地形成。因此，第一像素PX1、第二像素PX2和第三像素PX3的初始化晶体管T3的栅极电极GE3可以被施加相同的第二扫描信号SS。此时，彼此连接的初始化晶体管T3的栅极电极GE3可以形成为沿第一方向DR1延伸的杆形状。
在形成第二导电层之后，可以执行掺杂工艺。被第二导电层遮挡的半导体层几乎不会被掺杂，并且半导体层的未被第二导电层覆盖的部分可以被掺杂，从而具有与导电体相同的特性。即，被第二导电层遮挡的驱动晶体管T1的沟道C1、开关晶体管T2的沟道C2和初始化晶体管T3的沟道C3不会被掺杂或几乎不会被掺杂。未被第二导电层覆盖的驱动晶体管T1的第一区域P1和第二区域Q1、开关晶体管T2的第一区域P2和第二区域Q2以及初始化晶体管T3的第一区域P3和第二区域Q3被掺杂，从而具有与导电体相同的特性。
第二导电层还可以包括子连接图案CLa。子连接图案CLa可以与公共电压线CL重叠，并且可以沿第一方向DR1延伸。子连接图案CLa可以电连接到公共电压线CL，并且可以降低公共电压线CL的电阻。
第二绝缘层IL2可以位于第二导电层之上。
参照图4、图11、图12、图13和图14，第三导电层可以位于第二绝缘层IL2之上。第三导电层可以包括第一扫描线SCL、第二扫描线SSL、上部保持电极UE、第一连接图案CP1、第二连接图案CP2、第三连接图案CLb、第四连接图案ILb、第五连接图案DVLb和辅助公共电压线CLc。
第一扫描线SCL沿第二方向DR2延伸。第一扫描线SCL可以与数据线DL1、DL2、DL3交叉，在它们的交叉部，第一扫描线SCL与数据线DL1、DL2、DL3可以重叠。
第一扫描线SCL可以具有从基板SUB的一侧端部延伸至另一侧端部的形状。第一扫描线SCL可以被施加第一扫描信号SC。第一扫描线SCL可以通过接触孔C25、C26与开关晶体管T2的栅极电极GE2连接。因此，开关晶体管T2的栅极电极GE2可从第一扫描线SCL接收第一扫描信号SC。
第二扫描线SSL沿第二方向DR2延伸。第二扫描线SSL可以与数据线DL1、DL2、DL3交叉，并且在它们的交叉部，第二扫描线SSL与数据线DL1、DL2、DL3可以重叠。
第二扫描线SSL可以具有从基板SUB的一侧端部延伸至另一侧端部的形状。第二扫描线SSL可以被施加有第二扫描信号SS。第二扫描线SSL可以通过接触孔C29与初始化晶体管T3的栅极电极GE3连接。因此，初始化晶体管T3的栅极电极GE3可以从第二扫描线SSL接收第二扫描信号SS。
上部保持电极UE可以与下部保持电极LE重叠。下部保持电极LE和上部保持电极UE可以将第二绝缘层IL2置于其之间而彼此重叠而形成电容器Cst。下部保持电极LE可以将第一绝缘层IL1置于其之间而与第一层BML重叠，因此可以双重地形成电容器Cst。第一层BML可以用作保持电极。据此，可具有即使在小的面积也能够增加电容器容量的效果。
上部保持电极UE可以与驱动晶体管T1的第二区域Q1重叠。第二绝缘层IL2可以包括与上部保持电极UE和驱动晶体管T1的第二区域Q1重叠的接触孔C12。上部保持电极UE可以通过接触孔C12与驱动晶体管T1的第二区域Q1连接。
上部保持电极UE可以与第六连接图案CP6重叠。第六连接图案CP6的至少一部分可以与初始化晶体管T3的第二区域Q3重叠。第六连接图案CP6可以通过与上部保持电极UE重叠的接触孔C17和与初始化晶体管T3的第二区域Q3重叠的接触孔C18而与上部保持电极UE和初始化晶体管T3的第二区域Q3分别连接。上部保持电极UE和初始化晶体管T3的第二区域Q3可以通过第六连接图案CP6电连接。
第一像素PX1、第二像素PX2和第三像素PX3中的每一个包括上部保持电极UE、下部保持电极LE、第一层BML。第一像素PX1、第二像素PX2和第三像素PX3的上部保持电极UE、下部保持电极LE、第一层BML在平面中可位于驱动电压线DVL与第一数据线DL1之间。第一像素PX1、第二像素PX2和第三像素PX3的上部保持电极UE可以布置为沿第一方向DR1邻近。在平面中，第二像素PX2的上部保持电极UE可位于第一像素PX1的上部保持电极UE的下侧，第三像素PX3的上部保持电极UE可以位于第二像素PX2的上部保持电极UE的下侧。第一像素PX1、第二像素PX2和第三像素PX3的下部保持电极LE可以布置为沿第一方向DR1邻近。在平面中，第二像素PX2的下部保持电极LE可以位于第一像素PX1的下部保持电极LE的下侧，第三像素PX3的下部保持电极LE可以位于第二像素PX2的下部保持电极LE的下侧。
上部保持电极UE的平面形状可以形成为多边形。第一像素PX1、第二像素PX2和第三像素PX3的上部保持电极UE的平面形状可以相同，也可以不同。例如，第一像素PX1和第二像素PX2的上部保持电极UE的平面形状可以相同，第二像素PX2和第三像素PX3的上部保持电极UE的平面形状可以彼此对称。
像素PX1、PX2、PX3中的每一个可以包括第一连接图案CP1。像素PX1、PX2、PX3的第一连接图案CP1可分别与数据线DL1、DL2、DL3重叠。第二绝缘层IL2可以包括与第一连接图案CP1和数据线DL1、DL2、DL3中的每一个重叠的接触孔C21、C22。第一连接图案CP1可以通过接触孔C22而与数据线DL1、DL2、DL3连接，并且可以通过接触孔C21而与开关晶体管T2的第一区域P2连接。第一连接图案CP1可以分别连接数据线DL1、DL2、DL3与开关晶体管T2的第一区域P2之间。在第一像素PX1，第一连接图案CP1可以连接第一数据线DL1与开关晶体管T2的第一区域P2之间。在第二像素PX2，第一连接图案CP1可以连接第二数据线DL2与开关晶体管T2的第一区域P2之间。在第三像素PX3，第一连接图案CP1可以连接第三数据线DL3与开关晶体管T2的第一区域P2之间。
像素PX1、PX2、PX3中的每一个可包括第二连接图案CP2。每一个像素PX1、PX2、PX3的第二连接图案CP2可以与开关晶体管T2的第二区域Q2重叠。第二连接图案CP2可以通过接触孔C24而与开关晶体管T2的第二区域Q2连接。像素PX1、PX2、PX3中的每一个的第二连接图案CP2可以与下部保持电极LE重叠。第二连接图案CP2可以通过接触孔C23而连接到下部保持电极LE。因此，在像素PX1、PX2、PX3中的每一个，第二连接图案CP2可以连接开关晶体管T2的第二区域Q2与下部保持电极LE之间。
第三连接图案CLb可以与公共电压线CL重叠。第三连接图案CLb可以形成为沿第一方向DR1延伸的杆形状。公共电压线CL可以具有在平面中从基板SUB的一侧端部延伸到另一侧端部的形状。第三连接图案CLb可以通过接触孔C41、C42而与公共电压线CL和子连接图案CLa连接，并且可以起到降低公共电压线CL的电阻的作用。
第四连接图案ILb可以与初始化电压线IL重叠。第四连接图案ILb可以通过接触孔C34而与初始化电压线IL连接。第四连接图案ILb可以起到降低初始化电压线IL的电阻的作用。第四连接图案ILb可以形成为沿第一方向DR1延伸的杆形状。第四连接图案ILb可以与初始化晶体管T3的第一区域P3重叠。第四连接图案ILb可以通过接触孔C31而与初始化晶体管T3的第一区域P3连接。第四连接图案ILb可以将初始化电压线IL与初始化晶体管T3的第一区域P3电连接。初始化晶体管T3的第一区域P3可以接收初始化电压INIT。
第五连接图案DVLb可以与驱动电压线DVL重叠。第五连接图案DVLb可以通过接触孔C13而与驱动电压线DVL连接。第五连接图案DVLb可以起到降低驱动电压线DVL的电阻的作用。第五连接图案DVLb可在三个像素PX1、PX2、PX3反复断开的形状。并且，第五连接图案DVLb可以通过接触孔C11而与驱动晶体管T1的第一区域P1电连接。第五连接图案DVLb可以将驱动电压线DVL连接到驱动晶体管T1的第一区域P1。
辅助公共电压线CLc可沿第二方向DR2延伸。辅助公共电压线CLc可以与公共电压线CL交叉，并且在其交叉部，辅助公共电压线CLc和公共电压线CL可以重叠。辅助公共电压线CLc可以通过接触孔C41而与公共电压线CL连接。辅助公共电压线CLc可以被施加公共电压ELVSS。辅助公共电压线CLc可以起到降低公共电压线CL的电阻的作用。
如图4所述，第三绝缘层IL3可以位于第三导电层之上。
第一导电层、第二导电层以及第三导电层中的至少一个可以包括铜(Cu)、铝(Al)、镁(Mg)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、镍(Ni)、钕(Nd)、铱(Ir)、钼(Mo)、钨(W)、钛(Ti)、铬(Cr)、钽(Ta)、它们的合金等金属中的至少一种。第一导电层、第二导电层及第三导电层可以分别利用单层或多层构成。例如，可以具有包括钛的下部层和包括铜的上部层的多层结构。
缓冲层BF、第一绝缘层IL1、第二绝缘层IL2和第三绝缘层IL3中的至少一个可以包括硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)等的无机绝缘物质和/或聚酰亚胺、丙烯酸类聚合物和硅氧烷类聚合物等的有机绝缘物质。
如图4和图15所示，在第三绝缘层IL3上可以布置有包括第一电极E1和公共电压传输线CLC的第四导电层。
公共电压传输线CLC可以通过接触孔C111而与第三连接图案CLb连接，并且可以与公共电压线CL电连接。并且，第一电极E1可以通过与上部保持电极UE重叠的接触孔C112、C113、C114中的每一个而与驱动晶体管T1电连接。
第一像素PX1的第一电极E1可以与第一像素PX1的晶体管T1、T2、T3中的一部分重叠。第一电极E1也可以与除了第一像素PX1之外的其他像素的晶体管T1、T2、T3中的一部分重叠。
在本实施例中，每一个像素PX1、PX2、PX3的晶体管T1、T2、T3可以与第一电极E1重叠，也可以不重叠。即，每一个第一电极E1可以与另一像素重叠。
以上对本发明的实施例进行了详细说明，但本发明的权利范围并不限于此，本领域技术人员利用权利要求书中定义的本发明的基本概念进行的各种变形及改良形态也属于本发明的权利范围。

Claims (10)

1.一种显示装置，包括：
基板，包括信号布线区域和晶体管区域；
第一层，位于所述晶体管区域；
信号布线，位于所述信号布线区域；
晶体管，位于所述第一层之上；
第一电极，与所述晶体管电连接；
发光层及第二电极，位于所述第一电极之上，
其中，所述第一层和所述信号布线位于所述基板的相同的表面之上，所述第一层的厚度和所述信号布线的厚度不同。
2.根据权利要求1所述的显示装置，其中，
所述第一层的厚度比所述信号布线的厚度小。
3.根据权利要求1所述的显示装置，其中，
所述信号布线是数据线，
所述数据线包括第一子数据线和第二子数据线。
4.根据权利要求1所述的显示装置，其中，
所述显示装置还包括：缓冲层，位于所述第一层和所述信号布线之上，
其中，所述缓冲层包括因所述第一层引起的第一阶梯差和因所述信号布线引起的第二阶梯差。
5.根据权利要求4所述的显示装置，其中，
所述缓冲层包括无机物质。
6.一种显示装置的制造方法，包括如下步骤：
准备包括信号布线区域和晶体管区域的基板；
在所述基板之上依次形成第一金属膜和第二金属膜；
形成与所述晶体管区域重叠的第一感光性树脂图案和与所述信号布线区域重叠的第二感光性树脂图案；
将所述第一感光性树脂图案用作掩模来形成第一金属图案，将所述第二感光性树脂图案用作掩模来形成第二金属图案；以及
去除所述第一感光性树脂图案，并去除所述第一金属图案的至少一部分，
其中，所述第一感光性树脂图案和所述第二感光性树脂图案的厚度彼此不同。
7.根据权利要求6所述的显示装置的制造方法，其中，
所述第一金属图案包括第1-1金属图案和第1-2金属图案，
其中，去除所述第一金属图案的至少一部分的步骤中，所述第1-2金属图案被去除。
8.根据权利要求7所述的显示装置的制造方法，其中，
所述第二金属图案包括第2-1金属图案和第2-2金属图案，
其中，所述第1-2金属图案被去除的工艺中，所述第2-2金属图案被所述第二感光性树脂图案覆盖。
9.根据权利要求8所述的显示装置的制造方法，其中，
所述第1-1金属图案形成第一层，所述第二金属图案形成双层结构的信号布线。
10.根据权利要求9所述的显示装置的制造方法，其中，还包括如下步骤：
在所述第一层和所述信号布线之上形成缓冲层。
CN202310030699.5A 2022-01-13 2023-01-10 显示装置及显示装置的制造方法 Pending CN116437723A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220005287A KR20230109808A (ko) 2022-01-13 2022-01-13 표시 장치 및 표시 장치의 제조 방법
KR10-2022-0005287 2022-01-13

Publications (1)

Publication Number Publication Date
CN116437723A true CN116437723A (zh) 2023-07-14

Family

ID=87069352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310030699.5A Pending CN116437723A (zh) 2022-01-13 2023-01-10 显示装置及显示装置的制造方法

Country Status (3)

Country Link
US (1) US20230225168A1 (zh)
KR (1) KR20230109808A (zh)
CN (1) CN116437723A (zh)

Also Published As

Publication number Publication date
US20230225168A1 (en) 2023-07-13
KR20230109808A (ko) 2023-07-21

Similar Documents

Publication Publication Date Title
US8916876B2 (en) White organic light emitting diode display device and method of fabricating the same
US20170154943A1 (en) Array substrate, manufacturing method thereof and display device
US20150188095A1 (en) Organic light emitting diode display device
US20050140282A1 (en) Organic electroluminescent display device and method of fabricating the same
US11574985B2 (en) Organic light-emitting diode display device and method of manufacturing same
CN113644220B (zh) 一种显示面板、一种显示面板的制备方法和显示装置
US10692959B2 (en) Electroluminescent display device
US20210200357A1 (en) Organic light emitting diode display device including touch sensor and manufacturing method of same
CN113964109A (zh) 显示基板及其制备方法、显示装置
US20240179993A1 (en) Transparent display device
CN113013193A (zh) 显示装置及其制造方法
CN109979968B (zh) 电致发光显示设备及其制造方法
US11812633B2 (en) Display device including an inorganic pattern positioned in a peripheral area of the substrate
KR101622563B1 (ko) 상부발광 방식 유기전계 발광소자
KR20100137272A (ko) 유기전계발광 표시장치 및 그 제조방법
KR20180077856A (ko) 전계발광 표시장치
KR100739651B1 (ko) 유기 전계 발광 표시장치 및 이의 제조 방법
CN116437723A (zh) 显示装置及显示装置的制造方法
CN112259560A (zh) 显示基板和显示装置
KR20200053012A (ko) 유기 발광 표시 장치
KR100740134B1 (ko) 유기 전계 발광 표시장치 및 이의 제조 방법
WO2023023908A1 (zh) 显示基板及其制备方法、显示装置
CN218101267U (zh) 显示装置
US20240147775A1 (en) Light emitting display device
WO2023060581A1 (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication