CN116436467A - 一种基于忆阻器的高速模数转换电路 - Google Patents

一种基于忆阻器的高速模数转换电路 Download PDF

Info

Publication number
CN116436467A
CN116436467A CN202310446409.5A CN202310446409A CN116436467A CN 116436467 A CN116436467 A CN 116436467A CN 202310446409 A CN202310446409 A CN 202310446409A CN 116436467 A CN116436467 A CN 116436467A
Authority
CN
China
Prior art keywords
memristor
circuit
voltage
digital conversion
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310446409.5A
Other languages
English (en)
Inventor
刘洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaanxi Gexinguo Micro Semiconductor Technology Co ltd
Original Assignee
Shaanxi Gexinguo Micro Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaanxi Gexinguo Micro Semiconductor Technology Co ltd filed Critical Shaanxi Gexinguo Micro Semiconductor Technology Co ltd
Priority to CN202310446409.5A priority Critical patent/CN116436467A/zh
Publication of CN116436467A publication Critical patent/CN116436467A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种基于忆阻器的高速模数转换电路，包括，分压电路、忆阻器阵列、读出及复位电路、译码器，分压电路包含2n个均值电阻网络，将参考电压Vref拆分得到2n‑1个等步距的中间电压，分压电路网络可以集成在芯片内部，也可以采用外接分压方式，读出及复位电路对忆阻器进行读写，实现忆阻器在高低状态间的转换。本发明具有高速度、低功耗、易集成、占用芯片面积小的优点。尤其适用于芯片3D堆叠技术。

Description

一种基于忆阻器的高速模数转换电路
技术领域
本发明涉及半导体集成电路领域，更具体地，涉及一种基于忆阻器的高速模数转换电路。
背景技术
忆阻器是一种新型的固态存储器件，也称为RRAM。它可以在存储电荷的基础上，通过调整其电阻值来实现数据的存储和读取。与传统的存储器件相比，阈值电压型忆阻器具有更高的速度和更低的功耗。
忆阻器的核心部件是一种忆阻器材料，它具有可调的电阻值。在该材料中，电荷可以在晶格缺陷或氧化物中形成导电通道，从而改变其电阻值。当施加一个阈值电压时，通道变得导电，阻值降低；当施加反向电压时，通道被阻断，阻值增加。这种忆阻器材料可以被用作存储器单元，其中每个单元表示一个比特。
忆阻器具有以下特点：
快速读写速度：阈值电压型忆阻器的读写速度非常快，可达到纳秒级别，比传统的存储器件快得多。高密度存储：阈值电压型忆阻器的存储密度非常高，可以实现更大的存储容量。低功耗：阈值电压型忆阻器的功耗较低，因为它只需要在读写时耗费一小部分电能。长寿命：阈值电压型忆阻器通常使用固态材料，因此具有较长的使用寿命。
可编程性：阈值电压型忆阻器可以通过编程方式改变其电阻值，从而实现不同的存储状态。
传统的模数转换器包括采样、量化和编码三个功能；然而基于传统电子器件的模数转换器往往会面临分辨率、转换时间、功率三者不能兼顾等问题，需要大量的比较器和参考电压，因此成本较高。此外，由于只有少数几个输出码可用，因此它的分辨率相对较低。与传统的电子器件相比，忆阻器，有望解决这些问题。
发明内容
忆阻器两端的电压超过它的阈值时，器件的电阻值会迅速变化，从高阻态跳变到低阻态或从低阻态跳变到高阻态，开关比能达到10000以上，开关时间能到纳秒以下，阈值电压最低能到毫伏级别，并具备一定的保持性和鲁棒性。
本发明提供一种基于忆阻器的高速并行数模转换电路，能够在一个时钟周期内完成一次模拟信号的转换。应用于高速采样电路。它将模拟输入信号与一组参考电压进行比较，比较结果再与阈值电压型忆阻器的阈值电压相比，若差值大于忆阻器阈值电压，此时忆阻器表现为低阻态，通过读出电路，此时状态为1,此时若差值小于忆阻器的阈值电压。此时忆阻器表现为高阻态，此时状态为0，再通过译码器输出数字信号，完成模数转换的过程。
本发明提供一种基于忆阻器的高速模数转换电路，包括，分压电路、忆阻器阵列、读出及复位电路、译码器；
所述分压电路包含2n个均值电阻网络，将参考电压Vref拆分得到 2n - 1个等步距的中间电压；所述分压电路网络可以集成在芯片内部，也可以采用外接分压方式；
所述读出及复位电路对忆阻器进行读写，实现忆阻器在高低状态间的转换。
进一步地，所述忆阻器阵列由2n - 2行，M列个忆阻器组成。
进一步地，所述忆阻器结构自上而下为顶电极、阻变层、底电极。
进一步地，所述忆阻器为电压阈值阻变忆阻器，所述忆阻器阈值电压 vth <=Vref/2n。
进一步地，所述读出电路读出时，忆阻器的底电极按照行排列分布链接在一条行地址线上，每一行行成一条行地址选择线，共2n - 2行，忆阻器顶电极按照列位分布，每一列上的忆阻器顶电极链接在一根列位选择线上，共M列。
进一步地，所述译码器为多进制译码。
本发明具有以下增益：
本发明提供一种基于忆阻器的高速模数转换电路，相对于传统电路，具有高速度、低功耗、易集成、占用芯片面积小的优点。
附图说明
图1所示为本发明实施例电路结构示意图
图2所示为本发明实施例忆阻器阵列结构图
图3所示为本发明实施例忆阻器阻态读出电路示意图
图4所示为本发明实施例忆阻器复位电路示意图。
图5为本发明实施例忆阻器I-V曲线图。
实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明提出了一种基于忆阻器的高速并行模数转换电路，该电路包括分压电路、忆阻器阵列、读出及复位电路、译码器。
本发明实施例电路结构如图1所示，其中所述分压电路 包含 2n个均值电阻网络，将 VREF拆分得到 2n- 1个等步距的中间电压，分别为
Figure SMS_1
， 分压电路网络可以集成在芯片内部，也可以采用外接分压方式。
本发明实施例中，N取3，8个均值电阻构成的电阻网络将 VREF拆分得到 7 个等步距的中间电压。
所述忆阻器阵列由2n- 2行，M列个忆阻器单元组成，如图2所示，其中每个忆阻器具有单极特性，当忆阻器两端的电压大于忆阻器从低阻态跳变到高阻态的阈值电压VTH时，忆阻器的阻值将快速的从低阻态RL跳变到高阻态RH。忆阻器初始阻态为低阻态RL。反之，当忆阻器两端的电压小于于忆阻器从低阻态跳变到高阻态的阈值电压VTH时，阻值将快速的从高阻态RH跳变到低阻态RL。
读出及复位电路使用读电路对忆阻器两端施加小于忆阻器阈值电压的电压Vread，通过读取忆阻器的电流，可将忆阻器阻值状态读出。在对忆阻器进行写操作时，通过在忆阻器两个极板上施加不同极性的电压，可实现忆阻器在不同状态间的转换。其中，阻变层由低阻态向高阻态变化称为复位操作或擦除操作(RESET)，由高阻态向低阻态变化称为置位操作或编程操作(SET)。通常，刚制备的RRAM 器件缺陷很少,其初始状态呈现高阻态，在对忆阻器进行读操作时，当忆阻器上下极板压差为正值时，根据读出的电流大小，可以判断出此时存储单元存储值为高阻态或者低阻态。
本案列中所述读出电路，如图3所示，当在SL和BL上添加差值大于MOS 管阈值的电压，如BL上为高电压VREAD，SL上为低电平0或者两者相反时，将会在SL和BL上产生由忆阻器状态决定的电流。忆阻器为高阻态，即对应0时，产生电流为低值，结果对应0，RRAM为低阻态，即对应1时，产生电流为高值，结果对应1。
所述复位电路结构图如图4所示，包括复位电压源Vreset、外部控制信号、复位电压源Vreset与忆阻器的顶电极(TE)相连，底电极通过两个不同的控制信号连接，当需要工作在复位状态时，底电极处于接地。与外部外部采集信号断开。此复位电路用于对忆阻器进行复位操作，复位电压源使忆阻器两端电压高于忆阻器从高阻态RH跳变到低阻态RL的阈值电压，忆阻器复位，阻值回到低阻态。
所述译码器主要用于二进制输出，对于给定输入电压，低于某个点的所有比较器都将出现输入电压高于基准电压且逻辑输出为"1"，而高于该点的所有比较器则都将出现基准电压高于输入电压且逻辑输出为"0"。由于2n-1数据输出并不便于实际应用，因此需要经过解码器处理来产生3位二进制输出。
工作过程：
本发明是一个具有N位分辨率的A/D转换器，要求有2n-1个忆阻器。外接基准电压Vref经电阻网络分压，分成每份都等于1LSB电压值的2n- 1等份。模拟信号同时输入到2n- 1个忆阻器中，每一个忆阻器的参考电压都比下一个的参考电压高出一个LSB所代表的电压值。输入信号进来后，转换同时进行。输入为0时，全部忆阻器为高阻状态，信号读出电路，读出信号为0;输入为1 LSB的电压值时.最低位的忆阻器的顶电极接入电压大于其阈值电压，即翻转，从高阻状态翻转到低阻状态，信号读出电路，读出信号1;输入电压继续增加会有越来越多的忆阻器改变状态。当输入的模拟信号出现在各忆阻器端口时，输入信号高于门限电压时，比较器输出为逻辑“1”，反之，比较器输出为逻辑“0”。这样, 忆阻器判断值一连串1和0组成的, 在时钟信号同步下信号读出电路对忆阻器的高低阻态进行读出。输出数字信号然后经编码器电路,生成输出所需的N位二进制码。这种结构的电路每个转换周期理论上只需要一个时钟周期,所以转换速度最快。 经过实验测定，如图5所示，忆阻器的功耗电流在0.1mA左右，实现了低功耗。
以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (6)

1.一种基于忆阻器的高速模数转换电路，其特征在于，包括，分压电路、忆阻器阵列、读出及复位电路、译码器；所述分压电路包含2n个均值电阻网络，将参考电压Vref拆分得到 2n- 1个等步距的中间电压；所述分压电路网络可以集成在芯片内部，也可以采用外接分压方式；所述读出及复位电路对忆阻器进行读写，实现忆阻器在高低状态间的转换。
2.根据权利要求1所述一种基于忆阻器的高速模数转换电路，其特征在于，所述忆阻器阵列由2n - 2行，M列个忆阻器组成。
3.根据权利要求1所述一种基于忆阻器的高速模数转换电路，其特征在于，所述忆阻器结构自上而下为顶电极、阻变层、底电极。
4.根据权利要求1所述一种基于忆阻器的高速模数转换电路，其特征在于，所述忆阻器为电压阈值阻变忆阻器，所述忆阻器阈值电压 vth <=Vref/2n。
5.根据权利要求1所述一种基于忆阻器的高速模数转换电路，其特征在于，所述读出电路读出时，忆阻器的底电极按照行排列分布链接在一条行地址线上，每一行行成一条行地址选择线，共2n - 2行，忆阻器顶电极按照列位分布，每一列上的忆阻器顶电极链接在一根列位选择线上，共M列。
6.根据权利要求1所述一种基于忆阻器的高速模数转换电路，其特征在于，所述译码器为多进制译码。
CN202310446409.5A 2023-04-24 2023-04-24 一种基于忆阻器的高速模数转换电路 Pending CN116436467A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310446409.5A CN116436467A (zh) 2023-04-24 2023-04-24 一种基于忆阻器的高速模数转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310446409.5A CN116436467A (zh) 2023-04-24 2023-04-24 一种基于忆阻器的高速模数转换电路

Publications (1)

Publication Number Publication Date
CN116436467A true CN116436467A (zh) 2023-07-14

Family

ID=87090722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310446409.5A Pending CN116436467A (zh) 2023-04-24 2023-04-24 一种基于忆阻器的高速模数转换电路

Country Status (1)

Country Link
CN (1) CN116436467A (zh)

Similar Documents

Publication Publication Date Title
US6888745B2 (en) Nonvolatile memory device
EP1557841B1 (en) Multilevel Resistive Memory device and its writing erasing method
US7463506B2 (en) Memory device, memory circuit and semiconductor integrated circuit having variable resistance
Papandreou et al. Drift-tolerant multilevel phase-change memory
KR101622817B1 (ko) 저항 메모리 센싱 방법 및 디바이스
US6992920B2 (en) Nonvolatile semiconductor memory device, and programming method and erasing method thereof
US11315633B2 (en) Three-state programming of memory cells
US9184377B2 (en) Resistance variable memory cell structures and methods
Park et al. Analysis of resistance variations and variance-aware read circuit for cross-point ReRAM
CN114863973A (zh) 对存储器单元执行刷新操作
WO2022101655A1 (en) Method and system for accessing memory cells
CN116436467A (zh) 一种基于忆阻器的高速模数转换电路
JP2006351061A (ja) メモリ回路
CN113646842A (zh) 用于读取包含两端子开关材料的交叉点型存储阵列的方法
CN112863572A (zh) 具有自终止控制功能的电阻内存以及自终止控制方法
Wang et al. Design of a multi-state memristive memory
KR101307253B1 (ko) 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자
CN114762045A (zh) 用于存取存储器单元的方法及系统
Yilmaz et al. Threshold read method for multi-bit memristive crossbar memory
CN116507880A (zh) 漂移和噪声校正的忆阻器件
US10984861B1 (en) Reference circuits and methods for resistive memories
US12080350B2 (en) Balancing data in memory
US20240137037A1 (en) Comparators and analog-to-digital converters using non-volatile memory devices
US20240137038A1 (en) Voltage divider circuits utilizing non-volatile memory devices
CN113921059B (zh) 纵横式数组装置及其写入方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination