CN116418436A - 用于低压i2c通讯的校准装置、系统和方法 - Google Patents

用于低压i2c通讯的校准装置、系统和方法 Download PDF

Info

Publication number
CN116418436A
CN116418436A CN202111636876.1A CN202111636876A CN116418436A CN 116418436 A CN116418436 A CN 116418436A CN 202111636876 A CN202111636876 A CN 202111636876A CN 116418436 A CN116418436 A CN 116418436A
Authority
CN
China
Prior art keywords
signal
calibration
delay
module
sda
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111636876.1A
Other languages
English (en)
Inventor
石道林
梁洁
张弛
翟江涛
万文涛
尤国强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nationz Technologies Inc
Original Assignee
Nationz Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nationz Technologies Inc filed Critical Nationz Technologies Inc
Priority to CN202111636876.1A priority Critical patent/CN116418436A/zh
Priority to PCT/CN2022/142775 priority patent/WO2023125653A1/zh
Publication of CN116418436A publication Critical patent/CN116418436A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0041—Delay of data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Pulse Circuits (AREA)

Abstract

本申请涉及用于低压I2C通讯的校准装置、系统和方法，该校准装置包括：激励触发模块，用于响应于数字系统的校准指令向IO控制模块发送控制信号，以控制所述IO控制模块产生SCL信号和SDA信号；延时模块，用于对所述SCL信号和所述SDA信号执行延时处理；以及校准判断模块，用于响应经延时的SCL信号能够正确采集经延时的SDA信号，向所述延时模块发送第一指示信号。根据本申请提供的方案，能够对低压I2C通讯的SCL信号和SDA信号进行校准，该方案实现过程简便，并且能够实现自动校准。

Description

用于低压I2C通讯的校准装置、系统和方法
技术领域
本申请涉及I2C通讯领域，尤其涉及一种用于低压I2C通讯的校准装置、系统和方法。
背景技术
在低压I2C通讯的接收电路中，低压例如为1.8V，由于应用场景特殊(例如手机处理器)，采用CMP(Comparator，比较器)的方案实现接收电路，由于CMP受工艺偏差和封装寄生的影响，导致对通讯时许的影响。
I2C通讯有时序要求，特别是高速通讯，对于时序要求更高。而用CMP实现的SDA和SCL RX通路，如果出现延时差异，可能会影响产品的兼容性，为了解决差异的问题需要对SCL信号和SDA信号做校准。
目前，还没有针对低压I2C通讯的SCL信号和SDA信号进行校准的方案。
发明内容
基于此，本申请提供了一种对低压I2C通讯的SCL信号和SDA信号进行校准的方案，该方案实现过程简便，并且能够实现自动校准。
根据本申请的第一个方面，提供一种用于低压I2C通讯的校准装置，包括：
激励触发模块，用于响应于数字系统的校准指令向IO控制模块发送控制信号，以控制所述IO控制模块产生SCL信号和SDA信号；
延时模块，用于对所述SCL信号和所述SDA信号执行延时处理；以及
校准判断模块，用于响应于经延时的SCL信号能够正确采集经延时的SDA信号，向所述延时模块发送第一指示信号。
根据本申请的第二个方面，提供一种用于低压I2C通讯的校准系统，其包括数字系统、IO控制模块以及如第一方面所述的校准装置，其中：
所述数字系统用于向所述校准装置发送校准指令；
所述IO控制模块用于产生SCL信号和SDA信号；以及
所述校准装置用于根据所述校准指令对所述SCL信号和所述SDA信号进行校准。
根据本申请的第三个方面，提供一种用于低压I2C通讯的校准方法，包括：
响应于数字系统的校准指令，通过激励触发模块向IO控制模块发送控制信号，以控制所述IO控制模块产生SCL信号和SDA信号；
通过延时模块对所述SCL信号和所述SDA信号执行延时处理；以及
响应于经延时的SCL信号能够正确采集经延时的SDA信号，通过校准判断模块向所述延时模块发送第一指示信号。
根据本申请提供的方案，能够对低压I2C通讯的SCL信号和SDA信号进行校准，该方案实现过程简便，并且能够实现自动校准。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图，而并不超出本申请要求保护的范围。
图1是SCL信号对SDA信号进行采集的一种波形图。
图2是根据本申请实施例的用于低压I2C通讯的校准系统的示意图。
图3是在SCL信号早于SDA信号的情况下的校准时序图。
图4是在SCL信号晚于SDA信号的情况下的校准时序图。
图5是在SCL信号晚于SDA信号的情况下的另一校准时序图。
图6是根据本申请实施例的用于低压I2C通讯的校准装置中的延时模块的实现示意图。
图7是经图6所示延时模块对信号进行延时的示意图。
图8是根据本申请实施例的用于低压I2C通讯的校准装置中的校准判断模块的实现示意图。
图9是根据本申请实施例的用于低压I2C通讯的校准方法的流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在SCL信号对SDA信号进行采集的过程，将SCL信号的上升沿能够刚好对应SDA信号的变化(上升沿或下降沿)时，能够正确采到SDA信号，而如果SCL信号与SDA信号之间的时延差异较大，使得SCL信号对SDA信号的采集产生错误，不能正确采集SDA信号。
图1是SCL信号对SDA信号进行采集的一种波形图。如图1所示，SCL信号的上升沿不能与SDA信号的变化(上升沿或下降沿)准确匹配，SCL信号与SDA信号的延时差异不满足要求，导致SCL信号无法正确采集SDA信号。在图1中，在SCL信号对SDA信号的任何一次采集过程中，SCL信号的上升沿均没有与SDA信号的变化(上升沿或下降沿)准确匹配，采集的时机都是错误的。
为了解决SCL信号与SDA信号之间的延时差异导致的采集不匹配，根据本申请的一个方面，提供一种用于低压I2C通讯的校准系统。如图2所示，该系统包括数字系统、校准装置和IO控制模块。其中，IO控制模块用于产生SCL信号和SDA信号，校准装置用于对SCL信号和SDA信号进行校准，而数字系统可以包括校准系统中除IO控制模块和校准装置之外的其他任何设备、装置或单元，例如可以包括处理器、存储器和控制逻辑设备等。
在图2所示的系统中，数字系统用于向校准装置发送校准指令；IO控制模块用于产生SCL信号和SDA信号；校准装置用于根据校准指令对SCL信号和SDA信号进行校准。在校准结束后，校准装置保存对SCL信号和SDA信号的延时配置，该延时配置包括对SCL信号和SDA信号的延时时长；校准装置还向数字系统反馈校准结束的信号，并发出指令控制IO控制模块停止产生SCL信号和SDA信号。
如图2所示，校准装置包括激励触发模块、延时模块和校准判断模块，其中，激励触发模块用于响应于数字系统的校准指令向IO控制模块发送控制信号，以控制所述IO控制模块产生SCL信号和SDA信号；延时模块用于对SCL信号和SDA信号执行延时处理；校准判断模块用于响应于经延时的SCL信号能够正确采集经延时的SDA信号，向所述延时模块发送第一指示信号。校准判断模块还用于响应于经延时的SCL信号不能正确采集经延时的SDA信号，向延时模块发送第二指示信号。
具体来说，图2所示的系统的运行过程包括：数字系统向校准装置发送校准指令启动校准，校准装置的校准判断模块控制激励触发模块向IO控制模块发送控制信号，IO控制模块产生预期的激励信号SCL信号和SDA信号。所产生的SCL信号和SDA信号经过延时模块的延时处理，输出到校准判断模块，在校准开始时，延时模块对SCL信号和SDA信号延时相同的时长，这个相同的时长可以是0，即在校准开始时可以不对SCL信号和SDA信号进行延时处理，只在校准判断模块的指示下对SCL信号和SDA信号进行延时处理。校准判断模块判断经延时的SCL信号是否能够正确采集经延时的SDA信号。
在对SCL信号和SDA信号进行延时校准的过程中，IO控制模块所产生的SDA信号的波形是已知的。校准判断模块在判断经延时的SCL信号能否正确采集经延时的SDA信号的过程中，可以将SCL信号采集的输出与已知的SDA信号进行对比，如果一致则表示能够正确采集，否则表示不能正确采集。如果经延时的SCL信号能够正确采集经延时的SDA信号，向延时模块发送第一指示信号，否则延时模块发送第二指示信号。下面分布对“能够正确采集”和“不能正确采集”两种情况进行讨论。
1、对于“能够正确采集”的情况
如上所述，在SCL信号对SDA信号进行采集的过程，将SCL信号的上升沿能够刚好对应SDA信号的变化(上升沿或下降沿)时，能够正确采到SDA信号，这通常要求SDA信号变化出现的时刻比SCL信号的上升沿出现的时刻提前一点点，即SCL信号与SDA信号之间的延时差异在预定的范围内。
在一个实施例中，如果经延时的SCL信号能够正确采集经延时的SDA信号可以认为SCL信号与SDA信号之间的延时差异在预定的范围内，已经满足要求，则第一指示信号用于指示延时装置保存当前的延时配置，该延时配置包括对SCL信号和SDA信号各自的延时时长。在这种情况下，可以结束对SCL信号和SDA信号的延时校准，校准装置例如通过校准判断模块向数字系统发送校准结束的信号，并向激励触发模块发送信号停止指令，以控制IO控制模块停止产生SCL信号和SDA信号。
对SCL信号和SDA信号进行校准的过程中，所采用的频率可以等于校准系统所在设备最高的工作频率，也可以小于校准系统所在设备最高的工作频率。当对SCL信号和SDA信号进行校准的过程中所采用的频率等于校准系统所在设备最高的工作频率时，如果经延时的SCL信号能够正确采集经延时的SDA信号，可以认为SCL信号与SDA信号之间的延时差异已经满足校准系统所在设备的延时校准要求，可以结束对SCL信号和SDA信号的延时校准，并保存延时配置。而当对SCL信号和SDA信号进行校准的过程中所采用的频率低于校准系统所在设备最高的工作频率时，如果经延时的SCL信号能够正确采集经延时的SDA信号，只是表明在当前校准所采用的频率下满足校准系统所在设备的延时校准要求，当校准系统所在设备所采用的工作频率高于当前校准所采用的频率时，存在SCL信号不能正确采集SDA信号的可能。
从而，在另一个实施例中，如果经延时的SCL信号能够正确采集经延时的SDA信号，表明SDA信号出现变化的时刻早于SCL信号的上升沿出现的时刻，延时模块可以继续对SDA信号进行延时操作，延时预设时长，然后校准判断模块判断SCL信号能否正确采集SDA信号，如果还是能够正确采集，则继续对SDA信号进行延时操作，直到SCL信号不能正确采集SDA信号，此时，将最近一次SCL信号能够正确采集SDA信号的延时配置确定为最终的延时配置。这一过程是不断逼近SCL信号能够正确采集经延时的SDA信号的临界点的过程，即SCL信号与SDA信号之间的延时差异能够刚刚好满足SCL信号对SDA信号的采集，这样，即便校准系统所在设备所采用的工作频率高于当前校准所采用的频率，所形成的延时配置也能适用校准系统所在设备所采用的工作频率。
2、对于“不能正确采集”的情况
如果经延时的SCL信号不能正确采集经延时的SDA信号，校准判断模块向延时模块发送第二指示信号，第二指示信号用于指示对SCL信号还是SDA信号进行延时以及延时多长时间，这要根据具体情况而确定。
在一个具体实施例中，校准判断模块确定经延时的SCL信号早于经延时的SDA信号，则发送第二指示信号指示延时模块对SCL信号进行延时。
图3是在SCL信号早于SDA信号的情况下的校准时序图。图3中展示了校准使能信号cal_en、校准时钟信号cal_clk、SDA信号和SCL信号、延时信号Opt_delay<N:0>、延时后的SCL信号和延时后的SDA信号以及输出信号Dout的波形图。校准使能信号cal_en启动校准后，延时模块首先对SCL信号和SDA信号进行延时(在图3中延时为0，即校准的最开始没有进行延时操作)，由于SCL信号的上升沿出现在SDA信号的变化之前，SCL信号不能正确采集SDA信号，此时的输出信号Dout＝0；之后，延时模块对SCL信号进行延时操作，总共延时了m个时钟周期，此时SDA信号变化出现的时刻比SCL信号的上升沿出现的时刻提前一点点，延时差异在预定的范围内，SCL信号能够正确采集SDA信号。
在另一个具体实施例中，校准判断模块确定经延时的SDA信号早于经延时的SCL信号(即SCL信号与SDA信号之间的延时差异超过预定的范围)，则发送第二指示信号指示延时模块对SDA信号进行延时。
图4是在SCL信号晚于SDA信号的情况下的校准时序图。图4中展示了校准使能信号cal_en、校准时钟信号cal_clk、SDA信号和SCL信号、延时信号Opt_delay<N:0>、延时后的SCL信号和延时后的SDA信号以及输出信号Dout的波形图。校准使能信号cal_en启动校准后，延时模块首先对SCL信号和SDA信号进行延时(在图4中延时为0，即校准的最开始没有进行延时操作)，由于SCL信号的上升沿出现在SDA信号的变化之后，SCL信号不能正确采集SDA信号，此时的输出信号Dout＝1；之后，延时模块对SDA信号进行延时操作，总共延时了m个时钟周期，此时SDA信号变化出现的时刻比SCL信号的上升沿出现的时刻提前一点点，延时差异在预定的范围内，SCL信号能够正确采集SDA信号。
在延时模块对SCL信号和SDA信号进行延时操作的过程中，每次延时的时长可以是固定的，例如，每次延时一拍(例如一个时钟CLK周期)或两拍(例如两个时钟CLK周期)，也可以对每次延时操作单独指定延时的时长，还可以在最初几次延时的时长大于最后几次延时的时长，本申请对此不做任何限定。另外，延时模块对SCL信号和SDA信号进行的延时操作，可以只对SCL信号和SDA信号中一者进行延时，或者对二者都进行延时，但是二者延时的时长不同，从而保证一者相对于另一者进行了延时，本申请对延时的具体操作过程不做任何限定，只要保证SCL信号和SDA信号之间相对的延时差异满足预设要求即可。
对于上述“采用较宽脉冲宽度(对应较低频率)的SCL信号和SDA信号进行校准，然后不断逼近SCL信号能够正确采集经延时的SDA信号的临界点的过程”，还可以在以较宽脉冲宽度(对应较低频率)的SCL信号和SDA信号进行校准后，采用较窄脉冲宽度(对应较高频率)的SCL信号和SDA信号进行校准。
在图3中，延时模块对SCL信号进行延时操作，延时后的SCL信号与SDA信号之间的差异能满足较宽脉冲宽度(对应较低频率)的校准要求，即在较宽脉冲宽度(对应较低频率)下SCL信号能够采集到SDA信号。然而，对于较窄脉冲宽度(对应较高频率)可能还是不满足要求。
图5是在SCL信号晚于SDA信号的情况下的另一校准时序图。在经过图3的校准的基础上，图5中采用了较窄脉冲宽度(对应较高频率)的SCL信号与SDA信号进行校准，此时的输出Dout＝0，在较高频率下，表示SCL信号比SDA信号慢的较多，需要对SDA进行延时校准。延时模块对SDA信号进行延时操作，总共延时了x个时钟周期，此时SDA信号变化出现的时刻比SCL信号的上升沿出现的时刻提前一点点，延时差异在预定的范围内，SCL信号能够正确采集SDA信号。
对于延时模块，图6和图7对其所包含的结构和实现原理进行了示意性说明。
图6是根据本申请实施例的用于低压I2C通讯的校准装置中的延时模块的实现示意图。如图6(a)所示，延时模块采用DFF来实现，延时模块包括n个(n大于等于1)DFF，当n大于1时，这n个DFF进行串联，第一个DFF将输入信号Din延时1个Clk时钟周期，得到的延时后的输出D1，然后将D1输入到第二个DFF，第二个DFF将D1延时1个Clk时钟周期，得到的延时后的输出D2，然后将D2输入到第三个DFF，……直到最后一个DFF，得到延时后的输出Dn。在图3中，s1至sn是控制指令或选择指令，分别控制开关K1至Kn的闭合与断开，从而可以选择对输入信号Din经过哪些DFF的延时以及延时多少个Clk时钟周期。图6(b)是对图6(a)中每个DFF的输出D1至Dn进行选择的示意图，在图6(b)中，通过选择指令Sel<n:1>选择D1至Dn中哪些作为最终的输出Dout。
需要说明的是，图6所示的实施例只是表示延时模块包括DFF，而不是延时模块的所有组成。另外，延时模块采用反相器来进行实现，与DFF对输入信号延时1个Clk时钟周期不同的是，反相器通过对输入信号延时反相器固有的时长，从而达到对输入信号进行延时的目的。当然，延时模块还可以采用其他单元或器件进行实现，只要能够实现对输入信号的延时操作，本申请对此不做任何限制。
图7是经图6所示延时模块对信号进行延时的示意图。对于输入信号Din，经过1个Clk时钟周期的延时后，输出D1，D1比Din延后1个Clk时钟周期。
校验判断模块校验SCL信号能否正确采集SDA信号的方式比较多，可以用简单的信号沿判断，或特定的编码数据来判断。图8是以校验信号的上升沿的延迟为例子。图8是根据本申请实施例的用于低压I2C通讯的校准装置中的校准判断模块的实现示意图。在图8中，校准判断模块包括DFF，SCL信号对SDA信号进行采集，得到采集结果Dout，然后判断Dout是否与SDA信号对应或一致。
根据本申请的另一个方面，提供一种用于低压I2C通讯的校准方法。图9是根据本申请实施例的用于低压I2C通讯的校准方法的流程图。如图9所述，该方法包括如下步骤。
步骤S901，响应于数字系统的校准指令，通过激励触发模块向IO控制模块发送控制信号，以控制所述IO控制模块产生SCL信号和SDA信号。
如图2所示，校准装置的激励触发模块用于响应于数字系统的校准指令向IO控制模块发送控制信号，以控制所述IO控制模块产生SCL信号和SDA信号。
步骤S902，通过延时模块对所述SCL信号和所述SDA信号执行延时处理。
如图2所示，校准装置的延时模块用于对SCL信号和SDA信号执行延时处理。图6显示了校准装置中的延时模块的一种实现示意图，图7显示了延时模块对输入的信号进行延时的示意图。
步骤S903,响应于经延时的SCL信号能够正确采集经延时的SDA信号，通过校准判断模块向所述延时模块发送第一指示信号。
步骤S904，响应于经延时的SCL信号不能正确采集经延时的SDA信号，通过所述校准判断模块向所述延时模块发送第二指示信号。
在对SCL信号和SDA信号进行延时校准的过程中，IO控制模块所产生的SDA信号的波形是已知的。校准判断模块在判断经延时的SCL信号能否正确采集经延时的SDA信号的过程中，可以将SCL信号采集的输出与已知的SDA信号进行对比，如果一致则表示能够正确采集，否则表示不能正确采集。如果经延时的SCL信号能够正确采集经延时的SDA信号，向延时模块发送第一指示信号，否则延时模块发送第二指示信号。
下面分布对“能够正确采集”和“不能正确采集”两种情况进行讨论。
1、对于“能够正确采集”的情况
在一个实施例中，如果经延时的SCL信号能够正确采集经延时的SDA信号可以认为SCL信号与SDA信号之间的延时差异在预定的范围内，已经满足要求，则第一指示信号用于指示延时装置保存当前的延时配置，该延时配置包括对SCL信号和SDA信号各自的延时时长。在这种情况下，可以结束对SCL信号和SDA信号的延时校准，校准装置例如通过校准判断模块向数字系统发送校准结束的信号，并向激励触发模块发送信号停止指令，以控制IO控制模块停止产生SCL信号和SDA信号。
在另一个实施例中，如果经延时的SCL信号能够正确采集经延时的SDA信号，表明SDA信号出现变化的时刻早于SCL信号的上升沿出现的时刻，延时模块可以继续对SDA信号进行延时操作，延时预设时长，然后校准判断模块判断SCL信号能否正确采集SDA信号，如果还是能够正确采集，则继续对SDA信号进行延时操作，直到SCL信号不能正确采集SDA信号，此时，将最近一次SCL信号能够正确采集SDA信号的延时配置确定为最终的延时配置。这一过程是不断逼近SCL信号能够正确采集经延时的SDA信号的临界点的过程，即SCL信号与SDA信号之间的延时差异能够刚刚好满足SCL信号对SDA信号的采集，这样，即便校准系统所在设备所采用的工作频率高于当前校准所采用的频率，所形成的延时配置也能适用校准系统所在设备所采用的工作频率。
这样，所述第一指示信号用于指示所述延时模块将所述SDA信号延时预设时长。2、对于“不能正确采集”的情况如上所述，图3和图4显示了在“不能正确采集”的情况，经延时的SCL信号早于还是晚于经延时的SDA信号的判断过程。
这样，在经延时的SCL信号不能正确采集经延时的SDA信号的情况下，所述方法还包括：
步骤S905，响应于经延时的SCL信号早于经延时的SDA信号，通过所述校准判断模块发送所述第二指示信号指示所述延时模块对所述SCL信号进行延时；否则，通过所述校准判断模块发送所述第二指示信号指示所述延时模块对所述SDA信号进行延时。
如图2所示，IO控制模块所产生的SCL信号和SDA信号经过延时模块的延时处理，输出到校准判断模块，在校准开始时，延时模块对SCL信号和SDA信号延时相同的时长，这个相同的时长可以是0，即在校准开始时可以不对SCL信号和SDA信号进行延时处理，只在校准判断模块的指示下对SCL信号和SDA信号进行延时处理。校准判断模块判断经延时的SCL信号是否能够正确采集经延时的SDA信号。
这样，所述方法还包括：步骤S906，在校准开始时，通过所述延时模块用于对所述SCL信号和所述SDA信号延时相同的时长。
如上所述，在“能够正确采集”的情况下，可以结束对SCL信号和SDA信号的延时校准，校准装置例如通过校准判断模块向数字系统发送校准结束的信号，并向激励触发模块发送信号停止指令，以控制IO控制模块停止产生SCL信号和SDA信号。
这样，所述方法还包括：步骤S907，响应于经延时的SCL信号能够正确采集经延时的SDA信号，通过所述校准判断模块向所述激励触发模块发送信号停止指令，以控制所述IO控制模块停止产生所述SCL信号和所述SDA信号。
根据本申请提供的方案，能够对低压I2C通讯的SCL信号和SDA信号进行校准，该方案实现过程简便，并且能够实现自动校准。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明仅用于帮助理解本申请的方法及其核心思想。同时，本领域技术人员依据本申请的思想，基于本申请的具体实施方式及应用范围上做出的改变或变形之处，都属于本申请保护的范围。综上所述，本说明书内容不应理解为对本申请的限制。

Claims (15)

1.一种用于低压I2C通讯的校准装置，包括：
激励触发模块，用于响应于数字系统的校准指令向IO控制模块发送控制信号，以控制所述IO控制模块产生SCL信号和SDA信号；
延时模块，用于对所述SCL信号和所述SDA信号执行延时处理；以及
校准判断模块，用于响应于经延时的SCL信号能够正确采集经延时的SDA信号，向所述延时模块发送第一指示信号。
2.如权利要求1所述的校准装置，其中，所述校准判断模块还用于响应于经延时的SCL信号不能正确采集经延时的SDA信号，向所述延时模块发送第二指示信号。
3.如权利要求2所述的校准装置，其中，在经延时的SCL信号不能正确采集经延时的SDA信号的情况下，所述校准判断模块还用于：
响应于经延时的SCL信号早于经延时的SDA信号，发送所述第二指示信号指示所述延时模块对所述SCL信号进行延时；否则，发送所述第二指示信号指示所述延时模块对所述SDA信号进行延时。
4.如权利要求1所述的校准装置，其中，所述第一指示信号用于指示所述延时装置保存当前的延时配置，所述延时配置包括对所述SCL信号和所述SDA信号的延时时长。
5.如权利要求1所述的校准装置，其中，所述第一指示信号用于指示所述延时模块将所述SDA信号延时预设时长。
6.如权利要求1所述的校准装置，其中，在校准开始时，所述延时模块用于对所述SCL信号和所述SDA信号延时相同的时长。
7.如权利要求1所述的校准装置，其中，所述校准判断模块还用于响应于经延时的SCL信号能够正确采集经延时的SDA信号，向所述激励触发模块发送信号停止指令，以控制所述IO控制模块停止产生所述SCL信号和所述SDA信号。
8.一种用于低压I2C通讯的校准系统，其包括数字系统、IO控制模块以及如权利要求1至7任一者所述的校准装置，其中：
所述数字系统用于向所述校准装置发送校准指令；
所述IO控制模块用于产生SCL信号和SDA信号；以及
所述校准装置用于根据所述校准指令对所述SCL信号和所述SDA信号进行校准。
9.一种用于低压I2C通讯的校准方法，包括：
响应于数字系统的校准指令，通过激励触发模块向IO控制模块发送控制信号，以控制所述IO控制模块产生SCL信号和SDA信号；
通过延时模块对所述SCL信号和所述SDA信号执行延时处理；以及
响应于经延时的SCL信号能够正确采集经延时的SDA信号，通过校准判断模块向所述延时模块发送第一指示信号。
10.如权利要求9所述的校准方法，还包括：响应于经延时的SCL信号不能正确采集经延时的SDA信号，通过所述校准判断模块向所述延时模块发送第二指示信号。
11.如权利要求10所述的校准方法，其中，在经延时的SCL信号不能正确采集经延时的SDA信号的情况下，所述方法还包括：
响应于经延时的SCL信号早于经延时的SDA信号，通过所述校准判断模块发送所述第二指示信号指示所述延时模块对所述SCL信号进行延时；否则，通过所述校准判断模块发送所述第二指示信号指示所述延时模块对所述SDA信号进行延时。
12.如权利要求9所述的校准方法，其中，所述第一指示信号用于指示所述延时装置保存当前的延时配置，所述延时配置包括对所述SCL信号和所述SDA信号的延时时长。
13.如权利要求9所述的校准方法，其中，所述第一指示信号用于指示所述延时模块将所述SDA信号延时预设时长。
14.如权利要求9所述的校准方法，还包括：
在校准开始时，通过所述延时模块用于对所述SCL信号和所述SDA信号延时相同的时长。
15.如权利要求9所述的校准方法，还包括：
响应于经延时的SCL信号能够正确采集经延时的SDA信号，通过所述校准判断模块向所述激励触发模块发送信号停止指令，以控制所述IO控制模块停止产生所述SCL信号和所述SDA信号。
CN202111636876.1A 2021-12-29 2021-12-29 用于低压i2c通讯的校准装置、系统和方法 Pending CN116418436A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111636876.1A CN116418436A (zh) 2021-12-29 2021-12-29 用于低压i2c通讯的校准装置、系统和方法
PCT/CN2022/142775 WO2023125653A1 (zh) 2021-12-29 2022-12-28 用于低压i2c通讯的校准装置、系统和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111636876.1A CN116418436A (zh) 2021-12-29 2021-12-29 用于低压i2c通讯的校准装置、系统和方法

Publications (1)

Publication Number Publication Date
CN116418436A true CN116418436A (zh) 2023-07-11

Family

ID=86997979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111636876.1A Pending CN116418436A (zh) 2021-12-29 2021-12-29 用于低压i2c通讯的校准装置、系统和方法

Country Status (2)

Country Link
CN (1) CN116418436A (zh)
WO (1) WO2023125653A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7991097B2 (en) * 2007-10-04 2011-08-02 Himax Technologies Limited Method and apparatus for adjusting serial data signal
CN103354493B (zh) * 2013-06-26 2016-06-29 华为技术有限公司 一种时钟恢复电路、光接收机及无源光网络设备
CN110266442A (zh) * 2019-07-26 2019-09-20 成都博宇利华科技有限公司 一种数字信号串行传输方法
US11520940B2 (en) * 2020-06-21 2022-12-06 Nuvoton Technology Corporation Secured communication by monitoring bus transactions using selectively delayed clock signal

Also Published As

Publication number Publication date
WO2023125653A1 (zh) 2023-07-06

Similar Documents

Publication Publication Date Title
US10547437B2 (en) Synchronization signal transmitting device, method thereof and power electronic apparatus having the device
EP2436116B1 (en) Pwm synchronization of switched mode power converters
CN107834817B (zh) 一种变流器并联运行控制方法和控制系统
US10129012B2 (en) Tuning circuitry and operations for non-source-synchronous systems
US8392730B2 (en) Current sharing method of DC power supply and device thereof
WO2011023592A1 (en) Wireless communication system
US20140010317A1 (en) Electronic circuit and communication method
CN104679708A (zh) 通用串行总线装置及所应用的频率校正方法
JP2007155587A (ja) 通信装置
CN112598895A (zh) 一种用于防止检定电能表时多信道冲突的系统及方法
CN112235096B (zh) 一种数据通讯方法、数据接收方法、装置以及数据发送方法、装置
CN116418436A (zh) 用于低压i2c通讯的校准装置、系统和方法
US20090258627A1 (en) Receiving circuit, use, and method for receiving in a radio network
US10721055B2 (en) Communication device
EP4350962A1 (en) Multi-channel signal synchronization method, power supply modules, electronic device and power supply device
CN111221378A (zh) 周期信号的时钟域转换方法、装置及可读存储介质
JPH11340958A (ja) 無線通信装置及びその同期引き込み方法
CN102104415B (zh) 帧频帧号异常处理的方法和系统
US20220045716A1 (en) High-voltage pulse generator and communication method therefor
EP4358465A1 (en) Control/monitor signal transmission system
US6825705B2 (en) Clock signal generation circuit and audio data processing apparatus
CN104407534B (zh) 一种分集式多芯片同步系统
KR101754237B1 (ko) 트리거 신호 보다 지연된 클럭을 생성하는 레이더 장비 및 그 구동방법
CN117909280B (zh) Spi主机逻辑电路及spi主机
US10868547B2 (en) Device for determining a propagation time

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination