CN116414760A - 串行总线系统和方法 - Google Patents

串行总线系统和方法 Download PDF

Info

Publication number
CN116414760A
CN116414760A CN202211615533.1A CN202211615533A CN116414760A CN 116414760 A CN116414760 A CN 116414760A CN 202211615533 A CN202211615533 A CN 202211615533A CN 116414760 A CN116414760 A CN 116414760A
Authority
CN
China
Prior art keywords
port
phase
during
primary
bit transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211615533.1A
Other languages
English (en)
Inventor
J·雷纳
S·M·阿帕西奥
B·T·萨拉奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Research and Development Ltd
Original Assignee
STMicroelectronics Research and Development Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Research and Development Ltd filed Critical STMicroelectronics Research and Development Ltd
Publication of CN116414760A publication Critical patent/CN116414760A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G06F13/4077—Precharging or discharging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本申请涉及串行总线系统和方法。本公开涉及一种辅助设备，该辅助设备包括：第一端口，从主设备的第一端口接收时钟信号；以及第二端口，被连接至主设备的第二端口。时钟信号针对每个位传输，确定连续的第一阶段、第二阶段、第三阶段和第四阶段。在每个位传输的所述第一阶段、第二阶段和第四阶段期间，辅助设备将其第二端口置于高阻抗状态。在从辅助设备到主设备的每个数据位传输的所述第三阶段期间，当被传输位具有第一值时，辅助设备对其第二端口进行放电，并且当被传输位具有第二值时，将其第二端口置于高阻抗状态。

Description

串行总线系统和方法
相关申请的交叉引用
本申请是于2021年12月16日提交的发明名称为“Zero-Power Communication”的欧洲专利申请No.21306804以及于2022年5月20日提交的发明名称为“Data exchange on aserial bus”的欧洲专利申请No.22305752的译本并且要求其优先权权益，这些申请都通过引用并入本文。
技术领域
本公开大体上涉及电子电路和设备，并且更具体地涉及一种串行总线系统和方法。
背景技术
已知通过使用将设备彼此连接的导线来在通信系统的两个或多个电子设备之间传输数据。
然而，用于在设备之间交换数据的已知有线链路(例如，SPI或I2C总线)存在各种缺陷。
发明内容
一个实施例提供了一种辅助设备，该辅助设备包括：第一端口，被配置为连接至主设备的第一端口；以及第二端口，被配置为连接至主设备的第二端口。辅助设备的第一端口被配置为接收时钟信号，该时钟信号针对两个设备之间的每个位传输确定第一阶段、第二阶段、第三阶段和第四阶段的序列；辅助设备被配置为在两个设备之间的每个位传输的第一阶段、第二阶段和第四阶段期间将其第二端口置于高阻抗状态；并且辅助设备被配置为：在从辅助设备到主设备的每个数据位传输的第三阶段期间，当被传输数据位具有第一值时将其第二端口放电至参考电势；并且当被传输数据位具有第二值时将其第二端口保持在高阻抗状态。
一个实施例提供了一种主设备，该主设备包括：第一端口，被配置为连接至辅助设备的第一端口；以及第二端口，被配置为连接至辅助设备的第二端口。主设备的第一端口被配置为提供时钟信号，该时钟信号针对两个设备之间的每个位传输确定第一阶段、第二阶段、第三阶段和第四阶段的序列；主设备被配置为在两个设备之间的每个数据位传输的第一阶段期间将其第二端口加载到与参考电势不同的第一电势；主设备被配置为在两个设备之间的每个数据位传输的第二阶段和第四阶段期间将其第二端口置于高阻抗状态；并且主设备被配置为在从辅助设备到主设备的每个数据位传输的第三阶段期间将其第二端口置于高阻抗状态。
一个实施例提供了一种系统，包括上述辅助设备和上述主设备，其中辅助设备的第一端口被连接至主设备的第一端口，并且辅助设备的第二端口被连接至主设备的第二端口。
根据一个实施例，主设备被配置为在从辅助设备到主设备的每个数据位传输的第四阶段期间，基于在第四阶段期间在其第二端口上的电势来确定被传输数据位的值。
根据一个实施例，在从主设备到辅助设备的每个数据位传输的第三阶段期间：辅助设备被配置为将其第二端口置于高阻抗状态；并且主设备被配置为当被传输数据位具有第一值时在其第二端口上施加参考电势，并且当被传输数据位具有第二值时将其第二端口置于高阻抗状态。
根据一个实施例，在从主设备到辅助设备的每个数据位传输的第四阶段期间，辅助设备被配置为基于在第四阶段期间在其第二端口上的电势来确定被传输数据位的值。
根据一个实施例，主设备被配置为在从主设备到辅助设备的每个控制位传输的第一阶段期间将参考电势施加到其第二端口。
根据一个实施例，辅助设备还被配置为在从主设备到辅助设备的每个控制位传输的第三阶段和第四阶段期间将其第二端口保持在高阻抗状态，并且主设备还被配置为在从主设备到辅助设备的每个控制位传输的第二阶段、第三阶段和第四阶段期间将其第二端口置于高阻抗状态或者将其第二端口放电至参考电势。
根据一个实施例，主设备被配置为在从辅助设备到主设备的每个确认位传输的第一阶段期间将其第二端口加载到第一电势；并且辅助设备被配置为在从辅助设备到主设备的每个确认位传输的第三阶段期间，当被传输位指示有效的确认时将其第二端口放电至参考电势，并且当被传输位指示无效传输时将其第二端口保持在高阻抗状态。
根据一个实施例，主设备被配置为：在从辅助设备到主设备的每个确认位传输的第二阶段、第三阶段和第四阶段期间将其第二端口保持在高阻抗状态；并且在从辅助设备到主设备的每个确认位传输的第四阶段期间，基于在第四阶段期间在其第二端口上的电势来确定确认是否有效。
根据一个实施例，在两个设备之间的每个位传输的第一阶段、第二阶段、第三阶段和第四阶段的开始，主设备被配置为提供在上升沿类型和下降沿类型之中的第一类型时钟信号的边沿。
根据一个实施例，主设备被配置为针对两个设备之间的每个位传输提供时钟信号的仅一个脉冲，脉冲的开始指示传输的第三阶段的开始，并且脉冲的结束指示传输的第四阶段的开始。
根据一个实施例，时钟信号的每个脉冲的持续时间通过设备的第二端口从第一电势到参考电势的放电时间来确定。
一个实施例提供了一种在辅助设备和主设备之间传输位的方法，辅助设备包括：第一端口，被连接至主设备的第一端口；以及第二端口，被连接至主设备的第二端口，其中：主设备的第一端口将时钟信号提供给辅助设备的第一端口，时钟信号针对两个设备之间的每个位传输确定第一阶段、第二阶段、第三阶段和第四阶段的序列；在两个设备之间的每个数据位传输的第一阶段期间，主设备将其第二端口加载到与参考电势不同的第一电势，同时辅助设备将其第二端口保持在高阻抗状态；在两个设备之间的每个数据位传输的第二阶段期间，主设备和辅助设备将其第二端口保持在高阻抗状态；在从辅助设备到主设备的每个数据位传输的第三阶段期间，当主设备将其第二端口保持在高阻抗状态时，辅助设备将其第二端口放电至参考电势以传输数据位的第一值，并且将其第二端口保持在高阻抗状态以传输数据位的第二值；并且在两个设备之间的每个数据位传输的第四阶段期间，设备的第二端口上的电势确定被传输数据位的值。
根据一个实施例，上述系统被配置为实施以上方法。
附图说明
前述特征和优点以及其他特征和优点将在具体实施例的以下描述中详细描述，该具体实施例是参照附图通过图示而非限制给出的，在附图中：
图1用框图示了通信系统的实施例；
图2是图示了图1的系统的详细实施例的示意图；
图3是图示了在图1或图2的系统中具有第一值的数据位传输的实施例的计时图；
图4是图示了在图1或图2的系统中具有第二值的数据位传输的实施例的计时图；
图5是图示了根据实施例的位传输在图1或图2的系统中的同步的计时图；
图6是图示了根据另一个实施例的位传输在图1或图2的系统中的同步的计时图；
图7是图示了根据再一个实施例的位传输在图1或图2的系统中的同步的计时图；
图8是图示了在图1或图2的系统中控制位传输的实施例的计时图；
图9是图示了在图1或图2的系统中确认位传输的实施例的计时图；以及
图10A、图10B和图10C图示了在图1或图2的系统中交换的分组的示例。
具体实施方式
在各个附图中，类似的特征由类似的附图标记指定。具体地，在各种实施例中共有的结构和/或功能特征可以具有相同的附图标记，并且可以设置相同的结构、尺寸和材料特性。
为了清晰起见，仅详细图示和描述了对理解本文描述的实施例有用的操作和元件。
除非另有指示，否则当提及连接在一起的两个元件时，这表示除了导体之外没有任何中间元件的直接连接，并且当提及耦合在一起的两个元件时，这表示这两个元件可以被连接，或者它们可以经由一个或多个其他元件而被耦合。
在以下公开中，除非另有指示，否则当提及绝对位置限定词(诸如术语“前面”、“后面”、“顶部”、“底部”、“左侧”、“右侧”等)或相对位置限定词(诸如术语“上方”、“下方”、“较高”、“较低”等)或定向限定词(诸如“水平”、“竖直”等)时，指的是附图所示的定向。
除非另有指定，否则词语“近似”、“约”、“基本上”和“大约”表示在10％内，并且优选地在5％内。
各种公开的实施例可以解决对通信系统的需要，该通信系统包括使用有线链路交换串行数据的两个设备，其中与使用有线链路交换串行数据的两个设备的已知系统相比，两个设备中的一个设备的功耗被减少。因此，本发明的一些实施例可以被用于解决用于交换串行数据的已知有线链路和/或设备的至少一些缺点。
本发明人在此处提供了一种通信系统，该通信系统包括主设备或电路M(也称为主设备M)和至少一个辅助设备或电路S(也称为从设备)，它们被配置为经由有线总线(例如，零功率(Zero-power)总线或ZP总线)交换串行数据。总线包括数据线和时钟线，数据线和时钟线分别被连接在主设备M和辅助设备S之间。为了从辅助设备S向主设备M传输数据位，主设备M在时钟线上提供时钟信号ZPclk，信号ZPclk针对从辅助设备S到主设备M的数据位传输，确定或定义四个连续阶段P1、P2、P3和P4。在第一阶段P1期间，主设备M将数据线加载到不同于参考电势的第一电势。在第二阶段P2期间，由辅助设备S和主设备M将数据线保持在高阻抗状态。在第三阶段P3期间，辅助设备S将数据线置于参考电势以传输被传输数据位的第一值，并且将数据线保持在高阻抗状态以传输被传输数据位的第二值。在第四阶段P4期间，可以由主设备M读取数据线的电势，然后主设备M基于所读取的电势来确定被传输数据位的值。
因此，在所提出的通信系统中，无论从辅助设备S传输到主设备M的数据位的值是多少，该位传输都是在数据线未由辅助设备S加载到第一电势的情况下完成的。因此，与辅助设备必须将数据线加载到第一电势以传输从辅助设备传输到主设备的数据位的第一值或第二值的通信系统相比，辅助设备S的功耗被减少。
此外，由于由主设备M将信号ZPclk提供给辅助设备S，与用于同步位传输的时钟信号将至少部分地由系统的辅助设备提供的通信系统相比，辅助设备S的功耗被减少。
此外，在每个数据位传输期间，仅在该数据位传输的第一阶段期间，由主设备将数据线加载到第一电势，导致与在默认情况下数据线将被上拉到第一电势(例如，由于上拉电阻器)的通信系统相比，功耗更低。
在各种实施例中，在通过引用并入本文的、标题为“Serial Bus Protocol”的、与代理人案号ST-EDI-0563US01相对应的共同未决的美国专利申请中以及在欧洲专利申请No.22305752中公开和描述的协议可以被用作使用本文公开的电路和方法传输和接收的数据的数据协议。
图1以框图示了通信系统1的实施例，通信系统1包括主设备M和至少一个辅助设备S。在图1的示例中，系统1仅包括一个辅助设备S。辅助设备S包括被配置为连接至主设备M的对应端口M1的端口S1。端口S1被配置为接收时钟信号ZPclk。因此，主设备M包括端口M1，端口M1被配置为连接至辅助设备S的对应端口S1。端口M1被配置为提供信号ZPclk。
在图1中，端口S1由导线100(也称为时钟线100)连接至端口M1。
在图1中，电容元件C1被连接在线100和参考电势(例如，接地电势GND)之间。该电容元件C1表示与线100的电容、端口S1的电容和端口M1的电容等效的电容。
如上面已经指示的，信号ZPclk针对设备M和S之间的每个位传输，确定位传输的四个连续阶段P1、P2、P3和P4。
根据实施例，被传输位是数据位、控制位或确认位。
根据实施例，被传输位从辅助设备S传输到主设备M，或者从主设备M传输到辅助设备S。
例如，信号ZPclk是二进制信号，也就是说，在两个状态或电平之间转换的信号，并且更具体地，在第一电平和第二电平之间转换，第一电平与参考电势(在该示例中为电势GND)相对应，第二电平与不同于参考电势的第一电势Vdd(电势Vdd，例如，相对于参考电势GND为正)相对应。例如，正电势Vdd的值被包括在从0.5V到5V的范围内，例如，等于1.5V。
将在下面相对于图5、图6和图7描述信号ZPclk如何确定四个阶段P1、P2、P3和P4的不同实施例。
辅助设备S包括被配置为连接至主设备M的对应端口M2的端口S2。因此，主设备M包括被配置为连接至辅助设备S的对应端口S2的端口M2。在图1中，端口S2由导线102连接至端口M2。例如，线102也被称为数据线102。线102上的信号被称为数据信号，并且被引用或称为ZPdata。
在图1中，电容元件C2被连接在线102和参考电势GND之间。该电容元件C2表示与线102的电容、端口S2的电容和端口M2的电容等效的电容。例如，电容元件C2的值由被连接在端口M2和参考电势GND之间的主设备M的电容器(图1上未示出)确定或调整，和/或由被连接在端口S2和参考电势GND之间的辅助设备S的电容器(图1上未示出)确定或调整，和/或由被连接在设备S和M外部的参考电势GND和线102之间的系统1的电容器(图1上未示出)确定或调整。
根据一个实施例，参考电势GND被提供给主设备M的端口M3。端口M3被配置为接收电势GND。辅助设备S还包括被配置为接收电势GND的端口S3。根据一个实施例，端口M3和端口S3由导线104彼此连接，导线104也可以被称为参考线。
根据一个实施例，线100和102以及当它存在于系统1中时的线104构成总线，并且更具体地，构成用于串行传输数据或串行数据的总线。该总线可以是零功率总线或ZP总线。
尽管未图示，但如果系统1包括至少两个辅助设备S，则所有辅助设备S的端口S1被连接至相同的线100，从而连接至设备M的端口M1；所有辅助设备S的端口S2被连接至相同的线102，从而连接至设备M的端口M2；并且例如，所有辅助设备S的端口S3共享与设备M的端口M3上的电势相同的电势GND。
主设备M被配置为在两个设备M和S之间的每个位(例如，数据位)传输的阶段P2和P4期间，将其端口M2置于或保持在高阻抗状态。主设备M被配置为在两个设备S和M之间的每个数据位传输的阶段P1期间，将其端口M2(即，线100)加载到电势Vdd。主设备M被配置为在从辅助设备S到主设备M的每个数据位传输的阶段P3期间，将其端口M2置于或保持在高阻抗状态。
此外，辅助设备S被配置为在两个设备S和M之间的每个位(例如，数据位)传输的阶段P1、P2和P4期间，将其端口S2置于或保持在高阻抗状态。辅助设备S被配置为在从辅助设备S到主设备M的每个数据位传输的阶段P3期间，当被传输数据位具有第一值(例如，‘0’)时，将其端口S2(即，线102)放电至参考电势GND，并且当被传输数据位具有第二值(例如，‘1’)时，将其端口S2保持在高阻抗状态。
换言之，针对从辅助设备S到主设备M的每个数据位传输：在位传输的阶段P1期间，在端口S2处于高阻抗状态的同时，线102由主设备M，并且更具体地由设备M的端口M2加载到电势Vdd；在位传输的阶段P2期间，由于端口M2和S2两者都处于高阻抗状态，所以线102保持在近似等于电势Vdd的电势；在阶段P3期间，当要传输的位具有第一值时，通过将电势GND施加到端口S2，同时端口M2处于高阻抗状态，将线102置于或下拉到参考电势GND；在位传输的阶段P3期间，当要传输的位具有第二值时，通过将端口S2和M2两者并且从而将线102保持在高阻抗状态，使线102保持在近似等于电势Vdd的电势；并且在位传输的阶段P4期间，端口M2和S2都保持在高阻抗状态，并且如果被传输位具有第一值，则在该阶段P4期间线102上的电势保持等于参考电势，并且如果被传输位具有第二值，则近似于电势Vdd。
为了向主设备M传输第二值的位，辅助设备S不需要将线102(即，电容元件C2)加载到电势Vdd。与从辅助设备到主设备的位传输要求辅助设备将线102加载到电势Vdd的辅助设备相比，这允许减少辅助设备S的功耗。
根据一个实施例，在从辅助设备S到主设备M的数据位传输期间，在该位传输的阶段P4期间，被被传输位的值由主设备M进行读取。被被传输位的值的读取基于在阶段P4期间(例如，在该阶段P4的开始时)线102的电势(也就是说，端口M2上的电势)。例如，主设备M将线102(或端口M2)的电势与至少一个电势(或阈值)进行比较，并且确定线102的电势是否对应于指示被传输位具有第一值(例如，‘0’)的参考电势GND，或者线102的电势是否对应于指示被传输位具有第二值(例如，‘1’)的电势Vdd。
基于以上描述，本领域技术人员能够选择或调整电容元件C2的电容值和/或阶段P1至P4中的每个阶段的持续时间，以确保当被传输数据位具有第二值(在对应阶段P3期间端口S2处于高阻抗状态)时，在对应阶段P4期间(例如，在该阶段P4的开始时)线102上的电势近似等于电势Vdd。
实际上，实际上，在具有第二值的数据位从辅助设备S到主设备M的传输的阶段P2、P3和P4期间，线102上的电势随时间衰减，衰减速率取决于电容元件C2的电容值以及通过端口S2和M2的可能电流泄漏。
因此，在本公开中，线102上的电势被称为“近似等于电势Vdd”，例如，如果线102上的电压高于阈值，该阈值指示线102上的与信号ZPdata的高电平相对应的电压，则当线102上的电压低于阈值时，线102上的该电压对应于信号ZPdata的低电平。
例如，电容元件C2的电容值和/或用以确定阶段P2、P3和P4中每个阶段的持续时间的信号ZPclk的定时(timing)被确定，以确保在具有第二值的每个数据位传输的阶段P4期间，线102上的电压高于上面提及的阈值，并且然后被认为对应于信号ZPdata的高电平。
根据一个实施例，系统1并且因此设备S和M也允许将数据位从主设备M传输到辅助设备S。从主设备M到辅助设备S的数据位传输的阶段P1、P2和P4与从辅助设备S到主设备M的数据位传输的阶段相同。然而，在从主设备M到辅助设备S的数据位传输的阶段P3期间，辅助设备S被配置为将其端口S2保持在高阻抗状态，并且主设备M被配置为：如果被传输位具有第一值，则将其端口M2以及线102置于参考电势GND；并且如果被传输位具有第二值，则将其端口M2以及线102保持在高阻抗状态。
换言之，针对从主设备M到辅助设备S的每个数据位传输：在位传输的阶段P1期间，在端口S2处于高阻抗状态的同时，线102由主设备M加载，并且更具体地由设备M的端口M2加载到电势Vdd；在位传输的阶段P2期间，由于端口M2和S2两者都处于高阻抗状态，所以线102保持在近似等于电势Vdd的电势；在阶段P3期间，当要传输的位具有第一值时，通过将电势GND施加到端口M2，同时端口S2处于高阻抗状态，将线102置于或下拉到参考电势GND；在位传输的阶段P3期间，当要传输的位具有第二值时，通过将端口S2和M2并且因此将线102保持在高阻抗状态，使线102保持在近似等于电势Vdd的电势；并且在位传输的阶段P4期间，端口M2和S2都保持在高阻抗状态，并且如果被传输位具有第一值，则在该阶段P4期间线102上的电势保持等于参考电势GND，并且如果被传输位具有第二值，则近似于电势Vdd。
根据一个实施例，在从主设备M到辅助设备S的数据位传输期间，在该位传输的阶段P4期间，被传输位的值由辅助设备S进行读取。被传输位的值的读取基于在阶段P4期间(例如，在该阶段P4的开始时)线102的电势(也就是说，其端口S2上的电势)。例如，辅助设备S将线102(或端口S2)的电势与至少一个电势(或阈值)进行比较，并且确定线102的电势是否对应于指示被传输位具有第一值(例如，‘0’)的参考电势GND，或者线102的电势是否对应于指示被传输位具有第二值(例如，‘1’)的电势Vdd。
根据一个实施例，系统1并且因此设备S和M也允许将控制位CTRL从主设备M传输到辅助设备S。主设备M被配置为在位CTRL传输的阶段P2期间在其端口M2上施加参考电势GND，使得阶段P2结束时端口M2和S2上以及线102上的电势等于参考电势GND。因此，端口M2和S2以及线102的电势在位CTRL传输的阶段P3开始时等于GND，而该电势在两个设备S和M之间的数据位传输的阶段P3开始时近似等于Vdd。这可以由辅助设备S检测，辅助设备S然后基于在阶段P3开始时端口S2上的电势来确定被传输的位是数据位还是位CTRL。例如，辅助设备被配置为在位传输的阶段P3开始时，确定线102上的电压是否近似等于电势Vdd或等于电势GND，例如，通过将线102的电压与至少一个阈值进行比较，类似于上面针对数据位传输所描述的那样。
根据一个实施例，辅助设备S被配置为在从设备M到设备S的每个位CTRL传输的所有阶段P1至P4期间，将其端口S2保持在高阻抗状态。
作为示例，在位CTRL传输的阶段P2期间，主设备M被配置为在端口M2上施加参考电势GND。作为另一个示例，在位CTRL传输的阶段P2期间，主设备M被配置为将端口M2保持在高阻抗状态，因为端口S2也处于高阻抗状态，所以导致线102保持在参考电势GND。
作为示例，在位CTRL传输的阶段P4期间，主设备M被配置为在端口M2上施加参考电势GND。作为另一个示例，在位CTRL传输的阶段P4期间，主设备M被配置为将端口M2保持在高阻抗状态，因为端口S2也处于高阻抗状态，所以导致线102保持在参考电势GND，。
换言之，针对从主设备M到辅助设备S的每个位CTRL传输：在位CTRL传输的阶段P1期间，线102被置于或下拉到参考电势GND，因为端口M2被置于电势GND，同时端口S2处于高阻抗状态；并且在该传输的其他阶段P2、P3和P4期间，线102保持在参考电势GND。
根据一个实施例，辅助设备S还被配置为将确认位ACK传输到主设备M。位ACK具有用于指示有效的确认的第一值，或者换言之，授予确认，并且具有用于指示无效的确认的第二值，或者换言之，拒绝确认。当位ACK具有第一值(或者第二值)时从辅助设备S到主设备M的位ACK传输与当数据位具有第一值(或者第二值)时从辅助设备S到主设备M的数据位传输相同。换言之，如果在阶段P3期间线102以及端口M2和S2被下拉到参考电势GND，则授予确认，使得授予确认需要来自辅助设备S的动作。因此，在辅助设备S刚刚将其端口S2置于高阻抗状态的情况下，拒绝确认。
根据一个实施例，主设备M还被配置为将确认位ACK传输到辅助设备M。位ACK具有用于指示有效的确认的第一值，并且具有用于指示无效的确认的第二值。当位ACK具有第一值(或者第二值)时从主设备M到辅助设备S的位ACK传输与当数据位具有第一值(或者第二值)时从主设备M到辅助设备S的数据位传输相同。换言之，如果在阶段P3期间线102以及端口M2和S2被下拉到参考电势GND，则授予确认，使得授予确认需要来自主设备M的动作。因此，在主设备M刚刚将其端口S2置于高阻抗状态的情况下，拒绝确认。
在系统1中，没有上拉电阻器将线102耦合至在与线102上的信号的高电平相对应的电势(例如，Vdd)处的节点。换言之，系统1不包括任何无上拉(no pull-up)电阻器，该无上拉电阻器的第一端子被连接至与线102上的信号的低电平相对应的电势(例如，Vdd)处的节点并且第二端子被连接至线102。这同样适用于线100。
图2是图示了图1的通信系统1的详细实施例的示例的示意图。在此处仅讨论图1和图2之间的差异。此外，图2所示的详细实施例只是实施方式的示例，并且本领域技术人员能够以不同方式来实施设备S和/或设备M。
在由图2图示的示例中，辅助设备S包括电路200。电路200被配置为生成用于辅助设备S的时钟信号clk-i，信号clk-i是辅助设备S的内部时钟信号。电路200具有连接至端口S1的输入，以接收信号ZPclk。电路200的输出提供信号clk-i。例如，电路200被配置为使得信号ZPclk的每次转换(commutation)都导致信号clk-i的对应转换。作为示例，电路200是缓冲电路。电路200例如，由辅助设备S的电源电势VddS供电。为了被供电，电路200例如，被配置为接收电势VddS和GND。例如，电势VddS等于或基本等于电势Vdd。
在由图2图示的示例中，辅助设备S包括电路202。电路202被配置为将数据位从辅助设备S传输到主设备M。换言之，在从设备S到设备M的位传输的阶段P4期间，电路202被配置为当被传输位具有第一值(或者第二值)时，将端口S2置于电势GND(或者将端口S2置于高阻抗状态)。此外，电路202被配置为在设备S和M之间的位传输的阶段P1、P2和P4期间将端口S2保持在高阻抗状态。电路202被连接至端口S2。作为示例，电路202接收信号data-oS，信号data-oS针对从辅助设备S到主设备M的每个位传输指示被传输位的值。更一般地，针对设备S和M之间的每个位传输，信号data-oS向电路202指示何时端口S2必须被置于高阻抗状态或者何时电势GND必须被施加到端口S2。电路202例如，是被连接在端口S2和电势GND(即，例如，端口S3)之间的开关。开关202由信号data-oS控制。例如，开关202是MOS(“金属氧化物半导体”)晶体管。当开关202断开时，端口S2处于高阻抗状态，并且当开关202闭合时，端口处于参考电势GND。例如，晶体管202具有N型沟道(NMOS晶体管)，其漏极被连接至端口S2，其源极被连接至端口S3，并且其栅极接收信号data-oS。
作为示例，辅助设备S包括控制电路(图2上未示出)，被配置为控制设备S和M之间的每个位传输。例如，控制电路接收信号clk-i并且提供信号data-o。例如，控制电路至少基于信号clk-i生成信号data-o。例如，控制电路至少基于信号clk-i、并基于位从辅助设备S传输到主设备M或从主设备M传输到辅助设备的事实、以及基于当位朝向主设备M传输时的被传输位的值，来生成信号data-o。
在由图2图示的示例中，主设备M包括电路204，电路204被配置为在端口M1上提供信号ZPclk，使得信号ZPclk经由时钟线100而被传输到端口S1。例如，电路204被配置为从信号clk-o生成信号ZPclk，信号clk-o是设备M的内部信号。电路204具有接收信号clk-o的输入以及被连接至端口M1以提供信号ZPclk的输出。例如，电路204被配置为使得信号clk-o的每次转换导致信号ZPclk的对应转换。作为示例，电路204是缓冲电路。电路204例如，由主设备M的电源电势VddM供电。为了被供电，电路204例如，被配置为接收电势VddM和GND。
例如，电势VddM等于或基本等于电势Vdd。例如，电势VddM低于电势Vdd和辅助设备S的过电压保护组件的触发阈值VtrigS的总和，但高于与线102上的电势进行比较以确定信号ZPdata是处于高电平还是低电平的辅助设备S的阈值。例如，以对称的方式，电势VddS低于电势Vdd和主设备M的过电压保护组件的触发阈值VtrigM的总和，但高于与线102上的电势进行比较以确定信号ZPdata是处于高电平还是低电平的主设备M的阈值。作为示例，阈值VtrigM和VtrigS都相等，例如，等于0.7V，并且电压VddM和VddS各自具有从Vdd-VtrigM到Vdd+VtrimM的范围内的值。
在图2的示例中，主设备M包括电路206，电路206被配置为针对设备S和M之间的每个数据位传输在该数据位传输的阶段P1期间将端口M2以及线102加载到电势Vdd。此外，电路206被配置为针对从辅助设备S到主设备M的每个数据位传输，在朝向主设备M的该数据位传输的阶段P2、P3和P4期间将其端口M2保持在高阻抗状态。电路206具有连接至端口M2的输出。例如，信号负载指示电路206是必须在端口M2上施加电势Vdd还是必须将端口M2保持在高阻抗状态。电路206例如，由电源电势VddM供电。要被供电的电路200例如，被配置为接收电势VddM和GND。
作为示例，电路M包括控制电路(图2上未示出)，该控制电路被配置为控制设备S和M之间的每个位传输。例如，控制电路生成信号负载和clk-o。
在由图2图示的示例中，主设备M包括电路208，电路208被配置为在该数据位传输的阶段P4期间确定从辅助设备S传输到主设备M的数据位的值。电路208具有连接至端口M2的输入。电路208例如，被配置为基于信号ZPdata生成例如二进制信号的信号data-iM，信号data-iM代表从辅助设备S传输到主设备M的数据位的值。更一般地，信号data-iM指示信号ZPdata的电势是对应于电势Vdd还是对应于电势GND。换言之，电路208被配置为在从辅助设备S到主设备M的每个数据位传输的阶段P4期间(优选地在该阶段P4的开始时)从端口M2上的电势生成信号data-iM。例如，电路208被配置为将端口M2的电势(或者换言之，信号ZPdata的电平)与至少一个电势水平进行比较，并且确定信号Zpdata的电平是对应于电势Vdd还是对应于电势GND。例如，电路208包括至少一个比较器。例如，电路208的比较器可以是包括运算放大器的模拟比较器。例如，电路208的比较器可以是数字门，诸如触发器或反相器，其中阈值通常等于门的电源电势值的一半，该电源电势例如，等于主设备M中的VddM。电路208例如，由电源电势VddM供电。为了被供电，电路200例如，被配置为接收电势VddM和GND。
根据实施例，系统1以及设备S和M也被配置为将数据位从主设备M传输到辅助设备S。因此，在该位传输的阶段P3期间，设备S的电路202例如，还被配置为将端口S2保持在高阻抗状态，并且设备M的电路206例如，被配置为当被传输位具有第一值(或者第二值)时，对端口M2和线102施加参考电势GND(或者将端口M2保持在高状态阻抗)。例如，电路206接收信号data-oM，信号data-oM指示在数据位传输的阶段P3期间，电路206是必须将端口P2保持在高阻抗状态还是必须在端口P2上施加电势GND。例如，信号data-oM由设备M的控制电路(图2上未示出)提供。
在系统1也被配置为将数据位从主设备M传输到辅助设备S的实施例中，例如，辅助设备S被配置为在传输的阶段P4期间，例如，在该阶段P4开始时，基于端口S2和线102的电势来确定被传输位的值。因此，根据一个实施例，辅助设备S包括电路210，电路210被配置为基于信号ZPdata生成例如二进制信号的信号data-iS，信号data-iS代表从主设备M传输到辅助设备S的数据位的值。更一般地，信号data-iS指示信号ZPdata的电势是对应于电势Vdd还是对应于电势GND。换言之，电路210被配置为在该数据位传输的阶段P4期间，优选地在该阶段P4开始时，从端口S2上的电势确定被传输位的值。电路210具有连接至端口S2的输入。例如，电路210被配置为将端口S2的电势(或者换言之，信号Zpdata的电平)与至少一个电势水平进行比较，并且确定信号ZPdata的电平是对应于电势Vdd还是对应于电势GND。例如，电路210包括至少一个比较器。例如，电路210的比较器可以是包括运算放大器的模拟比较器。例如，电路210的比较器可以是数字门，诸如触发器或反相器，其中阈值通常等于门的电源电势值的一半，该电源电势例如，等于辅助设备S中的VddS。例如，电路210由电源电势VddS供电。例如，为了被供电，电路200被配置为接收电势VddS和GND。例如，电路210与电路208类似或相同。信号data-iS例如，被提供给设备S的控制电路(图2上未示出)。
根据一个实施例，系统1并且因此设备S和M被配置为将控制位CTRL从主设备M传输到辅助设备S。然后，例如，电路206被配置为在将位CTRL从设备M传输到设备S的阶段P1期间，将参考电势GND施加到端口M2和线102。例如，电路206还被配置为在这种位CTRL传输的阶段P2、P3和P4中的每个阶段期间，将端口M2保持在高阻抗状态或在端口M2上施加电势GND。在位CTRL传输期间，例如，针对传输的每个阶段P1、P2、P3、P4，电路206至少基于信号负载(例如，基于信号负载和data-oM)来确定端口M2是否必须保持在高阻抗状态，或者参考电势GND是否必须被施加到端口M2。此外，例如，电路210被配置为读取或确定端口S2上的电势是否在阶段P3开始时等于参考电势GND。例如，信号data-iS指示在阶段P3开始时端口S2是否处于电势GND。例如，电路202由信号data-oS配置或控制，以在从设备M到设备S的位CTRL传输的所有阶段P1、P2、P3和P4期间将端口S2保持在高阻抗状态。
根据一个实施例，辅助设备S还被配置为将确认位ACK传输到主设备M。然后，例如，电路202、206和208被配置为以与从辅助设备S到主设备M的数据位传输相同的方式来实施该传输。具体地，为了授予确认，电路202被配置为在位传输的阶段P3期间在端口S2上施加参考电势GND，同时端口M2由主设备M保持在高阻抗状态。
根据一个实施例，主设备M还被配置为将确认位ACK传输到辅助设备S。然后，例如，电路202、206和210被配置为以与从主设备M传输到辅助设备S的数据位传输相同的方式来实施该传输。具体地，为了授予确认，电路206被配置为在位传输的阶段P3期间在端口S2上施加参考电势GND，同时端口M2由辅助设备S保持在高阻抗状态。
图3是图示了在图1或图2的通信系统中具有第一值的数据位传输的实施例的计时图。更具体地，图3示出了在被传输位具有第一值的情况下，在从辅助设备S到主设备M的数据位传输的连续阶段P1、P2、P3和P4期间在线102上的信号ZPdata的演变。
在阶段P1期间，通过在端口M2上施加电势Vdd，主设备M将线102加载到电势Vdd，同时端口S2处于高阻抗状态。如由图3中的虚线图示的，在阶段P1开始时，由于设备S和M之间的具有第一值的数据位或指示无效的确认的位ACK的先前传输的阶段P2，线102的电势可能已经近似等于电势Vdd。
在下一阶段P2期间，由于端口S2和M2两者都处于高阻抗状态，线102保持在高状态阻抗。因此，线102的电势保持近似等于电势Vdd。尽管图3上未示出，但在阶段P2期间，由于一些电流泄漏，线102的电势可能会稍微降低。
例如，在阶段P3开始时，辅助设备S检测到线102的电势对应于电势Vdd，这意味着被传输位不是位CTRL。
在下一阶段P3期间，由于被传输位具有第一值，电势GND由辅助设备S施加到端口S2和线102，同时端口M2由主设备M保持在高阻抗状态。因此，线102被放电至电势GND。
在下一阶段P4期间，由于端口S2和M2都处于高阻抗状态，线102的电势保持等于电势GND，向主设备M指示从辅助设备S接收的位具有第一值。例如，主设备M基于在阶段P4期间信号data-iM的状态(例如，基于在阶段P4开始时信号data-iM的状态)检测到被传输位具有第一值。
尽管图3上未示出，但所图示的阶段P1可以紧跟在设备S和M之间的先前位传输的阶段P4之后，和/或所图示的阶段P4随后可以是在设备S和M之间的下一位传输的阶段P1。
尽管图3图示了在被传输位具有第一值的情况下从辅助设备S到主设备M的数据位传输，但图3也可以图示在被传输位具有第一值的情况下从主设备M到辅助设备S的数据位传输。实际上，在将具有第一值的数据位从主设备M传输到辅助设备S的阶段P3中，电势GND由主设备M施加到端口M2和线102，同时端口S2处于高阻抗状态，并且线102被放电至电势GND。因此，在这种位传输的阶段P3中，线102被放电至参考电势GND，如图3所图示的。
图4是图示了在图1或图2的通信系统中具有第二值的数据位传输的实施例的计时图。更具体地，图4示出了在被传输位具有第二值的情况下，在从辅助设备S到主设备M的数据位传输的连续阶段P1、P2、P3和P4期间线102上的信号ZPdata的演变。
在此处仅讨论图3和4之间的差异。具体地，图4与图3的差异仅在于其阶段P3和P4。
在图4的阶段P3期间，由于被传输位具有第二值，端口S2由设备S保持在高阻抗状态。因此，由于端口S2和M2两者都处于高阻抗状态，线102的电势保持近似等于电势Vdd。尽管图4上未示出，但在该阶段P3期间，由于一些电流泄漏，线102的电势可能会稍微降低。
在图4的下一阶段P4期间，由于端口S2和M2两者都处于高阻抗状态，线102的电势保持近似等于电势Vdd，向主设备M指示从辅助设备S接收的位具有第二值。例如，主设备M在基于阶段P4期间信号data-iM的状态(例如，基于在阶段P4开始时信号data-iM的状态)检测到被传输位具有第二值。
尽管图4上未示出，但在阶段P3和P4期间，由于一些电流泄漏，线102的电势可能会稍微降低。
尽管图4上未示出，但所图示的阶段P1可以紧跟在设备S和M之间的先前位传输的步骤P4之后，和/或所图示的阶段P4随后可以是在设备S和M之间的下一位传输的阶段P1。
尽管图4图示了在被传输位具有第二值的情况下从辅助设备S到主设备M的数据位传输，但图4也可以图示在被传输位具有第二值的情况下从主设备M到辅助设备S的数据位传输。实际上，在从主设备M到辅助设备S的具有第二值的数据位传输的阶段P3中，端口M2由主设备M保持在高阻抗状态，同时端口S2处于高阻抗状态，并且线102保持在近似等于Vdd的电势。因此，在这种位传输的阶段P3中，线102保持处于电势Vdd，如图4所图示的。
如先前关于图1和图2指示的，信号ZPclk针对设备S和M之间的每个位传输，确定连续阶段P1、P2、P3和P4，或者换言之，确定阶段P1、P2、P3和P4的序列。换言之，信号ZPclk针对设备S和M之间的每个位传输，确定设备S和M之间的传输的同步。
图5、图6和图7分别对应于根据相应的不同实施例图示这种同步的计时图。更具体地，图5、图6和图7分别示出了线100上的信号ZPclk的演变以及阶段P1、P2、P3和P4的对应序列。
在图5的实施例中，每个阶段P1、P2、P3和P4对应于信号ZPclk的相应循环或周期。因此，在图5中，位传输占用信号ZPclk的四个周期。在图5的示例中，信号ZPclk的每个周期开始于信号ZPclk的活动边沿，以知道(know)图5的示例中的上升沿。因此，传输的每个阶段P1、P2、P3、P4开始与信号ZPclk的活动边沿同步。
在图6和图7的实施例中，设备S和M之间的每个位传输仅在信号ZPclk的一个循环或周期内执行。换言之，在这些实施例中，每个位传输仅对应于信号ZPclk的一个脉冲。
更具体地，在图6和图7中，位传输的阶段P3的开始(或者换言之，从该传输的阶段P2切换到阶段P3)对应于信号ZPclk的脉冲的开始。信号ZPclk的脉冲的开始对应于信号ZPclk的活动边沿，以知道图6和7的示例中的上升沿。
在图6的实施例中，位传输的阶段P4的结束对应于信号ZPclk的脉冲的结束。信号ZPclk的脉冲的结束对应于信号ZPclk的非活动边沿，以知道图6的示例中的下降沿。例如，在这种实施例中，信号ZPdata的电势值在阶段P4结束时被读取。
在图7的实施例中，位传输的阶段P3的结束(或者换言之，从该传输的阶段P3切换到阶段P4)对应于信号ZPclk的脉冲的结束。信号ZPclk的脉冲的结束对应于信号ZPclk的非活动边沿，以知道图7的示例中的下降沿。例如，在这种实施例中，信号ZPdata的电势值在阶段P4开始时被读取。
根据一个实施例，在图7的情况下，信号ZPclk的脉冲的持续时间(或者换言之，阶段P3的持续时间)由辅助设备S将线102从电势Vdd放电至电势GND所需的时间确定。更具体地，脉冲ZPclk的持续时间由设备S对线102的放电时间确定，使得设备S能够在阶段P3期间对线102进行完全放电。例如，脉冲ZPclk的持续时间等于辅助设备S将线102放电至电势GND所需的时间，例如，递增一个余量(margin)。
在主设备M可以向辅助设备S传输数据位的一个实施例中，信号ZPclk的脉冲的持续时间可以进一步基于由主设备M将线102从电势Vdd放电至电势GND所需的时间，使得设备M能够在阶段P3期间对线102进行完全放电。
由于图6和图7的实施例比图5的实施例需要更少的信号ZPclk脉冲来实施设备S和M之间的位传输，因此图6和7的实施例中的系统1的功耗(特别是主设备M的功耗)比图5的实施例中的功耗小。
图8是图示了在图1或图2的系统中控制位传输的实施例的计时图。更具体地，图8示出了在从主设备M到辅助设备S的控制位CTRL传输的连续阶段P1、P2、P3和P4期间线102上的信号ZPdata的演变。
在阶段P1期间，主设备M对其端口M2施加参考电势，同时端口S2处于高阻抗状态，以将线102放电至电势GND。如图8中的虚线所图示的，在阶段P1的结束时，线102的电势可能已经是参考电势GND。
在下一阶段P2期间，电势GND被施加到端口M2，或者端口M2保持在高阻抗状态，并且当端口S2处于高阻抗状态时，线102保持在高状态阻抗。因此，线102的电势保持等于参考电势GND。
例如，在阶段P3开始时，辅助设备S检测到线102的电势对应于电势GND，这意味着传输位不是位CTRL。例如，辅助设备S在阶段P3开始时基于信号data-iM的状态来检测控制位CTRL。
在下一阶段P3期间，电势GND被施加到端口M2，或者端口M2保持在高阻抗状态，并且当端口S2处于高阻抗状态时，线102保持在高状态阻抗。因此，线102的电势保持等于参考电势GND。
在下一阶段P4期间，电势GND被施加到端口M2，或者端口M2保持在高阻抗状态，并且当端口S2处于高阻抗状态时，线102保持在高状态阻抗。因此，线102的电势保持等于参考电势GND。
尽管图3上未示出，但所图示的阶段P1可以紧跟在设备S和M之间的先前位传输的阶段P4之后，和/或所图示的阶段P4随后可以是在设备S和M之间的下一位传输的阶段P1。
图9是图示了在图1或图2的系统中确认位传输的实施例的计时图。更具体地，图9示出了在授予确认的情况下，在从辅助设备S到主设备M的确认位传输的连续阶段P1、P2、P3和P4期间线102上的信号ZPdata的演变。
在阶段P1期间，通过在端口M2上施加电势Vdd，同时端口S2处于高阻抗状态，主设备M将线102加载到电势Vdd。如图3中的虚线所图示的，在阶段P1的开始，线102的电势可能已经近似等于电势Vdd。
在下一阶段P2期间，由于端口S2和M2都处于高阻抗状态，线102保持在高阻抗状态。因此，线102的电势保持近似等于电势Vdd。尽管图3中未示出，但在阶段P2期间，由于一些电流泄漏，线102的电势可能会稍微降低。
例如，在阶段P3开始时，辅助设备S检测到线102的电势对应于电势Vdd，这意味着传输位不是位CTRL。
在下一阶段P3期间，由于授予确认，在端口M2由主设备M保持在高阻抗状态的同时，电势GND由辅助设备S施加到端口S2和线102。因此，线102被放电至电势GND。
在下一阶段P4期间，由于端口S2和M2都处于高阻抗状态，线102的电势保持等于电势GND，向主设备M指示确认位ACK有效，或者换言之，确认被授予。例如，主设备M基于在阶段P4期间信号data-iM的状态(例如，在基于阶段P4开始时信号data-iM的状态)来检测确认被授予。
尽管图3中未示出，但所图示的阶段P1可以紧跟在设备S和M之间的先前位传输的阶段P4之后，和/或所图示的阶段P4随后可以是在设备S和M之间的下一位传输的阶段P1。
尽管未由图9图示，但如果确认未由辅助设备进行授予，或者换言之，如果辅助设备S发送无效位ACK，则在阶段P3和P4期间，辅助设备S将端口S2保持在高阻抗状态，使得线102的电势保持近似等于电势Vdd。例如，这种位传输例如由图4的计时图图示。
尽管图9图示了在确认有效的情况下从辅助设备S到主设备M的位ACK的传输，但图9也可以图示在确认有效的情况下从主设备M到辅助设备S的位ACK的传输。实际上，在将有效位ACK从主设备M传输到辅助设备S的阶段P3中，在端口S2处于高阻抗状态的同时，电势GND由主设备M施加到端口M2和线102，并且线102被放电至电势GND。因此，在这种位传输的阶段P3中，线102被放电至参考电势GND，如图9所图示的。在下一阶段P4期间，线102的电势保持等于电势GND，因为端口S2和M2两者都处于高阻抗状态，向辅助设备S指示确认位ACK有效。例如，辅助设备S基于阶段P4期间的信号data-iS的状态(例如，基于阶段P4开始时的信号data-iS的状态)来检测确认被授予。
尽管未由图9图示，但如果由主设备M发送给辅助设备S的确认未被授予，或者换言之，如果主设备M发送无效位ACK，则在对应阶段P3和P4期间，主设备M将端口M2保持在高阻抗状态，使得线102的电势保持近似等于电势Vdd。例如，这种位传输例如由图4的计时图图示。
图10A、10B和10C图示了可以在图1或图2的系统1中交换的数据分组的示例。
图10A图示了系统1仅包括一个辅助设备S的示例。此外，在图10A的示例中，当数据被传输到辅助设备S或主设备M时，不需要指示传输数据必须被写入在辅助设备S中的何处或者传输数据必须在辅助设备S中的何处被读取。
在图10A的示例中，主设备M首先将位CTRL发送给辅助设备S，以指示数据分组1000的开始。
第一数据位RW然后由主设备M发送给辅助设备S，以指示分组1000的数据是否必须从辅助设备S被读取或者被写入到辅助设备S中。例如，当位RW具有第一值时，分组1000的数据从设备S被读取，或者换言之，由辅助设备S发送给主设备M；并且当位RW具有第二值时，分组1000的数据被写入到设备S中，或者换言之，由主设备M发送给辅助设备S。在另一个示例中，位RW的第一值(或者第二值)指示分组1000的数据由主设备M发送给辅助设备S(或者由辅助设备S发送给主设备M)。
确认位ACK然后由辅助设备S发送给主设备M。例如，当位ACK有效时，主设备M知道辅助设备S准备接收或发送数据位。
然后，根据位RW的值，分组100的数据(图10A中的DATA)由辅助设备S发送给主设备M或者由主设备M发送给辅助设备S。数据DATA在一个数据位或者多个数据位的序列的形式下被发送。例如，仅当先前发送的确认有效时，分组1000的数据DATA的传输才被实施。
然后，当数据DATA已由辅助设备S发送给主设备S时，确认位ACK由主设备M发送给辅助设备S，或者当数据DATA已由主设备发送给辅助设备S时，确认位由辅助设备S发送给主设备M。例如，有效的确认指示数据DATA已由对应设备S或M正确接收，并且无效的确认指示数据DATA未由对应设备S或M正确接收。
最后，主设备M将位CTRL发送给辅助设备S，以指示数据分组1000的结束。
图10B图示了系统1仅包括一个辅助设备S的示例。此外，在图10A的示例中，当数据被传输到辅助设备S时，需要指示传输数据必须被写入到辅助设备S中的何处。图10B图示了数据分组1002。
数据分组1002的前三个被传输位与数据分组1000的前三个被传输位相同。
在图10A的示例中，认为分组1002的数据从主设备M被发送给辅助设备S。在这种情况下，第三被传输位(即，确认位ACK)随后是由主设备M发送给辅助设备S的位CTRL，这指示数据的以后被传输的位对应于分组1002的数据DATA必须被写入在辅助设备S中的何处的地址R@。
然后，在一个或多个连续数据位的形式下，地址R@经由总线ZPbus来传输。地址R@例如，对应于辅助设备S的多个寄存器中的寄存器的地址或索引。
然后，分组1002的数据(图10B中的DATA)由主设备M发送给辅助设备S。数据DATA在一个数据位或者多个数据位的序列的形式下被发送。
然后，确认位ACK由辅助设备S发送给主设备M。例如，有效的确认指示数据DATA已由设备S正确接收，并且无效的确认指示数据DATA未由设备S正确接收。
最后，主设备M将位CTRL发送给辅助设备S，以指示数据分组1002的结束。
图10C图示了包括多个辅助设备S的系统1的示例。例如，所有辅助设备都被连接至相同的线100和相同的线102。
此外，在图10C的示例中，当数据被传输到给定的辅助设备S时，需要指示被传输位必须被写入在辅助设备S中的何处。
图10C图示了数据分组1004。数据分组1004的前三个被传输位与数据分组1002的前三个被传输位相同。例如，如果多个辅助设备中的任何一个辅助设备发送有效的确认，则第三被传输位(即，确认位)指示有效的确认。
在图10C的示例中，认为分组1004的数据从主设备M被发送给辅助设备S中的一个辅助设备S。在这种情况下，在第三位ACK的传输之后，主设备M连续向辅助设备S发送控制位CTRL、标识主设备M向哪个辅助设备发送数据的地址S@、又一控制位CTRL、以及分组1004的数据DATA必须被写入到寻址的辅助设备S中的何处的地址R@。地址S@和R@各自在多个连续数据位的形式被下发送。因此，被连接至检测位CTRL、第一多个数据位、第二位CTRL、以及第二多个数据位的序列的主设备M的每个辅助设备知道第一多个数据位对应于地址S@，并且第二多个数据位对应于地址R@。
然后，分组1004的数据(图10C中的DATA)由主设备M发送给辅助设备S。数据DATA在一个数据位或者多个数据位的序列的形式下被发送。
然后，确认位ACK由辅助设备S发送给主设备M。例如，有效的确认指示数据DATA已由设备S正确接收，并且无效的确认指示数据DATA未由设备S正确接收。
最后，主设备M将位CTRL发送给辅助设备S，以指示数据分组1004的结束。
基于关于图1至图9进行的描述，本领域技术人员能够获得与视图A、B和C的数据分组相对应的信号ZPclk和Zpdata的对应计时图。
用于在主设备M和至少一个辅助设备之间传输数据的数据分组的其他示例可以由本领域技术人员设想。这些其他数据分组例如，各自由设备之间被传输数据位、确认位ACK、和控制位CTRL的给定序列进行构造。
尽管在以上示例中，数据位的第一值(或者第二值)对应于二进制值‘0’(或者二进制值‘1’)，相反情况也是可能的。
尽管在以上示例中，电势Vdd相对于参考电势为正，但是在其他示例中，电势Vdd可以相对于参考电势为负。
尽管在以上示例中，时钟信号ZPclk的活动边沿是上升沿，相反情况也是可能的。
已经描述了各种实施例和变型。本领域技术人员将理解，这些实施例的某些特征可以被组合，并且本领域技术人员将容易想到其他变型。
最后，基于上文提供的功能描述，本文描述的实施例和变型的实际实施方式在本领域技术人员的能力内。

Claims (20)

1.一种系统，包括：
主设备，包括：
第一端口，被配置为连接至辅助设备的第一端口；以及
第二端口，被配置为连接至所述辅助设备的第二端口，其中：
所述主设备的第一端口被配置为提供时钟信号，所述时钟信号针对所述主设备和所述辅助设备之间的每个位传输确定第一阶段、第二阶段、第三阶段和第四阶段的序列；
所述主设备被配置为：在所述主设备和所述辅助设备之间的每个位传输期间，将其第二端口加载到与参考电势不同的第一电势，
所述主设备被配置为：在所述主设备和所述辅助设备之间的每个位传输的所述第二阶段和所述第四阶段期间，将其第二端口置于高阻抗状态，并且
所述主设备被配置为：在从所述辅助设备到所述主设备的数据位传输的所述第三阶段期间，将其第二端口置于所述高阻抗状态。
2.根据权利要求1所述的系统，还包括所述辅助设备，包括：
第一端口，被连接至所述主设备的第一端口；以及
第二端口，被连接至所述辅助设备的第二端口，其中：
所述辅助设备的第一端口被配置为从所述主设备接收所述时钟信号，
所述辅助设备被配置为：在所述主设备和所述辅助设备之间的每个位传输的所述第一阶段、所述第二阶段和所述第四阶段期间，将其第二端口置于所述高阻抗状态，并且
所述辅助设备被配置为：在从所述辅助设备到所述主设备的所述数据位传输的所述第三阶段期间，当从所述辅助设备到所述主设备的所述数据位传输的值具有第一值时，将其第二端口放电至所述参考电势；并且当从所述辅助设备到所述主设备的所述数据位传输的值具有第二值时，将其第二端口保持在所述高阻抗状态。
3.根据权利要求2所述的系统，其中所述主设备被配置为：在从所述辅助设备到所述主设备的所述数据位传输的所述第四阶段期间，5基于在所述第四阶段期间在其第二端口上的电势，来确定从所述辅助设备到所述主设备的所述数据位传输的值。
4.根据权利要求2所述的系统，其中，在从所述主设备到所述辅助设备的数据传输的所述第三阶段期间：
所述辅助设备被配置为将其第二端口置于所述高阻抗状态；并且
所述主设备被配置为：当从所述主设备到所述辅助设备的所述数据位传输的值是所述第一值时，在其第二端口上施加所述参考电势；
并且当从所述主设备到所述辅助设备的所述数据位传输的值是所述第二值时，将其第二端口置于所述高阻抗状态。
5.根据权利要求4所述的系统，其中，在从所述主设备到所述辅
助设备的所述数据位传输的所述第四阶段期间，所述辅助设备被配置为：基于在所述第四阶段期间在其第二端口上的电势，来确定从所述主设备到所述辅助设备的所述数据位传输的值。
6.根据权利要求2所述的系统，其中所述主设备被配置为：在从所述主设备到所述辅助设备的控制位传输的所述第一阶段期间，在其
第二端口上施加所述参考电势。
7.根据权利要求6所述的系统，其中：
所述辅助设备还被配置为：在从所述主设备到所述辅助设备的所述控制位传输的所述第三阶段和所述第四阶段期间，将其第二端口保持在所述高阻抗状态，并且
所述主设备还被配置为：在从所述主设备到所述辅助设备的所述控制位传输的所述第二阶段、所述第三阶段和所述第四阶段期间，将其第二端口置于所述高阻抗状态或者将其第二端口放电至所述参考电势。
8.根据权利要求2所述的系统，其中：
所述主设备被配置为：在从所述辅助设备到所述主设备的确认位传输的所述第一阶段期间，将其第二端口加载到所述第一电势；并且
所述辅助设备被配置为：在从所述辅助设备到所述主设备的所述确认位传输的所述第三阶段期间，当从所述辅助设备到所述主设备的所述确认位传输的值指示有效的确认时，将其第二端口放电至所述参考电势；并且当从所述辅助设备到所述主设备的所述确认位传输的值指示无效的确认时，将其第二端口保持在所述高阻抗状态。
9.根据权利要求8所述的系统，其中所述主设备被配置为：
在从所述辅助设备到所述主设备的每个确认位传输的所述第二阶段、所述第三阶段和所述第四阶段期间，将其第二端口保持在所述高阻抗状态；并且
在从所述辅助设备到所述主设备的每个确认位传输的所述第四阶段期间，基于在所述第四阶段期间在其第二端口上的电势，来确定由从所述辅助设备到所述主设备的所述确认位传输的值表示的确认是否有效。
10.根据权利要求2所述的系统，其中，在所述主设备和所述辅助设备之间的每个位传输的所述第一阶段、所述第二阶段、所述第三阶段和所述第四阶段的开始处，所述主设备被配置为提供在上升沿类型和下降沿类型之中的所述时钟信号的第一类型的边沿。
11.根据权利要求2所述的系统，其中所述主设备被配置为：针对所述主设备和所述辅助设备之间的每个位传输，提供所述时钟信号的仅一个脉冲，所述脉冲的开始指示所述主设备和所述辅助设备之间的每个位传输的所述第三阶段的开始，并且所述脉冲的结束指示所述主设备和所述辅助设备之间的每个位传输的所述第四阶段的开始。
12.根据权利要求11所述的系统，其中所述时钟信号的每个脉冲的持续时间由所述设备的第二端口从所述第一电势到所述参考电势的放电时间来确定。
13.根据权利要求1所述的系统，其中所述主设备被配置为：在从所述辅助设备到所述主设备的所述数据位传输的所述第四阶段期间，基于在所述第四阶段期间在其第二端口上的电势，来确定从所述辅助设备到所述主设备的所述数据位传输的值。
14.根据权利要求1所述的系统，其中所述主设备被配置为：在从所述主设备到所述辅助设备的控制位传输的所述第一阶段期间，将所述参考电势施加到其第二端口。
15.根据权利要求1所述的系统，其中所述主设备被配置为：在从所述辅助设备到所述主设备的确认位传输的所述第一阶段期间，将其第二端口加载到所述第一电势。
16.一种辅助设备，包括：
第一端口，被配置为连接至主设备的第一端口；以及
第二端口，被配置为连接至所述主设备的第二端口，其中：
所述辅助设备的第一端口被配置为接收时钟信号，所述时钟信号针对所述主设备和所述辅助设备之间的每个位传输确定第一阶段、第二阶段、第三阶段和第四阶段的序列；
所述辅助设备被配置为：在所述主设备和所述辅助设备之间的每个位传输的所述第一阶段、所述第二阶段和所述第四阶段期间，将其第二端口置于高阻抗状态；并且
所述辅助设备被配置为：在从所述辅助设备到所述主设备的数据位传输的所述第三阶段期间，当从所述辅助设备到所述主设备的所述数据位传输的值具有第一值时，将其第二端口放电至参考电势；并且当从所述辅助设备到所述主设备的所述数据位传输的值具有第二值时，将其第二端口保持在所述高阻抗状态。
17.根据权利要求16所述的设备，其中，在从所述主设备到所述辅助设备的数据位传输的所述第三阶段期间，所述辅助设备被配置为将其第二端口置于所述高阻抗状态。
18.根据权利要求16所述的设备，其中所述辅助设备被配置为：在从所述辅助设备到所述主设备的确认位传输的所述第三阶段期间，当从所述辅助设备到所述主设备的所述确认位传输的值指示有效的确认时，将其第二端口放电至所述参考电势；并且当从所述辅助设备到所述主设备的所述确认位传输的值指示无效的确认时，将其第二端口保持在所述高阻抗状态。
19.一种在辅助设备和主设备之间传输位的方法，所述辅助设备包括：第一端口，被连接至所述主设备的第一端口；以及第二端口，被连接至所述主设备的第二端口，其中：
由所述主设备，将时钟信号提供给所述辅助设备的第一端口，所述时钟信号针对所述主设备和所述辅助设备之间的每个位传输确定第一阶段、第二阶段、第三阶段和第四阶段的序列；
在所述主设备和所述辅助设备之间的每个位传输的所述第一阶段期间，将所述主设备的第二端口加载到与参考电势不同的第一电势；
在所述主设备和所述辅助设备之间的每个位传输的所述第一阶段期间，将所述主设备的第二端口保持在高阻抗状态；
在所述主设备和所述辅助设备之间的每个位传输的所述第二阶段期间，将所述主设备的第二端口保持在所述高阻抗状态；
在从所述辅助设备到所述主设备的数据位传输的所述第三阶段期间，将所述主设备的第二端口保持在所述高阻抗状态；并且
在所述主设备和所述辅助设备之间的每个位传输的所述第四阶段期间，基于所述主设备的第二端口和所述辅助设备的第二端口上的所述电势来确定每个位传输的值。
20.根据权利要求19所述的方法，还包括：
在所述主设备和所述辅助设备之间的每个位传输的所述第一阶段期间，将所述辅助设备的第二端口保持在所述高阻抗状态；
在所述主设备和所述辅助设备之间的每个位传输的所述第二阶段期间，将所述辅助设备的第二端口保持在所述高阻抗状态；并且
在从所述辅助设备到所述主设备的数据位传输的所述第三阶段期间，将所述辅助设备的第二端口放电至所述参考电势以传输第一值，并且将所述辅助设备的第二端口保持在所述高阻抗状态以传输第二值。
CN202211615533.1A 2021-12-16 2022-12-15 串行总线系统和方法 Pending CN116414760A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
EP21306804.2 2021-12-16
EP21306804.2A EP4198753A1 (en) 2021-12-16 2021-12-16 Zero-power communication
EP22305752.2 2022-05-20
EP22305752.2A EP4198755A1 (en) 2021-12-16 2022-05-20 Data exchange on a serial bus
US18/063,453 US20230195680A1 (en) 2021-12-16 2022-12-08 Serial bus system and method
US18/063,453 2022-12-08

Publications (1)

Publication Number Publication Date
CN116414760A true CN116414760A (zh) 2023-07-11

Family

ID=79686690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211615533.1A Pending CN116414760A (zh) 2021-12-16 2022-12-15 串行总线系统和方法

Country Status (3)

Country Link
US (2) US20230195680A1 (zh)
EP (2) EP4198753A1 (zh)
CN (1) CN116414760A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7013178B2 (en) * 2002-09-25 2006-03-14 Medtronic, Inc. Implantable medical device communication system
US7606955B1 (en) * 2003-09-15 2009-10-20 National Semiconductor Corporation Single wire bus for connecting devices and methods of operating the same
US8775707B2 (en) * 2010-12-02 2014-07-08 Blackberry Limited Single wire bus system
WO2013000916A1 (de) * 2011-06-29 2013-01-03 Robert Bosch Gmbh Verfahren und vorrichtung zur seriellen datenübertragung mit flexibler nachrichtengrösse und variabler bitlänge
US9007951B2 (en) * 2011-10-14 2015-04-14 Infineon Technologies Ag Self synchronizing data communication method and device
US9880895B2 (en) * 2015-06-19 2018-01-30 Qualcomm Incorporated Serial interface with bit-level acknowledgement and error correction
US20170118125A1 (en) * 2015-10-23 2017-04-27 Qualcomm Incorporated Radio frequency front end devices with high data rate mode
US10521392B2 (en) * 2017-05-10 2019-12-31 Qualcomm Incorporated Slave master-write/read datagram payload extension

Also Published As

Publication number Publication date
EP4198755A1 (en) 2023-06-21
US20230195680A1 (en) 2023-06-22
US20230195679A1 (en) 2023-06-22
EP4198753A1 (en) 2023-06-21

Similar Documents

Publication Publication Date Title
US4587445A (en) Data output circuit with means for preventing more than half the output lines from transitioning simultaneously
US8543740B2 (en) Apparatus and method for increased address range of an I2C or I2C compatible bus
US5877633A (en) Bidirectional voltage translator
US5955894A (en) Method for controlling the impedance of a driver circuit
US12003346B2 (en) System and method for dual-port communication and power delivery
EP3319274B1 (en) Can module and method therefor
US20060282592A1 (en) Address selection for an I2C bus
US4500988A (en) VLSI Wired-OR driver/receiver circuit
JPH03154290A (ja) 半導体装置
CN113168392A (zh) 信号损耗检测电路
US4540904A (en) Tri-state type driver circuit
CN114911743B (zh) Spi从机设备、spi主机设备和相关的通信方法
US6657460B2 (en) Spatially filtered data bus drivers and receivers and method of operating same
US10892759B1 (en) Bus driver module with controlled circuit and transition controlled circuit thereof
CN102087638A (zh) 开漏总线的边沿速率抑制
US20060294275A1 (en) Fast two wire interface and protocol for transferring data
US8421498B2 (en) Semiconductor device with bus connection circuit and method of making bus connection
US6008671A (en) Clock signal monitoring apparatus
CN116414760A (zh) 串行总线系统和方法
US8902999B2 (en) Isolation interface circuit for power management
US6851001B1 (en) Address remapping for a bus
JPH0771091B2 (ja) バスドライブ回路
US5966407A (en) Bus driving system and integrated circuit device using the same
EP0984360B1 (en) Bus signal line driver
US7817674B2 (en) Output clock adjustment for a digital I/O between physical layer device and media access controller

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination