CN116404007A - 基于SOI和GaN晶圆键合技术的单片异质集成反相器 - Google Patents

基于SOI和GaN晶圆键合技术的单片异质集成反相器 Download PDF

Info

Publication number
CN116404007A
CN116404007A CN202310306336.XA CN202310306336A CN116404007A CN 116404007 A CN116404007 A CN 116404007A CN 202310306336 A CN202310306336 A CN 202310306336A CN 116404007 A CN116404007 A CN 116404007A
Authority
CN
China
Prior art keywords
gan
layer
electrode
channel
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310306336.XA
Other languages
English (en)
Inventor
张苇杭
樊昱彤
张进成
冯欣
刘志宏
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Institute of Technology of Xidian University
Original Assignee
Guangzhou Institute of Technology of Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Institute of Technology of Xidian University filed Critical Guangzhou Institute of Technology of Xidian University
Priority to CN202310306336.XA priority Critical patent/CN116404007A/zh
Publication of CN116404007A publication Critical patent/CN116404007A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及半导体器件技术领域，公开了一种基于SOI和GaN晶圆键合技术的单片异质集成反相器，包括：隔离设置的p沟道Si MOSFET和n沟道增强型GaN HEMT；其中，p沟道Si MOSFET包括衬底、缓冲层、沟道层、势垒层和p‑GaN层、SiO2层和Si有源层，设置于Si有源层上的第一源电极、第一漏电极和第一栅电极；其中，n沟道增强型GaN HEMT包括衬底、缓冲层、沟道层、势垒层和p‑GaN层，以及p‑GaN层表面的第二源电极、第二漏电极和第二栅电极；本发明可以显著提升反相器的工作频率、降低功耗、提高反相器噪声容限，可广泛应用于高频功率器件驱动电路。

Description

基于SOI和GaN晶圆键合技术的单片异质集成反相器
技术领域
本发明属于半导体器件技术领域，尤其涉及一种基于SOI和GaN晶圆键合技术的单片异质集成反相器。
背景技术
Si基CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)是现代电子信息技术发展的基石，Si基CMOS在数字和模拟电路方面具有无可替代的优势，技术成熟、成本低，并且有成熟的EDA工具作为辅助支撑。而新一代GaN宽禁带半导体具有高电子迁移率、高击穿场强和抗辐射能力强等优点，使得基于GaN异质结构的功率器件具有更高的开关速度、更高的阻断电压、更低的导通损耗以及更高的工作温度等，可以在大功率、高频、高温和辐照等恶劣条件下工作。将这些基于不同半导体材料所制备的功能芯片集成在一起，以缩小电子系统面积与体积，通过紧凑的异质整合集成方式实现芯片集成度与性能的提升，从而延续摩尔定律。由新型GaN基器件与传统Si基器件单片异质集成制备反相器是电力电子系统实现小型化、轻型化、低成本以及性能提升的重要技术途径之一。
传统的反相器多采用全Si基器件或全GaN器件，如由p沟道和n沟道Si MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)构成的CMOS反相器，或由p沟道和n沟道GaN HEMT(High electron mobilitytransistor，高电子迁移率晶体管)构成的类似CMOS反相器，或由全n沟道E/D模GaN HEMT构成的反相器。但是，全Si基器件构成的CMOS反相器已经发挥到材料的极限，器件性能很难获得进一步突破。全GaN器件构成的反相器又存在p沟道器件空穴迁移率较低的问题，以及E/D模GaN器件高功耗的问题。因此，突破单一材料限制，制备出高频、高效率反相器，进而提高功率转换系统的性能，具有重要的实用价值。
发明内容
本发明的目的在于克服反相器频率低、功耗高的不足，提供一种基于SOI和GaN晶圆键合技术的单片异质集成反相器，结合p沟道增强型Si MOSFET和n沟道增强型GaN HEMT单片集成制备技术，降低器件功耗，提升反相器的工作频率。
本发明的目的可以通过以下技术方案实现：
第一方面，本申请实施例提供了一种基于SOI和GaN晶圆键合技术的单片异质集成反相器，包括：衬底、缓冲层、沟道层、势垒层和p-GaN层，所述p-GaN层的中间有刻蚀至所述沟道层的隔离槽；所述隔离槽一侧的所述p-GaN层上设有SiO2层，所述SiO2层上设有Si有源层，所述Si有源层上的两边设有第一源电极和第一漏电极，所述第一源电极和所述第一漏电极之间设有栅介质层，所述栅介质层上设有第一栅电极，形成p沟道Si金属氧化物半导体场效应晶体管；所述隔离槽另一侧的所述势垒层上横向依次设有第二源电极和第二漏电极，在所述p-GaN层上设有第二栅电极，形成n沟道增强型GaN高电子迁移率晶体管；所述第一源电极、所述第一漏电极、所述第一栅电极、所述第二源电极、所述第二漏电极和所述第二栅电极上设有互连金属条，所述第一漏电极与所述第二漏电极通过所述互连金属条连接，所述第一栅电极与所述第二栅电极通过所述互连金属条连接。
优选的，所述衬底采用厚度为300μm-1000μm的蓝宝石衬底，或厚度为600μm-1000μm的硅衬底，或厚度为300μm-600μm的碳化硅衬底。
优选的，所述缓冲层采用GaN，其厚度为1μm-5μm；所述势垒层采用AlGaN，其厚度为15nm-25nm，其中，所述AlGaN中Al的组分为15％-25％；所述p-GaN层的厚度为60nm-100nm；所述SiO2层的厚度为0.6μm-1.0μm；所述Si有源层的厚度为200nm-400nm；所述栅介质层采用Al2O3，其厚度为15nm-30nm；所述互连金属条的厚度为300nm-400nm。
优选的，所述第一源电极和所述第一漏电极均由镍制成，且与所述Si有源层形成欧姆接触；所述第一栅电极由镍和金制成；所述第二源电极和所述第二漏电极自下而上由钛、铝、镍和金制成，且钛金属与所述势垒层形成欧姆接触；所述第二栅电极由氮化钛、钛和金制成，且与所述p-GaN层形成肖特基接触。
优选的，所述第一源电极和所述第一漏电极的厚度均为60nm-100nm；所述第一栅电极的厚度为100nm-250nm；所述第二源电极和所述第二漏电极的厚度均为200nm-320nm；所述第二栅电极的厚度为160nm-270nm。
优选的，所述第一漏电极与所述第二漏电极通过所述互连金属条进行电极连接；所述第一栅电极与所述第二栅电极通过所述互连金属条进行电极连接。
第二方面，本申请实施例提供了一种基于SOI和GaN晶圆键合技术的单片异质集成反相器的制作方法，包括以下步骤：
S1，采用金属有机物化学气相淀积工艺，在衬底上依次外延缓冲层、势垒层和p-GaN层，获取p-GaN/AlGaN/GaN/硅衬底基片；
S2，采用化学气相淀积工艺，在所述p-GaN/AlGaN/GaN/硅衬底基片外延SiO2层，获取SiO2/p-GaN/AlGaN/GaN/硅衬底基片；
S3，采用化学机械抛光工艺抛光部分SiO2层，得到平整的键合表面；
S4，采用高温炉设备，将SOI衬底与所述SiO2/p-GaN/AlGaN/GaN/硅衬底基片在真空中进行高温键合；
S5，采用化学机械抛光工艺与湿法腐蚀工艺去除所述SOI衬底顶部的Si层和SiO2层，得到Si/SiO2/p-GaN/AlGaN/GaN衬底基片；
S6，采用光刻和反应离子刻蚀工艺进行刻蚀，形成
Si/SiO2/p-GaN/AlGaN/GaN孤岛；
S7，采用光刻和感应耦合等离子体刻蚀工艺进行台面刻蚀，形成p-GaN/AlGaN/GaN孤岛；
S8，制作p沟道Si金属氧化物半导体场效应晶体管p型重掺杂源漏区；
S9，采用光刻与感应耦合等离子体刻蚀工艺刻蚀n沟道增强型异质结构场效应晶体管栅区域以外的p-GaN；
S10，制作n沟道增强型GaN异质结构场效应晶体管的源电极和漏电极；
S11，制作n沟道增强型GaN异质结构场效应晶体管的栅电极；
S12，采用原子层沉积工艺，形成p沟道Si金属氧化物半导体场效应晶体管的栅介质层；
S13，制作p沟道Si金属氧化物半导体场效应晶体管的栅电极；
S14，制作p沟道Si金属氧化物半导体场效应晶体管的源电极和漏电极；
S15，采用湿法刻蚀工艺，刻蚀掉覆盖在n沟道增强型GaN异质结构场效应晶体管的栅电极、源电极和漏电极上的氧化物薄膜，使n沟道增强型GaN异质结构场效应晶体管的栅电极、源电极和漏电极裸露在外面，形成开孔刻蚀区域；
S16，采用光刻与电子束蒸发，在所述源电极、所述漏电极和所述栅电极的所述开孔刻蚀区域依次淀积镍金属和金金属，形成金属互连。
优选的，在步骤S16中，所述光刻为：在步骤S15中得到的晶体管表面制作光刻胶掩模，用所述光刻胶掩模在所述源电极、所述漏电极和所述栅电极的所述开孔刻蚀区域形成金属互连图形。
优选的，在所述光刻胶掩模上淀积一层220nm-300nm厚的金属薄膜，再使用有机溶剂将多余金属剥离，分别在所述p沟道Si金属氧化物半导体场效应晶体管的漏电极与所述n沟道增强型GaN异质结构场效应晶体管的漏电极之间、所述p沟道Si金属氧化物半导体场效应晶体管的栅电极与所述n沟道增强型GaN异质结构场效应晶体管的栅电极之间形成金属互连。
本发明具有以下有益效果：
(1)本发明采用SOI和GaN晶圆键合技术单片实现p沟道增强型Si MOSFET和n沟道增强型GaN HEMT器件，该结构可以充分发挥Si材料高空穴迁移率和GaN材料高电子迁移率的优势，提高反相器的工作频率。同时，基于全增强型器件制备的反相器具有较低的功耗，有效提升反相器的工作效率。
(2)基于键合技术的单片异质集成反相器的制作工艺中，采用SOI和GaN晶圆键合法，可以降低台阶高度，防止互连线断裂。
(3)本发明可实现8英寸大尺寸Si-GaN单片异质集成反相器，随着大尺寸GaN晶圆生长技术和键合技术的成熟，可以进一步降低反相器的成本。
附图说明
为了更好地理解和实施，下面结合附图详细说明本申请的技术方案。
图1为本申请实施例提供的基于SOI和GaN晶圆键合技术的单片异质集成反相器的截面结构示意图；
图2为本申请实施例提供的基于SOI和GaN晶圆键合技术的单片异质集成反相器的制作方法步骤流程图；
图3为本申请实施例提供的制作方法中步骤S101～步骤S104的流程图；
图4为本申请实施例提供的制作方法中步骤S105～步骤S108的流程图；
图5为本申请实施例提供的制作方法中步骤S109～步骤S112的流程图；
图6为本申请实施例提供的制作方法中步骤S113～步骤S116的流程图：
附图标记说明：1-衬底、2-缓冲层、3-沟道层、4-势垒层、5-p-GaN层、6-SiO2层、7-Si有源层、8-第一源电极、9-第一漏电极、10-第一栅电极、11-第二源电极、12-第二漏电极、13-第二栅电极、14-栅介质层、15-隔离槽、16-互连金属条。
具体实施方式
为更进一步阐述本发明为实现预定发明目的所采取的技术手段及功效，这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的方法和系统的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指包含一个或多个相关联的列出项目的任何或所有可能组合。
以下结合附图及较佳实施例，对依据本发明的具体实施方式、特征及其功效做详细说明。
实施例1
如图1所示，本发明提供一种基于SOI和GaN晶圆键合技术的单片异质集成反相器，包括衬底1、缓冲层2、沟道层3、势垒层4和p-GaN层5，p-GaN层5的中间有刻蚀至沟道层3的隔离槽15；隔离槽15一侧的p-GaN层5上设有SiO2层6，SiO2层6上设有Si有源层7，Si有源层7上的两边设有第一源电极8和第一漏电极9，第一源电极8和第一漏电极9之间设有栅介质层14，栅介质层14上设有第一栅电极10，形成p沟道Si金属氧化物半导体场效应晶体管；隔离槽15另一侧的势垒层4上横向依次设有第二源电极11和第二漏电极12，在p-GaN层5上设有第二栅电极13，形成n沟道增强型GaN高电子迁移率晶体管；第一源电极8、第一漏电极9、第一栅电极10、第二源电极11、第二漏电极12和第二栅电极13上设有互连金属条16，第一漏电极9与第二漏电极12通过互连金属条16连接，第一栅电极10与第二栅电极13通过互连金属条16连接。
进一步地，衬底1采用厚度为300μm-1000μm的蓝宝石衬底，或厚度为600μm-1000μm的硅衬底，或厚度为300μm-600μm的碳化硅衬底.
进一步地，缓冲层2采用(Al)GaN，其厚度为1μm-5μm；势垒层4采用AlGaN，其厚度为15nm-25nm；其中，AlGaN中Al的组分为15％-25％；p-GaN层5的厚度为60nm-100nm；SiO2层6的厚度为0.6μm-1.0μm；Si有源层7的厚度为200nm-400nm；栅介质层14采用Al2O3，其厚度为15nm-30nm；互连金属条16的厚度为300nm-400nm。
进一步地，第一源电极8和第一漏电极9均由镍制成，且与Si有源层7形成欧姆接触；第一栅电极10由镍和金制成；第二源电极11和第二漏电极12自下而上由钛、铝、镍和金制成，且钛金属与势垒层4形成欧姆接触；第二栅极13由氮化钛、钛和金制成，且与p-GaN层5形成肖特基接触.
进一步地，第一源电极8和第一漏电极9的厚度均为60nm-100nm；第一栅电极10的厚度为100nm-250nm；第二源电极11和第二漏电极12的厚度均为200nm-320nm；第二栅电极13的厚度为160nm-270nm.
进一步地，第一漏电极9与第二漏电极12通过互连金属条16进行电极连接；第一栅电极10与第二栅电极13通过互连金属条16进行电极连接。
综上所述，本发明具有以下有益效果：
(1)本发明采用SOI和GaN晶圆键合技术单片实现p沟道增强型Si MOSFET和n沟道增强型GaN HEMT器件，该结构可以充分发挥Si材料高空穴迁移率和GaN材料高电子迁移率的优势，提高反相器的工作频率。同时，基于全增强型器件制备的反相器具有较低的功耗，有效提升反相器的工作效率。
(2)基于键合技术的单片异质集成反相器的制作工艺中，采用SOI和GaN晶圆键合法，可以降低台阶高度，防止互连线断裂。
(3)本发明可实现8英寸大尺寸Si-GaN单片异质集成反相器，随着大尺寸GaN晶圆生长技术和键合技术的成熟，可以进一步降低反相器的成本。
实施例2
如图2所示，本发明提供一种基于SOI和GaN晶圆键合技术的单片异质集成反相器的制作方法，包括以下步骤：
S101，采用金属有机物化学气相淀积工艺，在衬底上依次外延缓冲层、势垒层和p-GaN层，获取p-GaN/AlGaN/GaN/硅衬底基片；
S102，采用化学气相淀积工艺，在所述p-GaN/AlGaN/GaN/硅衬底基片外延SiO2层，获取SiO2/p-GaN/AlGaN/GaN/硅衬底基片；
S103，采用化学机械抛光工艺抛光部分SiO2层，得到平整的键合表面；
S104，采用高温炉设备，将SOI衬底与所述SiO2/p-GaN/AlGaN/GaN/硅衬底基片在真空中进行高温键合；
S105，采用化学机械抛光工艺与湿法腐蚀工艺去除所述SOI衬底顶部的Si层和SiO2层，得到Si/SiO2/p-GaN/AlGaN/GaN衬底基片；
S106，采用光刻和反应离子刻蚀工艺进行刻蚀，形成
Si/SiO2/p-GaN/AlGaN/GaN孤岛；
S107，采用光刻和感应耦合等离子体刻蚀工艺进行台面刻蚀，形成p-GaN/AlGaN/GaN孤岛；
S108，制作p沟道Si金属氧化物半导体场效应晶体管p型重掺杂源漏区；
S109，采用光刻与感应耦合等离子体刻蚀工艺刻蚀n沟道增强型异质结构场效应晶体管栅区域以外的p-GaN；
S110，制作n沟道增强型GaN异质结构场效应晶体管的源电极和漏电极；
S111，制作n沟道增强型GaN异质结构场效应晶体管的栅电极；
S112，采用原子层沉积工艺，形成p沟道Si金属氧化物半导体场效应晶体管的栅介质层；
S113，制作p沟道Si金属氧化物半导体场效应晶体管的栅电极；
S114，制作p沟道Si金属氧化物半导体场效应晶体管的源电极和漏电极；
S115，采用湿法刻蚀工艺，刻蚀掉覆盖在n沟道增强型GaN异质结构场效应晶体管的栅电极、源电极和漏电极上的氧化物薄膜，使n沟道增强型GaN异质结构场效应晶体管的栅电极、源电极和漏电极裸露在外面，形成开孔刻蚀区域；
S116，采用光刻与电子束蒸发，在所述源电极、所述漏电极和所述栅电极的所述开孔刻蚀区域依次淀积镍金属和金金属，形成金属互连。
进一步地，在步骤S16中，光刻为：在步骤S15中得到的晶体管表面制作光刻胶掩模，用光刻胶掩模在源电极、漏电极和栅电极的开孔刻蚀区域形成金属互连图形。
进一步地，在光刻胶掩模上淀积一层220nm-300nm厚的金属薄膜，再使用有机溶剂将多余金属剥离，分别在p沟道Si金属氧化物半导体场效应晶体管的漏电极与n沟道增强型GaN异质结构场效应晶体管的漏电极之间、p沟道Si金属氧化物半导体场效应晶体管的栅电极与n沟道增强型GaN异质结构场效应晶体管的栅电极之间形成金属互连。
下面将对上述步骤做详细说明。
如图3所示，本实施例提供一种制作基于SOI和GaN晶圆键合技术的单片异质集成反相器的流程，包括步骤S101～步骤S104，具体地，首先，制备p-GaN/AlGaN/GaN/硅衬底基片：通过采用金属有机物化学气相淀积工艺，在衬底上依次外延GaN缓冲层、AlGaN势垒层和p-GaN层，得到p-GaN/AlGaN/GaN/硅衬底基片；紧接着，制备SiO2/p-GaN/AlGaN/GaN/硅衬底基片：通过采用化学气相淀积工艺，在p-GaN/AlGaN/GaN/硅衬底基片外延SiO2层；紧接着，利用化学机械抛光技术抛光键合表面：采用化学机械抛光工艺抛光部分SiO2层，得到平整的键合表面；最后，进行高温键合：采用高温炉设备，将SOI衬底与SiO2/p-GaN/AlGaN/GaN/硅衬底基片在真空中进行高温键合。
如图4所示，包括制作流程的步骤S105～步骤S108，具体为：在完成上述高温键合后，制备Si/SiO2/p-GaN/AlGaN/GaN衬底基片：采用化学机械抛光工艺与湿法腐蚀工艺去除SOI衬底顶部的Si层与SiO2层，得到Si/SiO2/p-GaN/AlGaN/GaN衬底基片；紧接着，在晶片上形成Si/SiO2/p-GaN/AlGaN/GaN孤岛：采用光刻和感应耦合等离子刻蚀工艺进行台面刻蚀，形成Si/SiO2/p-GaN/AlGaN/GaN孤岛；紧接着，在晶片上形成p-GaN/AlGaN/GaN孤岛：采用光刻和感应耦合等离子刻蚀工艺进行台面刻蚀，形成p-GaN/AlGaN/GaN孤岛；紧接着，制作p沟道Si金属氧化物半导体场效应晶体管p型重掺杂源漏区：采用离子注入工艺，在Si/SiO2/p-GaN/AlGaN/GaN孤岛的单晶硅薄膜上注入剂量为1.5×1015cm-2，能量为10keV的硼离子，并在1000℃的氮气氛围下退火30s，以激活杂质，形成p型重掺杂的源漏区。
如图5所示，包括制作流程的步骤S109～步骤S112，具体为：在形成p型重掺杂的源漏区后，进行p-GaN刻蚀：采用光刻与感应耦合等离子体刻蚀工艺刻蚀n沟道增强型异质结构场效应晶体管栅区域以外的p-GaN；紧接着，制作n沟道增强型GaN异质结构场效应晶体管源电极和漏电极：采用光刻定义n沟道增强型异质结构场效应晶体管源漏区，使用BOE清洗样片，去除源漏区域氧化物。采用电子束蒸发工艺，在AlGaN势垒层上依次淀积20nm-50nm厚的钛金属、110nm-150nm厚的铝金属、30nm-60nm厚的镍金属和40nm-60nm厚的金金属，形成n沟道增强型异质结场效应晶体管的源电极和漏电极，并在温度为850℃的氮气氛围下退火30s，使得源电极和漏电极均与AlGaN势垒层形成欧姆接触；紧接着，制作n沟道增强型GaN异质结构场效应晶体管栅电极：采用光刻定义n沟道增强型异质结构场效应晶体管栅区，使用BOE清洗样片，去除栅区域氧化物；采用电子束蒸发工艺，在p-GaN上依次淀积氮化钛、60nm-70nm厚的钛金属和100nm-200nm厚的金金属，形成n沟道增强型GaN异质结场效应晶体管的栅电极；最后，进行栅介质生长：采用原子层沉积工艺，在300℃温度条件与氮气氛围下，在整个样品上沉积15nm-30nm厚的Al2O3薄膜，形成P沟道Si金属氧化物半导体场效应晶体管的栅介质层。
如图6所示，包括制作流程的步骤S113～步骤S116，具体为：在形成上述P沟道Si金属氧化物半导体场效应晶体管的栅介质层后，制作p沟道Si金属氧化物半导体场效应晶体管栅电极：采用光刻定义p沟道Si金属氧化物半导体场效应晶体管的栅区域，采用电子束蒸发工艺，在栅介质层上依次淀积10nm-50nm厚的镍金属和90nm-200nm厚的金金属，形成p沟道Si金属氧化物半导体场效应晶体管的栅电极；紧接着，制作p沟道Si金属氧化物半导体场效应晶体管源电极和漏电极：采用湿法刻蚀与电子束蒸发工艺，将单晶硅薄膜源漏区上的氧化物薄膜刻蚀掉，并淀积60nm-100nm厚的镍金属，形成Si金属氧化物半导体场效应晶体管的源漏电极，并在温度为400℃的氮气氛围下退火30S，使得源漏电极与重掺源漏区形成欧姆接触；紧接着，进行刻蚀和开孔，采用湿法刻蚀工艺，使用BOE溶液刻蚀掉覆盖在n沟道增强型异质结构场效应晶体管栅源漏电极上的氧化物薄膜，以使n沟道增强型异质结构场效应晶体管的栅源漏电极裸露在外面；最后，进行互联金属蒸发：采用光刻与电子束蒸发工艺，在源电极、漏电极和栅电极开孔刻蚀区域依次淀积20nm-50nm厚的镍金属和200nm-500nm厚的金金属，形成互联金属。
进一步地，对上述步骤S116进行详细说明：采用光刻与电子束蒸发与工艺，在步骤S115中所得的器件表面制作光刻胶掩模，用该光刻胶掩模在两器件之间形成金属互连图形；在光刻胶掩模上淀积一层220nm-300nm厚的金属薄膜，再使用有机溶剂将多余金属剥离，分别在Si器件的漏电极与GaN器件的漏电极之间、Si器件的栅电极与GaN器件的栅电极之间形成金属互连，完成整个器件的制作。
需要说明的是，在图3～图6中，(1)～(16)对应上述步骤S101～步骤S116中每一步的结果。其中，用GaN buffer表示缓冲层；用GaN channel表示沟道层；用AlGaN表示势垒层；用p-GaN表示p-GaN层；用SiO2表示SiO2层；用Si表示Si有源层；用S表示源电极(第一源电极和第二源电极均用S表示)；用D表示漏电极(第一漏电极和第二漏电极均用D表示)；用G表示栅电极(第一栅电极和第二栅电极均用G表示)；用P+表示硼离子。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭示如上，然而并非用以限定本发明，任何本领域技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简介修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (9)

1.一种基于SOI和GaN晶圆键合技术的单片异质集成反相器，其特征在于：包括：衬底(1)、缓冲层(2)、沟道层(3)、势垒层(4)和p-GaN层(5)，所述p-GaN层(5)的中间有刻蚀至所述沟道层(3)的隔离槽(15)；所述隔离槽(15)一侧的所述p-GaN层(5)上设有SiO2层(6)，所述SiO2层(6)上设有Si有源层(7)，所述Si有源层(7)上的两边设有第一源电极(8)和第一漏电极(9)，所述第一源电极(8)和所述第一漏电极(9)之间设有栅介质层(14)，所述栅介质层(14)上设有第一栅电极(10)，形成p沟道Si金属氧化物半导体场效应晶体管；所述隔离槽(15)另一侧的所述势垒层(4)上横向依次设有第二源电极(11)和第二漏电极(12)，在所述p-GaN层(5)上设有第二栅电极(13)，形成n沟道增强型GaN高电子迁移率晶体管；所述第一源电极(8)、所述第一漏电极(9)、所述第一栅电极(10)、所述第二源电极(11)、所述第二漏电极(12)和所述第二栅电极(13)上设有互连金属条(16)，所述第一漏电极(9)与所述第二漏电极(12)通过所述互连金属条(16)连接，所述第一栅电极(10)与所述第二栅电极(13)通过所述互连金属条(16)连接。
2.根据权利要求1所述的一种基于SOI和GaN晶圆键合技术的单片异质集成反相器，其特征在于：所述衬底(1)采用厚度为300μm-1000μm的蓝宝石衬底，或厚度为600μm-1000μm的硅衬底，或厚度为300μm-600μm的碳化硅衬底。
3.根据权利要求1所述的一种基于SOI和GaN晶圆键合技术的单片异质集成反相器，其特征在于：所述缓冲层(2)采用(Al)GaN，其厚度为1μm-5μm；所述势垒层(4)采用AlGaN，其厚度为15nm-25nm，其中，所述AlGaN中Al的组分为15％-25％；所述p-GaN层(5)的厚度为60nm-100nm；所述SiO2层(6)的厚度为0.6μm-1.0μm；所述Si有源层(7)的厚度为200nm-400nm；所述栅介质层(14)采用Al2O3，其厚度为15nm-30nm；所述互连金属条(16)的厚度为300nm-400nm。
4.根据权利要求1所述的一种基于SOI和GaN晶圆键合技术的单片异质集成反相器，其特征在于：所述第一源电极(8)和所述第一漏电极(9)均由镍制成，且与所述Si有源层(7)形成欧姆接触；所述第一栅电极(10)由镍和金制成；所述第二源电极(11)和所述第二漏电极(12)自下而上由钛、铝、镍和金制成，且钛金属与所述势垒层(4)形成欧姆接触；所述第二栅电极(13)由氮化钛、钛和金制成，且与所述p-GaN层(5)形成肖特基接触。
5.根据权利要求1所述的一种基于SOI和GaN晶圆键合技术的单片异质集成反相器，其特征在于：所述第一源电极(8)和所述第一漏电极(9)的厚度均为60nm-100nm；所述第一栅电极(10)的厚度为100nm-250nm；所述第二源电极(11)和所述第二漏电极(12)的厚度均为200nm-320nm；所述第二栅电极(13)的厚度为160nm-270nm。
6.根据权利要求1所述的一种基于SOI和GaN晶圆键合技术的单片异质集成反相器，其特征在于：所述第一漏电极(9)与所述第二漏电极(12)通过所述互连金属条(16)进行电极连接；所述第一栅电极(10)与所述第二栅电极(13)通过所述互连金属条(16)进行电极连接。
7.一种基于SOI和GaN晶圆键合技术的单片异质集成反相器的制作方法，其特征在于：包括以下步骤：
S1，采用金属有机物化学气相淀积工艺，在衬底上依次外延缓冲层、势垒层和p-GaN层，获取p-GaN/AlGaN/GaN/硅衬底基片；
S2，采用化学气相淀积工艺，在所述p-GaN/AlGaN/GaN/硅衬底基片外延SiO2层，获取SiO2/p-GaN/AlGaN/GaN/硅衬底基片；
S3，采用化学机械抛光工艺抛光部分SiO2层，得到平整的键合表面；
S4，采用高温炉设备，将SOI衬底与所述SiO2/p-GaN/AlGaN/GaN/硅衬底基片在真空中进行高温键合；
S5，采用化学机械抛光工艺与湿法腐蚀工艺去除所述SOI衬底顶部的Si层和SiO2层，得到Si/SiO2/p-GaN/AlGaN/GaN衬底基片；
S6，采用光刻和反应离子刻蚀工艺进行刻蚀，形成
Si/SiO2/p-GaN/AlGaN/GaN孤岛；
S7，采用光刻和感应耦合等离子体刻蚀工艺进行台面刻蚀，形成p-GaN/AlGaN/GaN孤岛；
S8，制作p沟道Si金属氧化物半导体场效应晶体管p型重掺杂源漏区；
S9，采用光刻与感应耦合等离子体刻蚀工艺刻蚀n沟道增强型异质结构场效应晶体管栅区域以外的p-GaN；
S10，制作n沟道增强型GaN异质结构场效应晶体管的源电极和漏电极；
S11，制作n沟道增强型GaN异质结构场效应晶体管的栅电极；
S12，采用原子层沉积工艺，形成p沟道Si金属氧化物半导体场效应晶体管的栅介质层；
S13，制作p沟道Si金属氧化物半导体场效应晶体管的栅电极；
S14，制作p沟道Si金属氧化物半导体场效应晶体管的源电极和漏电极；
S15，采用湿法刻蚀工艺，刻蚀掉覆盖在n沟道增强型GaN异质结构场效应晶体管的栅电极、源电极和漏电极上的氧化物薄膜，使n沟道增强型GaN异质结构场效应晶体管的栅电极、源电极和漏电极裸露在外面，形成开孔刻蚀区域；
S16，采用光刻与电子束蒸发，在所述源电极、所述漏电极和所述栅电极的所述开孔刻蚀区域依次淀积镍金属和金金属，形成金属互连。
8.根据权利要求7所述的一种基于SOI和GaN晶圆键合技术的单片异质集成反相器，其特征在于：在步骤S16中，所述光刻为：在步骤S15中得到的晶体管表面制作光刻胶掩模，用所述光刻胶掩模在所述源电极、所述漏电极和所述栅电极的所述开孔刻蚀区域形成金属互连图形。
9.根据权利要求8所述的一种基于SOI和GaN晶圆键合技术的单片异质集成反相器，其特征在于：在所述光刻胶掩模上淀积一层220nm-300nm厚的金属薄膜，再使用有机溶剂将多余金属剥离，分别在所述p沟道Si金属氧化物半导体场效应晶体管的漏电极与所述n沟道增强型GaN异质结构场效应晶体管的漏电极之间、所述p沟道Si金属氧化物半导体场效应晶体管的栅电极与所述n沟道增强型GaN异质结构场效应晶体管的栅电极之间形成金属互连。
CN202310306336.XA 2023-03-27 2023-03-27 基于SOI和GaN晶圆键合技术的单片异质集成反相器 Pending CN116404007A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310306336.XA CN116404007A (zh) 2023-03-27 2023-03-27 基于SOI和GaN晶圆键合技术的单片异质集成反相器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310306336.XA CN116404007A (zh) 2023-03-27 2023-03-27 基于SOI和GaN晶圆键合技术的单片异质集成反相器

Publications (1)

Publication Number Publication Date
CN116404007A true CN116404007A (zh) 2023-07-07

Family

ID=87019138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310306336.XA Pending CN116404007A (zh) 2023-03-27 2023-03-27 基于SOI和GaN晶圆键合技术的单片异质集成反相器

Country Status (1)

Country Link
CN (1) CN116404007A (zh)

Similar Documents

Publication Publication Date Title
US11538930B2 (en) Bidirectional blocking monolithic heterogeneous integrated cascode-structure field effect transistor, and manufacturing method thereof
CN110610936B (zh) 基于键合的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法
CN110634861B (zh) 基于智能剥离技术的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法
US9064928B2 (en) Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
CN111863808B (zh) 基于肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管及制作方法
WO2020107754A1 (zh) 一种提高GaN增强型MOSFET阈值电压的外延层结构及器件制备
CN111863807B (zh) 基于源场板的单片异质集成Cascode结构场效应晶体管及制作方法
CN112750898A (zh) 基于氮化镓的半导体功率器件及其制造方法
JP7332634B2 (ja) ＧａＮ－オン－シリコン・デバイスの中の寄生容量低減
CN116404007A (zh) 基于SOI和GaN晶圆键合技术的单片异质集成反相器
CN112018177A (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN113628962B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN113257896B (zh) 多场板射频hemt器件及其制备方法
CN114843337A (zh) 双栅结构氮化镓高电子迁移率晶体管及其制作方法
US20220140087A1 (en) Electronic device with gallium nitride transistors and method of making same
CN107431009B (zh) 半导体装置的制造方法
US8421182B2 (en) Field effect transistor having MOS structure made of nitride compound semiconductor
CN110610938B (zh) 基于溶液法的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法
CN114725094B (zh) 一种Si-GaN单片异质集成反相器及其制备方法
CN115863400B (zh) 一种高导热GaN基HEMT器件及其制备方法
CN112490287B (zh) 具有双工作模式的氮化镓集成场效应晶体管及其制备方法
CN216597586U (zh) 一种增强型氮化镓高电子迁移率晶体管结构
CN113628963B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN110634946B (zh) 一种增强型异质金属栅AlGaN/GaN MOS-HEMT器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination