CN116390640A - 半导体结构及其制备方法 - Google Patents

Abstract

本发明涉及一种半导体结构及其制备方法。制备方法包括：提供基底，基底包括自下至上第一走线层、介质材料层和第一导电材料层；于第一导电材料层上形成图形化光刻胶；基于图形化光刻胶，刻蚀第一导电材料层，形成第一导电层；基于图形化光刻胶以及第一导电层，在预设刻蚀条件下，刻蚀介质材料层，剩余的介质材料层形成介质层，介质层的长度大于第一导电层的长度，且介质层包括倾斜的侧壁。通过使用图形化光刻胶对多个膜层进行一次刻蚀，即可形成半导体结构的第一导电层和介质层。在预设刻蚀条件下，介质层的长度大于第一导电层的长度，介质层包括倾斜的侧壁。当第一走线层的物质反溅至介质层时，也不会影响半导体结构的性能。

Description

半导体结构及其制备方法

技术领域

本申请涉及集成电路技术领域，特别是涉及一种半导体结构及其制备方法。

背景技术

电容结构通常包括上极板、下极板以及介质层。介质层位于上极板和下极板之间。常规技术中，制备电容结构时，对多个膜层进行多次刻蚀。该过程中会使用多个光刻胶层或者掩膜层。多次刻蚀延长电容结构的制备时长和制备成本。

发明内容

基于此，有必要针对现有技术中的电容结构制备过程繁复问题提供一种半导体结构及其制备方法。

为了实现上述目的，一方面，本发明提供了一种半导体结构制备方法，包括：

提供基底，所述基底包括自下至上第一走线层、介质材料层和第一导电材料层；

于所述第一导电材料层上形成图形化光刻胶；

基于所述图形化光刻胶，刻蚀所述第一导电材料层，形成第一导电层；

基于所述图形化光刻胶以及所述第一导电层，在预设刻蚀条件下，刻蚀所述介质材料层，剩余的所述介质材料层形成介质层，所述介质层的长度大于所述第一导电层的长度，且所述介质层包括倾斜的侧壁。

在一个实施例中，所述预设刻蚀条件包括：控制刻蚀功率为50W～200W。

在一个实施例中，刻蚀气体包括氯气，所述预设刻蚀条件包括：控制所述氯气的流量为100sccm～250sccm，所述氯气在所述刻蚀气体中的体积占比大于50％。

在一个实施例中，所述预设刻蚀条件包括：控制所述刻蚀腔体内的压强为10mT～30mT。

在一个实施例中，所述基底还包括：第二走线材料层，所述第二走线材料层位于所述第一导电材料层之上，所述刻蚀所述第一导电材料层，形成第一导电层之前，包括：

基于所述图形化光刻胶，刻蚀所述第二走线材料层，形成第二走线层。

在一个实施例中，所述基底还包括第二导电材料层，所述第二导电材料层位于所述第一走线层和所述介质材料层之间，所述基于所述第一导电层，在预设刻蚀条件下，刻蚀所述介质材料层，剩余的所述介质材料层形成介质层之后，包括：

基于所述介质层刻蚀所述第二导电材料层，形成第二导电层。

在一个实施例中，所述第二导电层包括倾斜的侧壁。

在一个实施例中，所述第一走线层的材料包括铝，所述介质材料层的材料包括氮化硅，所述第一导电层包括第一电容极板层，所述第二导电层包括第二电容极板层。

另一方面，基于同样的发明构思，本发明提供一种半导体结构，包括：

基底；

第一走线层，位于所述基底上；

介质层，位于所述第一走线层上，且所述介质层包括倾斜的侧壁；

第一导电层，位于所述介质层上，且所述第一导电层的长度短于所述介质层的长度。

在一个实施例中，所述半导体结构还包括：

第二走线层，位于所述第一导电层上方；

第二导电层，位于所述第一走线层和所述介质层之间，所述第二导电层包括倾斜的侧壁。

本发明的半导体结构及其制备方法中，通过使用图形化光刻胶对多个膜层进行一次刻蚀，即可形成半导体结构的第一导电层和介质层。而且，在预设刻蚀条件下，使得介质层的长度大于第一导电层的长度，介质层包括倾斜的侧壁。当第一走线层的物质反溅至介质层时，也不会影响半导体结构的性能。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例中提供的半导体结构的制备方法的流程图；

图2为一实施例中提供的基底示意图；

图3为一实施例中提供的半导体结构示意图；

图4为另一实施例中提供的半导体结构示意图；

图5为一实施例中提供的相关技术中制备半导体结构中间过程获得的结构示意图；

图6为一实施例中提供的相关技术中半导体结构示意图；

图7另为一实施例中提供的相关技术中半导体结构示意图；

图8为一实施例中提供的相关技术中半导体结构影像图；

图9为一实施例中提供的半导体结构影像图；

图10为一实施例中提供的半导体结构电性参数测试结果示意图。

附图标记说明：100-半导体结构；110-氧化物层；120-第一走线层；130-介质材料层；131-介质层；140-第一导电材料层；141-第一导电层；150-第二走线材料层；151-第二走线层；160-第二导电材料层；161-第二导电层。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

应当明白，当元件或层被称为“在...上”其它元件或层时，其可以直接地在其它元件或层上，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层，这些元件、部件、区、层不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层与另一个元件、部件、区、层。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层可表示为第二元件、部件、区、层。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。

在一个实施例中，请参阅图1，本发明提供一种半导体结构100的制备方法，包括如下步骤：

步骤S100：提供基底，基底包括自下至上第一走线层120、介质材料层130和第一导电材料层140。

步骤S200：于第一导电材料层140上形成图形化光刻胶。

步骤S400：基于图形化光刻胶，刻蚀第一导电材料层140，形成第一导电层141。

步骤S500：基于图形化光刻胶以及第一导电层141，在预设刻蚀条件下，刻蚀介质材料层130，剩余的介质材料层130形成介质层131，介质层131的长度大于第一导电层141的长度，且介质层131包括倾斜的侧壁。

在步骤S100中，请参阅图2，基底除第一走线层120、介质材料层130和第一导电材料层140外，还可以包括衬底(图未示)。第一走线层120、介质材料层130和第一导电材料层140都可位于衬底上。作为示例，衬底可以包括半导体材料、绝缘材料或者它们的任意组合构成。当然，衬底上可以先形成氧化层110，第一走线层120、介质材料层130和第一导电材料层140位于氧化层110上。

第一走线层120用于将半导体结构100连接至其他电路或者电子元件上。第一走线层120的材料可以包括导电材料。作为示例，第一走线层120的材料可以包括铝。

介质材料层130位于第一走线层120上方。介质材料层130用于隔离半导体结构100内的导电膜层。作为示例，介质材料层130的材料可以包括氮化硅、氧化硅层或氮氧化硅层。

第一导电材料层140位于介质材料层130上方。第一导电材料层140的材料可以包括氮化钽、镍、钨或者铜等导电材料。

第一走线层120、介质材料层130和第一导电材料层140可以沉积于氧化层110上。例如，沉积工艺可以包括但不限于化学气相沉积工艺、原子层沉积工艺、高密度等离子沉积工艺、等离子体增强沉积工艺及旋涂介质层等工艺中的一种或多种。

在步骤S200中，图形化光刻胶位于第一导电材料层140上，用于在后续步骤中刻蚀第一走线层120、介质材料层130或其他膜层。可以理解，后续步骤中各膜层的形状与图形化光刻胶的形状相关。

在步骤S400中，请参阅图3，可以使用干法或者湿法刻蚀的方法基于图形化光刻胶去除部分第一导电材料层140，形成第一导电层141。作为示例，干法刻蚀可以包括反应离子刻蚀、感应耦合等离子体刻蚀或高浓度等离子体刻蚀中的任意一种。

本领域内的人员应当知晓，刻蚀第一导电材料层140时，在刻蚀工艺腔中进行。

在步骤S500中，请参阅图3，在预设刻蚀条件下，继续在原刻蚀工艺腔中刻蚀介质材料层130，形成介质层131。在此过程中，会暴露第一走线层120。

此时，预设刻蚀条件与刻蚀第一导电材料层140时的条件可以不相同。

请参阅图3，刻蚀结束后，介质层131的长度大于第一导电层141的长度，且介质层131包括倾斜的侧壁。可以理解，介质层131侧壁与第一走线层120上表面形成的夹角为锐角。本实施例对介质层131侧壁倾斜的角度不做具体限定。

当然，请参阅图3，在半导体结构100的剖面图中，介质层131上表面的长度可以与第一导电层141的长度相当，介质层131下表面的长度长于第一导电层141的长度。请参阅图4，介质层131上表面的长度与介质层131下表面的长度也可以均长于第一导电层141的长度。

请参阅图5和图6，在常规技术中，通常使用分步刻蚀的方法形成半导体结构100。可以理解，刻蚀不同长度的膜层需要使用不同的光刻胶层或者掩膜版。这样延长了制备半导体结构100的时长，而且增加了制备半导体结构100的成本。

在上述实施例中，可以只通过一次光刻工艺，一次性刻蚀第一导电材料层140与介质材料层130，从而形成第一导电层141与介质层131。该过程节省制备半导体结构100时间，节约了制备半导体结构100的成本。

此外，刻蚀介质材料层130暴露出第一走线层120时，第一走线层120会反溅至介质层131上。这使得介质层131上附着导电物质，影响介质层131的绝缘性。请参阅图6，常规分步刻蚀步骤中，形成的介质层与第一导电层141在竖直方向的距离为X1。这使得反溅至介质层上的第一走线层120不会影响常规半导体结构的性能。

当通过一次性刻蚀多个膜层制备半导体结构100时，请参阅图7，介质层的长度常与其上方的第一导电层141相同。这会影响了常规半导体结构的电性参数。作为示例，当半导体结构100为电容结构时，第一走线层120会反溅至介质层上会减小电性参数中的击穿电压。

而在上述实施例中，通过控制预设刻蚀条件，使得介质层131的长度大于第一导电层141的长度，且介质层131包括倾斜的侧壁。刻蚀介质材料层130暴露出第一走线层120时，反溅的第一走线层120的物质附着在介质层131倾斜的侧壁上时，反溅的第一走线层120的物质与第一导电层141以及第一走线层120等导电膜层尚有距离。请参阅图3，距离X2为第一导电层141与介质层131在竖直方向的距离。

此时，反溅的第一走线层120的物质不会影响介质层131原有的绝缘性，进而不会对半导体结构100的电性参数造成影响。作为示例，当半导体结构100为电容结构时，该结构不会影响电容结构的中的击穿电压。

请参阅图8和图9，图8为常规技术中半导体结构的侧面影像图，图9为上述实施例中获得半导体结构的侧面影像图。明显的，介质层133具有倾斜的侧壁。

在一个实施例中，预设刻蚀条件包括控制刻蚀工艺腔室的刻蚀功率、刻蚀气体组分以及刻蚀压强等为预设值。

作为示例，预设刻蚀条件包括控制刻蚀功率为50W～200W。具体的，控制刻蚀功率为100W～150W。保持偏置电压小于200W时，可以减少蚀刻气体的轰击作用，从而使得介质层131的侧壁倾斜。

作为示例，刻蚀气体包括氯气、三氯化硼以及稀有气体(例如，氩气)。其中，预设刻蚀条件包括控制氯气的流量为100sccm～250sccm。具体的，控制氯气的流量为150sccm～200sccm。也可以控制氯气在刻蚀气体中的体积占比大于50％。控制氯气的流量和体积，以增加蚀刻时的侧向刻蚀能力，从而使得介质层131的侧壁更倾斜。

作为示例，预设刻蚀条件包括控制刻蚀腔体内的压强为10mT～30mT。具体的，控制刻蚀腔体内的压强为15mT～25mT。刻蚀副产物会附着在介质层131侧壁上，当刻蚀腔体内的刻蚀腔体内的压强大于12mT，较高压力可以增加蚀刻副产物对侧壁的保护，使得介质层131的角度变斜。

当然，后续可以对半导体结构100进行清洗，以去除刻蚀副产物。

在一个实施例中，请参阅图2，基底还包括：第二走线材料层150。

同时，步骤S400之前，包括：

步骤S300：基于所述图形化光刻胶，刻蚀第二走线材料层150，形成第二走线层151。

第二走线材料层150位于第一导电材料层140之上。第二走线材料层150的材料也可以包括铝。第二走线材料层150的材料与第一走线层120的材料可以相同。

第二走线层151的长度可以与第一导电层141的长度相同。当然，二者的长度也可以不相同。

刻蚀第二走线材料层150时，可以使用反应离子刻蚀、感应耦合等离子体刻蚀或高浓度等离子体刻蚀中的任意一种。

第一走线层120和第二走线层151可以将半导体结构100的两端连接至电路或者电子器件上。

在一个实施例中，请参阅图2，基底还包括第二导电材料层160。

此时，步骤S500之后，包括：

步骤S600：基于介质层131刻蚀第二导电材料层160，形成第二导电层161。

第二导电材料层160位于第一走线层120和介质材料层130之间。第二导电材料层160的材料可以与第一导电材料层140的材料相同。即，第二导电材料层160的材料可以氮化钽、镍、钨或者铜等导电材料。

请参阅图4，上述实施例中，第一导电层141、介质层131以及第二导电层161构成电容结构。第一导电层包括第一电容极板层，第二导电层包括第二电容极板层。作为示例，第一导电层141可以为上极板，第二导电层161可以为下极板，介质层131用于隔离第一导电层141与第二导电层161。

当然，第一导电层并不限于第一电容极板层，第二导电层并不限于第二电容极板层。可以理解，上述实施例中的半导体结构也可以构成其他器件。

此时，当介质层131的侧壁倾斜，且长度长于上方的第一导电层141与第二走线层151，第一走线层120反溅至介质层131的侧壁倾斜上时，反溅的第一走线层120距离第一导电层141与第二走线层151尚有距离，不会引起电性参数中的击穿电压降低。

请参阅图3，由于介质层131的侧壁倾斜，基于介质层131刻蚀第二导电材料层160时，第二导电层161的侧壁也会倾斜。作为示例，第二导电层161的侧壁会与第二走线材料层150的上表面呈约80度的倾斜。

而且，第二导电层161的侧壁倾斜使得第二导电层161的长度长于介质层131的长度，增加了半导体结构100的稳定性。

当然，请参阅图4，通过控制刻蚀条件，第二导电层161的侧壁也可以为竖直的。后续也可以对第一走线层120进行刻蚀，形成第一走线层。本申请不再过多赘述。

在实际实验中，请参阅图10，分别对上述实施例中半导体结构100以及常规技术中的半导体结构100形成电性测试。其中，左图为上述实施例中半导体结构100，右图为常规技术中的半导体结构100。结果显示，二者的击穿电压数值相差较小。该结果可以证明通过上述实施例的制备方法，可以维持半导体结构100的击穿电压。

应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

请继续参阅图3，基于同样的发明构思，在一个实施例中，还提供一种半导体结构100，包括基底、第一走线层120、介质层131以及第一导电层141。

基底可以包括氧化层110，第一走线层120、介质层131以及第一导电层141自下而上依次排列。第一走线层120的材料与第一导电层141的材料都可以包括导电物质。作为示例，第一走线层120的材料包括铝，第一导电层141的材料包括氮化钽。

介质层131包括倾斜的侧壁。介质材料层130的材料可以包括氮化硅、氧化硅层或氮氧化硅层。第一导电层141的长度短于介质层131的长度，且介质层131暴露下方的第一走线层120。

在半导体结构100的剖面图中，介质层131上表面的长度可以与第一导电层141的长度相当，介质层131下表面的长度长于第一导电层141的长度。请参阅图4，介质层131上表面的长度与介质层131下表面的长度也可以均长于第一导电层141的长度。

上述实施例中，通过在一次刻蚀中，连续形成第一导电层141与具有倾斜侧壁的介质层131，可以控制介质层131的长度长于第一导电层141的长度。此时，在形成介质层131时，暴露出的第一走线层120会反溅至介质层131的倾斜侧壁上。由于介质层131长度长于第一导电层141，使得反溅的第一走线层120的物质不会影响介质层131原有的绝缘性，进而不会对半导体结构100的电性参数造成影响。

在一个实施例中，半导体结构100还包括第二走线层151以及第二导电层161。

第二走线层151位于第一导电层141上方，第二走线层151的长度与第一导电层141的长度相同。

第二导电层161位于第一走线层120和介质层131之间。在一些情况下，第二导电层161包括倾斜的侧壁。

可以理解，半导体结构100可以自下至上依次为第一走线层120、第二导电层161、介质层131、第一导电层141以及第二走线层151。此时，半导体结构100可以为电容结构。第一导电层141可以为上极板，第二导电层161可以为下极板。当第一走线层120会反溅至介质层131上时，也不会影响电性参数中的击穿电压。

上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体结构的制备方法，其特征在于，包括如下步骤：

提供基底，所述基底包括自下至上第一走线层、介质材料层和第一导电材料层；

于所述第一导电材料层上形成图形化光刻胶；

基于所述图形化光刻胶，刻蚀所述第一导电材料层，形成第一导电层；

基于所述第一导电层，在预设刻蚀条件下，刻蚀所述介质材料层，剩余的所述介质材料层形成介质层，所述介质层的长度大于所述第一导电层的长度，且所述介质层包括倾斜的侧壁。

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述预设刻蚀条件包括：控制刻蚀功率为50W～200W。

3.根据权利要求1所述的半导体结构的制备方法，其特征在于，刻蚀气体包括氯气，所述预设刻蚀条件包括：控制所述氯气的流量为100sccm～250sccm，所述氯气在所述刻蚀气体中的体积占比大于50％。

4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述预设刻蚀条件包括：控制所述刻蚀腔体内的压强为10mT～30mT。

5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述基底还包括第二走线材料层，所述第二走线材料层位于所述第一导电材料层之上，所述刻蚀所述第一导电材料层，形成第一导电层之前，包括：

基于所述图形化光刻胶，刻蚀所述第二走线材料层，形成第二走线层。

6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述基底还包括第二导电材料层，所述第二导电材料层位于所述第一走线层和所述介质材料层之间，

所述基于所述第一导电层，在预设刻蚀条件下，刻蚀所述介质材料层，剩余的所述介质材料层形成介质层之后，包括：

基于所述第一导电层以及所述介质层，刻蚀所述第二导电材料层，形成第二导电层。

7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述第二导电层包括倾斜的侧壁。

8.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述第一走线层的材料包括铝，所述介质材料层的材料包括氮化硅，所述第一导电层包括第一电容极板层，所述第二导电层包括第二电容极板层。

9.一种半导体结构，其特征在于，包括：

基底；

第一走线层，位于所述基底上；

介质层，位于所述第一走线层上，且所述介质层包括倾斜的侧壁；

第一导电层，位于所述介质层上，且所述第一导电层的长度短于所述介质层的长度。

10.根据权利要求9所述的半导体结构，其特征在于，所述半导体结构还包括：

第二走线层，位于所述第一导电层上方；

第二导电层，位于所述第一走线层和所述介质层之间，所述第二导电层包括倾斜的侧壁。

Images