CN116388744A - 一种用于提升控制精度的系统 - Google Patents

一种用于提升控制精度的系统 Download PDF

Info

Publication number
CN116388744A
CN116388744A CN202111634413.1A CN202111634413A CN116388744A CN 116388744 A CN116388744 A CN 116388744A CN 202111634413 A CN202111634413 A CN 202111634413A CN 116388744 A CN116388744 A CN 116388744A
Authority
CN
China
Prior art keywords
input
switch
output
circuit
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111634413.1A
Other languages
English (en)
Inventor
储宜兴
张涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huada Semiconductor Co ltd
Original Assignee
Huada Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huada Semiconductor Co ltd filed Critical Huada Semiconductor Co ltd
Priority to CN202111634413.1A priority Critical patent/CN116388744A/zh
Publication of CN116388744A publication Critical patent/CN116388744A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/96—Touch switches
    • H03K17/962—Capacitive touch switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种用于提升控制精度的系统包括：触点电容、芯片管脚及依次设置在芯片内部的输入输出电路、采样电路及模数转换器；触点电容的下极板接地，基于外部的触摸动作，电容值发生改变；芯片管脚连接触点电容的上极板；输入输出电路设置于芯片管脚与采样电路之间；采样电路的输出端连接模数转换器的输入端；模数转换器的输出端连接后续处理电路；其中，采样电路至少包括采样电容及输入输出抵消模块，输入输出抵消模块连接采样电容的上极板，用于抵消输入输出电路因温度及电压的变化对采样结果的影响。本发明的用于提升控制精度的系统中所述输入输出抵消模块会在输出中将温度和电压的变化对采样值的影响抵消掉，从而使电路输出的结果更加准确。

Description

一种用于提升控制精度的系统
技术领域
本发明涉及芯片电路设计领域，特别是涉及一种用于提升控制精度的系统。
背景技术
触控模块是微控制单元(MCU芯片)中的常见模块，其作用是将人手指的触摸动作转换为数字信号，以供系统使用。在触控模块电路中，通常由外部电容、芯片管脚、内部输入输出接口电路、采样电路及模数转换器等部分组成。当无手指触摸芯片管脚时，通过算法使外部电容加上芯片管脚上的寄生电容(包括内部输入输出接口电路的寄生电容)，基本与采样电路中的采样电容的容值一致。采样电路不断对外部电容进行采样，再通过模数转换器转换成数字信号。当有手指触摸芯片管脚时，外部电容发生变化，采样电路输出的电压值发生变化，模数转换器输出的数值也会发生变化，相应的软件算法根据模数转换器输出的数值判断外部是否发生触摸行为。由于内部输入输出接口电路中存在较大的寄生电容，其电容值会随着温度及电源电压有较大变化。在温度和电压发生较大变化时，等价于外部电容发生了变化，会对采样电路的输出产生较大干扰，进而影响最终的判断精度和结果。
因此，如何在温度和电压发生较大变换时，提高触控模块的输出精度，已经成为本领域人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于提升控制精度的系统，用于解决现有技术中触控模块的输出精度不高的问题。
为实现上述目的及其他相关目的，本发明提供一种用于提升控制精度的系统包括：触点电容、芯片管脚及依次设置在芯片内部的输入输出电路、采样电路及模数转换器；
所述触点电容的下极板接地，基于外部的触摸动作，电容值发生改变；
所述芯片管脚连接所述触点电容的上极板；
所述输入输出电路设置于所述芯片管脚与所述采样电路之间；
所述采样电路的输出端连接所述模数转换器的输入端；
所述模数转换器的输出端连接后续处理电路；
其中，所述采样电路至少包括采样电容及输入输出抵消模块，所述输入输出抵消模块连接所述采样电容的上极板，用于抵消所述输入输出电路因温度及电压的变化对采样结果的影响。
可选地，所述输入输出电路为模拟IO；所述模拟IO包括n个第一二极管及n个第二二极管；所述第一二极管的正极及所述第二二极管的负极连接在一起，并与所述芯片管脚及所述采样电路的输入端连接；所述第一二极管的负极接电源，所述第二二极管的正极接地；其中n为大于0的正整数。
更可选地，所述输入输出抵消模块包括m个第一二极管及m个第二二极管；所述第一二极管的正极及所述第二二极管的负极连接在一起，并与所述采样电容的上极板连接；所述第一二极管的负极接电源，所述第二二极管的正极接地；其中，m小于n，m为大于0的正整数。
可选地，所述输入输出电路为GPIO；所述GPIO包括第三二极管、第四二极管、第一开关、第二开关、PMOS管及NMOS管；所述PMOS管及所述NMOS管的栅极均连接控制逻辑及写入电路，所述PMOS管的漏极与所述NMOS管的漏极、所述第三二极管的正极连接，所述PMOS管的源极接电源，所述NMOS管的源极接地；所述第一开关的第一端接电源，第二端接所述第二开关的第一端、所述第三二极管的正极及读出电路；所述第二开关的第二端接地；所述第三二极管的负极接电源；所述第四二极管的正极接地，负极接所述第三二极管的正极；所述第三二极管的正极连接所述采样电容的上极板；其中，所述PMOS管及所述NMOS管为插指结构。
更可选地，所述输入输出电路的电路结构与所述输入输出抵消模块的电路结构相同；其中，所述输入输出抵消模块中的MOS管的插指数少于所述输入输出电路中的MOS管的插指数。
更可选地，所述输入输出电路的电路结构与所述输入输出抵消模块的电路结构相同。
可选地，所述采样电路还包括第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、运算放大器及复位电容；
所述第六开关的，第一端连接所述第二开关的第一端、第四开关的第一端及所述输入输出电路的输入输出端，第二端连接所述第三开关的第一端、所述第五开关的第一端及所述采样电容的上极板；所述第七开关的第一端连接所述采样电容的上极板，第二端连接所述运算放大器的反相输入端；所述第二开关的第二端连接电源；所述第四开关的第二端接地；所述第五开关的第二端接所述电源；所述第三开关的第二端接地；所述采样电容的第二端接地；所述第一开关及所述复位电容分别并联于所述运算放大器的反相输入端与输出端之间；所述运算放大器的正相输入端接参考电压，输出端连接所述模数转换器的输入端。
如上所述，本发明的用于提升控制精度的系统，具有以下有益效果：
本发明的用于提升控制精度的系统中所述输入输出抵消模块会在输出中将温度和电压的变化对采样值的影响抵消掉，从而使电路输出的结果更加准确。
附图说明
图1显示为本发明的用于提升控制精度的系统的结构示意图。
图2显示为本发明中输入输出电路的结构示意图。
图3显示为本发明中输入输出电路的另一结构示意图。
图4显示为本发明的采样电路示例结构示意图。
图5显示为本发明中输入输出抵消模块的结构示意图。
图6显示为本发明中输入输出电路中ESD器件的仿真时的示意图。
元件标号说明
1 触点电容
2 芯片管脚
3 输入输出电路
4 采样点路
41 采样电容
42 输入输出抵消模块
5 模数转换器
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1-图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本实施例提供一种用于提升控制精度的系统包括：触点电容1、芯片管脚2及依次设置在芯片内部的输入输出电路3、采样电路4及模数转换器5。
如图1所示，所述触点电容1的下极板接地，基于外部的触摸动作，所述触点电容1的容值发生改变。所述触点电容1的数量可根据需要设置，在实际生产中，所述触点电容1为多个电容的并联结构，不以本实施例为限。
如图1所示，所述芯片管脚2连接所述触点电容1的上极板，芯片通过所述芯片管脚2与外部设备连接。
如图1所示，所述输入输出电路3连接于所述芯片管脚与所述采样电路4之间，用于芯片与外部设备之间进行数据的写入与读出。
作为示例，如图2所示，所述输入输出电路3为模拟IO；所述模拟IO包括n个第一二极管D1及n个第二二极管D2；所述第一二极管D1的正极及所述第二二极管D2的负极连接在一起，并与所述芯片管脚2及所述采样电路4的输入端连接。所述第一二极管D1的负极接电源，所述第二二极管D2的正极接地；其中，n为大于0的正整数，本示例图3中的n为4；其余二极管的连接方式与前述方式类似，在此不一一赘述。需要说明的是，图3中所述二极管的数量及排布仅以示例性的方式示出，在实际的生产中，二极管的数量及设置方式可能更复杂，在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
作为另一示例，如图3所示，所述输入输出电路3为GPIO；所述GPIO包括第三二极管D3、第四二极管D4、第一开关S1、第二开关S2、PMOS管M1及NMOS管M2；所述PMOS管M1及所述NMOS管M2的栅极均连接控制逻辑及写入电路，所述PMOS管M1的漏极与所述NMOS管M2的漏极、所述第三二极管D3的正极连接，所述PMOS管M1的源极接电源，所述NMOS管M2的源极接地；所述第一开关S1的第一端接电源，第二端接所述第二开关S2的第一端、所述第三二极管D3的正极及读出电路；所述第二开关S2的第二端接地；所述第三二极管D3的负极接电源；所述第四二极管D4的正极接地，负极接所述第三二极管D3的负极；所述第三二极管D3的正极连接所述采样电路4中的采样电容41的上极板；其中，所述PMOS管及所述NMOS管为插指结构。
如图1所示，所述采样电路4至少包括采样电容41及输入输出抵消模块42；所述输入输出抵消模块42连接于所述采样电容41的上极板，用于抵消所述输入输出电路3因温度及电压的变化对采样结果的影响。
具体地，如图4所示，所述采样电路4包括采样电容41、第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4、第五开关SW5、第六开关SW6、第七开关SW7、运算放大器及复位电容Cf。所述第六开关SW6的第一端连接所述第二开关SW2的第一端、所述第四开关SW4的第一端及所述输入输出电路3的输入输出端，第二端连接所述第三开关SW3的第一端、所述第五开关SW5的第一端及所述采样电容41的上极板；所述第七开关SW7的第一端连接所述采样电容41的上极板，第二端连接所述运算放大器的反相输入端；所述第二开关SW2的第二端连接电源VDD；所述第四开关SW4的第二端接地；所述第五开关SW5的第二端接所述电源VDD；所述第三开关SW3的第二端接地；所述采样电容41的第二端接地；所述第一开关SW1及所述复位电容Cf分别并联于所述运算放大器的反相输入端与输出端之间；所述运算放大器的正相输入端接参考电压VCM，输出端连接所述模数转换器的输入端。其中，所述第一开关SW1、所述第二开关SW2、所述第三开关SW3、所述第四开关SW4、所述第五开关SW5、所述第六开关SW6、所述第七开关SW7均为时序开关，可以根据时序进行关断操作的开关。所述第二开关SW2的时序与所述第三开关SW3的时序相同，所述第四开关SW4的时序与所述第五开关SW5的时序相同。
需要说明的是，所述采样电路的电路结构不限，任意能实现采样功能的电路结构均适用，在此不一一赘述。
作为本实施例的一种实现方式，所述输入输出抵消模块42的电路结构与所述输入输出电路3的电路结构相同。所述输入输出抵消模块42会在输出中将温度和电压的变化对采样值的影响抵消掉，使得所述采样电路中的采样结果会更加准确。需要说明的是，所述输入输出电路3为任意输出输入电路结构。
作为本实施例的一种实施方式，所述输入输出电路3的电路结构与所述输入输出抵消模块42的电路元件类型相同、元器件数量不同；由于所述输入输出电路3中的元器件的数量与所述输入输出抵消模块42中元器件的数量不同，使得所述输入输出电路3中的元器件的面积大于所述输入输出抵消模块42中元器件的面积，从而可以部分抵消所述输入输出电路3的寄生电容随温度和电压变化对输出结果的影响。所述输入输出抵消模块42会在输出中将温度和电压的变化对采样值的影响部分抵消掉，使得所述采样电路中的采样结果会更加准确。作为示例，当所述输入输出电路3采用如图2所示的结构时，所述输入输出抵消模块42包括m个第一二极管D1及m个第二二极管D2；所述第一二极管D1的正极及所述第二二极管D2的负极连接在一起引出为所述输入输出抵消模块42的输入输出端，所述第一二极管D1的负极接电源，所述第二二极管D2的正极接地；其余二极管的连接方式与前述方式类似，在此不一一赘述；其中，m小于n，m为大于0的正整数；在图5中示例性的m为1；从而可以部分抵消所述输入输出电路3的寄生电容随温度和电压变化对输出结果的影响。需要说明的是，图5中所述二极管的数量及排布仅以示例性的方式示出，在实际的生产中，二极管的数量及设置方式可能更复杂，在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
需要说明的是，所述模拟IO中所述二极管为ESD器件，ESD器件具有寄生电容。如图6所示为ESD器件跟随电压变化时的仿真图，横轴为电压，竖轴为电容，实线为电容在125℃时容值因电压变化而变化的仿真，虚线为电容在-40℃时容值因电压变化而变化的仿真。从图中可以看出，温度相同时，随着电压的升高电容的变化约为0.1pF；电压相同时，随着温度的升高，电容的变化约为0.1pF；即本发明的用于提升触控精度的电路的精度为0.2pF。
作为本实施例的又一种实现方式，所述输入输出抵消模块42的电路结构与所述输入输出电路3的电路结构相同，所述输入输出抵消模块42中的器件尺寸小于所述输入输出电路3中对应器件的尺寸。作为示例，当所述输入输出电路3采用如图3所示的结构时，所述输入输出抵消模块42与所述输入输出电路3的区别在于，所述输入输出抵消模块42中的PMOS管的插指数少于所述输入输出电路3中的PMOS管的插指数，所述输入输出抵消模块42中的NMOS管的插指数少于所述输入输出电路3中的NMOS管的插指数，从而可以部分抵消所述输入输出电路3的寄生电容随温度和电压变化对输出结果的影响。
工作原理：如图4所示，在没有触控，所有开关均断开的状态下，首先所述第一开关SW1闭合，将复位电容Cf短接，此时复位电容Cf上存储的电荷为0，运算放大器输出的电压VOUT满公式(1)：
VOUT＝VCM-Vos-Vn (1)
其中，VOUT表示运算放大器输出的电压；VCM表示运算放大器正相输入端的参考电压值；VOS表示所述复位电容Cf与运算放大器形成的积分电路的固定偏移电压；Vn表示运算放大器低频噪声电压。
然后所述第一开关SW1断开、所述第二开关SW2及所述第三开关SW3均闭合，电源VDD给所述触点电容1两端充电，所述采样电容41两端接地，所述触点电容1的电压为VDD。
其次，所述第二开关SW2及所述第三开关SW3均断开、所述第六开关SW6闭合，所述触点电容1和所述采样电容41形成通路，进行电荷的重新分配，此时，所述采样电容41的上极板与前级电路相连的结点电压满足公式(2)：
Figure BDA0003429358170000061
其中，VMID表示所述采样电容41上极板与前级电路相连的结点电压；CP表示所述触点电容1的容值；VDD表示所述电源的电压；CS表示所述采样电容41的容值。
最后，所述第七开关SW7闭合，运算放大器的反相输入端的连接结点VINN可以认为是一个电荷孤岛，存储的电荷应当保持不变，此时采样通路满足公式(3)：
Figure BDA0003429358170000071
其中，Cf表示所述复位电容Cf的容值，V’OUT表示采样结束时运算放大器的输出值。
此时，一个采样过程结束，运算放大器输出的电压变化满足公式(4)：
Figure BDA0003429358170000072
当CP＝CS时，忽略VOS、Vn，取VCM＝VDD/2，ΔV等于0，此时电路输出无触控动作。然而在实际的生产中，所述输入输出电路3会因为温度、电压的变化而产生寄生电容，对采样结果有影响。假设所述输入输出电路3会因为温度、电压的变化产生的寄生电容消耗的电压为VIO此时CP不等于CS，CP变化为CP’，CP’＝CP+VIO，公式(4)的结果ΔV就不为零，系统会误判定有触控动作产生，进而影响系统精度。若随之增大所述采样电容41的容值，则采样电容41的容值变大从而不易集成在芯片内部。本发明在采样模块中设置了输入输出抵消模块42，输入输出抵消模块42和输入输出电路3的结构相同，当输入输出电路3因为温度、电压的变化的电压为VIO时，输入输出抵消模块42也会3因为温度、电压的变化而变化电压VIO，此时CP’＝CP+VIO，CS’＝CS+VIO，公式(4)的结果ΔV依然等于0，从而提升系统精度，使电路输出的结果更加准确。
综上所述，本发明提供一种用于提升控制精度的系统包括：触点电容、芯片管脚及依次设置在芯片内部的输入输出电路、采样电路及模数转换器；所述触点电容的下极板接地，基于外部的触摸动作，电容值发生改变；所述芯片管脚连接所述触点电容的上极板；所述输入输出电路连接于所述芯片管脚与所述采样电路之间；所述采样电路的输出端连接所述模数转换器的输入端；所述模数转换器的输出端连接后续处理电路；其中，所述采样电路包括采样模块及输入输出抵消模块；所述输入输出抵消模块并联于所述采样模块中的采样电容的两端，用于抵消所述输入输出电路因温度及电压的变化对采样结果的影响。本发明的用于提升控制精度的系统中所述输入输出抵消模块会在输出中将温度和电压的变化对采样值的影响抵消掉，从而使电路输出的结果更加准确。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种用于提升控制精度的系统，其特征在于，所述用于提升控制精度的系统至少包括：触点电容、芯片管脚及依次设置在芯片内部的输入输出电路、采样电路及模数转换器；
所述触点电容的下极板接地，基于外部的触摸动作，电容值发生改变；
所述芯片管脚连接所述触点电容的上极板；
所述输入输出电路设置于所述芯片管脚与所述采样电路之间；
所述采样电路的输出端连接所述模数转换器的输入端；
所述模数转换器的输出端连接后续处理电路；
其中，所述采样电路至少包括采样电容及输入输出抵消模块，所述输入输出抵消模块连接所述采样电容的上极板，用于抵消所述输入输出电路因温度及电压的变化对采样结果的影响。
2.根据权利要求1所述的用于提升控制精度的系统，其特征在于：所述输入输出电路为模拟IO；所述模拟IO包括n个第一二极管及n个第二二极管；所述第一二极管的正极及所述第二二极管的负极连接在一起，并与所述芯片管脚及所述采样电路的输入端连接；所述第一二极管的负极接电源，所述第二二极管的正极接地；其中n为大于0的正整数。
3.根据权利要求2所述的用于提升控制精度的系统，其特征在于：所述输入输出抵消模块包括m个第一二极管及m个第二二极管；所述第一二极管的正极及所述第二二极管的负极连接在一起，并与所述采样电容的上极板连接；所述第一二极管的负极接电源，所述第二二极管的正极接地；其中，m小于n，m为大于0的正整数。
4.根据权利要求1所述的用于提升控制精度的系统，其特征在于：所述输入输出电路为GPIO；所述GPIO包括第三二极管、第四二极管、第一开关、第二开关、PMOS管及NMOS管；所述PMOS管及所述NMOS管的栅极均连接控制逻辑及写入电路，所述PMOS管的漏极与所述NMOS管的漏极、所述第三二极管的正极连接，所述PMOS管的源极接电源，所述NMOS管的源极接地；所述第一开关的第一端接电源，第二端接所述第二开关的第一端、所述第三二极管的正极及读出电路；所述第二开关的第二端接地；所述第三二极管的负极接电源；所述第四二极管的正极接地，负极接所述第三二极管的正极；所述第三二极管的正极连接所述采样电容的上极板；其中，所述PMOS管及所述NMOS管为插指结构。
5.根据权利要求4所述的用于提升控制精度的系统，其特征在于：所述输入输出电路的电路结构与所述输入输出抵消模块的电路结构相同；其中，所述输入输出抵消模块中的MOS管的插指数少于所述输入输出电路中的MOS管的插指数。
6.根据权利要求2或4所述的用于提升控制精度的系统，其特征在于：所述输入输出电路的电路结构与所述输入输出抵消模块的电路结构相同。
7.根据权利要求1所述的用于提升控制精度的系统，其特征在于：所述采样电路还包括第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、运算放大器及复位电容；
所述第六开关的，第一端连接所述第二开关的第一端、第四开关的第一端及所述输入输出电路的输入输出端，第二端连接所述第三开关的第一端、所述第五开关的第一端及所述采样电容的上极板；所述第七开关的第一端连接所述采样电容的上极板，第二端连接所述运算放大器的反相输入端；所述第二开关的第二端连接电源；所述第四开关的第二端接地；所述第五开关的第二端接所述电源；所述第三开关的第二端接地；所述采样电容的第二端接地；所述第一开关及所述复位电容分别并联于所述运算放大器的反相输入端与输出端之间；所述运算放大器的正相输入端接参考电压，输出端连接所述模数转换器的输入端。
CN202111634413.1A 2021-12-23 2021-12-23 一种用于提升控制精度的系统 Pending CN116388744A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111634413.1A CN116388744A (zh) 2021-12-23 2021-12-23 一种用于提升控制精度的系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111634413.1A CN116388744A (zh) 2021-12-23 2021-12-23 一种用于提升控制精度的系统

Publications (1)

Publication Number Publication Date
CN116388744A true CN116388744A (zh) 2023-07-04

Family

ID=86975571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111634413.1A Pending CN116388744A (zh) 2021-12-23 2021-12-23 一种用于提升控制精度的系统

Country Status (1)

Country Link
CN (1) CN116388744A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117498288A (zh) * 2023-11-16 2024-02-02 安徽曦合微电子有限公司 电压稳定电路和芯片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117498288A (zh) * 2023-11-16 2024-02-02 安徽曦合微电子有限公司 电压稳定电路和芯片

Similar Documents

Publication Publication Date Title
CN106257838B (zh) 斜坡电压产生器以及用于测试模/数转换器的方法
CN111049525B (zh) 一种超高速逐次逼近型模数转换器
CN106598370B (zh) 触摸检测电路及其触控装置
CN107066960B (zh) 一种用于指纹传感器的信号处理电路
JPH08204567A (ja) 半導体装置とこれを用いた半導体回路、相関演算装置、ａ／ｄ変換器、ｄ／ａ変換器及び信号処理システム
CN116388744A (zh) 一种用于提升控制精度的系统
US10082916B2 (en) Circuit for cancelling offset capacitance of capacitive touch screen panel and device including the same
Yang et al. An in-memory-computing charge-domain ternary CNN classifier
US11714510B2 (en) Capacitance detection circuit, touch control chip and electronic device
CN102237874B (zh) 模拟至数字转换器及其相关的校准比较器
CN112422128A (zh) 用于模数转换器失调校准的动态比较器及方法
CN113295930A (zh) 一种微瓦级微电容测量方法及电路
CN111399704B (zh) 电容检测电路、触控芯片和电子设备
Ogawa et al. NMOS-based Gaussian-element-matching analog associative memory
US20220239308A1 (en) Switched-capacitor integrators with improved flicker noise rejection
Yang et al. A 4-Bit Mixed-Signal MAC Macro With One-Shot ADC Conversion
US8035439B2 (en) Multi-channel integrator
CN112255464B (zh) 一种基于电荷补偿模拟前端的电容测量电路及测量方法
US8237489B2 (en) Capacitance interface circuit
KR20170009254A (ko) 정전용량식 터치 스크린 패널의 오프셋 커패시턴스를 제거하는 회로와 이를 포함하는 장치
CN107800435B (zh) 一种电容阵列寄生效应的补偿电路和抵消方法
CN213717957U (zh) 用于模数转换器失调校准的动态比较器
CN112881810B (zh) 检测电路、芯片及相关电子装置
WO2022155878A1 (zh) 检测电路、芯片及相关电子装置
CN114640350B (zh) 逐次逼近模数转换器、校准方法及工作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination