CN116382401A - 线性稳压电路、芯片及电子设备 - Google Patents
线性稳压电路、芯片及电子设备 Download PDFInfo
- Publication number
- CN116382401A CN116382401A CN202310188842.3A CN202310188842A CN116382401A CN 116382401 A CN116382401 A CN 116382401A CN 202310188842 A CN202310188842 A CN 202310188842A CN 116382401 A CN116382401 A CN 116382401A
- Authority
- CN
- China
- Prior art keywords
- transistor
- coupled
- voltage
- pole
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000087 stabilizing effect Effects 0.000 title claims abstract description 36
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本公开的实施例提供一种线性稳压电路、芯片及电子设备。线性稳压电路包括正温度系数电压产生电路、第一晶体管及负反馈电路。正温度系数电压产生电路生成正温度系数电压并向第一晶体管的控制极提供正温度系数电压。第一晶体管的第一极耦接线性稳压电路的输出端和负反馈电路的输出端。第一晶体管的第二极耦接负反馈电路的输入端。负反馈电路与第一晶体管形成负反馈环路以稳定线性稳压电路的输出电压。第一晶体管的控制极与第一极之间的电压差具有负温度系数,并且负温度系数的绝对值等于正温度系数电压的温度系数值。
Description
技术领域
本公开的实施例涉及集成电路技术领域,具体地,涉及线性稳压电路、芯片及电子设备。
背景技术
传统的线性稳压电路(或称为线性稳压源)一般采用带隙基准源,再用放大器加负反馈结构实现。图1示出了一种传统的线性稳压电路。该线性稳压电路包括带隙基准源、放大器A、晶体管Mp和电流源。这种电路一般设计复杂,用到元器件数量多且尺寸大,导致功耗高且面积大。此外,此类电路的输出电压还可能存在温漂的问题,因此其适用的应用场景有限。
发明内容
本文中描述的实施例提供了一种线性稳压电路、芯片及电子设备。
根据本公开的第一方面,提供了一种线性稳压电路。该线性稳压电路包括:正温度系数电压产生电路、第一晶体管、以及负反馈电路。其中,正温度系数电压产生电路被配置为:生成正温度系数电压,并向第一晶体管的控制极提供正温度系数电压。第一晶体管的第一极耦接线性稳压电路的输出端和负反馈电路的输出端。第一晶体管的第二极耦接负反馈电路的输入端。负反馈电路被配置为:与第一晶体管形成负反馈环路以稳定线性稳压电路的输出电压。其中,第一晶体管的控制极与第一极之间的电压差具有负温度系数,并且负温度系数的绝对值等于正温度系数电压的温度系数值。
在本公开的一些实施例中,正温度系数电压产生电路经由第一节点耦接第一晶体管的控制极。正温度系数电压产生电路包括:正温度系数电流源、以及内部负载电路。其中,正温度系数电流源被配置为:生成正温度系数电流,并经由第一节点向内部负载电路提供正温度系数电流。内部负载电路被配置为:根据正温度系数电流生成正温度系数电压。
在本公开的一些实施例中,正温度系数电流源包括:第二晶体管至第六晶体管、以及第一电阻器。其中,第二晶体管的控制极耦接第二晶体管的第二极、第三晶体管的控制极、第四晶体管的控制极和第五晶体管的第二极。第二晶体管的第一极耦接第一电压端。第三晶体管的第一极耦接第一电压端。第三晶体管的第二极耦接第六晶体管的控制极和第二极。第四晶体管的第一极耦接第一电压端。第四晶体管的第二极耦接第一节点。第五晶体管的控制极耦接第六晶体管的控制极。第五晶体管的第一极耦接第一电阻器的第一端。第六晶体管的第一极耦接第二电压端。第一电阻器的第二端耦接第二电压端。
在本公开的一些实施例中,第五晶体管和第六晶体管是MOS晶体管。
在本公开的一些实施例中,第五晶体管和第六晶体管是双极型晶体管。
在本公开的一些实施例中,内部负载电路包括:第二电阻器。其中,第二电阻器的第一端耦接第一节点。第二电阻器的第二端耦接第二电压端。
在本公开的一些实施例中,通过调节第二电阻器的电阻值与第一电阻器的电阻值的比值来将正温度系数电压的温度系数值设置成与负温度系数的绝对值相等。
在本公开的一些实施例中,R2=R1×|K2|/K1。其中,R2表示第二电阻器的电阻值,R1表示第一电阻器的电阻值,K2表示负温度系数,K1表示第一电阻器两端的电压差的温度系数。
在本公开的一些实施例中,负反馈电路包括:第七晶体管至第十一晶体管、以及第一恒定电流源。其中,第七晶体管的控制极耦接第七晶体管的第二极、第八晶体管的控制极和第一晶体管的第二极。第七晶体管的第一极耦接第二电压端。第八晶体管的第一极耦接第二电压端。第八晶体管的第二极耦接第九晶体管的控制极和第二极。第九晶体管的第一极耦接第一电压端。第十晶体管的控制极耦接第九晶体管的控制极。第十晶体管的第一极耦接第一电压端。第十晶体管的第二极耦接第一恒定电流源和第十一晶体管的控制极。第十一晶体管的第一极耦接第一电压端。第十一晶体管的第二极耦接第一晶体管的第一极。
在本公开的一些实施例中,第一晶体管是MOS晶体管。
在本公开的一些实施例中,第一晶体管是双极型晶体管。
根据本公开的第二方面,提供了一种线性稳压电路。该线性稳压电路包括:第一晶体管至第十一晶体管、第一电阻器、第二电阻器以及第一恒定电流源。其中,第一晶体管的控制极耦接第四晶体管的第二极和第二电阻器的第一端。第一晶体管的第一极耦接第十一晶体管的第二极。第一晶体管的第二极耦接第七晶体管的控制极和第二极。第二晶体管的控制极耦接第二晶体管的第二极、第三晶体管的控制极、第四晶体管的控制极和第五晶体管的第二极。第二晶体管的第一极耦接第一电压端。第三晶体管的第一极耦接第一电压端。第三晶体管的第二极耦接第六晶体管的控制极和第二极。第四晶体管的第一极耦接第一电压端。第五晶体管的控制极耦接第六晶体管的控制极。第五晶体管的第一极耦接第一电阻器的第一端。第六晶体管的第一极耦接第二电压端。第一电阻器的第二端耦接第二电压端。第二电阻器的第二端耦接第二电压端。第七晶体管的控制极耦接第八晶体管的控制极。第七晶体管的第一极耦接第二电压端。第八晶体管的第一极耦接第二电压端。第八晶体管的第二极耦接第九晶体管的控制极和第二极。第九晶体管的第一极耦接第一电压端。第十晶体管的控制极耦接第九晶体管的控制极。第十晶体管的第一极耦接第一电压端。第十晶体管的第二极耦接第一恒定电流源和第十一晶体管的控制极。第十一晶体管的第一极耦接第一电压端。其中,通过调节第二电阻器的电阻值与第一电阻器的电阻值的比值来将线性稳压电路的输出电压设置成具有零温度系数。
根据本公开的第三方面,提供了一种芯片。该芯片包括根据本公开的第一方面或第二方面所述的线性稳压电路。
根据本公开的第四方面,提供了一种电子设备。该电子设备包括根据本公开的第三方面所述的芯片。
附图说明
为了更清楚地说明本公开的实施例的技术方案,下面将对实施例的附图进行简要说明,应当知道,以下描述的附图仅仅涉及本公开的一些实施例,而非对本公开的限制,其中:
图1是一种线性稳压电路的示意性框图;
图2是根据本公开的实施例的线性稳压电路的示意性框图;
图3是图2所示的正温度系数电压产生电路的示意性框图;
图4是图3所示的正温度系数电压产生电路的示例性电路图;以及
图5是图2所示的负反馈电路的示例性电路图。
在附图中,最后两位数字相同的标记对应于相同的元素。需要注意的是,附图中的元素是示意性的,没有按比例绘制。
具体实施方式
为了使本公开的实施例的目的、技术方案和优点更加清楚,下面将结合附图,对本公开的实施例的技术方案进行清楚、完整的描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例,也都属于本公开保护的范围。
除非另外定义,否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是,诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义,并且将不以理想化或过于正式的形式来解释,除非在此另外明确定义。如在此所使用的,将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。
在本公开的所有实施例中,由于金属氧化物半导体(MOS)晶体管的源极和漏极是对称的,并且N型晶体管和P型晶体管的源极和漏极之间的导通电流方向相反,因此在本公开的实施例中,将MOS晶体管的受控中间端称为控制极,将MOS晶体管的其余两端分别称为第一极和第二极。此外,为便于统一表述,在上下文中,将双极型晶体管(BJT)的基极称为控制极,将BJT的发射极称为第一极,将BJT的集电极称为第二极。另外,诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。
在一些超低功耗应用中,需要提供具有一定电源抑制比、功耗极低,且具有低温漂特性的线性稳压源。
图2示出根据本公开的实施例的线性稳压电路200的示意性框图。该线性稳压电路200包括:正温度系数电压产生电路210、第一晶体管M1、以及负反馈电路220。
正温度系数电压产生电路210的输出端耦接第一晶体管M1的控制极。正温度系数电压产生电路210被配置为:生成正温度系数电压VA,并向第一晶体管M1的控制极提供正温度系数电压VA。正温度系数电压VA随着温度的升高而升高,随着温度的降低而降低。在上下文中,正温度系数电压VA的温度系数值被表示为Kp。
第一晶体管M1的第一极耦接线性稳压电路200的输出端VREG和负反馈电路220的输出端。第一晶体管M1的第二极耦接负反馈电路220的输入端。在本公开的一些实施例中,第一晶体管M1是MOS晶体管。在本公开的另一些实施例中,第一晶体管M1是双极型晶体管。根据工艺特性,第一晶体管M1的控制极与第一极之间的电压差具有负温度系数K2。在本公开的一些实施例中,该电压差的负温度系数K2的绝对值可被设置成等于正温度系数电压VA产生电路210所生成的正温度系数电压VA的温度系数值Kp。
负反馈电路220耦接第一晶体管M1的第一极和第二极以及线性稳压电路200的输出端VREG。负反馈电路220被配置为:与第一晶体管M1形成负反馈环路以稳定输出电压VREG。
在图2的示例中,第一晶体管M1是P型晶体管。因此,输出电压VREG=VA+|VGS_M1|,其中,VA表示正温度系数电压VA,VGS_M1表示第一晶体管M1的控制极与第一极之间的电压差。在第一晶体管M1是MOS晶体管的情况下,VGS_M1表示第一晶体管M1的栅源电压。在第一晶体管M1是双极型晶体管的情况下,VGS_M1表示第一晶体管M1的基极发射极电压。正温度系数电压VA的温度系数Kp等于VGS_M1的温度系数K2的绝对值。这样,输出电压VREG可具有零温度系数。
在电路应用环境中,线性稳压电路200的输出电压VREG可能受到负载或电源干扰的影响。如果输出电压VREG瞬态升高,则流过第一晶体管M1的电流增大,负反馈电路220能够相应降低输出电压VREG,从而维持输出电压VREG稳定不变。如果输出电压VREG瞬态降低,则流过第一晶体管M1的电流减小,负反馈电路220能够相应升高输出电压VREG,从而维持输出电压VREG稳定不变。因此,根据本公开的实施例的线性稳压电路200能够输出稳定的输出电压VREG,具有良好的负载调整率以及极高的电源抑制比。相比于图1所示的线性稳压电路200,根据本公开的实施例的线性稳压电路200更简单,因此功耗更低且面积更小。
图3示出正温度系数电压产生电路310的示意性框图。在本公开的一些实施例中,正温度系数电压产生电路310经由第一节点N1耦接第一晶体管M1的控制极。正温度系数电压产生电路310包括:正温度系数电流源311、以及内部负载电路312。
正温度系数电流源311经由第一节点N1耦接内部负载电路312。正温度系数电流源311被配置为:生成正温度系数电流,并经由第一节点N1向内部负载电路312提供正温度系数电流。内部负载电路312被配置为:根据正温度系数电流生成正温度系数电压VA。
图4示出正温度系数电压产生电路410的示例性电路图。正温度系数电流源411包括:第二晶体管M2至第六晶体管M6、以及第一电阻器R1。在图4的示例中,从第一电压端V1输入高电压信号,第二电压端V2接地。第二晶体管M2至第四晶体管M4是P型晶体管。第五晶体管M5和第六晶体管M6是N型晶体管。
其中,第二晶体管M2的控制极耦接第二晶体管M2的第二极、第三晶体管M3的控制极、第四晶体管M4的控制极和第五晶体管M5的第二极。第二晶体管M2的第一极耦接第一电压端V1。第三晶体管M3的第一极耦接第一电压端V1。第三晶体管M3的第二极耦接第六晶体管M6的控制极和第二极。第四晶体管M4的第一极耦接第一电压端V1。第四晶体管M4的第二极耦接第一节点N1。第五晶体管M5的控制极耦接第六晶体管M6的控制极。第五晶体管M5的第一极耦接第一电阻器R1的第一端。第六晶体管M6的第一极耦接第二电压端V2。第一电阻器R1的第二端耦接第二电压端V2。
在本公开的一些实施例中,第五晶体管M5和第六晶体管M6是MOS晶体管。在本公开的另一些实施例中,第五晶体管M5和第六晶体管M6是双极型晶体管。
在图4的示例中,内部负载电路412包括:第二电阻器R2。其中,第二电阻器R2的第一端耦接第一节点N1。第二电阻器R2的第二端耦接第二电压端V2。
第一电阻器R1两端的电压差等于(VGS_M6-VGS_M5)。根据工艺特性(VGS_M6-VGS_M5)具有正温度系数,设其温度系数为K1。VGS_M6表示第六晶体管M6的控制极与第一极之间的电压差。在第六晶体管M6是MOS晶体管的情况下,VGS_M6表示第六晶体管M6的栅源电压。在第六晶体管M6是双极型晶体管的情况下,VGS_M6表示第六晶体管M6的基极发射极电压。VGS_M5表示第五晶体管M5的控制极与第一极之间的电压差。在第五晶体管M5是MOS晶体管的情况下,VGS_M5表示第五晶体管M5的栅源电压。在第五晶体管M5是双极型晶体管的情况下,VGS_M5表示第五晶体管M5的基极发射极电压。
流过第一电阻器R1的电流等于(VGS_M6-VGS_M5)/R1,其中,R1表示第一电阻器R1的电阻值。流过第二晶体管M2的电流等于流过第一电阻器R1的电流。流过第二晶体管M2的电流被镜像到第四晶体管M4,从而使得正温度系数电流源411输出的电流等于(VGS_M6-VGS_M5)/R1。因此正温度系数电流源411输出的电流的温度系数为K1/R1。
正温度系数电流源411输出的电流被施加在第二电阻器R2上,从而使得正温度系数电压VA=(VGS_M6-VGS_M5)×R2/R1,其中,R2表示第二电阻器R2的电阻值。因此正温度系数电压VA的温度系数Kp=K1×R2/R1。
在本公开的一些实施例中,可通过调节第二电阻器R2的电阻值与第一电阻器R1的电阻值的比值R2/R1来将正温度系数电压VA的温度系数值Kp设置成与负温度系数K2的绝对值相等。
在本公开的一些实施例中,第二晶体管M2、第三晶体管M3、第五晶体管M5、第六晶体管M6和第一电阻器R1可以与线性稳压电路200外部的电路复用。因此,第一电阻器R1的电阻值可能是固定的。这样,在线性稳压电路200内部,通过调节第二电阻器R2的电阻值,使得R2=R1×Kp/K1=R1×|K2|/K1,可使得输出电压VREG具有零温度系数。
本领域技术人员应理解,基于上述发明构思对图4所示的电路进行的变型也应落入本公开的保护范围之内。在该变型中,上述晶体管和电压端也可以具有与图4所示的示例不同的设置。
图5示出负反馈电路520的示例性电路图。负反馈电路520包括:第七晶体管M7至第十一晶体管M11、以及第一恒定电流源I1。在图5的示例中,从第一电压端V1输入高电压信号,第二电压端V2接地。第七晶体管M7和第八晶体管M8是N型晶体管。第九晶体管M9至第十一晶体管M11是P型晶体管。
第七晶体管M7的控制极耦接第七晶体管M7的第二极、第八晶体管M8的控制极和第一晶体管M1的第二极。第七晶体管M7的第一极耦接第二电压端V2。第八晶体管M8的第一极耦接第二电压端V2。第八晶体管M8的第二极耦接第九晶体管M9的控制极和第二极。第九晶体管M9的第一极耦接第一电压端V1。第十晶体管M10的控制极耦接第九晶体管M9的控制极。第十晶体管M10的第一极耦接第一电压端V1。第十晶体管M10的第二极耦接第一恒定电流源I1和第十一晶体管M11的控制极。第十一晶体管M11的第一极耦接第一电压端V1。第十一晶体管M11的第二极耦接第一晶体管M1的第一极。
在电路应用环境中,线性稳压电路200的输出电压VREG可能受到负载或电源干扰的影响。如果输出电压VREG瞬态升高,则流过第一晶体管M1的电流增大。第七晶体管M7和第八晶体管M8构成电流镜。第九晶体管M9和第十晶体管M10也构成电流镜。因此,流过第十晶体管M10的电流增大,从而抬高第十一晶体管M11的控制极的电压。因此输出电压VREG被相应地降低,从而维持输出电压VREG稳定不变。
如果输出电压VREG瞬态降低,则流过第一晶体管M1的电流减小。因此,流过第十晶体管M10的电流减小,从而降低第十一晶体管M11的控制极的电压。因此输出电压VREG被相应地抬高,从而维持输出电压VREG稳定不变。
这样,即使输出电压VREG受到负载的影响,根据本公开的实施例的线性稳压电路也能够输出稳定的输出电压VREG,具有良好的电源抑制比。相比于图1所示的线性稳压电路,根据本公开的实施例的线性稳压电路更简单,因此功耗更低且面积更小。
本领域技术人员应理解,基于上述发明构思对图5所示的电路进行的变型也应落入本公开的保护范围之内。在该变型中,上述晶体管和电压端也可以具有与图5所示的示例不同的设置。
本公开的实施例还提供了一种芯片。该芯片包括根据本公开的实施例的线性稳压电路。该芯片例如是电源管理类芯片。
本公开的实施例还提供了一种电子设备。该电子设备包括根据本公开的实施例的芯片。该电子设备例如是智能终端设备,诸如平板电脑、智能手机等。
综上所述,根据本公开的实施例的线性稳压电路具有低温漂特性。根据本公开的实施例的线性稳压电路的输出稳定,具有良好的电源抑制比。根据本公开的实施例的线性稳压电路的电路结构简单,功耗低且面积小。
除非上下文中另外明确地指出,否则在本文和所附权利要求中所使用的词语的单数形式包括复数,反之亦然。因而,当提及单数时,通常包括相应术语的复数。相似地,措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地,术语“包括”和“或”应当解释为包括在内的,除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处,特别是当其位于一组术语之后时,所述“示例”仅仅是示例性的和阐述性的,且不应当被认为是独占性的或广泛性的。
适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解,本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解,本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。
以上对本公开的若干实施例进行了详细描述,但显然,本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。
Claims (10)
1.一种线性稳压电路,包括:正温度系数电压产生电路、第一晶体管、以及负反馈电路,
其中,所述正温度系数电压产生电路被配置为:生成正温度系数电压,并向所述第一晶体管的控制极提供所述正温度系数电压;
所述第一晶体管的第一极耦接所述线性稳压电路的输出端和所述负反馈电路的输出端,所述第一晶体管的第二极耦接所述负反馈电路的输入端;
所述负反馈电路被配置为:与所述第一晶体管形成负反馈环路以稳定所述线性稳压电路的输出电压;
其中,所述第一晶体管的控制极与第一极之间的电压差具有负温度系数,并且所述负温度系数的绝对值等于所述正温度系数电压的温度系数值。
2.根据权利要求1所述的线性稳压电路,其中,所述正温度系数电压产生电路经由第一节点耦接所述第一晶体管的控制极,所述正温度系数电压产生电路包括:正温度系数电流源、以及内部负载电路,
其中,所述正温度系数电流源被配置为:生成正温度系数电流,并经由所述第一节点向所述内部负载电路提供所述正温度系数电流;
所述内部负载电路被配置为:根据所述正温度系数电流生成所述正温度系数电压。
3.根据权利要求2所述的线性稳压电路,其中,所述正温度系数电流源包括:第二晶体管至第六晶体管、以及第一电阻器,
其中,所述第二晶体管的控制极耦接所述第二晶体管的第二极、第三晶体管的控制极、第四晶体管的控制极和第五晶体管的第二极,所述第二晶体管的第一极耦接第一电压端;
所述第三晶体管的第一极耦接所述第一电压端,所述第三晶体管的第二极耦接所述第六晶体管的控制极和第二极;
所述第四晶体管的第一极耦接所述第一电压端,所述第四晶体管的第二极耦接所述第一节点;
所述第五晶体管的控制极耦接所述第六晶体管的控制极,所述第五晶体管的第一极耦接所述第一电阻器的第一端;
所述第六晶体管的第一极耦接第二电压端;
所述第一电阻器的第二端耦接所述第二电压端。
4.根据权利要求3所述的线性稳压电路,其中,所述内部负载电路包括:第二电阻器,
其中,所述第二电阻器的第一端耦接所述第一节点,所述第二电阻器的第二端耦接第二电压端。
5.根据权利要求4所述的线性稳压电路,其中,R2=R1×|K2|/K1,
其中,R2表示所述第二电阻器的电阻值,R1表示所述第一电阻器的电阻值,K2表示所述负温度系数,K1表示所述第一电阻器两端的电压差的温度系数。
6.根据权利要求1所述的线性稳压电路,其中,所述负反馈电路包括:第七晶体管至第十一晶体管、以及第一恒定电流源,
其中,所述第七晶体管的控制极耦接所述第七晶体管的第二极、第八晶体管的控制极和所述第一晶体管的第二极,所述第七晶体管的第一极耦接第二电压端;
所述第八晶体管的第一极耦接所述第二电压端,所述第八晶体管的第二极耦接第九晶体管的控制极和第二极;
所述第九晶体管的第一极耦接第一电压端;
第十晶体管的控制极耦接所述第九晶体管的控制极,所述第十晶体管的第一极耦接所述第一电压端,所述第十晶体管的第二极耦接所述第一恒定电流源和所述第十一晶体管的控制极;
所述第十一晶体管的第一极耦接所述第一电压端,所述第十一晶体管的第二极耦接所述第一晶体管的第一极。
7.根据权利要求1所述的线性稳压电路,其中,所述第一晶体管是MOS晶体管或者双极型晶体管。
8.一种线性稳压电路,包括:第一晶体管至第十一晶体管、第一电阻器、第二电阻器以及第一恒定电流源,
其中,所述第一晶体管的控制极耦接第四晶体管的第二极和所述第二电阻器的第一端,所述第一晶体管的第一极耦接所述第十一晶体管的第二极,所述第一晶体管的第二极耦接第七晶体管的控制极和第二极;
第二晶体管的控制极耦接所述第二晶体管的第二极、第三晶体管的控制极、所述第四晶体管的控制极和第五晶体管的第二极,所述第二晶体管的第一极耦接第一电压端;
所述第三晶体管的第一极耦接所述第一电压端,所述第三晶体管的第二极耦接第六晶体管的控制极和第二极;
所述第四晶体管的第一极耦接所述第一电压端;
所述第五晶体管的控制极耦接所述第六晶体管的控制极,所述第五晶体管的第一极耦接所述第一电阻器的第一端;
所述第六晶体管的第一极耦接第二电压端;
所述第一电阻器的第二端耦接所述第二电压端;
所述第二电阻器的第二端耦接所述第二电压端;
所述第七晶体管的控制极耦接第八晶体管的控制极,所述第七晶体管的第一极耦接所述第二电压端;
所述第八晶体管的第一极耦接所述第二电压端,所述第八晶体管的第二极耦接第九晶体管的控制极和第二极;
所述第九晶体管的第一极耦接所述第一电压端;
第十晶体管的控制极耦接所述第九晶体管的控制极,所述第十晶体管的第一极耦接所述第一电压端,所述第十晶体管的第二极耦接所述第一恒定电流源和所述第十一晶体管的控制极;
所述第十一晶体管的第一极耦接所述第一电压端;
其中,通过调节所述第二电阻器的电阻值与所述第一电阻器的电阻值的比值来将所述线性稳压电路的输出电压设置成具有零温度系数。
9.一种芯片,包括:根据权利要求1至8中任一项所述的线性稳压电路。
10.一种电子设备,包括:根据权利要求9所述的芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310188842.3A CN116382401A (zh) | 2023-02-21 | 2023-02-21 | 线性稳压电路、芯片及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310188842.3A CN116382401A (zh) | 2023-02-21 | 2023-02-21 | 线性稳压电路、芯片及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116382401A true CN116382401A (zh) | 2023-07-04 |
Family
ID=86977800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310188842.3A Pending CN116382401A (zh) | 2023-02-21 | 2023-02-21 | 线性稳压电路、芯片及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116382401A (zh) |
-
2023
- 2023-02-21 CN CN202310188842.3A patent/CN116382401A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101241378B1 (ko) | 기준 바이어스 발생 회로 | |
CN112987836B (zh) | 一种高性能的带隙基准电路 | |
US20230229186A1 (en) | Bandgap reference circuit | |
CN111625043B (zh) | 一种可修调的超低功耗全cmos参考电压电流产生电路 | |
CN114200994B (zh) | 一种低压差线性稳压器和激光测距电路 | |
CN112181036B (zh) | 一种用于抗辐射场景的电压和电流基准电路 | |
KR20070009703A (ko) | 전압 조정을 수행하는 회로 | |
CN113359918B (zh) | 一种可输出低噪声和高psrr的ldo电路 | |
CN117724567A (zh) | 带隙基准电路及低压差线性稳压器 | |
CN113885639B (zh) | 基准电路、集成电路及电子设备 | |
CN115079762A (zh) | 低压差线性稳压器电路 | |
CN116382401A (zh) | 线性稳压电路、芯片及电子设备 | |
KR20180094390A (ko) | 밴드갭 전압 기준 회로 | |
CN116774767B (zh) | 一种低噪声高电源抑制比的稳压电源及电子设备 | |
CN116501117A (zh) | 低压差线性稳压器 | |
CN116633116B (zh) | 低功耗电流源、电流源电路、芯片及具有其的电子设备 | |
CN115185329B (zh) | 一种带隙基准结构 | |
CN114115415B (zh) | 一种低压差线性稳压电路 | |
CN113867466B (zh) | 稳压器电路 | |
CN115202427B (zh) | 一种稳压电路及电源管理芯片 | |
CN112650345B (zh) | 半导体装置 | |
US20230152832A1 (en) | Voltage regulator | |
CN116679783A (zh) | Ldo电路 | |
CN116722860A (zh) | 反相器电路 | |
CN117850532A (zh) | 偏置电流生成电路及芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |