CN116364775A - 晶体管、晶体管阵列及个别地包括晶体管的存储器单元阵列 - Google Patents

晶体管、晶体管阵列及个别地包括晶体管的存储器单元阵列 Download PDF

Info

Publication number
CN116364775A
CN116364775A CN202211471390.1A CN202211471390A CN116364775A CN 116364775 A CN116364775 A CN 116364775A CN 202211471390 A CN202211471390 A CN 202211471390A CN 116364775 A CN116364775 A CN 116364775A
Authority
CN
China
Prior art keywords
transistor
fixed charge
charge material
region
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211471390.1A
Other languages
English (en)
Inventor
K·M·考尔道
刘海涛
S·查杰德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116364775A publication Critical patent/CN116364775A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开涉及晶体管、晶体管阵列及个别地包括晶体管的存储器单元阵列。晶体管包括其间具有沟道区的一对源极/漏极区。栅极邻近所述沟道区，其中栅极绝缘体在所述栅极与所述沟道区之间。固定电荷材料邻近所述源极/漏极区。绝缘材料在所述固定电荷材料与所述源极/漏极区之间。所述绝缘材料及所述固定电荷材料包括相对于彼此不同的组合物。所述固定电荷材料具有至少1x 1011电荷/cm2的电荷密度。

Description

晶体管、晶体管阵列及个别地包括晶体管的存储器单元阵列
技术领域
本文所公开的实施例涉及晶体管、晶体管阵列，及个别地包括晶体管的存储器单元阵列。
背景技术
存储器是一种类型的集成电路系统且用于计算机系统中以存储数据。存储器可被制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称为位线、数据线或感测线)及存取线(其也可称为字线)写入到存储器单元或从存储器单元读取。感测线可沿着阵列的列使存储器单元以导电方式互连，并且存取线可沿着阵列的行使存储器单元以导电方式互连。每个存储器单元可通过感测线及存取线的组合唯一地寻址。
存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年保持时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元经配置以在至少两个不同可选状态下保留或存储存储器。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个水平或状态的信息。
场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括其间具有半导电沟道区的一对导电源极/漏极区。导电栅极邻近沟道区，且通过薄栅极绝缘体与所述沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一个流动到另一个。当从栅极去除电压时，大大地防止了电流流过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。除存储器电路系统之外及/或在存储器电路系统之外，场效应晶体管当然也在集成电路系统中使用。
快闪存储器是一种类型的存储器，且大量用于现代计算机及装置中。例如，现代个人计算机可使BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机及其它装置利用呈固态驱动器的快闪存储器替代传统的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使制造商能够提供针对增强特征远程升级装置的能力。
NAND可为集成式快闪存储器的基本架构。NAND单元装置包括与存储器单元的串联组合进行串联耦合的至少一个选择装置(且所述串联组合通常称为NAND串)。NAND架构可以三维布置来配置，所述三维布置包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元个别地包括可逆可编程竖直晶体管。控制件或其它电路系统可形成于竖直堆叠的存储器单元下方。其它易失性或非易失性存储器阵列架构还可包括个别地包括晶体管的竖直堆叠的存储器单元。
DRAM另一类型的存储器。
晶体管可用于其它类型的存储器电路系统及除了存储器电路系统之外的电路系统。
发明内容
根据本申请的方面，提供一种晶体管。所述晶体管包括：其间具有沟道区的一对源极/漏极区；邻近所述沟道区的栅极，其中栅极绝缘体在所述栅极与所述沟道区之间；邻近所述源极/漏极区的固定电荷材料；及在所述固定电荷材料与所述源极/漏极区之间的绝缘材料，所述绝缘材料及所述固定电荷材料包括相对于彼此不同的组合物，所述固定电荷材料具有至少1x 1011电荷/cm2的电荷密度。
根据本公开的又一方面，提供一种晶体管阵列及一种存储器单元阵列，所述晶体管个别地包括上述晶体管并且所述存储器单元个别地包括上述晶体管。
根据本公开的另一方面，提供一种晶体管。所述晶体管包括：其间具有沟道区的一对n型源极/漏极区；邻近所述沟道区的栅极，其中栅极绝缘体在所述栅极与所述沟道区之间；邻近所述n型源极/漏极区的正固定电荷材料；及在所述正固定电荷材料与所述n型源极/漏极区之间的绝缘材料，所述绝缘材料及所述正固定电荷材料包括相对于彼此不同的组合物，所述正固定电荷材料包括氮化硅及镧系氧化物中的至少一种。
根据本公开的又一方面，提供一种晶体管。所述晶体管包括：其间具有沟道区的一对p型源极/漏极区；邻近所述沟道区的栅极，其中栅极绝缘体在所述栅极与所述沟道区之间；邻近所述p型源极/漏极区的负固定电荷材料；及在所述负固定电荷材料与所述p型源极/漏极区之间的绝缘材料，所述绝缘材料及所述负固定电荷材料包括相对于彼此不同的组合物，所述负固定电荷材料包括至少一种氧化物，所述氧化物包括锆、铝及铪中的至少一个。
根据本公开的另一方面，提供一种竖直晶体管。所述竖直晶体管包括：其间竖直地具有沟道区的一对源极/漏极区，所述源极/漏极区个别地包括最高导电率区及在所述最高导电率区与所述沟道区之间的LDD区；栅极，其横向地位于所述沟道区旁边，其中栅极绝缘体横向地在所述栅极与所述沟道区之间，与所述栅极绝缘体具有相同组合物的绝缘材料延伸超过将横向地位于所述LDD区旁边的所述栅极的顶部及底部边缘；固定电荷材料，其横向地位于所述LDD区旁边，所述绝缘材料横向地在所述固定电荷材料与所述LDD区之间；及所述绝缘材料及所述固定电荷材料包括相对于彼此不同的组合物，所述固定电荷材料具有1x1011到1x 1014电荷/cm2的电荷密度。
根据本公开的又一方面，提供一种晶体管阵列及一种存储器单元阵列，所述晶体管个别地包括上述晶体管，并且所述存储器单元个别地包括在以上段落中陈述的所述晶体管。
附图说明
图1是根据本发明的实施例的晶体管及存储器单元阵列的部分的截面示意图。
图2是穿过图1中的线2-2截取的截面图。
图3是穿过图1中的线3-3截取的截面图。
图4是穿过图1中的线4-4截取的截面图。
图5到7是根据本发明的实施例的晶体管的图解截面图。
图8是根据本发明的实施例的DRAM电路系统的图解示意图。
具体实施方式
本发明的实施例涵盖一种晶体管，包含非易失性晶体管、半易失性晶体管或易失性晶体管(例如，不含任何电荷存储材料的易失性晶体管)。本发明的实施例还涵盖晶体管阵列及存储器阵列(例如，DRAM架构、NAND架构等)，所述存储器阵列包括个别地包括晶体管的存储器单元。
相对于构造10参考图1到4描述晶体管的第一实例实施例。此构造包括基底衬底11，所述基底衬底可包含导电/导体/传导(即，本文中以电气方式)、半导电/半导体/半传导，或绝缘/绝缘体/绝缘性(即，本文中以电气方式)材料中的任何一或多种。各种材料已竖向形成于基底衬底11上方。材料可在图1到4描绘的材料的旁边、竖向向内或竖向向外。举例来说，集成电路系统的其它部分制造或完全制造的组件可设置于基底衬底11上方、周围或内部某处。还可制造用于操作晶体管阵列内的组件的控制电路系统及/或其它外围电路系统，且控制电路系统及/或其它外围电路系统可或可不完全或部分地在晶体管阵列或子阵列内。此外，也可相对于彼此独立地、先后地或以其它方式制造及操作多个子阵列。在此文件中，“子阵列”也可视为阵列。
实例构造10包括晶体管12作为存储器单元50的一部分。晶体管12包括其间具有沟道区18的一对源极/漏极区14、16。栅极24邻近沟道区18并且栅极绝缘体26在栅极24与沟道区18之间。在一个实施例中，栅极24是如下文所描述的字线25的一部分。固定电荷材料30是邻近源极/漏极区14、16。绝缘材料35(例如，二氧化硅、氮化硅、氧化铪、其它高k材料、铁电材料等)在固定电荷材料30与源极/漏极区14、16之间。绝缘材料35及固定电荷材料30包括相对于彼此不同的组合物。在一个实施例中，栅极绝缘体26及绝缘材料35具有相对于彼此相同的组合物，并且在另一实施例中不具有相对于彼此相同的组合物。在一个实施例中，固定电荷材料30具有至少1x 1011电荷/cm2，在一个此实施例中不超过1x 1014电荷/cm2且在一个此实施例中2x 1012到5x 1012电荷/cm2的电荷密度(即，正或负)。本文中，相对于“固定电荷”材料的“电荷密度”是“净正电荷”(即，即使也可能存在负电荷，但在空闲及任何操作状态下为正的总电荷或总体电荷，并且本领域技术人员也称为固定正电荷密度)或“净负电荷”(即，即使也可能存在正电荷，但在空闲及任何操作状态下仍为负的总电荷或总体电荷，并且本领域技术人员也将称为固定负电荷密度)。理想地，固定电荷材料30不直接抵靠源极/漏极区14、16(例如，通过绝缘材料35与源极/漏极区14、16隔开的各处)。
在一个实施例中，源极/漏极区14、16个别地包括最高电导率区20及在最高电导率区20与沟道区18之间的LDD区22，其中绝缘材料35及固定电荷材料30在LDD区22上方。在实例实施例中，最高导电率区20中的一个(例如，顶部最高导电率区)是如下文所描述的导体或电极42的一部分，并且最高导电率区20中的另一个(例如，底部最高导电率区)是如下文所描述的数字线40的一部分。区20可包括导电金属材料及/或导电掺杂半导电材料。无论如何，在一个实施例中，在竖直截面(例如，图1的竖直截面)中的绝缘材料35在LDD区22的所有最长线性长度L1上方，并且在一个此实施例中，竖直截面中的固定电荷材料30在LDD区22的所有最长线性长度L1上方。在一个实施例中，竖直截面中的绝缘材料35在LDD区22的最长线性长度L1上方比在最高导电率区20的最长线性长度L2、L3(如果有的话)上方更多。在一个此实施例中，竖直截面中的固定电荷材料30在LDD区22的最长线性长度L1上方比在最高导电率区20的最长线性长度L2、L3(如果有的话)上方更多，并且在一个此实施例中，竖直截面中的固定电荷材料30不在至少一个最高导电率区20(例如，顶部最高导电率区20)中的任一个上方。在一个实施例中，源极/漏极区14、16个别地在其中包括5x 1017至5x 1019原子/cm3的导电率增加掺杂剂，并且固定电荷材料30位于其上方(例如，不管区22是否充当LDD区)。实例绝缘材料60(例如，掺杂或未掺杂二氧化硅)围绕晶体管12且在数字线40顶上。
如本文中关于其它实施例展示及/或描述的任何其它属性或方面可用于参考上文实施例展示及描述的实施例中。
本发明的实施例涵盖晶体管阵列(例如，12)及个别地包括晶体管(例如，12)的存储器单元阵列(例如，50)。举例来说，结合图1，图8图解地且示意性地说明包括DRAM电路系统110的部分的实例存储器阵列。使用来自上文所描述实施例的相同标号。电路系统110包括存储器阵列115，其包括个别地包括晶体管12及电荷存储装置85的存储器单元50。晶体管12的栅极24是存储器阵列115的多个字线25中的一个的一部分。源极/漏极区中的一个(例如，14)电耦合(例如，直接电耦合)到电荷存储装置85中的一个。源极/漏极区中的另一个(例如，16)电耦合到存储器阵列115的多个数字线40中的一个。作为电容器的实例电荷存储装置85具有直接电耦合到晶体管12的源极/漏极区14的电极中的一个(例如，图1中的42)，及直接电耦合到单元板166的电极中的另一个。取决于应用，实例单元板166可处于任何合适的参考电压，包含例如0V、电源电压VCC、VCC的一半等等。DRAM电路系统115包括外围电路系统，所述外围电路系统包括例如字线驱动器电路系统178及感测/数字线放大器电路系统180。字线25从存储器阵列115延伸到字线驱动器电路系统178并且数字线40从存储器阵列115延伸到感测/数字线放大器电路系统180。举例来说，外围电路系统可完全横向地位于存储器阵列115旁边。此可部分地横向位于存储器阵列115旁边及/或完全或部分地在存储器阵列115上方或下方。无论如何，可提供额外外围电路系统(未展示)。字线25及数字线40个别地包括一或多个导电材料(例如，导电金属材料及/或导电掺杂半导电材料)且可能不相对于彼此具有相同组合物。可使用如本文相对于其它实施例展示及/或描述的任何其它属性或方面。
图1到4中的构造10具有其直接抵靠绝缘材料35及直接抵靠栅极24的固定电荷材料30。替代地，固定电荷材料可不直接抵靠此绝缘材料或栅极中的一个或两个，例如如在图5中相对于构造10a的晶体管12a所示。已在适当时使用来自上文所描述的实施例的相同标号，其中用后缀“a”或用不同标号指示某些构造差异。实例晶体管12a包括材料55(例如，包括掺杂或未掺杂多晶硅)。可使用如本文相对于其它实施例展示及/或描述的任何其它属性或方面。
图1到5中的构造10及10a具有相对于彼此厚度相同的栅极绝缘体26及绝缘材料35。替代地，栅极绝缘体及绝缘材料不具有相对于彼此相同的厚度，例如如在图6中相对于构造10b的晶体管12b所示。已在适当时使用来自上文所描述的实施例的相同编号，其中用后缀“b”或用不同编号指示一些构造差异。实例晶体管12b包括与栅极绝缘体26厚度不同的绝缘材料35b。展示较小厚度，但是可替代地使用较大厚度。无论如何，任一实施例中的任何组件的厚度不一定是恒定的。可使用如本文相对于其它实施例展示及/或描述的任何其它属性或方面。
在图1到6中的构造10、10a及10b将其相应晶体管12、12a及12b展示为竖直的。替代地，作为实例，根据本发明的晶体管可为水平的，如在图7中相对于构造10c的晶体管12c所示。已在适当时使用来自上文所描述的实施例的相同标号，其中用后缀“c”或不同标号指示某些构造差异。可使用如本文相对于其它实施例展示及/或描述的任何其它属性或方面。
在一个实施例中，晶体管(例如，12、12a、12b 12c)包括其间具有沟道区(例如，18)的一对n型源极/漏极区(例如，14、16)。栅极(例如，18)邻近沟道区，其中栅极绝缘体(例如，26)在栅极与沟道区之间。正固定电荷材料(例如，30)邻近n型源极/漏极区。绝缘材料(例如，35、35b)在正固定电荷材料与n型源极/漏极区之间。绝缘材料及正固定电荷材料包括相对于彼此不同的组合物，其中正固定电荷材料包括氮化硅及镧系氧化物中的至少一种。在一个实施例中，正固定电荷材料包括氮化硅及镧系氧化物两者。在一个实施例中，正固定电荷材料包括镧系氧化物，并且在一个此实施例中包括硅酸盐(例如，硅酸镧)且在一个实施例中包括氧化镧。可使用如本文相对于其它实施例展示及/或描述的任何其它属性或方面。
在一个实施例中，晶体管(例如，12、12a、12b、12c)包括其间具有沟道区(例如，18)的一对p型源极/漏极区(例如，14、16)。栅极(例如，18)邻近沟道区，其中栅极绝缘体(例如，26)在栅极与沟道区之间。负固定电荷材料(例如，30)邻近p型源极/漏极区。绝缘材料(例如，35、35b)在负固定电荷材料与p型源极/漏极区之间。绝缘材料及正固定电荷材料包括相对于彼此不同的组合物，其中负固定电荷材料包括至少一种氧化物，所述氧化物包括锆、铝及铪中的至少一个。在一个实施例中，负固定电荷材料包括锆、铝及铪中的至少一个的硅酸盐。在一个实施例中，负固定电荷材料的氧化物包括锆、铝及铪中的至少两个。可使用如本文相对于其它实施例展示及/或描述的任何其它属性或方面。
在一个实施例中，竖直晶体管(例如，12、12a、12b)包括其间具有沟道区(例如，18)的一对源极/漏极区(例如，14、16)。源极/漏极区个别地包括最高导电率区(例如，20)及在最高导电率区与沟道区之间的LDD区(例如，22)。栅极(例如，24)横向地位于沟道区旁边，其中栅极绝缘体(例如，26)横向地在栅极与沟道区之间。与栅极绝缘体具有相同组合物的绝缘材料(例如，35、35b)延伸超出将横向地位于LDD区旁边的栅极的顶部及底部边缘。固定电荷材料(例如，30)横向地位于LDD区旁边。绝缘材料横向地在固定电荷材料与LDD区之间。绝缘材料及固定电荷材料包括相对于彼此不同的组合物，其中固定电荷材料具有1x 1011到1x1014电荷/cm2的电荷密度。可使用如本文相对于其它实施例展示及/或描述的任何其它属性或方面。
在场效应晶体管中实现可接受且一致的离子可能会不利地受到源极/漏极区或其部分中导电率增加掺杂剂的不受控扩散的影响。如本文所公开的提供固定电荷材料可通过在固定电荷材料相邻的源极/漏极区或其部分中有效地引起静电掺杂效应而产生增加且一致的离子。
上述处理或构造可被视为相对于组件的阵列，所述组件形成为此类组件的单个堆叠或单个叠组或者在单个堆叠或单个叠组内，所述堆叠或叠组在底层基底衬底上方或作为底层基底衬底的部分(但单个堆叠/叠组可具有多个层)。用于操作或存取阵列内的此类组件的控制及/或其它外围电路作为最终构造的部分也可形成于任何位置，并且在一些实施例中可在阵列下面(例如，阵列下方的CMOS)。无论如何，可在图中展示或上文描述的堆叠/叠组上方及/或下方提供或制造一或多个额外此类堆叠/叠组。此外，组件的阵列在不同堆叠/叠组中可相对于彼此相同或不同，且不同堆叠/叠组可相对于彼此具有相同的厚度或不同厚度。中间结构可设置于竖直紧邻的堆叠/叠组之间(例如，额外电路系统及/或介电层)。并且，不同堆叠/叠组可相对彼此电耦合。多个堆叠/叠组可单独地且依序地(例如，一个在另一个顶上)制造，或两个或更多个堆叠/叠组可基本上同时制造。
上文所论述的组合件及结构可用于集成电路/电路系统中且可并入于电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。电子系统可为以下广泛范围的系统中的任一个：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明系统、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
在此文件中，除非另有指示，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“在…下”、“底下”、“向上”及“向下”大体上参考竖直方向。“水平”指代沿着主衬底表面的在制造期间处理衬底可相对的大体方向(即，10度内)，且竖直为与其大体正交的方向。“恰好水平”是沿着主衬底表面的在制造期间处理衬底可相对的方向(即，与其不成角度)。此外，如本文中所使用的“竖直”及“水平”是相对于彼此的大体上垂直方向，且独立于三维空间中衬底的定向。另外，“竖向延伸”及“竖向地延伸”是指从恰好水平倾斜至少45°的方向。此外，关于场效应晶体管“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”等是参考晶体管的沟道长度的定向，在操作中电流在源极/漏极区之间沿着所述定向流动。对于双极结晶体管，“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”等是参考基底长度的定向，在操作中电流在发射极与集电极之间沿着所述定向流动。在一些实施例中，竖向地延伸的任何组件、特征及/或区竖直地或在竖直的10°内延伸。
此外，“正上方”、“处于正下方”及“正下方”要求两个所陈述区/材料/组件相对于彼此的至少一些横向重叠(即，水平地)。而且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分从另一所陈述区/材料/组件的竖向向外(即，与两个所陈述区/材料/组件是否存在任何橫向重叠无关)。类似地，使用前面没有“正”的“下方”及“下面”仅要求在另一所陈述区/材料/组件下方/下面的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向向内(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。
本文中所描述的材料、区及结构中的任一个可为均匀的或非均匀的，且无论如何在其上覆的任何材料上方可为连续的或不连续的。当针对任何材料提供一或多个实例组合物时，所述材料可包括此类一或多个组合物、主要由此类一或多个组合物组成，或由此类一或多个组合物组成。另外，除非另行说明，否则可使用任何合适的现有或未来开发的技术来形成每一材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入是实例。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同组合物的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有基本恒定的厚度或具有可变的厚度。如果具有可变的厚度，那么除非另有指示，否则厚度是指平均厚度，且所述材料或区由于厚度可变而将具有某一最小厚度及某一最大厚度。如本文中所使用，“不同组合物”仅要求两个所陈述材料或区的可彼此直接抵靠的那些部分在化学上及/或在物理上不同，例如在此类材料或区并非均匀的情况下。如果两个所陈述材料或区彼此并未直接抵靠，那么在此类材料或区并非均匀的情况下，“不同组合物”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上及/或在物理上不同。在此文件中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，一材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“正”的“在…上方(over)”、“在…上(on)”、“邻近”、“沿着”及“抵靠”涵盖“直接抵靠”以及其中介入材料、区或结构使得所陈述材料、区或结构相对于彼此无物理接触的构造。
本文中，如果在正常操作中，电流能够从一个区-材料-组件连续流动到另一区-材料-组件，且在充足地产生亚原子正及/或负电荷时主要通过所述亚原子正及/或负电荷的移动来进行所述流动，那么所述区-材料-组件相对于彼此“电耦合”。另一电子组件可在所述区-材料-组件之间且电耦合到所述区-材料-组件。相比之下，当区-材料-组件称为“直接电耦合”时，直接电耦合的区-材料-组件之间没有中介电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等)。
本文中的“行”及“列”的任何使用是为了方便区分一个系列或定向的特征与另一系列或定向的特征，且组件已经或可沿着所述“行”及“列”形成。“行”及“列”关于任何系列的区、组件及/或特征同义地使用，与功能无关。无论如何，行可相对彼此是直的及/或弯曲的及/或平行及/或不平行，列可同样如此。此外，行及列可相对于彼此以90°或以一或多个其它角度(即，除平角之外)相交。
本文中的导电/导体/传导材料中的任一个的组合物可为金属材料及/或导电掺杂半导电/半导体/半传导材料。“金属材料”是元素金属、两种或大于两种元素金属的任何混合物或合金及任何一或多种金属化合物中的任一者或组合。
本文中，关于蚀刻(etch)、蚀刻(etching)、去除(removing)、去除(removal)、沉积、形成(forming)及/或形成(formation)的“选择性”的任何使用是一种所陈述材料以按体积计至少2:1的速率相对于所作用的另一所陈述材料进行的这一动作。另外，对选择性地沉积、选择性地生长或选择性地形成的任何使用是以按体积计至少2:1的比率使一种材料相对于另一或多种所陈述材料沉积、生长或形成达至少第一75埃的沉积、生长或形成。
除非另有指示，否则本文中“或”的使用涵盖任一个及两者。
结论
在一些实施例中，晶体管包括其间具有沟道区的一对源极/漏极区。栅极邻近沟道区，其中栅极绝缘体在栅极与沟道区之间。固定电荷材料邻近源极/漏极区。绝缘材料在固定电荷材料与源极/漏极区之间。绝缘材料及固定电荷材料包括相对于彼此不同的组合物。固定电荷材料具有至少1x 1011电荷/cm2的电荷密度。
在一些实施例中，晶体管包括其间具有沟道区的一对n型源极/漏极区。栅极邻近沟道区，其中栅极绝缘体在栅极与沟道区之间。正固定电荷材料邻近n型源极/漏极区。绝缘材料在正固定电荷材料与n型源极/漏极区之间。绝缘材料及正固定电荷材料包括相对于彼此不同的组合物。正固定电荷材料包括氮化硅及镧系氧化物中的至少一种。
在一些实施例中，晶体管包括其间具有沟道区的一对p型源极/漏极区。栅极邻近沟道区，其中栅极绝缘体在栅极与沟道区之间。负固定电荷材料邻近p型源极/漏极区。绝缘材料在负固定电荷材料与p型源极/漏极区之间。绝缘材料及负固定电荷材料包括相对于彼此不同的组合物。负固定电荷材料包括至少一种氧化物，所述氧化物包括锆、铝及铪中的至少一个。
在一些实施例中，竖直晶体管包括其间竖直地具有沟道区的一对源极/漏极区。源极/漏极区个别地包括最高导电率区及在最高导电率区与沟道区之间的LDD区。栅极横向地位于沟道区旁边，其中栅极绝缘体横向地在栅极与沟道区之间。与栅极绝缘体具有相同组合物的绝缘材料延伸超出将横向地位于LDD区旁边的栅极的顶部及底部边缘。固定电荷材料横向地位于LDD区旁边。绝缘材料横向地在固定电荷材料与LDD区之间。绝缘材料及固定电荷材料包括相对于彼此不同的组合物。固定电荷材料具有1x 1011到1x 1014电荷/cm2的电荷密度。
根据规定，已经就结构及方法特征以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示及描述的具体特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。

Claims (52)

1.一种晶体管，其包括：
其间具有沟道区的一对源极/漏极区；
邻近所述沟道区的栅极，其中栅极绝缘体在所述栅极与所述沟道区之间；
邻近所述源极/漏极区的固定电荷材料；及
在所述固定电荷材料与所述源极/漏极区之间的绝缘材料，所述绝缘材料及所述固定电荷材料包括相对于彼此不同的组合物，所述固定电荷材料具有至少1x 1011电荷/cm2的电荷密度。
2.根据权利要求1所述的晶体管，其中所述固定电荷材料具有不超过1x 1014电荷/cm2的电荷密度。
3.根据权利要求1所述的晶体管，其中所述固定电荷材料具有2x 1012到5x 1012电荷/cm2的电荷密度。
4.根据权利要求1所述的晶体管，其中所述源极/漏极区个别地在其中包括5x 1017到5x1019原子/cm3的导电率增加掺杂剂，并且所述固定电荷材料邻近所述导电率增加掺杂剂。
5.根据权利要求1所述的晶体管，其中所述源极/漏极区个别地包括最高导电率区及在所述最高导电率区与所述沟道区之间的LDD区，所述绝缘材料及所述固定电荷材料在所述LDD区上方。
6.根据权利要求5所述的晶体管，其中在竖直截面中的所述绝缘材料在所述LDD区的所有最长线性长度上方。
7.根据权利要求6所述的晶体管，其中在所述竖直截面中的所述固定电荷材料在所述LDD区的所有所述最长线性长度上方。
8.根据权利要求5所述的晶体管，其中在竖直截面中的所述绝缘材料在所述LDD区的最长线性长度上方比在所述最高导电率区的最长线性长度(如果有的话)上方更多。
9.根据权利要求8所述的晶体管，其中在所述竖直截面中的所述固定电荷材料在所述LDD区的所述最长线性长度上方比在所述最高导电率区的所述最长线性长度(如果有的话)上方更多。
10.根据权利要求9所述的晶体管，其中在所述竖直截面中的所述固定电荷材料不在至少一个所述最高导电率区中的任一个上方。
11.根据权利要求1所述的晶体管，其中所述固定电荷材料直接抵靠所述绝缘材料。
12.根据权利要求1所述的晶体管，其中所述固定电荷材料不直接抵靠所述绝缘材料。
13.根据权利要求1所述的晶体管，其中所述固定电荷材料直接抵靠所述栅极。
14.根据权利要求1所述的晶体管，其中所述固定电荷材料不直接抵靠所述栅极。
15.根据权利要求1所述的晶体管，其中所述固定电荷材料不直接抵靠所述源极/漏极区。
16.根据权利要求1所述的晶体管，其中所述栅极绝缘体及所述绝缘材料具有相对于彼此相同的组合物。
17.根据权利要求1所述的晶体管，其中所述栅极绝缘体及所述绝缘材料不具有相对于彼此相同的组合物。
18.根据权利要求1所述的晶体管，其中所述栅极绝缘体及所述绝缘材料具有相对于彼此相同的厚度。
19.根据权利要求1所述的晶体管，其中所述栅极绝缘体及所述绝缘材料不具有相对于彼此相同的厚度。
20.根据权利要求1所述的晶体管，其中所述晶体管是竖直的。
21.根据权利要求1所述的晶体管，其中所述晶体管是水平的。
22.根据权利要求1所述的晶体管，其为易失性的。
23.一种晶体管阵列，所述晶体管个别地包括根据权利要求1所述的晶体管。
24.一种存储器单元阵列，所述存储器单元个别地包括根据权利要求1所述的晶体管。
25.一种晶体管，其包括：
其间具有沟道区的一对n型源极/漏极区；
邻近所述沟道区的栅极，其中栅极绝缘体在所述栅极与所述沟道区之间；
邻近所述n型源极/漏极区的正固定电荷材料；及
在所述正固定电荷材料与所述n型源极/漏极区之间的绝缘材料，所述绝缘材料及所述正固定电荷材料包括相对于彼此不同的组合物，所述正固定电荷材料包括氮化硅及镧系氧化物中的至少一种。
26.根据权利要求25所述的晶体管，其中所述正固定电荷材料具有至少1x 1011电荷/cm2的电荷密度。
27.根据权利要求26所述的晶体管，其中所述正固定电荷材料具有不超过1x 1014电荷/cm2的正电荷密度。
28.根据权利要求25所述的晶体管，其中所述正固定电荷材料包括氮化硅。
29.根据权利要求25所述的晶体管，其中所述正固定电荷材料包括所述镧系氧化物。
30.根据权利要求29所述的晶体管，其中所述镧系氧化物包括硅酸盐。
31.根据权利要求29所述的晶体管，其中所述正固定电荷材料包括氧化镧。
32.根据权利要求29所述的晶体管，其中所述正固定电荷材料包括硅酸镧。
33.根据权利要求25所述的晶体管，其中所述正固定电荷材料包括氮化硅及所述镧系氧化物两者。
34.一种晶体管，其包括：
其间具有沟道区的一对p型源极/漏极区；
邻近所述沟道区的栅极，其中栅极绝缘体在所述栅极与所述沟道区之间；
邻近所述p型源极/漏极区的负固定电荷材料；及
在所述负固定电荷材料与所述p型源极/漏极区之间的绝缘材料，所述绝缘材料及所述负固定电荷材料包括相对于彼此不同的组合物，所述负固定电荷材料包括至少一种氧化物，所述氧化物包括锆、铝及铪中的至少一个。
35.根据权利要求34所述的晶体管，其中所述负固定电荷材料具有至少1x 1011电荷/cm2的负电荷密度。
36.根据权利要求35所述的晶体管，其中所述负固定电荷材料具有不超过1x 1014电荷/cm2的负电荷密度。
37.根据权利要求34所述的晶体管，其中所述负固定电荷材料包括锆、铝及铪中的至少一个的硅酸盐。
38.根据权利要求34所述的晶体管，其中所述负固定电荷材料包括氧化锆。
39.根据权利要求34所述的晶体管，其中所述负固定电荷材料包括氧化铝。
40.根据权利要求34所述的晶体管，其中所述负固定电荷材料包括氧化铪。
41.根据权利要求34所述的晶体管，其中所述负固定电荷材料的所述氧化物包括锆、铝及铪中的至少两个。
42.一种竖直晶体管，其包括：
其间竖直地具有沟道区的一对源极/漏极区，所述源极/漏极区个别地包括最高导电率区及在所述最高导电率区与所述沟道区之间的LDD区；
栅极，其横向地位于所述沟道区旁边，其中栅极绝缘体横向地在所述栅极与所述沟道区之间，与所述栅极绝缘体具有相同组合物的绝缘材料延伸超过将横向地位于所述LDD区旁边的所述栅极的顶部及底部边缘；
固定电荷材料，其横向地位于所述LDD区旁边，所述绝缘材料横向地在所述固定电荷材料与所述LDD区之间；及
所述绝缘材料及所述固定电荷材料包括相对于彼此不同的组合物，所述固定电荷材料具有1x 1011到1x 1014电荷/cm2的电荷密度。
43.根据权利要求42所述的晶体管，其中在竖直截面中的所述绝缘材料在所述LDD区的所有最长线性长度上方。
44.根据权利要求43所述的晶体管，其中在所述竖直截面中的所述固定电荷材料在所述LDD区的所有所述最长线性长度上方。
45.根据权利要求42所述的晶体管，其中在竖直截面中的所述绝缘材料在所述LDD区的最长线性长度上方比在所述最高导电率区的最长线性长度(如果有的话)上方更多。
46.根据权利要求45所述的晶体管，其中在所述竖直截面中的所述固定电荷材料在所述LDD区的所述最长线性长度上方比在所述最高导电率区的所述最长线性长度(如果有的话)上方更多。
47.根据权利要求46所述的晶体管，其中在所述竖直截面中的所述固定电荷材料不在至少一个所述最高导电率区中的任一个上方。
48.根据权利要求42所述的晶体管，其中在所述竖直截面中的所述固定电荷材料不直接抵靠所述源极/漏极区。
49.根据权利要求42所述的晶体管，其中所述栅极绝缘体及所述绝缘材料具有相对于彼此相同的厚度。
50.根据权利要求42所述的晶体管，其中所述栅极绝缘体及所述绝缘材料不具有相对于彼此相同的厚度。
51.一种晶体管阵列，所述晶体管个别地包括根据权利要求42所述的晶体管。
52.一种存储器单元阵列，所述存储器单元个别地包括根据权利要求42所述的晶体管。
CN202211471390.1A 2021-12-27 2022-11-23 晶体管、晶体管阵列及个别地包括晶体管的存储器单元阵列 Pending CN116364775A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163293993P 2021-12-27 2021-12-27
US63/293,993 2021-12-27

Publications (1)

Publication Number Publication Date
CN116364775A true CN116364775A (zh) 2023-06-30

Family

ID=86897320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211471390.1A Pending CN116364775A (zh) 2021-12-27 2022-11-23 晶体管、晶体管阵列及个别地包括晶体管的存储器单元阵列

Country Status (2)

Country Link
US (1) US20230207699A1 (zh)
CN (1) CN116364775A (zh)

Also Published As

Publication number Publication date
US20230207699A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
US11864386B2 (en) Memory arrays
US20220130845A1 (en) Array Of Capacitors, Array Of Memory Cells, Methods Of Forming An Array Of Capacitors, And Methods Of Forming An Array Of Memory Cells
US11170834B2 (en) Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11925031B2 (en) Arrays of capacitors and arrays of memory cells
US11373913B2 (en) Method of forming an array of vertical transistors
WO2021113046A1 (en) A ferroelectric capacitor, a ferroelectric memory cell, an array of ferroelectric memory cells, and a method of forming a ferroelectric capacitor
US20230014320A1 (en) Array Of Vertical Transistors And Method Used In Forming An Array Of Vertical Transistors
US20220278001A1 (en) Array Of Vertical Transistors, An Array Of Memory Cells Comprising An Array Of Vertical Transistors, And A Method Used In Forming An Array Of Vertical Transistors
US20220059536A1 (en) Arrays Of Capacitors, Methods Used In Forming Integrated Circuitry, And Methods Used In Forming An Array Of Capacitors
CN113380805B (zh) 集成电路、dram电路及用于形成其的方法
US11476255B2 (en) Method used in forming an array of vertical transistors and method used in forming an array of memory cells individually comprising a vertical transistor and a storage device above the vertical transistor
CN112930593B (zh) 导线构造、存储器电路系统以及形成导线构造的方法
CN116364775A (zh) 晶体管、晶体管阵列及个别地包括晶体管的存储器单元阵列
US10971500B2 (en) Methods used in the fabrication of integrated circuitry
US20240206190A1 (en) An Array Of Capacitors, An Array Of Memory Cells, Method Used In Forming An Array Of Memory Cells, And Method Used In Forming An Array Of Capacitors
US11538919B2 (en) Transistors and arrays of elevationally-extending strings of memory cells
US20230262976A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20220271127A1 (en) Transistors And Arrays Of Elevationally-Extending Strings Of Memory Cells
CN115547379A (zh) 存储器电路系统和用于形成存储器电路系统的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination