CN116364573B - 半导体结构的测试方法及应用其中的模具 - Google Patents
半导体结构的测试方法及应用其中的模具 Download PDFInfo
- Publication number
- CN116364573B CN116364573B CN202310587473.5A CN202310587473A CN116364573B CN 116364573 B CN116364573 B CN 116364573B CN 202310587473 A CN202310587473 A CN 202310587473A CN 116364573 B CN116364573 B CN 116364573B
- Authority
- CN
- China
- Prior art keywords
- wafer
- tested
- heat
- material layer
- sensitive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 172
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 176
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000003086 colorant Substances 0.000 claims abstract description 8
- 238000012216 screening Methods 0.000 claims abstract description 4
- 235000012431 wafers Nutrition 0.000 claims description 288
- 239000010410 layer Substances 0.000 claims description 146
- 239000003795 chemical substances by application Substances 0.000 claims description 30
- 238000002347 injection Methods 0.000 claims description 30
- 239000007924 injection Substances 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 24
- 239000003963 antioxidant agent Substances 0.000 claims description 17
- 230000003078 antioxidant effect Effects 0.000 claims description 17
- 239000011241 protective layer Substances 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 9
- 230000008018 melting Effects 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000010998 test method Methods 0.000 claims description 4
- 238000004364 calculation method Methods 0.000 claims description 3
- 239000003153 chemical reaction reagent Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 239000000523 sample Substances 0.000 claims description 3
- 238000007789 sealing Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 238000002845 discoloration Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 239000002002 slurry Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000005562 fading Methods 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000003381 stabilizer Substances 0.000 description 3
- UIAFKZKHHVMJGS-UHFFFAOYSA-N 2,4-dihydroxybenzoic acid Chemical compound OC(=O)C1=CC=C(O)C=C1O UIAFKZKHHVMJGS-UHFFFAOYSA-N 0.000 description 2
- VTYYLEPIZMXCLO-UHFFFAOYSA-L Calcium carbonate Chemical group [Ca+2].[O-]C([O-])=O VTYYLEPIZMXCLO-UHFFFAOYSA-L 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- IKCLCGXPQILATA-UHFFFAOYSA-N 2-chlorobenzoic acid Chemical compound OC(=O)C1=CC=CC=C1Cl IKCLCGXPQILATA-UHFFFAOYSA-N 0.000 description 1
- FJKROLUGYXJWQN-UHFFFAOYSA-M 4-hydroxybenzoate Chemical group OC1=CC=C(C([O-])=O)C=C1 FJKROLUGYXJWQN-UHFFFAOYSA-M 0.000 description 1
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- KHBQMWCZKVMBLN-IDEBNGHGSA-N benzenesulfonamide Chemical group NS(=O)(=O)[13C]1=[13CH][13CH]=[13CH][13CH]=[13CH]1 KHBQMWCZKVMBLN-IDEBNGHGSA-N 0.000 description 1
- 229940114055 beta-resorcylic acid Drugs 0.000 description 1
- 229910000019 calcium carbonate Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- BDRUIWPPGSRXSD-UHFFFAOYSA-N dibenzoyl benzene-1,2-dicarboxylate Chemical group C=1C=CC=CC=1C(=O)OC(=O)C1=CC=CC=C1C(=O)OC(=O)C1=CC=CC=C1 BDRUIWPPGSRXSD-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000002848 electrochemical method Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 fluoran compound Chemical class 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000003389 potentiating effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
本公开是关于一种半导体结构的测试方法及应用其中的模具，涉及半导体技术领域，半导体结构的测试方法包括：提供待测晶圆；于待测晶圆上设置放热电路；于待测晶圆上覆盖热敏材料层，热敏材料层与放热电路接触，热敏材料层受热后显现区别于待测晶圆的色彩；导通放热电路，筛选热敏材料层变色的晶圆进入下一工序。本公开通过放热电路放热使热敏材料层显现与待测晶圆不同的颜色，待测晶圆接受测试结束后，可以根据待测晶圆上是否显现有热敏材料层受热后的颜色确定该待测晶圆是否经过了待测晶圆接受测试，减小了未经检测的待测晶圆进入后端导致出货风险和封测成本提高的可能。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构的测试方法及应用其中的模具。
背景技术
当前，待测晶圆的过站主要是由程序进行卡控，若出现人为误操作或程序运行错误的情况时，会导致待测晶圆接受测试跳站，使得未经检测的待测晶圆流入后端，增大了出货风险和封测成本。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
为克服相关技术中存在的问题，本公开提供了一种半导体结构的测试方法及应用其中的模具。
本公开实施例第一方面，提供了一种半导体结构的测试方法，半导体结构的测试方法包括：所述半导体结构的测试方法包括：提供待测晶圆；于所述待测晶圆上设置放热电路；；于所述待测晶圆上覆盖热敏材料层，所述热敏材料层与所述放热电路接触，所述热敏材料层受热后显现区别于所述待测晶圆的色彩；导通所述放热电路，筛选所述热敏材料层变色的所述待测晶圆进入下一工序。
根据本公开的一些实施例，所述待测晶圆具有测试单元，所述于所述待测晶圆上设置放热电路包括：所述放热电路与所述测试单元电连接，晶圆接受测试过程中控制所述放热电路导通。
根据本公开的一些实施例，所述半导体结构的测试方法还包括计算所述放热电路使所述热敏材料层变色所需的电流值及通电时间；
公式为：；
其中，Q为所述热敏材料层变色所需的能量，I为通过所述放热电路的电流大小，R为所述放热电路的电阻，为所述放热电路的长度，h为所述放热电路的高度，/>为所述放热电路的电阻率，w为所述放热电路的宽度，t为所述放热电路的通电时长，m为所述放热电路的质量，T2为所述热敏材料层的最终反应温度，T1为所述热敏材料层的初始反应温度，c为所述放热电路的比热容，ρ为所述放热电路的密度；
基于计算结果控制所述放热电路的导通电流及导通时间。
根据本公开的一些实施例，于所述待测晶圆上设置放热电路包括：
所述放热电路与所述测试单元同时段完成工艺制作步骤
根据本公开的一些实施例，于所述待测晶圆上覆盖热敏材料层包括：于所述待测晶圆上覆盖染料和显色剂的混合物，所述显色剂的熔点温度低于所述待测晶圆测试时的环境温度；或，于所述待测晶圆上依次覆盖染料和显色剂，所述显色剂的熔点温度低于所述待测晶圆测试时的环境温度；或，于所述待测晶圆上依次覆盖显色剂和染料，所述显色剂的熔点温度低于所述待测晶圆测试时的环境温度。
根据本公开的一些实施例，所述于所述待测晶圆上覆盖热敏材料层包括：所述显色剂混合抗氧化剂后覆盖于所述待测晶圆上；或，所述染料混合抗氧化剂后覆盖于所述待测晶圆上；或，所述显色剂和所述染料涂覆于所述待测晶圆上后，继续涂覆抗氧化剂。
根据本公开的一些实施例，所述待测晶圆具有测试区域，所述于所述待测晶圆上覆盖热敏材料层包括：于所述测试区域覆盖保护层，所述保护层将所述测试区域覆盖，所述待测晶圆除所述测试区域之外的其他区域暴露于所述保护层外；于所述待测晶圆上涂覆热敏材料，形成所述热敏材料层；去除所述保护层。
根据本公开的一些实施例，所述待测晶圆具有划片槽，所述放热电路和/或所述测试单元内置于所述划片槽内。
根据本公开的一些实施例，所述待测晶圆具有用于接触测试探针的测试区域，所述测试区域暴露于所述热敏材料层外。
本公开实施例的第二方面，提供一种模具，应用于前述的半导体结构的测试方法中，所述模具包括多个沿直线方向分布的注料斗，所述注料斗包括进料口和出料口，所述出料口的内径小于所述进料口的内径，相邻所述进料口的端面位于同一平面，且每一所述进料口相对的两侧均与其相邻的进料口对应的侧边贴靠。
本公开的实施例提供的技术方案可以包括以下有益效果：通过在待测晶圆上覆盖的热敏材料层以及设置于待测晶圆上的放热电路，使得在待测晶圆接受测试的过程中导通放热电路，放热电路放热使热敏材料层显现与待测晶圆不同的颜色，待测晶圆接受测试结束后，可以根据待测晶圆上是否显现有热敏材料层受热后的颜色确定该待测晶圆是否经过了待测晶圆接受测试，若待测晶圆上没有显现颜色，则证明该待测晶圆因为人为误操作或程序运行错误等原因没有完整的进行待测晶圆接受测试，不能进入后端封测。通过热敏材料层标记经过完整晶圆接受测试的待测晶圆，使未经完整晶圆接受测试的待测晶圆被暴露，减小了未经检测的待测晶圆进入后端导致出货风险和封测成本提高的可能。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
图1是根据一示例性实施例示出的半导体结构的测试方法的流程图。
图2是根据一示例性实施例示出的晶圆结构的示意图。
图3是根据一示例性实施例示出的芯片位置分布的示意图。
图4是根据一示例性实施例示出的热敏材料层的结构示意图。
图5是根据一示例性实施例示出的热敏材料层的位置示意图。
图6是根据另一示例性实施例示出的热敏材料层的位置示意图。
图7是根据再一示例性实施例示出的热敏材料层的位置示意图。
图8是根据一示例性实施例示出的加热电路与测试单元连接关系的示意图。
图9是根据又一示例性实施例示出的热敏材料层的结构示意图。
图10是根据另一示例性实施例示出的半导体结构的测试方法的流程图。
图11是根据一示例性实施例示出的盖板的结构示意图。
图12是根据一示例性实施例示出的划片槽的位置示意图。
图13是根据一示例性实施例示出的注料斗的结构示意图。
图14是根据一示例性实施例示出的出料口的结构示意图。
附图标记
1、待测晶圆；11、芯片；12、划片槽；2、热敏材料层；3、放热电路；4、测试单元；5、注料斗；51、端壁；52、侧壁；53、出料口；54、进料口；6、盖板；61、注液口；62、子盖体。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
如背景技术所言，待测晶圆的过站主要是由程序进行卡控，若出现人为误操作或程序运行错误的情况时，会导致待测晶圆接受测试跳站，使得未经检测的待测晶圆流入后端，增大了出货风险和封测成本。
基于此，本公开提供了一种半导体结构的测试方法及应用其中的模具，通过在待测晶圆上覆盖的热敏材料层以及设置于待测晶圆上的放热电路，在待测晶圆接受测试的过程中导通放热电路，放热电路放热使热敏材料层显现与待测晶圆不同的颜色，待测晶圆接受测试结束后，可以根据待测晶圆上是否显现有热敏材料层受热后的颜色确定该待测晶圆是否经过了待测晶圆接受测试，若待测晶圆上没有显现颜色，则证明该待测晶圆因为人为误操作或程序运行错误等原因没有完整的进行待测晶圆接受测试，不能进入后端封测，减小了未经检测的待测晶圆进入后端导致出货风险和封测成本提高的可能。
下文中记载的一些具体实施方式目的在于便于本领域技术人员理解本实施例，本实施例并不以下文中记载的一些具体实施方式为限。
参照图1，本公开一示例性实施例提供一种半导体结构的测试方法，半导体结构的测试方法包括：
S100、提供待测晶圆。
S200、于待测晶圆上设置放热电路。
S300、于待测晶圆上覆盖热敏材料层，热敏材料层与放热电路接触，热敏材料层受热后显现区别于待测晶圆的色彩。
S400、导通放热电路，筛选热敏材料层变色的待测晶圆进入下一工序。
示例性的，参照图2和图3，待测晶圆1上具有多个被划分开来的芯片11，每一芯片11均不与其他芯片11接触。参照图3和图4，热敏材料层2覆盖于相邻芯片11之间的待测晶圆1顶面，放热电路3位于相邻芯片11之间的待测晶圆1顶面上，且放热电路3具有与其他部件通信连接以实现放热电路3导通的接口。待测晶圆1在完成所有制造工艺后需要进行WAT（晶圆接受测试，Wafer Acceptance Test），对晶圆接受测试设备的测试系统进行编程，使晶圆接受测试完成后，晶圆接受测试设备能够控制放热电路3导通，通过导通后的放热电路3对覆盖于待测晶圆1上的热敏材料层2进行加热，正常参与了晶圆接受测试的待测晶圆1上的热敏材料层2会在放热电路3产生的热量的作用下变色，即在待测晶圆1上显现不同于待测晶圆1自身色彩的其他颜色，变色后的热敏材料层2随待测晶圆1离开晶圆接受测试设备后暴露并被发现。在热敏材料层2发生变色的待测晶圆1中根据晶圆接受测试的结果进行分类，并进行后续工序；剩余热敏材料层2未产生变色的待测晶圆1则表示对应的待测晶圆1没有经过完整的晶圆接受测试，即热敏材料层2未产生变色的待测晶圆1需要重新进行晶圆接受测试。
本实施例中，参照图4和图5，热敏材料层2呈间隔分布的块状层结构，并覆盖相邻芯片11之间的部分待测晶圆1顶面，电路材料沿芯片11的边缘延伸方向分布，并在未经热敏材料层2覆盖的相邻芯片11之间的待测晶圆1顶面形成放热电路3。每一热敏材料层2旁均对应一放热电路3，放热电路3位于热敏材料层2一侧。本实施例中，放热电路3的材质为铜，通过化学气相沉积工艺在相邻芯片11之间的待测晶圆1顶面沿芯片11的边缘轨迹沉积铜，并对化学气相沉积后的铜进行平坦化处理，例如通过化学机械抛光工艺使沉积于相邻芯片11之间的铜材料顶面和边缘平整，形成通电后能够放热的放热电路3。
当待测晶圆1经过完整的晶圆接受测试时，晶圆接受测试设备会使放热电路3导通，放热电路3导通后散发的热量会使经过了完整晶圆接受测试的待测晶圆1上的热敏材料层2变色，形成不同于待测晶圆1的色彩，通过观察离开晶圆接受测试设备的待测晶圆1上是否出现热敏材料层2受热变色后的色彩，能够判断该片待测晶圆1是否经过了完整的晶圆接受测试。若待测晶圆1上出现了热敏材料层2受热变色后的色彩，则根据该片待测晶圆1的晶圆接受测试的结果判定该片待测晶圆1是否进入下一工序；若待测晶圆1上没有出现热敏材料层2受热后的色彩，则证明该片待测晶圆1受外因没有经过完整的晶圆接受测试或该片待测晶圆1存在缺陷，应重新对该片待测晶圆1进行晶圆接受测试，或考虑该片待测晶圆1上的放热电路3、热敏材料层2以及晶圆接受测试设备失效等影响热敏材料层2变色的因素。通过热敏材料层2标记经过完整晶圆接受测试的待测晶圆1，使未经完整晶圆接受测试的待测晶圆1被暴露，减小了未经检测的待测晶圆1进入后端导致出货风险和封测成本提高的可能。
同理，放热电路3的材质还可以是铝、铁等；放热电路3的形成方式还可以是电化学方法，例如电镀；或化学方法，例如化学镀。
在其他实施例中，参照图6，热敏材料层2与放热电路3之间的相对位置关系也可以是部分热敏材料层2覆盖在相邻芯片11之间的部分待测晶圆1顶面，另一部分热敏材料层2覆盖在放热电路3的顶部；还可以是如图7所示的热敏材料层2覆盖部分待测晶圆1的顶面，放热电路3位于热敏材料层2的上方并覆盖部分热敏材料层2的顶部，部分热敏材料层2自放热电路3的轮廓边缘露出。
本公开一示例性实施例中，参照图8，待测晶圆具有测试单元，步骤S200具体包括：
放热电路与测试单元电连接，晶圆接受测试过程中控制放热电路导通。
示例性的，参照图8，待测晶圆1加工过程中，为了监测加工工艺而常选择在待测晶圆1上的固定位置增设测试单元4，旨在于通过测试单元4获得待测晶圆1的电参数，用以监控待测晶圆1的各步加工工艺是否正常和稳定。测试单元4通过半导体工艺制作，测试单元4有多个且间隔设置，待测晶圆1上的测试单元4环绕芯片11设置，晶圆接受测试设备通过连接测试单元4来控制放热电路3导通，以达到对热敏材料层2增温使热敏材料层2变色的目的。
本实施例中，参照图4和图9，热敏材料层2覆盖于相邻芯片11之间的待测晶圆1顶面，测试单元4与放热电路3沿热敏材料层2的长度方向依次分布。热敏材料层2可以将放热电路3以及测试单元4覆盖，亦可与放热电路3和测试单元4沿芯片11的边缘长度方向依次分布。测试单元4与放热电路3导通，晶圆接受测试结束后，晶圆接受测试设备运行导通放热电路3的程序，通过将晶圆接受测试设备的测试头与测试单元4接触使得放热电路3导通，待测晶圆1上的热敏材料层2受热变色后随离开晶圆接受测试设备的待测晶圆1暴露在外，通过观察离开晶圆接受测试设备的待测晶圆1的颜色即可判断该片待测晶圆1是否完成了晶圆接受测试，通过热敏材料层2标记经过完整晶圆接受测试的待测晶圆1，使未经完整晶圆接受测试的待测晶圆1被暴露，减小了未经检测的待测晶圆1进入后端导致出货风险和封测成本提高的可能。
应理解，放热电路3和测试单元4覆盖部分热敏材料层2可以做为一个具体实施方式，在其他实施例中，参照图4和图8，热敏材料层2呈间隔分布的块状层结构，即热敏材料层2在待测晶圆1上不连续地分段设置，每一热敏材料层2旁均对应一放热电路3，放热电路3位于热敏材料层2一侧，测试单元4位于放热电路3一侧并与放热电路3电连接，待测晶圆1上的热敏材料层2呈点阵状分布。本实施例中，放热电路3的材质为铜，通过化学气相沉积工艺在相邻芯片11之间的待测晶圆1顶面沿测试单元4的分布轨迹沉积铜，铜的沉积区域与测试单元4的分布方式对应呈间隔设置，并对化学气相沉积后的铜进行平坦化处理，例如通过化学机械抛光工艺使沉积于相邻芯片11之间的铜材料顶面和边缘平整，形成通电后能够放热的放热电路3。
本公开一示例性实施例中，半导体结构的测试方法还包括计算放热电路使热敏材料层变色所需的电流值及通电时间。
公式为：。
其中，Q为热敏材料层变色所需的能量，单位为J，I为通过放热电路的电流大小，单位为A，R为放热电路的电阻，单位为Ω，为放热电路的长度，单位为m，h为放热电路的高度，单位为m，/>为放热电路的电阻率，单位为Ω·m，w为放热电路的宽度，单位为m，t为放热电路的通电时长，单位为s，m为放热电路的质量，单位为kg，T2为热敏材料层的最终反应温度，单位为℃，T1为热敏材料层的初始反应温度，单位为℃，c为放热电路的比热容，单位为kg·℃，ρ为放热电路的密度，单位为kg/m³。
基于计算结果控制放热电路的导通电流及导通时间。
本实施例中，芯片11的四周环绕设置放热电路3，通过公式能够获得将热敏材料层2加热至变色所需要的电流大小和通电时长，进而能够对进行晶圆接受测试设备进行合理编程，通过晶圆接受测试设备的程序进行自动化控制，使经过晶圆接受测试后的待测晶圆1上的热敏材料层2能够显色，进而判断待测晶圆1是否经过完整的晶圆接受测试，减小了放热电路3对待测晶圆1上的热敏材料层2加热不足导致误判的可能。
本公开一示例性实施例中，步骤S200具体包括：
放热电路与测试单元同时段完成工艺制作步骤。
示例性的，测试单元4通过半导体工艺制作，在待测晶圆1上形成测试单元4的同时段于待测晶圆1上沉积铜以形成放热电路3，测试单元4与放热电路3同时段形成。
本实施例中，待测晶圆1上用于形成测试单元4和放热电路3的位置相近，且二者的形成工艺相近，通过在形成测试单元4的同时段形成放热电路3能够简化待测晶圆1在进入晶圆接受测试前的准备流程，并减小放热电路3和测试单元4在不同时段分别形成后，受工艺误差影响导致放热电路3与测试单元4之间连接失效的可能。
本公开一示例性实施例中，步骤S300具体包括：
于待测晶圆上覆盖染料和显色剂的混合物，显色剂的熔点温度低于待测晶圆测试时的环境温度；
或，于待测晶圆上依次覆盖染料和显色剂，显色剂的熔点温度低于待测晶圆测试时的环境温度；
或，于待测晶圆上依次覆盖显色剂和染料，显色剂的熔点温度低于待测晶圆测试时的环境温度。
示例性的，热敏材料包括染料和显色剂，热敏材料覆盖在相邻芯片11之间的待测晶圆1顶面并固结后形成热敏材料层2。
本实施例中，将染料和显色剂均匀混合形成热敏材料浆液，并将热敏材料浆液均匀的涂覆在相邻芯片11之间的待测晶圆1顶面，固结后的热敏材料浆液会覆盖在相邻芯片11之间的待测晶圆1顶面并形成热敏材料层2。随着放热电路3的散热，显色剂在高温下与染料受体作用，使得染料从立体结构变为能够反射可见光的平面结构，受高温后的热敏材料层2能够产生区别于待测晶圆1的色泽，以有色化合物的形式暴露在待测晶圆1的顶面，用于标记该待测晶圆1完成了完整的晶圆接受测试，通过热敏材料层2标记经过完整晶圆接受测试的待测晶圆1，使未经完整晶圆接受测试的待测晶圆1被暴露，减小了未经检测的待测晶圆1进入后端导致出货风险和封测成本提高的可能。
在其他实施例中，染料和显色剂可以分别涂覆于芯片11之间的待测晶圆1的顶面，可以是先涂覆染料，再涂覆显色剂，也可以是先涂覆显色剂，再涂覆染料，这两种方法均能够在待测晶圆1表面形成受热变色的热敏材料层2，并使显色剂在高温下与染料受体作用，进而使得染料从立体结构变为能够反射可见光的平面结构，受高温后的热敏材料层2产生区别于待测晶圆1的色泽，以有色化合物的形式暴露在待测晶圆1的顶面，用于标记该待测晶圆1完成了完整的晶圆接受测试。
同理，染料和显色剂向待测晶圆1上的覆盖工艺根据染料和显色剂的种类不同而不同，例如，染料和显色剂均为液态或被溶剂溶解的粉料时，染料和显色剂的涂覆方法可以是涂抹、注入或喷涂等方式；当染料和显色剂中存在金属材料或绝缘材料时，涂抹、注入或喷涂工艺难以保证各材料能够均匀分布以形成热敏材料层2，因此也可以通过气相沉积工艺形成于待测晶圆1的顶面。
示例性的，热敏材料包括显色剂、染料、增感剂、填充剂、粘合剂以及稳定剂，显色剂、染料、增感剂、填充剂、粘合剂以及稳定剂的质量分数比为0.1：0.2：0.1：0.5：0.06：0.04。本实施例中，显色剂为对羟基苯甲酸酯，染料为荧烷化合物，例如可以为3-二乙氨基-7邻-氯苯荧烷，还可以为2,4_二羟基苯甲酸，增感剂为苯磺酸酰胺，填充剂为碳酸钙颗粒，粘合剂为聚乙酸乙酯，稳定剂为酞酸二苯酰。
本公开一示例性实施例中，步骤S300具体包括：
显色剂混合抗氧化剂后覆盖于待测晶圆上。
或，染料混合抗氧化剂后覆盖于待测晶圆上。
或，显色剂和染料涂覆于待测晶圆上后，继续涂覆抗氧化剂。
示例性的，抗氧化剂包括高效化合酚（MiximAO-30）。显色剂与染料分别分步涂覆于待测晶圆1上，在涂覆显色剂之前，将抗氧化剂混合入显色剂中，形成抗氧化显色剂，将抗氧化显色剂涂覆于待测晶圆1上，以达到热敏材料层2受热变色后减缓显色物质氧化导致褪色的目的。
本实施例中，抗氧化剂还可以混合在染料中随染料一并涂覆于待测晶圆1上，又或是在显色剂与染料混合阶段加入抗氧化剂，形成抗氧化热敏材料浆料，将抗氧化热敏材料浆料涂覆于待测晶圆1上，以达到热敏材料层2受热变色后减缓显色物质氧化导致褪色的目的，较长时间保持色彩的热敏材料层2能够提供更多的观察时间，使得对已经完成晶圆接受测试的待测晶圆1能够更准确的被分辨，减小了显色后的已经完成晶圆接受测试的待测晶圆1褪色导致误判的可能。
本公开一示例性实施例中，参照图9，待测晶圆1具有用于接触测试探针的测试区域，测试区域暴露于热敏材料层2外。
示例性的，测试区域用于接触晶圆接受测试设备，热敏材料层2覆盖于相邻两芯片11之间的待测晶圆1顶面，芯片11顶面暴露在热敏材料层2之外，测试区域位于芯片11的顶面。将热敏材料涂覆于待测晶圆1上之前，将芯片11顶面的测试区域隔离，暴露芯片11一侧的待测晶圆1顶面，将芯片11的顶面分隔成独立的区域，使涂覆于待测晶圆1顶面上的热敏材料仅覆盖芯片11一侧的待测晶圆1顶面，而不覆盖芯片11顶面的测试区域，并在热敏材料于相邻两芯片11之间的待测晶圆1顶面固结形成热敏材料层2后去除该分隔，使得芯片11顶面能够暴露在外并不与热敏材料层2接触，芯片11顶面上的测试区域能够稳定的与晶圆接受测试设备接触，减小了待测晶圆1上的测试区域被热敏材料层2覆盖后不能直接接触晶圆接受测试设备，导致待测晶圆1不能完成晶圆接受测试的可能。
本实施例中，热敏材料层2受热变色后提供待测晶圆1经过晶圆接受测试的指示信息，测试区域用于接触晶圆接受测试设备并使晶圆接受测试设备获取该待测晶圆1的电性参数，因此当热敏材料层2覆盖待测晶圆1上的测试区域时，待测晶圆1上的测试区域不能够直接与晶圆接受测试设备接触，会直接影响晶圆接受测试的结果准确性甚至导致晶圆接受测试无法进行。通过使测试区域暴露于热敏材料层2外能够降低热敏材料层2对晶圆接受测试过程和结果的影响。
本公开一示例性实施例中，参照图10，步骤S300具体包括：
S210、于测试区域覆盖保护层，保护层将测试区域覆盖，待测晶圆的除测试区域之外的其他区域暴露于保护层外。
S220、于待测晶圆上涂覆热敏材料，形成热敏材料层。
S230、去除保护层。
示例性的，芯片11顶面为测试区域，涂覆热敏材料之前，于芯片11顶面形成将芯片11顶面覆盖的保护层，相邻芯片11之间的待测晶圆1顶面自位于相邻两芯片11顶面的保护层之间露出。通过保护层将芯片11顶面覆盖后，于相邻两芯片11之间的待测晶圆1顶面涂覆热敏材料，热敏材料将相邻芯片11之间的待测晶圆1顶面覆盖，热敏材料固结后形成热敏材料层2。热敏材料层2固结成型后，去除保护层，芯片11的顶面得以暴露，并保留位于相邻芯片11之间的待测晶圆1顶面上的热敏材料层2。
本实施例中，参照图9和图11，保护层为覆盖在芯片11顶面的盖板6，盖板6上设有多个与芯片11分布方式对应的子盖体62，每一芯片11均对应一子盖体62并被子盖体62在竖直方向遮盖，相邻子盖体62之间具有沿竖向贯穿盖板6的注液口61。涂覆热敏材料之前，将盖板6置于待测晶圆1上方，使每一芯片11均对应一子盖体62，并使每一芯片11均被一子盖体62在竖直方向遮盖，对应的，盖板6上的注液口61此时正对相邻两芯片11之间的待测晶圆1顶面，通过注液口61涂覆或注入热敏材料，使得热敏材料能够仅存在于相邻芯片11之间的待测晶圆1顶面，而不对芯片11顶面产生污染。待热敏材料固结形成热敏材料层2后，移除用作保护层的盖板6，芯片11顶面以及热敏材料层2均被暴露。
晶圆接受测试设备通过接触芯片11顶面对待测晶圆1进行晶圆接受测试，通过覆盖于芯片11顶面的保护层，减小了向相邻芯片11之间的待测晶圆1上覆盖热敏材料层2过程中热敏材料外溢并将芯片11顶面覆盖的可能，减小了芯片11顶面被热敏材料层2覆盖后不能与晶圆接受测试设备接触，导致该片待测晶圆1不能够完成晶圆接受测试的可能。
本公开一示例性实施例中，参照图9和图12，待测晶圆1具有划片槽12，放热电路3内置于划片槽12内。
示例性的，参照图12，划片槽12位于待测晶圆1上并将不同芯片11分隔，使每一芯片11均位于待测晶圆1上的一独立区域内，划片槽12环绕芯片11设置。划片槽12向待测晶圆1的实体内部凹陷并形成能够容纳放热电路3的空间，放热电路3设置于划片槽12内，且放热电路3的顶端位于芯片11顶面下方。
本实施例中，划片槽12即待测晶圆1上的切割道，将放热电路3设置于划片槽12内能够使放热电路3的边缘隐藏在待测晶圆1的轮廓之内，减小待测晶圆1在进行晶圆接受测试时受放热电路3影响的可能，使得晶圆接受测试能够正常进行，并使放热电路3能够正常导通并放热。同时，热敏材料层2受热变色后能够在划片槽12内形成肉眼可见的线条，该线条可以明确标识出划片槽12的位置，方便后期的切割操作。
本公开一示例性实施例中，参照图9和图12，待测晶圆1具有划片槽12，测试单元4内置于划片槽12内。
示例性的，参照图12，划片槽12位于待测晶圆1上并将不同芯片11分隔，使每一芯片11均位于待测晶圆1上的一独立区域内，划片槽12环绕芯片11设置。划片槽12向待测晶圆1的实体内部凹陷并形成能够容纳放热电路3的空间，放热电路3设置于划片槽12内，且放热电路3的顶端位于芯片11顶面下方。
本实施例中，划片槽12即待测晶圆1上的切割道，将测试单元4设置于划片槽12内能够使测试单元4的边缘隐藏在待测晶圆1的轮廓之内，减小待测晶圆1在进行晶圆接受测试时受测试单元4影响的可能，使得晶圆接受测试能够正常进行。
本实施例还提供一种模具，参照图13和图14，应用于前述的半导体结构的测试方法中，模具包括多个沿直线方向分布的注料斗5，注料斗5包括进料口54和出料口53，出料口53的内径小于进料口54的内径，相邻进料口54的端面位于同一平面，且每一进料口54相对的两侧均与其相邻的进料口54对应的侧边贴靠。
示例性的，参照图13和图14，注料斗5包括两相对的端壁51以及两相对的侧壁52，端壁51的截面呈梯形，相对的两侧壁52的底端均分别向对方方向倾斜，相对的两侧壁52的侧边与呈梯形的端壁51的侧边对应贴合，相对的两侧壁52的底端之间的最短直线距离与划片槽12的槽宽一致；侧壁52的截面呈梯形，相对的两端壁51的底端分别向对方方向倾斜，相对的两端壁51的侧边与呈梯形的侧壁52的侧边对应贴合，相对的端壁51的底端之间的最短直线距离与芯片11的边长一致。两端壁51和两侧壁52依次首尾相连围成上端和下端开口的漏斗状结构，进料口54位于注料斗5的顶端，出料口53位于注料斗5的底端，注料斗5的内部空间大小自进料口54向出料口53方向逐渐缩小。
本实施例中，参照图12和图14，注料斗5有四个，四个注料斗5的端部平齐呈排状分布，每一注料斗5的端壁51均有分别来自其他三个注料斗5的三个端壁51与之共面，来自相邻两注料斗5的相邻两侧壁52的顶边贴靠设置，来自相邻两个注料斗5的相邻两侧壁52的底端之间的距离为a，芯片11的边长为b，a=b。
通过将模具置于待测晶圆1顶面，并使出料口53对应划片槽12设置，同一注料斗5上相对的两侧壁52的底边分别对齐划片槽12的两侧边，同步的使同一注料斗5上相对的两端壁51的底端分别对齐相邻两芯片11的边缘，此时出料口53正对划片槽12设置，且芯片11与划片槽12之间被注料斗5分隔。通过进料口54向注料斗5内填充热敏材料，热敏材料经出料口53进入划片槽12内并将划片槽12覆盖，待热敏材料固结后，形成覆盖于相邻芯片11之间的划片槽12内的热敏材料层2。由于来自不同注料斗5上的相邻两侧壁52顶边贴靠设置，因此能够同时对多个注料斗5进行注料，位于相邻注料斗5边缘的热敏材料会停留在侧壁52顶面或因侧壁52倾斜而流入一侧的注料斗5内，减小了在待测晶圆1上覆盖热敏材料层2的难度，减小了芯片11顶面被热敏材料覆盖导致晶圆接受测试失败的可能，缩短了待测晶圆1上各处的热敏材料层2形成的时间差。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。
Claims (10)
1.一种半导体结构的测试方法，其特征在于，所述半导体结构的测试方法包括：
提供待测晶圆；
于所述待测晶圆上设置放热电路；
于所述待测晶圆上覆盖热敏材料层，所述热敏材料层与所述放热电路接触，所述热敏材料层受热后显现区别于所述待测晶圆的色彩；
导通所述放热电路，筛选所述热敏材料层变色的所述待测晶圆进入下一工序；
其中，所述热敏材料层为间隔分布的块状层结构，所述热敏材料层覆盖相邻芯片之间部分所述待测晶圆的顶面，每一所述热敏材料层的一侧均设置一所述放热电路，所述放热电路形成于未经所述热敏材料层覆盖的所述待测晶圆的顶面，通过化学气相沉积工艺在相邻芯片之间的所述待测晶圆的顶面沿芯片的边缘轨迹沉积铜，并进行平坦化处理，形成所述放热电路。
2.根据权利要求1所述的半导体结构的测试方法，其特征在于，所述待测晶圆具有测试单元，所述于所述待测晶圆上设置放热电路包括：
所述放热电路与所述测试单元电连接，晶圆接受测试过程中控制所述放热电路导通。
3.根据权利要求2所述的半导体结构的测试方法，其特征在于，所述半导体结构的测试方法还包括：
计算所述放热电路使所述热敏材料层变色所需的电力值及通电时间；
公式为：；
其中，Q为所述热敏材料层变色所需的能量，I为通过所述放热电路的电流大小，R为所述放热电路的电阻，l为所述放热电路的长度，h为所述放热电路的高度，φ为所述放热电路的电阻率，w为所述放热电路的宽度，t为所述放热电路的通电时长，m为所述放热电路的质量，T2为所述热敏材料层的最终反应温度，T1为所述热敏材料层的初始反应温度，c为所述放热电路的比热容，ρ为所述放热电路的密度；
基于计算结果控制所述放热电路的导通电流及导通时间。
4.根据权利要求2所述的半导体结构的测试方法，其特征在于，于所述待测晶圆上设置放热电路包括：
所述放热电路与所述测试单元同时段完成工艺制作步骤。
5.根据权利要求1所述的半导体结构的测试方法，其特征在于，于所述待测晶圆上覆盖热敏材料层包括：
于所述待测晶圆上覆盖染料和显色剂的混合物，所述显色剂的熔点温度低于所述待测晶圆测试时的环境温度；
或，于所述待测晶圆上依次覆盖染料和显色剂，所述显色剂的熔点温度低于所述待测晶圆测试时的环境温度；
或，于所述待测晶圆上依次覆盖显色剂和染料，所述显色剂的熔点温度低于所述待测晶圆测试时的环境温度。
6.根据权利要求5所述的半导体结构的测试方法，其特征在于，所述于所述待测晶圆上覆盖热敏材料层包括：
所述显色剂混合抗氧化剂后覆盖于所述待测晶圆上；
或，所述染料混合抗氧化剂后覆盖于所述待测晶圆上；
或，所述显色剂和所述染料涂覆于所述待测晶圆上后，继续涂覆抗氧化剂。
7.根据权利要求1所述的半导体结构的测试方法，其特征在于：所述待测晶圆具有测试区域，所述于所述待测晶圆上覆盖热敏材料层包括：
于所述测试区域覆盖保护层，所述保护层将所述测试区域覆盖，所述待测晶圆除所述测试区域之外的其他区域暴露于所述保护层外；
于所述待测晶圆上涂覆热敏材料，形成所述热敏材料层；
去除所述保护层。
8.根据权利要求2所述的半导体结构的测试方法，其特征在于，所述待测晶圆具有划片槽，所述放热电路和/或所述测试单元内置于所述划片槽内。
9.根据权利要求1所述的半导体结构的测试方法，其特征在于，所述待测晶圆具有用于接触测试探针的测试区域，所述测试区域暴露于所述热敏材料层外。
10.一种模具，其特征在于，应用于上述权利要求1-9任一所述的半导体结构的测试方法，所述模具包括多个沿直线方向分布的注料斗，所述注料斗包括进料口和出料口，所述出料口的内径小于所述进料口的内径，相邻所述进料口的端面位于同一平面，且每一所述进料口相对的两侧均与其相邻的进料口对应的侧边贴靠，所述注料斗用于在待测晶圆上覆盖热敏材料层，相邻的两个所述注料斗的相邻的两侧壁的底端之间的距离与芯片的边长相等。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310587473.5A CN116364573B (zh) | 2023-05-24 | 2023-05-24 | 半导体结构的测试方法及应用其中的模具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310587473.5A CN116364573B (zh) | 2023-05-24 | 2023-05-24 | 半导体结构的测试方法及应用其中的模具 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116364573A CN116364573A (zh) | 2023-06-30 |
| CN116364573B true CN116364573B (zh) | 2023-11-10 |
Family
ID=86925796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310587473.5A Active CN116364573B (zh) | 2023-05-24 | 2023-05-24 | 半导体结构的测试方法及应用其中的模具 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116364573B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6421936A (en) * | 1987-07-17 | 1989-01-25 | Matsushita Electronics Corp | Inspection of semiconductor integrated circuit |
| JPH05283488A (ja) * | 1992-03-30 | 1993-10-29 | Nec Corp | 半導体装置 |
| US5994715A (en) * | 1995-01-25 | 1999-11-30 | Sony Corporation | Semiconductor device and method for discriminating bad semiconductor devices from good ones |
| JP2000183137A (ja) * | 1998-12-11 | 2000-06-30 | Toshiba Ceramics Co Ltd | ウェーハ保持具と検査用ウェーハとの接触状態を検査する方法およびこれに用いる検査用ウェーハ |
| CN101166666A (zh) * | 2005-05-31 | 2008-04-23 | 株式会社汤山制作所 | 药品分包装置 |
| JP2010245301A (ja) * | 2009-04-07 | 2010-10-28 | Toyota Motor Corp | ウエハの外観検査方法、及び、外観検査補助装置 |
| CN110900807A (zh) * | 2019-11-29 | 2020-03-24 | 长江宜昌航道工程局 | 一种d型砼联锁块快速浇筑装置及浇筑方法 |
| CN114566198A (zh) * | 2022-03-03 | 2022-05-31 | 长鑫存储技术有限公司 | 半导体存储装置及其标识方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9922935B2 (en) * | 2014-09-17 | 2018-03-20 | Samsung Electronics Co., Ltd. | Semiconductor package and method of fabricating the same |
| KR20160032958A (ko) * | 2014-09-17 | 2016-03-25 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
-
2023
- 2023-05-24 CN CN202310587473.5A patent/CN116364573B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6421936A (en) * | 1987-07-17 | 1989-01-25 | Matsushita Electronics Corp | Inspection of semiconductor integrated circuit |
| JPH05283488A (ja) * | 1992-03-30 | 1993-10-29 | Nec Corp | 半導体装置 |
| US5994715A (en) * | 1995-01-25 | 1999-11-30 | Sony Corporation | Semiconductor device and method for discriminating bad semiconductor devices from good ones |
| JP2000183137A (ja) * | 1998-12-11 | 2000-06-30 | Toshiba Ceramics Co Ltd | ウェーハ保持具と検査用ウェーハとの接触状態を検査する方法およびこれに用いる検査用ウェーハ |
| CN101166666A (zh) * | 2005-05-31 | 2008-04-23 | 株式会社汤山制作所 | 药品分包装置 |
| JP2010245301A (ja) * | 2009-04-07 | 2010-10-28 | Toyota Motor Corp | ウエハの外観検査方法、及び、外観検査補助装置 |
| CN110900807A (zh) * | 2019-11-29 | 2020-03-24 | 长江宜昌航道工程局 | 一种d型砼联锁块快速浇筑装置及浇筑方法 |
| CN114566198A (zh) * | 2022-03-03 | 2022-05-31 | 长鑫存储技术有限公司 | 半导体存储装置及其标识方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116364573A (zh) | 2023-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7888958B2 (en) | Current test probe having a solder guide portion, and related probe assembly and production method | |
| US6900653B2 (en) | Needle fixture of a probe card in semiconductor inspection equipment and needle fixing method thereof | |
| US5637186A (en) | Method and monitor testsite pattern for measuring critical dimension openings | |
| CN116364573B (zh) | 半导体结构的测试方法及应用其中的模具 | |
| US20080006076A1 (en) | Method and device for calibration sensors | |
| CN106486405B (zh) | 单片式歧管掩模和基板构思 | |
| KR102424608B1 (ko) | 검사 장치 및 온도 제어 방법 | |
| CN102667511B (zh) | 用于调节半导体芯片的设备及使用该设备的测试方法 | |
| US8643361B2 (en) | Needle head | |
| EP0975019A2 (en) | Chip mounting board and method of measuring it | |
| US20070202664A1 (en) | Chip ID applying method suitable for use in semiconductor integrated circuit | |
| JP6110113B2 (ja) | 多層配線基板、及びその製造方法 | |
| US8697456B2 (en) | Methods of adding pads and one or more interconnect layers to the passivated topside of a wafer including connections to at least a portion of the integrated circuit pads thereon | |
| CN113030706B (zh) | 失效分析样品的制作方法及失效分析样品 | |
| CN103813878A (zh) | 具有可由液态焊料浸润的测试面的载体以及使用方法 | |
| US20120039354A1 (en) | Thermal validation apparatus, assembly including a device for the thermal processing of biological samples and such an apparatus, and method for manufacturing such an apparatus | |
| KR101397424B1 (ko) | 압축 몰딩 검사방법 | |
| JP3459794B2 (ja) | 半導体装置の製造方法 | |
| US20200316702A1 (en) | Continuous solder transfer to substrates | |
| KR200235110Y1 (ko) | 웨이퍼 프로버 스테이션용 핫척 | |
| CN114709186A (zh) | 基板和基板制作方法 | |
| JPH10123176A (ja) | ベアチップ検査用プローブ基板及びベアチップ検査システム | |
| JP2024054079A (ja) | 所定数の部品が装着された自動車投光器回路支持体の製造方法 | |
| TW201310607A (zh) | 多晶片堆疊封裝之測試方法 | |
| TWI464856B (zh) | 已單離晶粒堆疊封裝件之逆取放定位方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |