CN116364549A - 常关型氮化镓元件的制造方法 - Google Patents

常关型氮化镓元件的制造方法 Download PDF

Info

Publication number
CN116364549A
CN116364549A CN202210077729.3A CN202210077729A CN116364549A CN 116364549 A CN116364549 A CN 116364549A CN 202210077729 A CN202210077729 A CN 202210077729A CN 116364549 A CN116364549 A CN 116364549A
Authority
CN
China
Prior art keywords
gallium nitride
layer
nitride layer
ion implantation
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210077729.3A
Other languages
English (en)
Inventor
温文莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN116364549A publication Critical patent/CN116364549A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种常关型氮化镓元件的制造方法,包括于基板上形成信道层,于所述信道层上形成阻挡层,于所述阻挡层上形成氮化镓层。所述氮化镓层具有一预设区域,其中所述氮化镓层的材料为P型氮化镓或未掺杂氮化镓。然后,根据氮化镓层的材料种类,利用选择性离子注入,使所述预设区域内的氮化镓层为P型氮化镓层,且所述预设区域以外的氮化镓层为N型氮化镓层、隔离区或未掺杂氮化镓层。

Description

常关型氮化镓元件的制造方法
技术领域
本发明涉及一种常关型(或称E-mode)氮化镓元件技术,且涉及一种常关型氮化镓元件的制造方法。
背景技术
近年来,以III-V族化合物半导体为基础的高电子迁移率晶体管(HEMT)元件因为其低阻值、高崩溃电压以及快速开关切换频率等特性,在高功率电子元件领域被广泛地应用。一般来说,HEMT元件可分为常开型晶体管元件以及常关型晶体管元件。
常开型晶体管元件要关断元件必须加负偏压,因此会增加栅极驱动设计的复杂性,而且容易发生误导通,而冲击电路稳定性和安全性。因此,常关型HEMT元件目前受到业界相当大的关注。
近来,P型氮化镓(P-GaN)常关型HEMT元件已成为各方研究的重点。这种氮化镓元件的制造流程一般是在AlGaN阻挡层上利用金属有机化学气相沉淀(MOCVD)外延成长P-GaN层,再利用蚀刻的方式移除栅极区域以外的P-GaN层。
然而,因为P-GaN层是一种不易蚀刻的材料,所以在利用蚀刻的方式移除P-GaN层的过程,很难控制蚀刻参数,且容易使AlGaN阻挡层受到损害,导致二维电子气(2DEG)受到影响。
发明内容
本发明是针对一种常关型氮化镓元件的制造方法,不需要蚀刻移除部分P-GaN层的步骤,即可在预设区域内形成P-GaN层,并由此防止阻挡层表面受到损害。
本发明的一种常关型氮化镓元件的制造方法,包括于基板上形成信道层,于所述信道层上形成阻挡层,于所述阻挡层上形成氮化镓层,其中所述氮化镓层的材料为P型氮化镓(P-GaN)或未掺杂氮化镓(undoped GaN,又称u-GaN)。所述氮化镓层具有一预设区域。然后,根据氮化镓层的材料种类,利用选择性离子注入,使所述预设区域内的氮化镓层为P型氮化镓,且所述预设区域以外的氮化镓层为N型氮化镓层、隔离区或未掺杂氮化镓层。
在本发明的一实施例中,上述氮化镓层的材料为P型氮化镓,则对预设区域以外的氮化镓层进行选择性离子注入,并且所述选择性离子注入使用的掺质包括硫(S)、硅(Si)、硒(Ce)、碲(Te)或氧(O),以使所述预设区域以外的氮化镓层变成所述N型氮化镓层。
在本发明的一实施例中,上述氮化镓层的材料为P型氮化镓,则对预设区域以外的氮化镓层进行选择性离子注入,并且所述选择性离子注入使用的掺质包括氢(H)、氦(He)、铁(Fe)、氮(N2)或氩(Ar),以使所述预设区域以外的氮化镓层变成所述隔离区。
在本发明的一实施例中,上述氮化镓层的材料为未掺杂氮化镓,则对预设区域的氮化镓层进行选择性离子注入,并且所述选择性离子注入使用的掺质包括镁(Mg)、碳(C)、铍(Be)或钙(Ca),以使所述预设区域内的氮化镓层变成P型氮化镓层。
本发明的另一种常关型氮化镓元件的制造方法,包括于基板上形成信道层,于所述信道层上形成阻挡层,于所述阻挡层上形成P型氮化镓层,所述P型氮化镓层具有一预设区域。然后,对所述预设区域以外的P型氮化镓层进行选择性离子注入,使其转变成N型氮化镓层或隔离区。
在本发明的另一实施例中,上述选择性离子注入所使用的掺质包括硫(S)、硅(Si)、硒(Ce)、碲(Te)或氧(O),以使所述预设区域以外的所述P型氮化镓层变成N型氮化镓层。
在本发明的另一实施例中,上述选择性离子注入所使用的掺质包括氢(H)、氦(He)、铁(Fe)、氮(N2)或氩(Ar),以使所述预设区域以外的所述P型氮化镓层变成隔离区。
本发明的再一种常关型氮化镓元件的制造方法,包括于基板上形成信道层,于所述信道层上形成阻挡层,于所述阻挡层上形成未掺杂氮化镓层,所述未掺杂氮化镓层具有一预设区域。然后,对预设区域内的未掺杂氮化镓层进行选择性离子注入,使所述预设区域内的所述未掺杂氮化镓层变成P型氮化镓层。
在本发明的再一实施例中,上述选择性离子注入所使用的掺质包括镁(Mg)、碳(C)、铍(Be)或钙(Ca)。
在本发明的再一实施例中,上述未掺杂氮化镓层还包括常开型氮化镓元件区,且所述制造方法还包括:形成多个源极/漏极电极,穿过上述未掺杂氮化镓层与上述阻挡层并与上述信道层接触,其中一个源极/漏极电极同时作为常关型氮化镓元件与常开型氮化镓元件的源极/漏极。然后,在上述P型氮化镓层上形成第一栅极电极,并在所述常开型氮化镓元件区形成第二栅极电极,所述第二栅极电极穿过上述未掺杂氮化镓层并与上述阻挡层接触。
基于上述,根据本发明的制造方法,不需要对P型氮化镓层进行蚀刻,而是改用选择性离子注入,按照外延成长的氮化镓层的材料的导电型态,选择适合的掺质,使预设区域内的氮化镓层维持在P型或者转变为P型,而在预设区域以外的氮化镓层维持在未掺杂的状态或者转变为N型,甚至是变成几乎不导电的隔离区。因此,本发明的制造方法不含蚀刻移除P-GaN层的步骤,进而能避免阻挡层表面受到损害。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例详细说明如下。
附图说明
图1是依照本发明的第一实施例的一种常关型氮化镓元件的制造流程步骤图。
图2A至图2E是依照本发明的第二实施例的一种常关型氮化镓元件的制造流程剖面示意图。
图3A至图3E是依照本发明的第三实施例的一种常关型氮化镓元件的制造流程剖面示意图。
图4是第三实施例的一种常关型氮化镓元件结合常开型氮化镓元件的剖面示意图。
附图标记说明
200:基板
202:信道层
204:阻挡层
206、308:P型氮化镓层
208、208a、302、302a:掩膜层
210、304:光刻胶层
212、306:离子注入
214a:N型氮化镓层
214b:隔离区
216:源极电极
218:漏极电极
220:栅极电极
300:未掺杂氮化镓层
2DEG:二维电子气
G1:第一栅极电极
G2:第二栅极电极
R1:预设区域
R2:常开型氮化镓元件区
S100、S102、S104、S106、S108、S110:步骤
S/D:源极/漏极电极
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在图式和描述中用来表示相同或相似部分。
以下实施例中所附的附图是为了能更完整地描述本发明的实施例,然而本发明仍可使用许多不同的形式来实施,不限于所记载的实施例。此外,为了清楚起见,各个区域或膜层的相对厚度、距离及位置可能缩小或放大。另外,在附图中使用相似或相同的元件符号表示相似或相同的部位或特征的存在。
图1是依照本发明的第一实施例的一种常关型氮化镓元件的制造流程步骤图。
请参照图1,在步骤S100中,于基板上形成信道层(channel layer),其中基板例如硅基板或其他可用于外延的基板。信道层例如未掺杂的氮化镓(GaN)层。此外,基板与信道层之间还可视需求增设一层缓冲层,其中缓冲层可减缓后续形成于缓冲层上方的信道层的应变,并具有防止缺陷形成于信道层的效果,缓冲层的材料可列举但不限于氮化铝、氮化镓、氮化镓铝或前述的组合。以上膜层可利用外延工艺形成外延结构,其中外延工艺例如金属有机化学气相沉淀(MOCVD)、氢化物气相外延法(HVPE)、分子束外延法(MBE)或前述方法的组合。
在步骤S102中,于信道层上形成阻挡层(barrier layer),其中阻挡层的材料是未掺杂的III-V族半导体材料,可列举但不限于氮化镓铝(AlGaN)或者其他适当的III-V族材料。信道层与阻挡层为异质材料,于信道层与阻挡层之间形成一异质界面,通过异质材料的能隙差,可使二维电子气(2DEG)形成于此异质界面上。阻挡层可利用外延工艺形成,如MOCVD、HVPE、MBE或前述方法的组合。
在步骤S104中,于阻挡层上形成氮化镓层。所述氮化镓层的材料可为P型氮化镓(P-GaN)或未掺杂氮化镓(u-GaN)。所述氮化镓层可利用外延工艺形成,如MOCVD、HVPE、MBE或前述方法的组合。
在步骤S106中,确定氮化镓层的材料是P-GaN或是u-GaN。如果氮化镓层的材料是P-GaN,则进行步骤S108;如果氮化镓层的材料是u-GaN,则进行步骤S110。
在步骤S108中,对预设区域以外的氮化镓层进行选择性离子注入。在一实施例中,对预设区域以外的氮化镓层进行选择性离子注入,并且所述选择性离子注入使用的掺质为施体(Donor),可列举但不限于:包括硫(S)、硅(Si)、硒(Ce)、碲(Te)或氧(O),以使所述预设区域以外的(P型)氮化镓层变成N型氮化镓(N-GaN)层。在另一实施例中,对预设区域以外的氮化镓层进行选择性离子注入,并且所述选择性离子注入使用的掺质包括氢(H)、氦(He)、铁(Fe)、氮(N2)或氩(Ar),以使所述预设区域以外的(P型)氮化镓层变成隔离区(Isolatedregion)。
在步骤S110中,对预设区域的氮化镓层进行选择性离子注入,并且所述选择性离子注入使用的掺质包括镁(Mg)、碳(C)、铍(Be)或钙(Ca),以使所述预设区域内的(未掺杂)氮化镓层变成P型氮化镓层。
在预设区域内完成P型氮化镓层的形成后,可以分别形成连至信道层的源极与漏极电极和位于P型氮化镓层上的栅极电极。详细内容可参照以下说明。
图2A至图2E是依照本发明的第二实施例的一种常关型氮化镓元件的制造流程剖面示意图,其中使用与第一实施例相同的用语来表示相同的部分与构件,且相同的部分与构件的相关内容也可参照第一实施例的内容,不再赘述。
请先参照图2A,于一基板200上形成信道层202,于所述信道层202上形成阻挡层204,然后于所述阻挡层204上形成P型氮化镓层206,其中形成信道层202、阻挡层204与P型氮化镓层206的方法例如金属有机化学气相沉淀(MOCVD)或其他适合的外延工艺。所述P型氮化镓层206具有一预设区域R1。然后,为了施行选择性离子注入,可先在P型氮化镓层206上沉积形成一层掩膜层208,其材料例如介电材料。然后再利用曝光显影工艺,在掩膜层208上形成图案化的光刻胶层210,这层光刻胶层210对准预设区域R1。
然后,请参照图2B,先利用光刻胶层(图2A的210)作为蚀刻掩膜,蚀刻去除露出的掩膜层,则剩下的掩膜层208a会遮蔽P型氮化镓层206的预设区域R1。接着,移除光刻胶层,再进行离子注入工艺212,即可在预设区域R1以外的P型氮化镓层206注入掺质,使预设区域R1以外的P型氮化镓层206的导电状态发生变化。离子注入工艺212一般包含注入离子以及退火步骤,且可通过控制离子的剂量、能量、扫描率等对于离子注入的浓度与深度进行调整。
接着,请参照图2C,进行退火步骤(如快速热处理(RTP)退火)后,可去除注入区(预设区域R1以外的区域)的缺陷并使掺质分布均匀,并于退火步骤后移除掩膜层(图2B的208a)。上一步骤所用的掺质若为施体(Donor),可列举但不限于:硫(S)、硅(Si)、硒(Ce)、碲(Te)或氧(O),则预设区域R1以外的P型氮化镓层会变成N型氮化镓层214a。另一方面,上一步骤所用的掺质若为氢(H)、氦(He)、铁(Fe)、氮(N)或氩(Ar),则预设区域R1以外的P型氮化镓层会变成隔离区214b,即在此区域内的导电率极低,接近于绝缘状态。此时,二维电子气2DEG会形成在P型氮化镓层206以外的信道层202表面附近,且预设区域R1以外的阻挡层204不受损害。也就是说,阻挡层204与N型氮化镓层214a(或隔离区214b)之间的界面仍维持外延结构之间晶格有小差异的接面。
之后,请参照图2D,可形成源极电极216与漏极电极218,穿过N型氮化镓层214a(或隔离区214b)与阻挡层204,且与信道层202接触。形成源极电极216与漏极电极218的步骤例如先蚀穿N型氮化镓层214a(或隔离区214b)与阻挡层204,再沉积源极/漏极欧姆金属,并进行RTP退火,以形成欧姆接触。
接着,请参照图2E,在P型氮化镓层206上形成一栅极电极220。
图3A至图3E是依照本发明的第三实施例的一种常关型氮化镓元件的制造流程剖面示意图,其中使用与第二实施例相同的元件符号来表示相同或近似的部分与构件,且相同或近似的部分与构件的相关内容也可参照第二实施例的内容,不再赘述。
请参照图3A,于基板200上依序形成信道层202和阻挡层204后,二维电子气2DEG会形成在信道层202表面接近阻挡层204。然后,于所述阻挡层204上形成未掺杂氮化镓层300,其中形成信道层202、阻挡层204与未掺杂氮化镓层300的方法例如金属有机化学气相沉淀(MOCVD)或其他适合的外延工艺。所述未掺杂氮化镓层300具有一预设区域R1。然后,为了施行选择性离子注入,可先在未掺杂氮化镓层300上沉积形成一层掩膜层302,其材料例如介电材料。然后再利用曝光显影工艺,在掩膜层302上形成图案化的光刻胶层304,这层光刻胶层304对准预设区域R1以外的区域。
然后,请参照图3B,先利用光刻胶层(图3A的304)作为蚀刻掩膜,蚀刻去除露出的掩膜层,则剩下的掩膜层302a会遮蔽预设区域R1以外的未掺杂氮化镓层300。接着,移除光刻胶层,再进行离子注入工艺306,其中使用的掺质可列举但不限于镁(Mg)、碳(C)、铍(Be)或钙(Ca),因此预设区域R1内的未掺杂氮化镓层300会转变为P型。
随后,请参照图3C,进行退火步骤(如RTP退火)后,可去除注入区(预设区域R1)的缺陷并使掺质分布均匀,而在预设区域R1内形成P型氮化镓层308,并于退火步骤后移除掩膜层(图3B的302a)。此时,二维电子气2DEG会形成在P型氮化镓层308以外的信道层202表面附近,且预设区域R1以外的阻挡层204不受损害。也就是说,阻挡层204与未掺杂氮化镓层300之间的界面仍维持外延结构之间晶格有小差异的接面。
然后,请参照图3D,可采用第二实施例所述的方式形成源极电极216与漏极电极218,穿过未掺杂氮化镓层300与阻挡层204,且与信道层202接触。
接着,请参照图3E,在P型氮化镓层308上形成一栅极电极220。
图4是第三实施例的一种常关型氮化镓元件结合常开型(或称D-mode)氮化镓元件的剖面示意图,其中沿用图3E的元件符号来表示相同的部分与构件。
请参照图4,第三实施例的制造方法也可应用于共源共栅电路(Cascode circuit)的制作,例如未掺杂氮化镓层300还包括一常开型氮化镓元件区R2,与预设区域R1相隔一段距离。并且,在形成源极电极216与漏极电极218的同时,也在常开型氮化镓元件区R2中形成源极/漏极电极;也就是说,漏极电极218作为常开型氮化镓元件的漏极,而其中一个源极/漏极电极S/D同时作为常关型氮化镓元件的漏极与常开型氮化镓元件的源极。而在P型氮化镓层上形成第一栅极电极G1(即栅极电极220)时,也在常开型氮化镓元件区R2形成第二栅极电极G2,所述第二栅极电极G2穿过未掺杂氮化镓层300并与阻挡层204接触,因此二维电子气2DEG会形成在阻挡层204与信道层202之间的界面附近。在一实施例中,第一栅极电极G1与第二栅极电极G2的步骤例如,先蚀穿常开型氮化镓元件区R2中的未掺杂氮化镓层300,并露出常开型氮化镓元件区R2中的阻挡层204,再在P型氮化镓层308上以及露出的阻挡层204上同时沉积形成第一栅极电极G1与第二栅极电极G2。然而,本发明并不限于此,第一栅极电极G1与第二栅极电极G2也可分开沉积形成。常关型氮化镓元件的源极电极216可经由互连(interconnection)与常开型氮化镓元件的栅极(即第二栅极电极)G2连通,形成共源共栅电路,并因此可大幅降低寄生电感(parasitic inductance)。
综上所述,本发明通过选择性离子注入的方式,不需要对P型氮化镓层进行蚀刻,即可在预设区域内形成P型氮化镓层,而在预设区域以外维持未掺杂氮化镓或者将原为P型的氮化镓层转变为N型,或是变成几乎不导电的隔离区。根据本发明的制造方法,能避免阻挡层表面因为蚀刻P型氮化镓层受到损害,进而避免2DEG的浓度受到影响。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种常关型氮化镓元件的制造方法,其特征在于,包括:
于基板上形成信道层;
于所述信道层上形成阻挡层;
于所述阻挡层上形成氮化镓层,所述氮化镓层具有一预设区域,其中所述氮化镓层的材料为P型氮化镓或未掺杂氮化镓;以及
利用选择性离子注入,使所述预设区域内的所述氮化镓层为P型氮化镓层,且所述预设区域以外的所述氮化镓层成为N型氮化镓层、隔离区或未掺杂氮化镓层。
2.根据权利要求1所述的常关型氮化镓元件的制造方法,其特征在于,所述氮化镓层的材料为P型氮化镓,则对所述预设区域以外的所述氮化镓层进行所述选择性离子注入,并且所述选择性离子注入使用的掺质包括硫、硅、硒、碲或氧,以使所述预设区域以外的所述氮化镓层变成所述N型氮化镓层。
3.根据权利要求1所述的常关型氮化镓元件的制造方法,其特征在于,所述氮化镓层的材料为P型氮化镓,则对所述预设区域以外的所述氮化镓层进行所述选择性离子注入,并且所述选择性离子注入所使用的掺质包括氢、氦、铁、氮或氩,以使所述预设区域以外的所述氮化镓层变成所述隔离区。
4.根据权利要求1所述的常关型氮化镓元件的制造方法,其特征在于,所述氮化镓层的材料为未掺杂氮化镓,则对所述预设区域的所述氮化镓层进行所述选择性离子注入,并且所述选择性离子注入所使用的掺质包括镁、碳、铍或钙,以使所述预设区域内的所述氮化镓层变成所述P型氮化镓层。
5.一种常关型氮化镓元件的制造方法,其特征在于,包括:
于基板上形成信道层;
于所述信道层上形成阻挡层;
于所述阻挡层上形成P型氮化镓层,所述P型氮化镓层具有一预设区域;以及
对所述预设区域以外的所述P型氮化镓层进行选择性离子注入,使所述预设区域以外的所述P型氮化镓层变成N型氮化镓层或隔离区。
6.根据权利要求5所述的常关型氮化镓元件的制造方法,其特征在于,所述选择性离子注入所使用的掺质包括硫、硅、硒、碲或氧,以使所述预设区域以外的所述P型氮化镓层变成所述N型氮化镓层。
7.根据权利要求5所述的常关型氮化镓元件的制造方法,其特征在于,所述选择性离子注入所使用的掺质包括氢、氦、铁、氮或氩,以使所述预设区域以外的所述P型氮化镓层变成所述隔离区。
8.一种常关型氮化镓元件的制造方法,其特征在于,包括:
于基板上形成信道层;
于所述信道层上形成阻挡层;
于所述阻挡层上形成未掺杂氮化镓层,所述未掺杂氮化镓层具有一预设区域;以及
对所述预设区域内的所述未掺杂氮化镓层进行选择性离子注入,使所述预设区域内的所述未掺杂氮化镓层变成P型氮化镓层。
9.根据权利要求8所述的常关型氮化镓元件的制造方法,其特征在于,所述选择性离子注入所使用的掺质包括镁、碳、铍或钙。
10.根据权利要求8所述的常关型氮化镓元件的制造方法,其特征在于,所述未掺杂氮化镓层还包括常开型氮化镓元件区,且所述制造方法还包括:
形成多数个源极/漏极电极,穿过所述未掺杂氮化镓层与所述阻挡层并与所述信道层接触,其中所述多数个源极/漏极电极之一同时作为常关型氮化镓元件与常开型氮化镓元件的源极/漏极;
在所述P型氮化镓层上形成第一栅极电极;以及
在所述常开型氮化镓元件区形成第二栅极电极,穿过所述未掺杂氮化镓层并与所述阻挡层接触。
CN202210077729.3A 2021-12-28 2022-01-24 常关型氮化镓元件的制造方法 Pending CN116364549A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110149047 2021-12-28
TW110149047A TWI791364B (zh) 2021-12-28 2021-12-28 常關型氮化鎵元件的製造方法

Publications (1)

Publication Number Publication Date
CN116364549A true CN116364549A (zh) 2023-06-30

Family

ID=86689037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210077729.3A Pending CN116364549A (zh) 2021-12-28 2022-01-24 常关型氮化镓元件的制造方法

Country Status (2)

Country Link
CN (1) CN116364549A (zh)
TW (1) TWI791364B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI525820B (zh) * 2013-03-14 2016-03-11 廣鎵光電股份有限公司 增強型場效電晶體
CN105304704A (zh) * 2014-05-30 2016-02-03 台达电子工业股份有限公司 半导体装置与其的制造方法
WO2019009006A1 (ja) * 2017-07-07 2019-01-10 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
TWI791364B (zh) 2023-02-01
TW202326824A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
US9502524B2 (en) Compound semiconductor device having gallium nitride gate structures
EP2571057B1 (en) Normally-off semiconductor devices and methods of fabricating the same
US7470941B2 (en) High power-low noise microwave GaN heterojunction field effect transistor
US9711633B2 (en) Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
JP5295496B2 (ja) 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法
EP2084733B1 (en) Methods of fabricating semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US8946780B2 (en) Ohmic contact schemes for group III-V devices having a two-dimensional electron gas layer
US20070164315A1 (en) Cap Layers Including Aluminum Nitride for Nitride-Based Transistors and Methods of Fabricating Same
JP5266679B2 (ja) Iii族窒化物電子デバイス
JP2014022752A (ja) 窒化物系半導体素子及びその製造方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
US8841179B2 (en) Nitride semiconductor device using selective growth and manufacturing method thereof
CN111668101B (zh) 一种增强型氮化镓高电子迁移率晶体管及其制备方法
KR20120125789A (ko) 질화갈륨계 반도체 소자 및 그 제조 방법
JP2010114219A (ja) 半導体装置及びその製造方法
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
TWI791364B (zh) 常關型氮化鎵元件的製造方法
CN112289683A (zh) 高电子迁移率晶体管及其制造方法
EP2117039A2 (en) Semiconductor devices including shallow inplanted regions and methods of forming the same
EP4220735A1 (en) Enhancement-mode hemt and manufacturing process of the same
CN116344608A (zh) 半导体装置及其制作方法
CN112490278A (zh) 具有减少的缺陷的半导体外延结构
KR20220083619A (ko) 고전자이동도 트랜지스터 및 그 제조방법
JP5134797B2 (ja) GaN系半導体素子及びその製造方法並びにGaN系半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination