CN116364130A - eMMC延时启动电路和方法 - Google Patents

eMMC延时启动电路和方法 Download PDF

Info

Publication number
CN116364130A
CN116364130A CN202310318317.9A CN202310318317A CN116364130A CN 116364130 A CN116364130 A CN 116364130A CN 202310318317 A CN202310318317 A CN 202310318317A CN 116364130 A CN116364130 A CN 116364130A
Authority
CN
China
Prior art keywords
voltage
switch unit
power supply
emmc
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310318317.9A
Other languages
English (en)
Inventor
赖鼐
胡秋勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Miaocun Technology Co ltd
Original Assignee
Zhuhai Miaocun Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Miaocun Technology Co ltd filed Critical Zhuhai Miaocun Technology Co ltd
Priority to CN202310318317.9A priority Critical patent/CN116364130A/zh
Publication of CN116364130A publication Critical patent/CN116364130A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches

Abstract

本发明公开了一种eMMC延时启动电路和方法，涉及存储器技术领域。eMMC延时启动电路包括延时电容、第一电阻和开关单元。延时电容的第一端与供电电源电连接，延时电容的第二端与第一电阻的第一端电连接，第一电阻的第二端接地；开关单元的受控端与第一电阻的第一端电连接，开关单元的输入端与供电电源电连接，开关单元的输出端与负载电连接。其中，当开关单元处于导通状态时，供电电源能够通过开关单元对负载供电，使负载的电压由零逐渐上升至供电电源提供的供电电压。根据本发明实施例的eMMC延时启动电路，能够使得SPI Nor Flash先进行启动，再使eMMC启动，避免出现eMMC读取数据失败而无法正常启动的情况。

Description

eMMC延时启动电路和方法
技术领域
本发明涉及存储器技术领域，尤其是涉及一种eMMC延时启动电路和方法。
背景技术
在相关技术中，供电装置对系统进行供电的时候，会对系统上的eMMC和SPI NorFlash同时供电，使得eMMC和SPI Nor Flash同时上电启动。然而，eMMC在启动时需要进行初始化，在初始化的过程中，需要读取SPI Nor Flash中的一些配置文件和参数(例如Sorting(排序)程序等)，如果此时SPI Nor Flash还未完成初始化，则会导致eMMC无法正常读取SPINor Flash中所需的数据，进而导致eMMC启动失败。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出了一种eMMC延时启动电路和方法，能够先使SPI Nor Flash启动完成后，再启动eMMC，确保eMMC正常启动。
一方面，根据本发明实施例的eMMC延时启动电路，设置于供电电源与负载之间，所述eMMC延时启动电路包括：
延时电容，所述延时电容的第一端与所述供电电源电连接；
第一电阻，所述第一电阻的第一端与所述延时电容的第二端电连接，所述第一电阻的第二端接地；
开关单元，所述开关单元的受控端与所述第一电阻的第一端电连接，所述开关单元的输入端与所述供电电源电连接，所述开关单元的输出端与所述负载电连接；
其中，当所述开关单元的受控端的电压与所述开关单元的输入端的电压的差值小于或等于第一阈值时，所述开关单元处于导通状态；当所述开关单元的受控端的电压与所述开关单元的输入端的电压的差值大于所述第一阈值时，所述开关单元处于关断状态，所述第一阈值为负值；当所述开关单元处于导通状态时，所述供电电源能够通过所述开关单元对所述负载供电，使所述负载的电压由零逐渐上升至所述供电电源提供的供电电压。
根据本发明的一些实施例，所述开关单元包括PMOS管，所述PMOS管的栅极与所述第一电阻的第一端电连接，所述PMOS管的源极与所述供电电源电连接，所述PMOS管的漏极与所述负载电连接。
根据本发明的一些实施例，所述开关单元包括多个PMOS管，每个所述PMOS管的栅极分别与所述第一电阻的第一端电连接，每个所述PMOS管的源极分别与所述供电电源电连接，每个所述PMOS管的漏极分别与所述负载电连接。
根据本发明的一些实施例，所述eMMC延时启动电路还包括：
输入电容，所述输入电容的第一端分别与所述供电电源和所述延时电容的第一端电连接，所述输入电容的第二端接地，所述输入电容用于对所述供电电源提供的供电电压进行滤波。
根据本发明的一些实施例，所述eMMC延时启动电路还包括：
输出电容，所述输出电容的第一端分别与所述开关单元的输出端和所述负载电连接，所述输出电容的第二端接地；所述输出电容用于对所述开关单元输出的电压进行滤波。
根据本发明的一些实施例，所述负载包括eMMC和SPI Nor Flash。
另一方面，根据本发明实施例的eMMC延时启动方法，基于上述方面实施例所述的eMMC延时启动电路，所述eMMC延时启动方法包括以下步骤：
供电电源提供供电电压；
所述供电电压对所述延时电容进行充电，在所述延时电容的充电过程中，所述开关单元的受控端的电压逐渐降低，所述开关单元的受控端的电压与所述开关单元的输入端的电压的差值逐渐变小；
当所述开关单元的受控端的电压与所述开关单元的输入端的电压的差值小于或等于第一阈值时，所述开关单元导通，所述供电电源通过所述开关单元对所述负载供电，使所述负载的电压由零逐渐上升至第一电压后，再由所述第一电压逐渐上升至第二电压，最终由所述第二电压上升至所述供电电压；其中，所述第一电压表征SPI Nor Flash的启动电压，所述第二电压表征eMMC的启动电压，所述第一阈值为负值。
根据本发明的一些实施例，所述eMMC延时启动方法还包括以下步骤：
调节所述延时电容的电容量和/或所述第一电阻的阻值，使所述第一电压上升至所述第二电压所需的时间大于所述SPI Nor Flash完成初始化所需的时间。
根据本发明的一些实施例，所述eMMC延时启动方法还包括以下步骤：
当所述开关单元的受控端的电压与所述开关单元的输入端的电压的差值大于所述第一阈值时，所述开关单元关断，所述供电电压不能通过所述开关单元对所述负载供电。
根据本发明的一些实施例，所述供电电源提供供电电压的步骤之后，还包括：
对所述供电电压进行滤波。
本发明实施例的eMMC延时启动电路和方法，至少具有以下有益效果：当供电电源对延时电容充电时，开关单元的受控端的电压会逐渐变小，而开关单元的输入端的电压等于供电电源提供的供电电压，是固定不变的，因此开关单元的受控端的电压与开关单元的输入端的电压的差值会逐渐减小，使得开关单元由关断状态变为导通状态。当开关单元处于导通状态时，供电电源可以通过开关单元对负载供电，使得负载端的电压是逐渐上升的，即负载端的电压会先由零上升到SPI Nor Flash所需的启动电压，使得SPI Nor Flash先进行启动，待负载端的电压进一步上升到eMMC所需的启动电压时，此时SPI Nor Flash已经启动完成，eMMC在启动过程中便能够正常读取SPI Nor Flash中的数据，而不会出现eMMC读取数据失败而无法正常启动的情况。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例的eMMC延时启动电路的结构示意图；
图2为本发明实施例的延时电容的电压变化波形和第一电阻的电流变化波形的示意图；
图3为本发明实施例的供电电源的电压变化波形和负载的电压变化波形的示意图；
图4为本发明实施例的eMMC延时启动方法的步骤流程图；
附图标记：
供电电源100、负载200、开关单元300。
具体实施方式
本部分将详细描述本发明的具体实施例，本发明之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本发明的每个技术特征和整体技术方案，但其不能理解为对本发明保护范围的限制。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
eMMC：Embedded Multi Media Card，嵌入式多媒体卡，是MMC协会订立、主要针对手机或平板电脑等产品的内嵌式存储器标准规格。eMMC是一种嵌入式、非易失的存储系统，它主要由闪存、闪存控制器和eMMC协议接口等组成，它定义了基于嵌入式多媒体卡的存储系统的物理架构和访问接口及协议，具有体积小、功耗低、容量大等优点，非常适合作为智能手机、平板电脑、移动互联网设备等电子设备的存储介质。
Nor Flash：Flash即闪存，是一种可用电快速擦除和编程的非易失性存储器，Flash从芯片工艺上可以分为Nor Flash和Nand Flash两大类。其中，Nor Flash的特点是芯片内执行，应用程序可以直接在内存Flash内运行，不必再把代码读到系统RAM中。NorFlash具有传输效率高，写入和擦除的速度很快等优点。
SPI Nor Flash：指的是采用SPI(Serial Peripheral Interface，串行外设接口)通信模式的Nor Flash。
PMOS管：是指n型衬底、p沟道，靠空穴的流动运送电流的MOS管。对于PMOS管而言，当栅极G的电压小于源极S的电压一定的值时，即VG-VS≤VGS(导通阈值)时，PMOS管导通；当VG-VS＞VGS时，PMOS管关断。
在相关技术中，供电装置对系统进行供电的时候，会对系统上的eMMC和SPI NorFlash同时供电，使得eMMC和SPI Nor Flash同时上电启动。这种方式会存在以下的问题：eMMC在启动时需要进行初始化，在初始化的过程中，需要读取SPI Nor Flash中的一些配置文件和参数(例如Sorting(排序)程序等)；因此，如果此时的SPI Nor Flash还未完成初始化，则会导致eMMC无法正常读取SPI Nor Flash中所需的数据，进而导致eMMC启动失败。
经发明人在实际应用中进行研究发现：通常来说，eMMC的启动电压会大于SPI NorFlash的启动电压，例如，eMMC的启动电压可能会在2.8V-3.0V左右，而SPI Nor Flash的启动电压则可能仅需要在2.0V左右。而供电装置提供的电压通常是3.3V，即供电装置会同时向系统上的eMMC和SPI Nor Flash提供3.3V的供电电压，使得eMMC和SPI Nor Flash是同时启动的，如果eMMC在启动过程中，需要读取SPI Nor Flash的数据时，而此时SPI Nor Flash还未启动完成，在这种情况下就会导致eMMC启动失败。
为了解决上述的问题，在本发明实施例中，提出了一种eMMC延时启动电路和方法，通过在供电装置与系统之间增加一个延时电路，使得供电装置在为系统供电时，系统的电压是逐渐上升的，即电压会先由零上升到SPI Nor Flash所需的启动电压，使得SPI NorFlash先进行启动，待电压进一步上升到eMMC所需的启动电压时，此时SPI Nor Flash已经启动完成，eMMC在启动过程中便能够正常读取SPI Nor Flash中的数据，而不会出现eMMC读取数据失败而无法正常启动的情况。
下面结合图1，对本发明实施例的eMMC延时启动电路进行进一步的阐述。
一方面，如图1所示，本发明实施例提出了一种eMMC延时启动电路，该延时启动电路设置在供电电源100(用DC表示)和负载200(用RL表示)之间，该延时启动电路具体包括延时电容Cin、第一电阻R1和开关单元300。其中，延时电容Cin的第一端与供电电源100电连接，延时电容Cin的第二端与第一电阻R1的第一端电连接，第一电阻R1的第二端接地(即延时电容Cin与第一电阻R1串联连接后，与供电电源100的正负两端相并联)；开关单元300的受控端与第一电阻R1的第一端电连接，开关单元300的输入端与供电电源100电连接，开关单元300的输出端与负载200电连接。其中，当开关单元300的受控端的电压与开关单元300的输入端的电压的差值小于或等于第一阈值时，开关单元300处于导通状态；当开关单元300的受控端的电压与开关单元300的输入端的电压的差值大于第一阈值时，开关单元300处于关断状态，第一阈值为负值；当开关单元300处于导通状态时，供电电源100能够通过开关单元300对负载200供电，使负载200的电压由零逐渐上升至供电电源100提供的供电电压。
具体地，在本发明实施例中，负载200指的是包括eMMC和SPI Nor Flash的系统，该负载200需要供电电源100提供供电电压，才能够上电正常启动和工作。在负载200与供电电源100之间，设置了一个eMMC延时启动电路，来使得供电电源100提供给负载200的电压是逐渐上升的，而不是瞬间到达最大值，这样能够使得SPI Nor Flash先启动完成初始化，再使eMMC启动完成初始化，确保eMMC正常启动。
当供电电源100开始提供供电电压后，会首先对延时电容C1进行充电，在供电电源100开始上电的瞬间，延时电容C1的瞬态电压变化(即
Figure BDA0004150766890000071
)会很大；由于延时电容C1与第一电阻R1是串联关系，所以流经第一电阻R1的电流为：/>
Figure BDA0004150766890000072
其中C表示延时电容C1的电容量，
Figure BDA0004150766890000073
表示延时电容C1的瞬态电压变化；在开始充电的瞬间，/>
Figure BDA0004150766890000074
的值会很大，使得流经第一电阻R1的电流也很大，根据欧姆定律可知，第一电阻R1两端的电压为V1＝IR1*R1，因此此时的电压V1也很大；而随着延时电容C1的充电过程的进行，/>
Figure BDA0004150766890000075
会逐渐减小，使得电压V1也跟着减小；当延时电容C1完成充电后，延时电容C1的电压会稳定不再发生变化，此时电流IR1也就变为0，V1的值也变为0，到达最小值。
对于开关单元300而言，由于开关单元300的受控端与第一电阻R1和延时电容C1之间的连接点电连接，所以开关单元300的受控端的电压就等于第一电阻R1两端的电压V1；同时，开关单元300的输入端与供电电源100电连接，因此，开关单元300的输入端的电压就等于供电电源100提供的供电电压VDC，固定不变；由于在开始上电时，开关单元300的受控端的电压较大，因此，开关单元300的受控端的电压与开关单元300的输入端的电压的差值较大，大于第一阈值，此时开关单元300处于关断状态，供电电源100不对负载200供电。随着延时电容C1的充电过程的进行，延时电容C1的电压从0以指数速度上升，延时电容C1的瞬态电压变化也会快速下降，导致流经第一电阻R1的电流快速下降，此时，开关单元300的受控端的电压会随着第一电阻R1两端的电压一同快速下降；因此，开关单元300的受控端的电压与开关单元300的输入端的电压的差值会逐渐减小，当减小至小于或等于第一阈值的时候，开关单元300导通，此时，供电电源100能够通过开关单元300对负载200供电，使得负载200的电压逐渐上升。当负载200的电压上升到SPI Nor Flash的启动电压时，SPI Nor Flash开始启动，完成初始化，同时，负载200的电压继续上升到eMMC的启动电压，使eMMC开始启动，进行初始化，由于此时SPI Nor Flash已经初始化完成，所以eMMC能够正常读取SPI Nor Flash中所需的数据，正常完成启动。当延时电容C1完成充电后，延时电容C1的电压也就不再发生变化，流经第一电阻R1的电流也就变为0，此时开关单元300的受控端的电压与第一电阻R1两端的电压均变为0；因此，此时开关单元300的受控端的电压与开关单元300的输入端的电压的差值保持在最小值，开关单元300保持导通状态，供电电源100为负载200持续提供3.3V的工作电压，使负载200正常工作。
进一步地，如图1所示，在本发明的一些实施例中，开关单元300包括PMOS管，PMOS管的栅极与第一电阻R1的第一端电连接，PMOS管的源极与供电电源100电连接，PMOS管的漏极与负载200电连接。在本示例中，PMOS管的栅极G对应开关单元300的受控端，PMOS管的源极S对应开关单元300的输入端，PMOS管的漏极D对应开关单元300的输出端。由于PMOS管的栅极与第一电阻R1的第一端电连接，所以PMOS管的栅极的电压VG＝V1；由于PMOS管的源极与供电电源100电连接，所以PMOS管的源极的电压VS＝VDC，VS为固定值。假设PMOS管的导通阈值(即上述的第一阈值)为VGS，则当VG-VS≤VGS时，PMOS管导通，当VG-VS＞VGS时，PMOS管关断。
如图2所示，曲线1为延时电容C1的电压变化波形，曲线2为第一电阻R1的电流IR1的变化波形。从图2中可以看出，在供电电源100上电后，延时电容C1的电压从0以指数速度上升，直至充满电。当延时电容C1充满电后，延时电容C1的电压就会稳定不再发生变化。由公式
Figure BDA0004150766890000081
可知，当延时电容C1的电压不再发生变化时，第一电阻R1的电流IR1也就变为0，电流IR1的波形变化如图2中的曲线2所示，电流IR1由最大值以指数速度下降为0。由公式VG＝V1＝IR1*R1可知，PMOS管的栅极的电压VG会随着IR1的下降而下降，而PMOS管的源极的电压VS则保持固定不变。因此，在供电电源100刚开始上电时，电压VG的值最大，VG与VS之间的差值最大，此时VG-VS＞VGS，PMOS管处于关断状态，供电电源100无法通过PMOS管对负载200供电。当电压VG的值随着IR1以指数的速度下降时，VG与VS之间的差值也在快速下降，当VG-VS≤VGS时，PMOS管处于导通状态，供电电源100能够通过PMOS管对负载200进行供电；由PMOS管的特性可知，VG与VS之间的差值越小，PMOS的通流能力越强的特性，因此供电电源100能够使负载端的电压呈缓慢上升趋势，从0V逐渐上升到VDC。在负载端的电压上升的过程中，负载端的电压会先上升到SPI Nor Flash的启动电压，使SPI Nor Flash开始启动(此时的电压小于eMMC的启动电压，因此eMMC还未启动)，完成初始化，同时，随着负载的电压逐渐上升到eMMC的启动电压后，eMMC才开始启动，并进行初始化，由于此时SPI Nor Flash已经完成初始化，所以eMMC可以正常读取SPI Nor Flash的数据，正常完成启动。
如图3所示，曲线3为供电电源100提供的供电电压VDC的变化波形，曲线4为负载200的电压变化波形。由曲线3可以看出，供电电源100开始上电时，电压便会由0V瞬间上升到VDC，并保持稳定不变。由曲线4可以看出，在供电电源100开始供电时，由于PMOS管处于关断状态，因此负载200的电压仍为0；当PMOS管处于导通状态后，负载200的电压开始逐渐上升，由0V上升到SPI Nor Flash的启动电压，再上升到eMMC的启动电压，最后上升到VDC，并保持稳定不变，从而使得负载端的元件能够正常工作。
进一步地，如图1所示，在本发明的一些实施例中，开关单元300包括多个PMOS管，每个PMOS管的栅极分别与第一电阻R1的第一端电连接，每个PMOS管的源极分别与供电电源100电连接，每个PMOS管的漏极分别与负载200电连接。具体地，开关单元300包括Q1至Qn这n个PMOS管，其中，n的取值为正整数；这n个PMOS管为级联的关系，能够同时导通和同时关断。n的取值取决于负载200的大小，负载200越大，所需要的PMOS管也就越多，从而为负载200提供所需的电源。
进一步地，如图1所示，在本发明的一些实施例中，eMMC延时启动电路还包括输入电容Cin，输入电容Cin的第一端分别与供电电源100和延时电容C1的第一端电连接，输入电容Cin的第二端接地，输入电容Cin用于对供电电源100提供的供电电压进行滤波。由图1可以看到，输入电容Cin并联在供电电源100的正负两端，并与串联连接的延时电容C1和第一电阻R1相互并联，当供电电源100对延时电容C1进行充电时，输入电容Cin会对供电电源100提供的电源进行滤波，去除干扰信号，防止损坏后续的电路。
进一步地，如图1所示，在本发明的一些实施例中，eMMC延时启动电路还包括输出电容Cout，输出电容Cout的第一端分别与开关单元300的输出端和负载200电连接，输出电容Cout的第二端接地；输出电容Cout用于对开关单元300输出的电压进行滤波。由图1可以看到，输出电容Cout与负载RL相互并联，同时，输出电容Cout的第一端与PMOS管的漏极电连接，输出电容Cout的第二端接地。当供电电源100通过PMOS管对负载200供电时，输出电容Cout会对PMOS管输出的电压进行滤波，滤除干扰信号，防止对负载200的元件造成损坏。
根据本发明实施例，通过在负载200与供电电源100之间，设置了一个eMMC延时启动电路，来使得供电电源100提供给负载200的电压是逐渐上升的，而不是瞬间到达最大值，从而能够使得SPI Nor Flash先启动完成初始化，再使eMMC启动完成初始化，确保eMMC正常启动。本发明实施例的eMMC延时启动电路，通过控制PMOS管的栅极电压的时序来控制VG-VS的值，从而控制PMOS管的开通过程，进而控制负载端的电压先由0V上升到SPI Nor Flash的启动电压，使SPI Nor Flash开始启动(由于此时的电压小于eMMC的启动电压，因此eMMC尚未启动)，完成初始化，同时，随着负载的电压逐渐上升到eMMC的启动电压后，eMMC才开始启动，并进行初始化，由于此时SPI Nor Flash已经完成初始化，所以eMMC可以正常读取SPINor Flash的数据，正常完成启动，从而能够有效避免发生eMMC初始化失败的情况。
另一方面，如图4所示，基于上述方面实施例所述的eMMC延时启动电路，本发明实施例还提出了一种eMMC延时启动方法，该方法包括以下步骤：
步骤S100：供电电源100提供供电电压；
步骤S200：供电电压对延时电容C1进行充电，在延时电容C1的充电过程中，开关单元300的受控端的电压逐渐降低，开关单元300的输入端的电压保持不变，开关单元300的受控端的电压与开关单元300的输入端的电压的差值逐渐变小；
步骤S300：当开关单元300的受控端的电压与开关单元300的输入端的电压的差值小于或等于第一阈值时，开关单元300导通，供电电源100通过开关单元300对负载200供电，使负载200的电压由零逐渐上升至第一电压后，再由第一电压逐渐上升至第二电压，最终由第二电压上升至供电电压；其中，第一电压表征SPI Nor Flash的启动电压，第二电压表征eMMC的启动电压，第一阈值为负值。
具体地，当供电电源100开始提供供电电压后，会首先对延时电容C1进行充电，在供电电源100开始上电的瞬间，延时电容C1的瞬态电压变化(即
Figure BDA0004150766890000111
)会很大；由于延时电容C1与第一电阻R1是串联关系，所以流经第一电阻R1的电流为：/>
Figure BDA0004150766890000112
其中C表示延时电容C1的电容量，/>
Figure BDA0004150766890000113
表示延时电容C1的瞬态电压变化；在开始充电的瞬间，/>
Figure BDA0004150766890000114
的值会很大，使得流经第一电阻R1的电流也很大，根据欧姆定律可知，第一电阻R1两端的电压为V1＝IR1*R1，因此此时的电压V1也很大；而随着延时电容C1的充电过程的进行，/>
Figure BDA0004150766890000115
会逐渐减小，使得电压V1也跟着减小；当延时电容C1完成充电后，延时电容C1的电压会稳定不再发生变化，此时电流IR1也就变为0，V1的值也变为0，到达最小值。
对于开关单元300而言，由于开关单元300的受控端与第一电阻R1及延时电容C1之间的连接点电连接，所以开关单元300的受控端的电压就等于第一电阻R1两端的电压V1；同时，开关单元300的输入端与供电电源100电连接，因此，开关单元300的输入端的电压就等于供电电源100提供的供电电压VDC，固定不变；由于在开始上电时，开关单元300的受控端的电压较大，因此，开关单元300的受控端的电压与开关单元300的输入端的电压的差值较大，大于第一阈值，此时开关单元300处于关断状态，供电电源100不对负载200供电。随着延时电容C1的充电过程的进行，延时电容C1的电压从0以指数速度上升，延时电容C1的瞬态电压变化也会快速下降，导致流经第一电阻R1的电流快速下降，此时，开关单元300的受控端的电压会随着第一电阻R1两端的电压一同快速下降；而开关单元300的输入端的电压为固定值VDC，因此，开关单元300的受控端的电压与开关单元300的输入端的电压的差值会逐渐减小，当差值减小至小于或等于第一阈值的时候，开关单元300导通，此时，供电电源100能够通过开关单元300对负载200供电，使得负载200的电压逐渐上升。当负载200的电压上升到SPI Nor Flash的启动电压(即第一电压)时，SPI Nor Flash开始启动，完成初始化，同时，负载200的电压继续上升到eMMC的启动电压(即第二电压)，使eMMC开始启动，进行初始化，由于此时SPI Nor Flash已经初始化完成，所以eMMC能够正常读取SPI Nor Flash中所需的数据，正常完成启动。当延时电容C1完成充电后，延时电容C1的电压也就不再发生变化，流经第一电阻R1的电流也就变为0，此时开关单元300的受控端的电压与第一电阻R1两端的电压均变为0；因此，此时开关单元300的受控端的电压与开关单元300的输入端的电压的差值保持在最小值，开关单元300保持导通状态，供电电源100为负载200提供3.3V的工作电压，使负载200正常工作。
进一步地，如图1所示，在本发明的一些实施例中，开关单元300包括PMOS管，PMOS管的栅极与第一电阻R1的第一端电连接，PMOS管的源极与供电电源100电连接，PMOS管的漏极与负载200电连接。在本示例中，PMOS管的栅极G对应开关单元300的受控端，PMOS管的源极S对应开关单元300的输入端，PMOS管的漏极D对应开关单元300的输出端。由于PMOS管的栅极与第一电阻R1的第一端电连接，所以PMOS管的栅极的电压VG＝V1；由于PMOS管的源极与供电电源100电连接，所以PMOS管的源极的电压VS＝VDC，VS为固定值。假设PMOS管的导通阈值(即上述的第一阈值)为VGS，则当VG-VS≤VGS时，PMOS管导通，当VG-VS＞VGS时，PMOS管关断。
如图2所示，曲线1为延时电容C1的电压波形，曲线2为第一电阻R1的电流IR1的波形。从图2中可以看出，在供电电源100上电后，延时电容C1的电压从0以指数速度上升，直至充满电。当延时电容C1充满电后，延时电容C1的电压就会稳定不再发生变化。由公式
Figure BDA0004150766890000121
可知，当延时电容C1的电压不再发生变化时，第一电阻R1的电流IR1也就变为0，电流IR1的波形变化如图2中的曲线2所示，电流IR1由最大值以指数速度下降为0。由公式VG＝V1＝IR1*R1可知，PMOS管的栅极的电压VG会随着IR1的下降而下降，而PMOS管的源极的电压VS则保持固定不变。因此，在供电电源100刚开始上电时，电压VG的值最大，VG与VS之间的差值最大，此时VG-VS＞VGS，PMOS管处于关断状态，供电电源100无法通过PMOS管对负载200供电。当电压VG的值以指数的速度下降时，VG与VS之间的差值也在快速下降，当VG-VS≤VGS时，PMOS管处于导通状态，供电电源100能够通过PMOS管对负载200进行供电；由PMOS管的特性可知，VG与VS之间的差值越小，PMOS的通流能力越强的特性，因此供电电源100能够使负载端的电压呈缓慢上升趋势，从0V上升到VDC。在负载端的电压上升的过程中，负载端的电压会先上升到SPI NorFlash的启动电压，使SPI Nor Flash开始启动(此时的电压小于eMMC的启动电压，因此eMMC还未启动)，完成初始化，同时，随着负载的电压逐渐上升到eMMC的启动电压后，eMMC才开始启动，并进行初始化，由于此时SPI Nor Flash已经完成初始化，所以eMMC可以正常读取SPINor Flash的数据，正常完成启动。
如图3所示，曲线3为供电电源100提供的供电电压VDC的变化波形，曲线4为负载200电压的变化波形。由曲线3可以看出，供电电源100开始上电时，电压便会由0V瞬间上升到VDC，并保持稳定不变。由曲线4可以看出，在供电电源100开始供电时，由于PMOS管处于关断状态，因此负载200的电压仍为0；当PMOS管处于导通状态后，负载200的电压开始逐渐上升，由0V上升到SPI Nor Flash的启动电压，再上升到eMMC的启动电压，最后上升到VDC，并保持稳定不变，从而使得负载端的元件能够正常工作。
进一步地，如图1所示，在本发明的一些实施例中，开关单元300包括多个PMOS管，每个PMOS管的栅极分别与第一电阻R1的第一端电连接，每个PMOS管的源极分别与供电电源100电连接，每个PMOS管的漏极分别与负载200电连接。具体地，开关单元300包括Q1至Qn这n个PMOS管，其中，n的取值为正整数；这n个PMOS管为级联的关系，能够同时导通和同时关断。n的取值取决于负载200的大小，负载200越大，所需要的PMOS管也就越多，从而为负载200提供所需的电源。
进一步地，在本发明的一些实施例中，eMMC延时启动方法还包括以下步骤：调节延时电容C1的电容量和/或第一电阻R1的阻值，使第一电压上升至第二电压所需的时间大于SPI Nor Flash完成初始化所需的时间。在实际应用中，通过不断调节延时电容C1的电容量和第一电阻R1的阻值，确保在负载200的电压由第一电压上升至第二电压的过程中，SPINor Flash已经完成初始化，然后，eMMC才开始启动，进一步避免eMMC启动失败的情况发生。
进一步地，在本发明的一些实施例中，eMMC延时启动方法还包括以下步骤：对供电电源100提供的供电电压进行滤波。如图1所示，eMMC延时启动电路还包括输入电容Cin，输入电容Cin的第一端分别与供电电源100和延时电容C1的第一端电连接，输入电容Cin的第二端接地，输入电容Cin用于对供电电源100提供的供电电压进行滤波。由图1可以看到，输入电容Cin并联在供电电源100的正负两端，并与串联连接的延时电容C1和第一电阻R1相互并联，当供电电源100对延时电容C1进行充电时，输入电容Cin会对供电电源100提供的电源进行滤波，去除干扰信号，防止损坏后续的电路。
进一步地，如图1所示，在本发明的一些实施例中，eMMC延时启动电路还包括输出电容Cout，输出电容Cout的第一端分别与开关单元300的输出端和负载200电连接，输出电容Cout的第二端接地；输出电容Cout用于对开关单元300输出的电压进行滤波。由图1可以看到，输出电容Cout与负载RL相互并联，同时，输出电容Cout的第一端与PMOS管的漏极电连接，输出电容Cout的第二端接地。当供电电源100通过PMOS管对负载200供电时，输出电容Cout会对PMOS管输出的电压进行滤波，滤除干扰信号，防止对负载200的元件造成损坏。
根据本发明实施例的eMMC延时启动方法，通过在负载200与供电电源100之间，设置了一个eMMC延时启动电路，来使得供电电源100提供给负载200的电压是逐渐上升的，而不是瞬间到达最大值，从而能够使得SPI Nor Flash先启动完成初始化，再使eMMC启动完成初始化，确保eMMC正常启动。本发明实施例的eMMC延时启动方法，通过控制PMOS管的栅极电压的时序来控制VG-VS的值，从而控制PMOS管的开通过程，进而控制负载端的电压先由0V上升到SPI Nor Flash的启动电压，使SPI Nor Flash开始启动(由于此时的电压小于eMMC的启动电压，因此eMMC尚未启动)，完成初始化，同时，随着负载的电压逐渐上升到eMMC的启动电压后，eMMC才开始启动，并进行初始化，由于此时SPI Nor Flash已经完成初始化，所以eMMC可以正常读取SPI Nor Flash的数据，正常完成启动，从而能够有效避免发生eMMC初始化失败的情况。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (10)

1.一种eMMC延时启动电路，设置于供电电源与负载之间，其特征在于，所述eMMC延时启动电路包括：
延时电容，所述延时电容的第一端与所述供电电源电连接；
第一电阻，所述第一电阻的第一端与所述延时电容的第二端电连接，所述第一电阻的第二端接地；
开关单元，所述开关单元的受控端与所述第一电阻的第一端电连接，所述开关单元的输入端与所述供电电源电连接，所述开关单元的输出端与所述负载电连接；
其中，当所述开关单元的受控端的电压与所述开关单元的输入端的电压的差值小于或等于第一阈值时，所述开关单元处于导通状态；当所述开关单元的受控端的电压与所述开关单元的输入端的电压的差值大于所述第一阈值时，所述开关单元处于关断状态，所述第一阈值为负值；当所述开关单元处于导通状态时，所述供电电源能够通过所述开关单元对所述负载供电，使所述负载的电压由零逐渐上升至所述供电电源提供的供电电压。
2.根据权利要求1所述的eMMC延时启动电路，其特征在于，所述开关单元包括PMOS管，所述PMOS管的栅极与所述第一电阻的第一端电连接，所述PMOS管的源极与所述供电电源电连接，所述PMOS管的漏极与所述负载电连接。
3.根据权利要求2所述的eMMC延时启动电路，其特征在于，所述开关单元包括多个PMOS管，每个所述PMOS管的栅极分别与所述第一电阻的第一端电连接，每个所述PMOS管的源极分别与所述供电电源电连接，每个所述PMOS管的漏极分别与所述负载电连接。
4.根据权利要求1所述的eMMC延时启动电路，其特征在于，所述eMMC延时启动电路还包括：
输入电容，所述输入电容的第一端分别与所述供电电源和所述延时电容的第一端电连接，所述输入电容的第二端接地，所述输入电容用于对所述供电电源提供的供电电压进行滤波。
5.根据权利要求1所述的eMMC延时启动电路，其特征在于，所述eMMC延时启动电路还包括：
输出电容，所述输出电容的第一端分别与所述开关单元的输出端和所述负载电连接，所述输出电容的第二端接地；所述输出电容用于对所述开关单元输出的电压进行滤波。
6.根据权利要求1所述的eMMC延时启动电路，其特征在于，所述负载包括eMMC和SPINorFlash。
7.一种eMMC延时启动方法，基于如权利要求1-6中任一项所述的eMMC延时启动电路，其特征在于，所述eMMC延时启动方法包括以下步骤：
供电电源提供供电电压；
所述供电电压对所述延时电容进行充电，在所述延时电容的充电过程中，所述开关单元的受控端的电压逐渐降低，所述开关单元的受控端的电压与所述开关单元的输入端的电压的差值逐渐变小；
当所述开关单元的受控端的电压与所述开关单元的输入端的电压的差值小于或等于第一阈值时，所述开关单元导通，所述供电电源通过所述开关单元对所述负载供电，使所述负载的电压由零逐渐上升至第一电压后，再由所述第一电压逐渐上升至第二电压，最终由所述第二电压上升至所述供电电压；其中，所述第一电压表征SPINor Flash的启动电压，所述第二电压表征eMMC的启动电压，所述第二电压大于所述第一电压；所述第一阈值为负值。
8.根据权利要求7所述的eMMC延时启动方法，其特征在于，所述eMMC延时启动方法还包括以下步骤：
调节所述延时电容的电容量和/或所述第一电阻的阻值，使所述第一电压上升至所述第二电压所需的时间大于所述SPINor Flash完成初始化所需的时间。
9.根据权利要求7所述的eMMC延时启动方法，其特征在于，所述eMMC延时启动方法还包括以下步骤：
当所述开关单元的受控端的电压与所述开关单元的输入端的电压的差值大于所述第一阈值时，所述开关单元关断，所述供电电压不能通过所述开关单元对所述负载供电。
10.根据权利要求7所述的eMMC延时启动方法，其特征在于，所述供电电源提供供电电压的步骤之后，还包括：
对所述供电电压进行滤波。
CN202310318317.9A 2023-03-29 2023-03-29 eMMC延时启动电路和方法 Pending CN116364130A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310318317.9A CN116364130A (zh) 2023-03-29 2023-03-29 eMMC延时启动电路和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310318317.9A CN116364130A (zh) 2023-03-29 2023-03-29 eMMC延时启动电路和方法

Publications (1)

Publication Number Publication Date
CN116364130A true CN116364130A (zh) 2023-06-30

Family

ID=86941446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310318317.9A Pending CN116364130A (zh) 2023-03-29 2023-03-29 eMMC延时启动电路和方法

Country Status (1)

Country Link
CN (1) CN116364130A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015196632A1 (zh) * 2014-06-24 2015-12-30 中兴通讯股份有限公司 直流电源的浪涌电流抑制方法及电路
CN105684313A (zh) * 2014-03-28 2016-06-15 奇点新源国际技术开发(北京)有限公司 信息转换器的供电电路、系统及供电方法
CN218633695U (zh) * 2022-08-26 2023-03-14 上海禾赛科技有限公司 上电缓启动电路、芯片及激光雷达

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105684313A (zh) * 2014-03-28 2016-06-15 奇点新源国际技术开发(北京)有限公司 信息转换器的供电电路、系统及供电方法
WO2015196632A1 (zh) * 2014-06-24 2015-12-30 中兴通讯股份有限公司 直流电源的浪涌电流抑制方法及电路
CN218633695U (zh) * 2022-08-26 2023-03-14 上海禾赛科技有限公司 上电缓启动电路、芯片及激光雷达

Similar Documents

Publication Publication Date Title
JP5322186B2 (ja) Ｕｓｂ装置における適応フィードバックおよび電力制御
CN110544495B (zh) 电压控制装置及存储器系统
JP4734243B2 (ja) 多段階電圧の記憶システム用のバイパスを有する電圧調整器
KR100904341B1 (ko) 자립형 메모리 장치 및 이중 모드 자립형 메모리 카드를 동작시키는 방법
EP2715728B1 (en) Devices and systems including enabling circuits
JP7315671B2 (ja) 制御回路、液晶ディスプレイドライバモジュール及び液晶ディスプレイ装置
CN111477255B (zh) 高速数据接口的高电压保护
CN107481759B (zh) 一种外部双电压输入选择开关电路及电子装置
US20130055002A1 (en) Interface connection control
CN116364130A (zh) eMMC延时启动电路和方法
CN112003458B (zh) 通路管控制电路、电源管理芯片以及电源装置
CN114167929B (zh) 电压产生电路及电子装置
CN211266563U (zh) 一种双路供电互相切换的时序控制装置
CN111402943B (zh) 减少非型闪存读操作泵面积方法、系统、储存介质和终端
US20140157010A1 (en) Power on and off test circuit
WO2020253491A1 (zh) 充电电路、充电芯片、移动终端及充电系统
CN211207228U (zh) 一种自适应匹配lpddr4内存条和ddr4内存条的装置
CN107370351B (zh) 电荷泄放电路
US8111576B2 (en) High-voltage sawtooth current driving circuit and memory device including same
CN215009602U (zh) 线控器和电气设备
CN214674403U (zh) 一种充放电电路与电子设备
CN115017069B (zh) 一种电平适配装置、存储系统及供电方法
CN113381505B (zh) 电源电路及其供电方法
US11322975B1 (en) Power source switching
CN212413132U (zh) 上电复位保护电路、控制装置及家用电器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination