CN116362192B - allegro中不同PCB板层数共用电路的复用方法及装置 - Google Patents

allegro中不同PCB板层数共用电路的复用方法及装置 Download PDF

Info

Publication number
CN116362192B
CN116362192B CN202310368896.8A CN202310368896A CN116362192B CN 116362192 B CN116362192 B CN 116362192B CN 202310368896 A CN202310368896 A CN 202310368896A CN 116362192 B CN116362192 B CN 116362192B
Authority
CN
China
Prior art keywords
layers
pcb
file
mdd
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310368896.8A
Other languages
English (en)
Other versions
CN116362192A (zh
Inventor
金月娇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Cheliantianxia Information Technology Co ltd
Original Assignee
Wuxi Cheliantianxia Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Cheliantianxia Information Technology Co ltd filed Critical Wuxi Cheliantianxia Information Technology Co ltd
Priority to CN202310368896.8A priority Critical patent/CN116362192B/zh
Publication of CN116362192A publication Critical patent/CN116362192A/zh
Application granted granted Critical
Publication of CN116362192B publication Critical patent/CN116362192B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00Details relating to the type of the circuit
    • G06F2115/12Printed circuit boards [PCB] or multi-chip modules [MCM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/20Design reuse, reusability analysis or reusability optimisation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30Computing systems specially adapted for manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种allegro中不同PCB板层数共用电路的复用方法及装置,属于PCB设计技术领域,该方法包括:获取通过OrCAD设计的多个PCB板分别对应的DSN文件;通过在allegro中选择布局模式,并选中参考电路板中的所有器件,生成创建复用模块的命令;进行复用模块创建,并生成MDD文件;根据需要新设计的PCB板的层数和各个层的命名对MDD文件中参考电路板的层数和各个层的命名进行判断以及修改;将修改完成的MDD文件中参考电路板复用到需要新设计的PCB板中。本申请提供的方法及装置,即使需要新设计的PCB板的层数和参考电路板的层数的层数不一致,也能通过修改MDD文件,进行相同电路的复用,极大的提升了效率,也能保证电路的正确性。

Description

allegro中不同PCB板层数共用电路的复用方法及装置
技术领域
本发明涉及PCB设计技术领域,尤其涉及一种allegro中不同PCB板层数共用电路的复用方法及装置。
背景技术
在PCB设计中,即使是不一样的PCB板,也会存在相同成熟使用的电路部分,那对于新设计PCB板的过程中,尽量就需要保持这部分不变,因为成熟的电路设计已被验证过,大大降低出问题的概率,目前比较常规的做法,就是自己查看原来的PCB设计,在新设计中,尽量去模仿这一块设计,但是容易出现遗漏,错误,而且耗时比较长,效率比较低。
发明内容
本发明意在提供一种allegro中不同PCB板层数共用电路的复用方法及装置,以解决现有技术中存在的不足,本发明要解决的技术问题通过以下技术方案来实现。
本发明提供的allegro中不同PCB板层数共用电路的复用方法,包括:
获取通过OrCAD设计的多个PCB板分别对应的DSN文件,其中,各个PCB板的共用电路的属性相同;
选择设计的多个PCB板中的一个PCB板作为参考电路板;
通过在allegro中选择布局模式,并选中所述参考电路板中的所有器件,生成创建复用模块的命令;
进行复用模块创建,并生成MDD文件,将生成的MDD文件保存在特定路径下;
获取需要新设计的PCB板的层数和各个层的命名,所述需要新设计的PCB板的层数与所述MDD文件中参考电路板的层数相同或不同;
根据需要新设计的PCB板的层数和各个层的命名对MDD文件中参考电路板的层数和各个层的命名进行判断以及修改;
将修改完成的MDD文件中参考电路板复用到需要新设计的PCB板中。
在上述的方案中,所述属性包括PCB Footprint、Source Library以及Value值。
在上述的方案中,所述布局模式包括Placementedit超强布局模式。
在上述的方案中,进行复用模块创建,并生成MDD文件,将生成的MDD文件保存在特定路径下包括:
在Find面板中选择参考电路板需要添加的属性;
根据参考电路板需要添加的属性的高亮显示,对未选择的参考电路板需要添加的属性进行检查;
在参考电路板需要添加的属性全部选择完成后,发出Done命令,命名并选择文件保存路径,完成复用模块的创建,并在选择的文件保存路径下生成MDD文件。
在上述的方案中,所述参考电路板需要添加的属性包括via、clines和shapes。
在上述的方案中,根据需要新设计的PCB板的层数和各个层的命名对MDD文件中参考电路板的层数和各个层的命名进行判断以及修改包括:
在MDD文件中参考电路板的层数小于等于需要新设计的PCB板的层数,且MDD文件中参考电路板中各个层的命名均属于需要新设计的PCB板的各个层的命名构成的命名集合时,不对MDD文件中参考电路板的层数和各个层的命名进行修改;
在MDD文件中参考电路板的层数小于等于需要新设计的PCB板的层数,且MDD文件中参考电路板中部分层的命名不属于需要新设计的PCB板的各个层的命名构成的命名集合时,将MDD文件中参考电路板中部分层的命名修改为属于新设计的PCB板的各个层的命名构成的命名集合;
在MDD文件中参考电路板的层数大于需要新设计的PCB板的层数,则将MDD文件中参考电路板多出的层进行删减。
在上述的方案中,将修改完成的MDD文件中参考电路板复用到需要新设计的PCB板中包括:
打开需要新设计的PCB板,在修改完成的MDD文件中参考电路板中选中与需要新设计的PCB板相同的电路;
对相同的电路进行匹配和复用;
匹配和复用完成后,生成可进行整体移动、旋转以及翻面的Group属性模块。
在上述的方案中,对相同的电路进行匹配和复用包括:
选择Place replicate apply;
选择需要复用的MDD文件名;
allegro对修改完成的MDD文件中参考电路板的层数和各个层的命名进行再次判断;
进行各个层的匹配,并进行器件匹配。
本发明提供的如上所述的allegro中不同PCB板层数共用电路的复用装置,包括:
参考电路板获取单元,用于获取通过OrCAD设计的多个PCB板分别对应的DSN文件,并选择设计的多个PCB板中的一个PCB板作为参考电路板;
MDD文件生成单元,用于通过在allegro中选择布局模式,并选中所述参考电路板中的所有器件,生成创建复用模块的命令,进行复用模块创建,并生成MDD文件,将生成的MDD文件保存在特定路径下。
判断修改单元,用于获取需要新设计的PCB板的层数和各个层的命名,根据需要新设计的PCB板的层数和各个层的命名对MDD文件中参考电路板的层数和各个层的命名进行判断以及修改;
匹配复用单元,用于将修改完成的MDD文件中参考电路板复用到需要新设计的PCB板中。
本发明实施例包括以下优点:
本发明实施例提供的allegro中不同PCB板层数共用电路的复用方法及装置,通过根据需要新设计的PCB板的层数和各个层的命名对MDD文件中参考电路板的层数和各个层的命名进行判断以及修改,即使需要新设计的PCB板的层数和参考电路板的层数的层数不一致,也能通过修改MDD文件,进行相同电路的复用,极大的提升了效率,也能保证电路的正确性。
附图说明
图1是本发明的一种allegro中不同PCB板层数共用电路的复用方法的步骤图。
图2是本发明的生成MDD文件的步骤图。
图3是本发明的对参考电路板的层数和各个层的命名进行判断以及修改的步骤图。
图4是本发明的电路板复用的步骤图。
图5是本发明的一种allegro中不同PCB板层数共用电路的复用装置的组成示意图。
图6是本发明的一个实施例中参考电路板的PCB版图。
图7是本发明的一个实施例中参考电路板的叠层设计图。
图8是本发明的一个实施例中修改参考电路板叠层前的参考电路板叠层示意图。
图9是本发明的一个实施例中修改参考电路板叠层后的参考电路板叠层示意图。
图10本发明的一个实施例中复用确认界面的示意图。
图11本发明的一个实施例中Group属性的PCB板的PCB版图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
如图1所示,本发明提供一种allegro中不同PCB板层数共用电路的复用方法,包括:
步骤S1:获取通过OrCAD设计的多个PCB板分别对应的DSN文件,其中,各个PCB板的共用电路的属性相同。
优选地,所述属性包括PCB Footprint、Source Library以及Value值等。
步骤S2:选择设计的多个PCB板中的一个PCB板作为参考电路板。
优选地,对参考电路板的器件位置、参考电路板的属性进行判断,使其符合使用需要,参考电路板的属性包含电气连接线、过孔、铜皮等参数。
步骤S3:通过在allegro中选择布局模式,并选中所述参考电路板中的所有器件,生成创建复用模块的命令。
优选地,所述布局模式包括Placementedit超强布局模式。
步骤S4:进行复用模块创建,并生成MDD文件,将生成的MDD文件保存在特定路径下。
如图2所示,步骤S4包括:
步骤S41:在Find面板中选择参考电路板需要添加的属性;
步骤S42:根据参考电路板需要添加的属性的高亮显示,对未选择的参考电路板需要添加的属性进行检查;
步骤S43:在参考电路板需要添加的属性全部选择完成后,发出Done命令,命名并选择文件保存路径,完成复用模块的创建,并在选择的文件保存路径下生成MDD文件。
优选地,所述参考电路板需要添加的属性包括via、clines和shapes等,选中后,这些属性都会高亮,有利于检查出未选择的属性。
步骤S5:获取需要新设计的PCB板的层数和各个层的命名,所述需要新设计的PCB板的层数与所述MDD文件中参考电路板的层数相同或不同。
优选地,需要新设计的PCB板的层数可为4层、6层、8层等。
步骤S6:根据需要新设计的PCB板的层数和各个层的命名对MDD文件中参考电路板的层数和各个层的命名进行判断以及修改。
如图3所示,步骤S6包括:
步骤S61:在MDD文件中参考电路板的层数小于等于需要新设计的PCB板的层数,且MDD文件中参考电路板中各个层的命名均属于需要新设计的PCB板的各个层的命名构成的命名集合时,不对MDD文件中参考电路板的层数和各个层的命名进行修改;
步骤S62:在MDD文件中参考电路板的层数小于等于需要新设计的PCB板的层数,且MDD文件中参考电路板中部分层的命名不属于需要新设计的PCB板的各个层的命名构成的命名集合时,将MDD文件中参考电路板中部分层的命名修改为属于新设计的PCB板的各个层的命名构成的命名集合;
步骤S63:在MDD文件中参考电路板的层数大于需要新设计的PCB板的层数,则将MDD文件中参考电路板多出的层进行删减。
步骤S7:将修改完成的MDD文件中参考电路板复用到需要新设计的PCB板中。
如图4所示,步骤S7包括:
步骤S71:打开需要新设计的PCB板,在修改完成的MDD文件中参考电路板中选中与需要新设计的PCB板相同的电路;
步骤S72:对相同的电路进行匹配和复用;
步骤S73:匹配和复用完成后,生成可进行整体移动、旋转以及翻面的Group属性模块。
优选地,步骤S73包括:
选择Place replicate apply;
选择需要复用的MDD文件名;
allegro对修改完成的MDD文件中参考电路板的层数和各个层的命名进行再次判断;
进行各个层的匹配,并进行器件匹配。
如图5所示,本发明提供一种如上所述的allegro中不同PCB板层数共用电路的复用装置,包括:
参考电路板获取单元,用于获取通过OrCAD设计的多个PCB板分别对应的DSN文件,并选择设计的多个PCB板中的一个PCB板作为参考电路板;
MDD文件生成单元,用于通过在allegro中选择布局模式,并选中所述参考电路板中的所有器件,生成创建复用模块的命令,进行复用模块创建,并生成MDD文件,将生成的MDD文件保存在特定路径下;
判断修改单元,用于获取需要新设计的PCB板的层数和各个层的命名,根据需要新设计的PCB板的层数和各个层的命名对MDD文件中参考电路板的层数和各个层的命名进行判断以及修改;
匹配复用单元,用于将修改完成的MDD文件中参考电路板复用到需要新设计的PCB板中。
在本发明的一个实施例中,在allegro中不同PCB板层数共用电路的复用方法包括以下步骤:
步骤S101:获取通过OrCAD设计的两个PCB板分别对应的DSN文件,其中,两个PCB板的共用电路的属性相同,所述属性包括PCB Footprint、Source Library以及Value值等;
步骤S102:选择设计的两个PCB板中的一个PCB板作为参考电路板,参考电路板的PCB版图如图6所示,参考电路板为8层PCB板,且其型号为MAX20086,叠层设计如图7所示,包含Top、L2_Gnd1、L3_Md1、L4_Md2、L5_Vcc1、L6_Md3、L7_Gnd1、Bottom;
步骤S103:通过在allegro中选择选择Placementedit超强布局模式,并选中所述参考电路板中的所有器件,生成创建复用模块的命令,在Find面板中,选择需要添加的属性,其中,需要添加的属性包括via、clines、shapes,选中后,这些属性都会高亮,有利于检查未选择的属性,确认需要添加的属性全部选中后,发出Done命令,单击左键,命名并选择文件保存路径,至此,模块创建完成,在一定的路径下生成为MDD文件;
步骤S104:打开上述的MDD文件,修改参考电路板的叠层,只保留top层和bottom层,如图8和图9所示;
步骤S105:在需要新设计的PCB板,匹配修改叠层后的MDD文件,完成复用。
具体地,在匹配修改叠层后的MDD文件选中需复用的所有器件,发出复用模块的命令,allegro会自动进行叠层确认,如果匹配修改叠层后MDD文件中PCB板的层数大于需要新设计的PCB板的层数,allegro会不匹配,发出无法进行此操作的命令,如果匹配修改叠层后MDD文件中PCB板的层数小于需要新设计的PCB板的层数,就会弹出如图10所示的复用确认界面,用户进行确认,获取如图11所示的Group属性的PCB板,其中,该Group属性的PCB板可以进行整体移动,旋转,翻面等便捷操作。
图11所示的Group属性的PCB板与图6所示的参考电路板相比,除位号不一样外,器件位置、走线、过孔数量、铜皮等都是完全一样的,极大的提高了效率,又能防止出错,也有利于美观。
应该指出,上述详细说明都是示例性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语均具有与本申请所属技术领域的普通技术人员的通常理解所相同的含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式。此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换,以便这里描述的本申请的实施方式能够以除了在这里图示或描述的那些以外的顺序实施。
此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含。例如,包含了一系列步骤或装置的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或装置,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或装置。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位,如旋转90度或处于其他方位,并且对这里所使用的空间相对描述作出相应解释。
在上面详细的说明中,参考了附图,附图形成本文的一部分。在附图中,类似的符号典型地确定类似的部件,除非上下文以其他方式指明。在详细的说明书、附图及权利要求书中所描述的图示说明的实施方案不意味是限制性的。在不脱离本文所呈现的主题的精神或范围下,其他实施方案可以被使用,并且可以作其他改变。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种allegro中不同PCB板层数共用电路的复用方法,其特征在于,所述方法包括:
获取通过OrCAD设计的多个PCB板分别对应的DSN文件,其中,各个PCB板的共用电路的属性相同;
选择设计的多个PCB板中的一个PCB板作为参考电路板;
通过在allegro中选择布局模式,并选中所述参考电路板中的所有器件,生成创建复用模块的命令;
进行复用模块创建,并生成MDD文件,将生成的MDD文件保存在特定路径下;
获取需要新设计的PCB板的层数和各个层的命名,所述需要新设计的PCB板的层数与所述MDD文件中参考电路板的层数相同或不同;
根据需要新设计的PCB板的层数和各个层的命名对MDD文件中参考电路板的层数和各个层的命名进行判断以及修改;
将修改完成的MDD文件中参考电路板复用到需要新设计的PCB板中。
2.根据权利要求1所述的allegro中不同PCB板层数共用电路的复用方法,其特征在于,所述属性包括PCB Footprint、Source Library以及Value值。
3.根据权利要求1所述的allegro中不同PCB板层数共用电路的复用方法,其特征在于,所述布局模式包括Placementedit超强布局模式。
4.根据权利要求1所述的allegro中不同PCB板层数共用电路的复用方法,其特征在于,进行复用模块创建,并生成MDD文件,将生成的MDD文件保存在特定路径下包括:
在Find面板中选择参考电路板需要添加的属性;
根据参考电路板需要添加的属性的高亮显示,对未选择的参考电路板需要添加的属性进行检查;
在参考电路板需要添加的属性全部选择完成后,发出Done命令,命名并选择文件保存路径,完成复用模块的创建,并在选择的文件保存路径下生成MDD文件。
5.根据权利要求4所述的allegro中不同PCB板层数共用电路的复用方法,其特征在于,所述参考电路板需要添加的属性包括via、clines和shapes。
6.根据权利要求1所述的allegro中不同PCB板层数共用电路的复用方法,其特征在于,根据需要新设计的PCB板的层数和各个层的命名对MDD文件中参考电路板的层数和各个层的命名进行判断以及修改包括:
在MDD文件中参考电路板的层数小于等于需要新设计的PCB板的层数,且MDD文件中参考电路板中各个层的命名均属于需要新设计的PCB板的各个层的命名构成的命名集合时,不对MDD文件中参考电路板的层数和各个层的命名进行修改;
在MDD文件中参考电路板的层数小于等于需要新设计的PCB板的层数,且MDD文件中参考电路板中部分层的命名不属于需要新设计的PCB板的各个层的命名构成的命名集合时,将MDD文件中参考电路板中部分层的命名修改为属于新设计的PCB板的各个层的命名构成的命名集合;
在MDD文件中参考电路板的层数大于需要新设计的PCB板的层数,则将MDD文件中参考电路板多出的层进行删减。
7.根据权利要求1所述的allegro中不同PCB板层数共用电路的复用方法,其特征在于,将修改完成的MDD文件中参考电路板复用到需要新设计的PCB板中包括:
打开需要新设计的PCB板,在修改完成的MDD文件中参考电路板中选中与需要新设计的PCB板相同的电路;
对相同的电路进行匹配和复用;
匹配和复用完成后,生成可进行整体移动、旋转以及翻面的Group属性模块。
8.根据权利要求7所述的allegro中不同PCB板层数共用电路的复用方法,其特征在于,对相同的电路进行匹配和复用包括:
选择Place replicate apply;
选择需要复用的MDD文件名;
allegro对修改完成的MDD文件中参考电路板的层数和各个层的命名进行再次判断;
进行各个层的匹配,并进行器件匹配。
9.一种如权利要求1-8任一项所述的allegro中不同PCB板层数共用电路的复用装置,其特征在于,所述装置包括:
参考电路板获取单元,用于获取通过OrCAD设计的多个PCB板分别对应的DSN文件,并选择设计的多个PCB板中的一个PCB板作为参考电路板;
MDD文件生成单元,用于通过在allegro中选择布局模式,并选中所述参考电路板中的所有器件,生成创建复用模块的命令,进行复用模块创建,并生成MDD文件,将生成的MDD文件保存在特定路径下。
10.根据权利要求9所述的allegro中不同PCB板层数共用电路的复用装置,其特征在于,所述装置还包括:
判断修改单元,用于获取需要新设计的PCB板的层数和各个层的命名,根据需要新设计的PCB板的层数和各个层的命名对MDD文件中参考电路板的层数和各个层的命名进行判断以及修改;
匹配复用单元,用于将修改完成的MDD文件中参考电路板复用到需要新设计的PCB板中。
CN202310368896.8A 2023-04-07 2023-04-07 allegro中不同PCB板层数共用电路的复用方法及装置 Active CN116362192B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310368896.8A CN116362192B (zh) 2023-04-07 2023-04-07 allegro中不同PCB板层数共用电路的复用方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310368896.8A CN116362192B (zh) 2023-04-07 2023-04-07 allegro中不同PCB板层数共用电路的复用方法及装置

Publications (2)

Publication Number Publication Date
CN116362192A CN116362192A (zh) 2023-06-30
CN116362192B true CN116362192B (zh) 2023-09-01

Family

ID=86907989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310368896.8A Active CN116362192B (zh) 2023-04-07 2023-04-07 allegro中不同PCB板层数共用电路的复用方法及装置

Country Status (1)

Country Link
CN (1) CN116362192B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794339A (zh) * 2010-03-23 2010-08-04 中兴通讯股份有限公司 一种实现印刷电路板可移植复用的方法和系统
CN102663173A (zh) * 2012-03-22 2012-09-12 上海华勤通讯技术有限公司 Pcb摆件复用方法
CN104166769A (zh) * 2014-08-20 2014-11-26 浪潮电子信息产业股份有限公司 一种通过mos管控制实现pcb层复用的设计方法
CN104640379A (zh) * 2013-11-08 2015-05-20 珠海方正科技多层电路板有限公司 一种印制电路板及其制作方法
CN106934101A (zh) * 2017-02-15 2017-07-07 北京浩瀚深度信息技术股份有限公司 Pcb板层布局方法系统
CN108268679A (zh) * 2016-12-30 2018-07-10 无锡天芯互联科技有限公司 一种ate测试板快速布局系统和方法
CN112068729A (zh) * 2020-08-26 2020-12-11 业成光电(无锡)有限公司 触控显示模组与触控显示装置
CN114239479A (zh) * 2021-12-15 2022-03-25 上海季丰电子股份有限公司 电路模块复用设计方法、装置、计算机设备及存储介质

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794339A (zh) * 2010-03-23 2010-08-04 中兴通讯股份有限公司 一种实现印刷电路板可移植复用的方法和系统
CN102663173A (zh) * 2012-03-22 2012-09-12 上海华勤通讯技术有限公司 Pcb摆件复用方法
CN104640379A (zh) * 2013-11-08 2015-05-20 珠海方正科技多层电路板有限公司 一种印制电路板及其制作方法
CN104166769A (zh) * 2014-08-20 2014-11-26 浪潮电子信息产业股份有限公司 一种通过mos管控制实现pcb层复用的设计方法
CN108268679A (zh) * 2016-12-30 2018-07-10 无锡天芯互联科技有限公司 一种ate测试板快速布局系统和方法
CN106934101A (zh) * 2017-02-15 2017-07-07 北京浩瀚深度信息技术股份有限公司 Pcb板层布局方法系统
CN112068729A (zh) * 2020-08-26 2020-12-11 业成光电(无锡)有限公司 触控显示模组与触控显示装置
CN114239479A (zh) * 2021-12-15 2022-03-25 上海季丰电子股份有限公司 电路模块复用设计方法、装置、计算机设备及存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李文庆.《一起来学Cadence Allegro高速PCB设计》.北京:北京航空航天大学出版社,2016,192-194. *

Also Published As

Publication number Publication date
CN116362192A (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
CN103729493B (zh) 印刷电路板的布局方法
US3567914A (en) Automated manufacturing system
US20070300198A1 (en) Method for creating box level groupings of components and connections in a dynamic layout system
US20090031273A1 (en) Method for stacked pattern design of printed circuit board and system thereof
CN106656529A (zh) 创建群组的方法、装置和计算机设备
CN116362192B (zh) allegro中不同PCB板层数共用电路的复用方法及装置
CN101339583B (zh) 一种设计单板的方法及装置
US7529648B2 (en) Method, system and computer program product for automatically generating a subset of task-based components from engineering and maintenance data
CN113705143B (zh) 一种自动化仿真系统和自动化仿真方法
CN104410517B (zh) 一种配置回退的方法和设备
CN1993018A (zh) 印刷电路板及其制造方法
CN113204940B (zh) Pcb设计的处理方法及系统
CN101373488A (zh) 印刷电路板的堆叠设计系统与方法
KR102015584B1 (ko) 데이터 생성기
JP5277334B2 (ja) 電子部品実装装置のライン制御装置
CN108199882A (zh) 分布式数据库的节点分配方法、装置、储存介质和设备
CN104039083B (zh) 一种确定定位孔信息的方法、电子设备及印刷电路板
CN106815429B (zh) 一种电路板叠层部署方法及装置
CN117473939B (zh) Pcb模块化布局器件匹配方法、装置、电子设备及介质
CN201947529U (zh) 一种多层线路板
CN106934083B (zh) 电路设计方法和装置
CN117933205A (zh) 表格合并方法、装置、设备及介质
CN106909550A (zh) 一种数据处理系统和方法
CN105792530B (zh) 一种pcb板的加工工艺
CN113627115A (zh) 一种器件布局方法以及线路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant