CN116344550A - 一种阵列基板、显示面板及显示装置 - Google Patents

一种阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN116344550A
CN116344550A CN202310206361.0A CN202310206361A CN116344550A CN 116344550 A CN116344550 A CN 116344550A CN 202310206361 A CN202310206361 A CN 202310206361A CN 116344550 A CN116344550 A CN 116344550A
Authority
CN
China
Prior art keywords
signal line
line
data
electrically connected
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310206361.0A
Other languages
English (en)
Inventor
余超
李飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202310206361.0A priority Critical patent/CN116344550A/zh
Publication of CN116344550A publication Critical patent/CN116344550A/zh
Priority to US18/223,792 priority patent/US20230368727A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种阵列基板、显示面板及显示装置，阵列基板包括衬底、多个像素驱动电路和多条信号线，像素驱动电路和信号线位于衬底的同一侧；像素驱动电路包括驱动晶体管和调节晶体管，信号线包括扫描信号线、调节信号线和电源信号线；扫描信号线包括调节控制信号线；驱动晶体管的第一极与电源信号线电连接；调节晶体管的第一极与调节信号线电连接，调节晶体管的第二极与驱动晶体管的第一极或者驱动晶体管的第二极电连接，调节晶体管的栅极与调节控制信号线电连接；扫描信号线沿第一方向延伸，调节信号线沿第二方向延伸且与扫描信号线异层，第一方向与第二方向交叉。本发明实施例以实现减小像素驱动电路沿第二方向上的尺寸，提高显示分辨率。

Description

一种阵列基板、显示面板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。
背景技术
现有的显示面板技术中，主要分为液晶显示面板和有机自发光显示面板两种主流的技术。其中，液晶显示面板通过对显示面板中的像素电极和公共电极上施加电压，形成能够控制液晶分子偏转的电场，进而控制光线的透过实现显示面板的显示功能。有机自发光显示面板采用有机电致发光材料，当有电流通过有机电致发光材料时，发光材料就会发光，进而实现了显示面板的显示功能。
随着显示技术在智能穿戴以及其他便携式电子设备中的应用，对电子产品的设计方面不断的追求用户流畅的使用体验，同时，也越来越追求用户的感官体验，例如：广视角、高分辨率、窄边框、高屏占比等性能成为各电子产品的卖点。
发明内容
本发明提供一种阵列基板、显示面板及显示装置，以实现减小像素驱动电路沿第二方向上的尺寸，提高显示分辨率。
第一方面，本发明实施例提供一种阵列基板，包括衬底、多个像素驱动电路和多条信号线，所述像素驱动电路和所述信号线位于所述衬底的同一侧；
所述像素驱动电路包括驱动晶体管和调节晶体管，所述信号线包括扫描信号线、调节信号线和电源信号线；所述扫描信号线包括调节控制信号线；
所述驱动晶体管的第一极与所述电源信号线电连接；
所述调节晶体管的第一极与所述调节信号线电连接，所述调节晶体管的第二极与所述驱动晶体管的第一极或者所述驱动晶体管的第二极电连接，所述调节晶体管的栅极与所述调节控制信号线电连接；
所述扫描信号线沿第一方向延伸，所述调节信号线沿第二方向延伸且与所述扫描信号线异层，所述第一方向与所述第二方向交叉。
第二方面，本发明实施例提供一种显示面板，包括第一方面所述的阵列基板，以及设置于所述阵列基板上的多个发光元件。
第三方面，本发明实施例提供一种显示装置，包括第二方面所述的显示面板。
本发明实施例提供一种阵列基板，扫描信号线的延伸方向与调节信号线的延伸方向不同。扫描信号线沿第一方向延伸，调节信号线沿第二方向延伸。可以理解的是，对于多条沿第一方向延伸并沿第二方向排列的信号线，需要为相邻两条信号线沿第二方向上留置一定的间距，沿第二方向排列的信号线的数量越多，则占据的第二方向上的空间就越大。本发明实施例中，调节信号线沿第二方向延伸，调节信号线不沿第一方向X延伸，调节信号线不会占用沿第二方向上的排列空间，从而减小了像素驱动电路沿第二方向上的尺寸。有利于提高像素密度(即，每英寸所拥有的像素数量)，提高显示分辨率。
附图说明
图1为本发明实施例提供的一种阵列基板的俯视结构示意图；
图2为本发明实施例提供的一种像素驱动电路的电路结构示意图；
图3为本发明实施例提供的一种像素驱动电路的俯视结构示意图；
图4为本发明实施例提供的一种像素驱动电路的剖面结构示意图；
图5为本发明实施例提供的一种硅半导体层的俯视结构示意图；
图6为本发明实施例提供的一种第一金属层的俯视结构示意图；
图7为本发明实施例提供的一种电容金属层的俯视结构示意图；
图8为本发明实施例提供的一种第二金属层的俯视结构示意图；
图9为本发明实施例提供的另一种阵列基板的俯视结构示意图；
图10为本发明实施例提供的一种第三金属层的俯视结构示意图；
图11为本发明实施例提供的另一种像素驱动电路的俯视结构示意图；
图12为图11中所示像素驱动电路的一种部分结构示意图；
图13为本发明实施例提供的另一种像素驱动电路的俯视结构示意图；
图14为沿图13中AA’的剖面结构示意图；
图15为图11中所示像素驱动电路的另一种部分结构示意图；
图16为沿图15中BB’的剖面结构示意图；
图17为本发明实施例提供的另一种像素驱动电路的俯视结构示意图；
图18为本发明实施例提供的另一种像素驱动电路的俯视结构示意图；
图19为沿图18中CC’的剖面结构示意图；
图20为本发明实施例提供的另一种像素驱动电路的俯视结构示意图；
图21为沿图20中DD’的剖面结构示意图；
图22为本发明实施例提供的另一种第三金属层的俯视结构示意图；
图23为本发明实施例提供的一种第四金属层的俯视结构示意图；
图24为本发明实施例提供的另一种像素驱动电路的俯视结构示意图；
图25为图24中所示像素驱动电路的一种部分结构示意图；
图26为沿图25中EE’的剖面结构示意图；
图27为本发明实施例提供的另一种像素驱动电路的俯视结构示意图；
图28为沿图27中FF’的剖面结构示意图；
图29为本发明实施例提供的另一种像素驱动电路的俯视结构示意图；
图30为沿图29中GG’的剖面结构示意图；
图31为本发明实施例提供的另一种像素驱动电路的俯视结构示意图；
图32为沿图31中HH’的剖面结构示意图；
图33为本发明实施例提供的另一种像素驱动电路的俯视结构示意图；
图34为沿图33中II’的剖面结构示意图；
图35为本发明实施例提供的另一种像素驱动电路的俯视结构示意图；
图36为本发明实施例提供的另一种硅半导体层的俯视结构示意图；
图37为本发明实施例提供的另一种第一金属层的俯视结构示意图；
图38为本发明实施例提供的另一种电容金属层的俯视结构示意图；
图39为本发明实施例提供的另一种第二金属层的俯视结构示意图；
图40为本发明实施例提供的另一种第三金属层的俯视结构示意图；
图41为本发明实施例提供的另一种第四金属层的俯视结构示意图；
图42为本发明实施例提供的一种显示面板的剖面结构示意图；
图43为本发明实施例提供的一种显示装置的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为本发明实施例提供的一种阵列基板的俯视结构示意图，图2为本发明实施例提供的一种像素驱动电路的电路结构示意图，图3为本发明实施例提供的一种像素驱动电路的俯视结构示意图，图4为本发明实施例提供的一种像素驱动电路的剖面结构示意图，参考图1-图4，阵列基板包括衬底10、多个像素驱动电路20和多条信号线30。像素驱动电路20和信号线30位于衬底10的同一侧。信号线30被配置为向像素驱动电路20提供电压信号和/或电流信号。
像素驱动电路20包括多个薄膜晶体管200。多个薄膜晶体管200包括驱动晶体管T3和调节晶体管T8。信号线30包括扫描信号线31、调节信号线DVH和电源信号线PVDD。扫描信号线31被配置为向像素驱动电路20提供扫描信号，用于控制像素驱动电路20中薄膜晶体管200导通或者截止。扫描信号线31包括调节控制信号线SP。
驱动晶体管T3的第一极与电源信号线PVDD电连接。驱动晶体管T3的第一极可以与电源信号线PVDD直接电连接，或者，驱动晶体管T3的第一极可以经由薄膜晶体管、电容等元件后，与电源信号线PVDD间接电连接。
调节晶体管T8的第一极与调节信号线DVH电连接，调节晶体管T8的第二极与驱动晶体管T3的第一极或者驱动晶体管T3的第二极电连接(图2中示例性地，调节晶体管T8的第二极与驱动晶体管T3的第一极电连接)，调节晶体管T8的栅极与调节控制信号线SP电连接。调节控制信号线SP控制调节晶体管T8导通时，可以将调节信号线DVH上传输的调节信号传输到驱动晶体管T3的第一极。对第二节点N2进行复位，改善首帧亮度，避免首帧亮度过低。
扫描信号线31沿第一方向X延伸，调节信号线DVH沿第二方向延伸Y。且调节信号线DVH与扫描信号线31异层，调节信号线DVH与扫描信号线31位于不同的金属层。第一方向X与第二方向Y交叉。在一实施方式中，第一方向X与第二方向Y垂直。在另一实施方式中，第一方向X与第二方向Y不垂直，并呈大于0度且小于90度的夹角。
本发明实施例提供一种阵列基板，扫描信号线31的延伸方向与调节信号线DVH的延伸方向不同。扫描信号线31沿第一方向X延伸，调节信号线DVH沿第二方向延伸Y。可以理解的是，对于多条沿第一方向X延伸并沿第二方向Y排列的信号线30，需要为相邻两条信号线30沿第二方向Y上留置一定的间距，沿第二方向Y排列的信号线30的数量越多，则占据的第二方向Y上的空间就越大。本发明实施例中，调节信号线DVH沿第二方向延伸Y，调节信号线DVH不沿第一方向X延伸，调节信号线DVH不会占用沿第二方向Y上的排列空间，从而减小了像素驱动电路20沿第二方向Y上的尺寸。有利于提高像素密度(即，每英寸所拥有的像素数量)，提高显示分辨率。
示例性地，参考图2，像素驱动电路20包括多个薄膜晶体管200。多个薄膜晶体管200包括电源写入晶体管T1、数据写入晶体管T2、驱动晶体管T3、补偿晶体管T4、第一复位晶体管T5、发光控制晶体管T6、第二复位晶体管T7和调节晶体管T8。像素驱动电路20还包括存储电容C。电源写入晶体管T1的第一极与电源信号线PVDD电连接，电源写入晶体管T1的第二极与第二节点N2电连接，电源写入晶体管T1的栅极与发光控制扫描信号线EM电连接。数据写入晶体管T2的第一极与数据线DATA电连接，数据写入晶体管T2的第二极与第二节点N2电连接，数据写入晶体管T2的栅极与第二扫描信号线S2电连接。驱动晶体管T3的第一极与第二节点N2电连接，驱动晶体管T3的第二极与第三节点N3电连接，驱动晶体管T3的栅极与第一节点N1电连接。补偿晶体管T4的第一极与第一节点N1电连接，补偿晶体管T4的第二极与第三节点N3电连接，补偿晶体管T4的栅极与第二扫描信号线S2电连接。第一复位晶体管T5的第一极与复位信号线VREF(具体为第一复位信号线VREF1)电连接，第一复位晶体管T5的第二极与第一节点N1电连接，第一复位晶体管T5的栅极与第一扫描信号线S1电连接。发光控制晶体管T6的第一极与第三节点N3电连接，发光控制晶体管T6的第二极与第四节点N4电连接，发光控制晶体管T6的栅极与发光控制扫描信号线EM电连接。第二复位晶体管T7的第一极与复位信号线VREF(具体为第二复位信号线VREF2)电连接，第二复位晶体管T7的第二极与第四节点N4电连接，第二复位晶体管T7的栅极与调节控制信号线SP电连接。调节晶体管T8的第一极与调节信号线DVH电连接，调节晶体管T8的第二极与第二节点N2电连接，调节晶体管T8的栅极与调节控制信号线SP电连接。存储电容C的第一极板C1与第一节点N1电连接，存储电容C的第二极板C2与电源信号线PVDD电连接。
其中，第一节点N1、第二节点N2、第三节点N3和第四节点N4可以为虚拟存在的连接节点，或者，为实际存在的连接节点。
需要说明的是，如图2所示的电路图仅为一种示例，并非对本发明的限制，在其他实施方式中，还可以具有其他电路结构的像素驱动电路20。在如图3所示的像素驱动电路，第一复位信号线VREF1和第二复位信号线VREF2传输的相同信号，即，采用一个复位信号来实现第一节点N1的复位和第四节点N4的复位。在其他实施方式中，第一复位信号线VREF1和第二复位信号线VREF2可以传输的不同信号，第一节点N1的复位电压可以不等于第四节点N4的复位电压。
示例性地，参考图2和图3，扫描信号线31包括发光控制扫描信号线EM、第一扫描信号线S1、第二扫描信号线S2和调节控制信号线SP。信号线30还包括复位信号线VREF，复位信号线VREF包括第一复位信号线VREF1和/或第二复位信号线VREF2。复位信号线VREF沿第一方向X延伸。电源信号线PVDD包括第一电源信号线PVDD1，第一电源信号线PVDD1沿第一方向X延伸。沿第一方向X延伸的信号线30的数量较多，故而将调节信号线DVH设置为沿第二方向延伸Y，减小了像素驱动电路20沿第二方向Y上的尺寸，提高了显示分辨率。
在显示技术领域中，像素驱动电路20中的薄膜晶体管200以及存储电容C等器件均是通过膜层堆叠实现的。为了清晰起见，本发明实施例还将如图3所示的像素驱动电路20按照膜层进行拆分描述。图5为本发明实施例提供的一种硅半导体层的俯视结构示意图，图6为本发明实施例提供的一种第一金属层的俯视结构示意图，图7为本发明实施例提供的一种电容金属层的俯视结构示意图，图8为本发明实施例提供的一种第二金属层的俯视结构示意图，参考图2-图8，阵列基板包括依次叠层设置的硅半导体层POLY、第一金属层M1、电容金属层MC和第二金属层M2。硅半导体层POLY位于衬底10与第一金属层M1之间。其中，硅半导体层POLY包括硅。薄膜晶体管200包括栅极201、沟道层202、源极203和漏极204。栅极201位于第一金属层M1，沟道层202位于硅半导体层POLY，源极203和漏极204均位于第二金属层M2。在其他实施方式中，薄膜晶体管200中的沟道层202可以包括氧化物半导体材料。本发明实施例对于薄膜晶体管200的类型不做限定。存储电容C包括第一极板C1和第二极板C2，第一极板C1位于第二极板C2与衬底10之间。第一极板C1位于第一金属层M1，第二极板C2位于电容金属层MC。
示例性地，参考图1-图4，扫描信号线31位于第一金属层M1。第一电源信号线PVDD1位于电容金属层MC。信号线30还包括数据线DATA，数据线DATA沿第二方向Y延伸。数据线DATA所在膜层位于扫描信号线31所在膜层远离衬底10的一侧。调节信号线DVH所在膜层位于扫描信号线31所在膜层远离衬底10的一侧。
图9为本发明实施例提供的另一种阵列基板的俯视结构示意图，图10为本发明实施例提供的一种第三金属层的俯视结构示意图，图11为本发明实施例提供的另一种像素驱动电路的俯视结构示意图，图11为在图3的基础上叠加如图10所示的第三金属层后形成的俯视结构示意图。图12为图11中所示像素驱动电路的一种部分结构示意图，图13为本发明实施例提供的另一种像素驱动电路的俯视结构示意图，图14为沿图13中AA’的剖面结构示意图，参考图9-图14，阵列基板还包括连接线40。连接线40包括电连接的第一连接线41和第二连接线42。第一连接线41沿第一方向X延伸，第二连接线42沿第二方向Y延伸。第一连接线41连接数据线DATA与第二连接线42。连接线40被配置为将显示区101中的数据线DATA连接到非显示区102(具体地，可以将数据线DATA连接到位于阵列基板的下方区域，通常称之为台阶区)的驱动芯片上。第一连接线41与数据线DATA以及调节信号线DVH异层，第一连接线41与数据线DATA异层，第一连接线41与调节信号线DVH异层，数据线DATA与调节信号线DVH可以同层或者异层。第一连接线41与第二连接线42位于显示区101中，无需占用非显示区102的空间，从而可以减小边框，提高屏占比。
示例性地，参考图9，显示区101包括非直角拐角51，非显示区102包括倒角区域510，倒角区域510与非直角拐角51相邻。倒角区域510与非直角拐角51邻接，倒角区域510位于非直角拐角51的外围。倒角区域510的空间比较小，如果将连接线40设置于倒角区域510，连接线40占用了倒角区域510的空间，如需布设其他元件，只能设置比较大的边框。而本发明实施例中，通过将连接线40绕到显示区101中进行布设，可以减小边框。
可选地，参考图11-图14，第二连接线42与数据线DATA同层。从而第二连接线42与数据线DATA可以采用相同的材料，并在同一工艺中形成，从而节省了工艺制程。
示例性地，参考图4，以及图11-图14，阵列基板还包括第三金属层M3，第三金属层M3位于第二金属层M2远离衬底10的一侧。同层设置的第二连接线42与数据线DATA沿第一方向X排列。第二连接线42与数据线DATA之间间隔一定的间距，防止第二连接线42与数据线DATA产生非想要的电性连接。第二连接线42与数据线DATA均位于第三金属层M3。在其他实施方式中，第二连接线42与数据线DATA还可以位于其他的金属层。
可选地，参考图11-图14，第一连接线41所在膜层位于数据线DATA所在膜层与衬底10之间。
示例性地，参考图13和图14，第一连接线41位于电容金属层MC，数据线DATA位于第三金属层M3。第一连接线41所在膜层位于数据线DATA所在膜层与衬底10之间。第一连接线41通过过孔61与数据线DATA电连接。电源信号线PVDD包括第二电源信号线PVDD2，第二电源信号线PVDD2沿第二方向Y延伸，第二电源信号线PVDD2位于第三金属层M3。
图15为图11中所示像素驱动电路的另一种部分结构示意图，图16为沿图15中BB’的剖面结构示意图，参考图15和图16，第一连接线41所在膜层位于调节信号线DVH所在膜层与衬底10之间。
示例性地，参考图15和图16，第一连接线41位于电容金属层MC，调节信号线DVH位于第二金属层M2。第一连接线41所在膜层位于调节信号线DVH所在膜层与衬底10之间。
示例性地，参考图15和图16，调节信号线DVH所在膜层位于数据线DATA所在膜层与衬底10之间。在其他一个实施方式中，调节信号线DVH与数据线DATA同层。在其他另一个实施方式中，调节信号线DVH所在膜层位于数据线DATA所在膜层远离衬底10的一侧。
示例性地，参考图9、图13和图14，沿第二方向Y延伸的数据线DATA，通过过孔61连接到沿第一方向X延伸的第一连接线41，沿第一方向X延伸的第一连接线41通过过孔61连接到沿第二方向Y延伸的第二连接线42上，从而将数据线DATA连接到非显示区102的驱动芯片上。可以理解的是，数据线DATA与第一连接线41在两者的交叠位置，只有在通过过孔61连接的时候，才会电连接。数据线DATA与第一连接线41在两者的交叠位置，不设置过孔61，则不会电连接。需要说明的是，本发明各实施例中的过孔61可以为设置在有机层或者无机层上的孔，在形成孔的上方金属层时，金属材料形成在孔中作为连接部，故而，过孔61可以认为是孔以及孔中的连接部。
图17为本发明实施例提供的另一种像素驱动电路的俯视结构示意图，参考图1、图2、图4和图17，像素驱动电路20被配置为驱动发光元件LD发光显示，控制发光元件LD的发光亮度。垂直于衬底10的方向，发光元件LD位于像素驱动电路所在膜层远离衬底10的一侧。发光元件LD包括阳极RE，发光元件LD的阳极RE与薄膜晶体管200的源极203或者漏极204电连接。
可选地，参考图11-图14，信号线30还包括复位信号线VREF，复位信号线VREF沿第一方向X延伸，复位信号线VREF所在膜层位于扫描信号线31所在膜层与调节信号线DVH所在膜层之间。第一连接线41与复位信号线VREF同层，从而第一连接线41与复位信号线VREF可以采用相同的材料，并在同一工艺中形成，节省了工艺制程。
示例性地，参考图11-图16，扫描信号线31位于第一金属层M1，第一连接线41与复位信号线VREF均位于电容金属层MC，调节信号线DVH位于第二金属层M2。
示例性地，参考图11-图16，第一连接线41所在膜层位于数据线DATA所在膜层与衬底10之间。第一连接线41所在膜层位于调节信号线DVH所在膜层与衬底10之间。第二连接线42与数据线DATA均位于第三金属层M3。由此，本发明实施例中，无需额外设置金属层来形成第一连接线41、第二连接线42和调节信号线DVH，即，无需设置第四金属层或者更多的金属层来形成第一连接线41、第二连接线42和调节信号线DVH，从而减少了金属层的数量，减小了阵列基板的厚度，以及减少了工艺制程。
可选地，参考图11，第一连接线41与复位信号线VREF同层。像素驱动电路20所在区域为像素区域P。同一个像素区域P中，第一连接线41位于复位信号线VREF与发光控制扫描信号线EM之间。
示例性地，参考图11，图11示意出4个像素区域P。4个像素区域P沿第一方向X和第二方向Y形成两行两列排列的矩阵。为清晰区分不同的像素区域P，在图11中，采用一条横向的实线和一条竖向的实线，来表示相邻像素区域P沿第一方向X和第二方向Y上的边界。
示例性地，参考图11，沿第一方向X延伸的信号线30，可以与第一方向X上排列的多个像素驱动电路20电连接。沿第二方向Y延伸的信号线30，可以与第二方向Y上排列的多个像素驱动电路20电连接。
可选地，参考图11-图14，阵列基板还包括第一跨接线321。第一跨接线321与数据线DATA以及第一连接线41均异层，第一跨接线321与数据线DATA异层，第一跨接线321与第一连接线41均异层。第一跨接线321的第一端通过过孔61与数据线DATA电连接，第一跨接线321的第二端通过过孔61与第一连接线41电连接。第一跨接线321被配置为连接数据线DATA与第一连接线41。数据线DATA与第二连接线42同层，数据线DATA与第二连接线42之间的距离较近。在第二连接线42与第一连接线41交叠的位置设置有过孔61。如果在数据线DATA与第一连接线41交叠的位置设置过孔61，则数据线DATA上的过孔61和第二连接线42上的过孔61由于空间不足会产生交叠，产生不想要的电性连接。换句话说，数据线DATA与第二连接线42临近，没有足够的空间设置两个相邻且直接贯穿连接到第一连接线41的过孔61。本发明实施例，采用第一跨接线321作为连接数据线DATA与第一连接线41的中介，第一跨接线321与第一连接线41的连接过孔61的位置相对自由，从而可以避免相邻过孔61空间不足的问题。
可选地，参考图11-图16，第一跨接线321与调节信号线DVH同层。从而第一跨接线321与调节信号线DVH可以采用相同的材料，并在同一工艺中形成，节省了工艺制程。
示例性地，参考图16，第一跨接线321与调节信号线DVH均位于第二金属层M2。
图18为本发明实施例提供的另一种像素驱动电路的俯视结构示意图，图19为沿图18中CC’的剖面结构示意图，参考图18和图19，第一连接线41所在膜层位于调节信号线DVH所在膜层远离衬底10的一侧。
示例性地，参考图18和图19，第一连接线41位于第三金属层M3，调节信号线DVH位于第二金属层M2。调节信号线DVH所在膜层位于第一连接线41所在膜层与衬底10之间。
可选地，参考图18和图19，第一连接线41所在膜层位于调节信号线DVH所在膜层与数据线DATA所在膜层之间。
示例性地，参考图18和图19，阵列基板还包括第四金属层M4，第四金属层M4位于第三金属层M3远离衬底10的一侧。数据线DATA和第二连接线42均位于第四金属层M4。第一连接线41位于第三金属层M3，调节信号线DVH位于第二金属层M2。电源信号线PVDD包括第二电源信号线PVDD2，第二电源信号线PVDD2沿第一方向X延伸，第二电源信号线PVDD2位于第三金属层M3。
图20为本发明实施例提供的另一种像素驱动电路的俯视结构示意图，图21为沿图20中DD’的剖面结构示意图，参考图20和图21，第一连接线41所在膜层位于数据线DATA所在膜层远离衬底10的一侧。
示例性地，参考图20和图21，数据线DATA和第二连接线42均位于第三金属层M3。第一连接线41位于第四金属层M4，调节信号线DVH位于第二金属层M2。电源信号线PVDD包括第二电源信号线PVDD2，第二电源信号线PVDD2沿第二方向Y延伸，第二电源信号线PVDD2位于第三金属层M3。
图22为本发明实施例提供的另一种第三金属层的俯视结构示意图，图23为本发明实施例提供的一种第四金属层的俯视结构示意图，图24为在图3的基础上叠加如图22所示的第三金属层和如图23所示第四金属层后形成的俯视结构示意图。图24为本发明实施例提供的另一种像素驱动电路的俯视结构示意图，图25为图24中所示像素驱动电路的一种部分结构示意图，图26为沿图25中EE’的剖面结构示意图，参考图22-图26，第二连接线42与数据线DATA异层。第二连接线42所在膜层可以位于数据线DATA所在膜层与衬底10之间，或者，第二连接线42所在膜层可以位于数据线DATA所在膜层远离衬底10的一侧。
可选地，参考图24-图26，第二连接线42所在膜层位于数据线DATA所在膜层远离衬底10的一侧。
示例性地，参考图25和图26，第二连接线42位于第四金属层M4，数据线DATA位于第三金属层M3，调节信号线DVH位于第二金属层M2，复位信号线VREF位于电容金属层MC。电源信号线PVDD包括第二电源信号线PVDD2，第二电源信号线PVDD2沿第二方向Y延伸，第二电源信号线PVDD2位于第三金属层M3。
可选地，参考图24-图26，第一连接线41与第二连接线42同层。例如，第一连接线41与第二连接线42均位于第四金属层M4。需要说明的是，为了防止不想要的电性连接，可以在切割位置60处，将第一连接线41和/或第二连接线42进行切割。
可选地，参考图14、图19和图26，调节信号线DVH所在膜层位于第二连接线42所在膜层与衬底10之间，且调节信号线DVH所在膜层位于数据线DATA所在膜层与衬底10之间。调节信号线DVH可以采用阵列基板中的原有金属层来形成，从而无需新增金属层，减小了阵列基板的厚度，以及减少了工艺制程。
图27为本发明实施例提供的另一种像素驱动电路的俯视结构示意图，图28为沿图27中FF’的剖面结构示意图，参考图27和图28，调节信号线DVH、第二连接线42与数据线DATA同层。从而调节信号线DVH、第二连接线42与数据线DATA可以采用相同的材料，并在同一工艺中形成，从而节省了工艺制程。
可选地，参考图27和图28，第一连接线41位于第三金属层M3，调节信号线DVH、第二连接线42与数据线DATA均位于第四金属层M4。电源信号线PVDD包括第二电源信号线PVDD2，第二电源信号线PVDD2沿第一方向X延伸，第二电源信号线PVDD2位于第三金属层M3。
图29为本发明实施例提供的另一种像素驱动电路的俯视结构示意图，图30为沿图29中GG’的剖面结构示意图，参考图29和图30，调节信号线DVH与数据线DATA同层，调节信号线DVH所在膜层位于第二连接线42所在膜层与衬底10之间。
示例性地，参考图29和图30，调节信号线DVH与数据线DATA均位于第三金属层M3，第一连接线41和第二连接线42均位于第四金属层M4。电源信号线PVDD包括第二电源信号线PVDD2，第二电源信号线PVDD2沿第二方向Y延伸，第二电源信号线PVDD2位于第三金属层M3。
图31为本发明实施例提供的另一种像素驱动电路的俯视结构示意图，图32为沿图31中HH’的剖面结构示意图，参考图31和图32，调节信号线DVH位于数据线DATA远离衬底10的一侧，第二连接线42与数据线DATA同层。
示例性地，参考图31和图32，第一连接线41位于电容金属层MC，第二连接线42与数据线DATA均位于第三金属层M3，调节信号线DVH位于第四金属层M4。电源信号线PVDD包括第二电源信号线PVDD2，第二电源信号线PVDD2沿第二方向Y延伸，第二电源信号线PVDD2位于第三金属层M3。
可选地，参考图19和图26，信号线30还包括复位信号线VREF。复位信号线VREF沿第一方向X延伸。复位信号线VREF所在膜层位于扫描信号线31所在膜层与调节信号线DVH所在膜层之间。复位信号线VREF与第一连接线41异层。沿垂直于衬底10所在平面的方向，第一连接线41与复位信号线VREF至少部分交叠。减小了第一连接线41与复位信号线VREF的共同的遮光面积，增加了透光率。
示例性地，参考图19和图26，复位信号线VREF位于电容金属层MC，第一连接线41位于第三金属层M3或者第四金属层M4。垂直于衬底10的方向，第一连接线41与复位信号线VREF之间的距离较远，不会影响复位信号线VREF上的信号。另一方面，复位信号线VREF与扫描信号线31不交叠，所以不会影响扫描信号线31上的信号，不会影响扫描信号线31对薄膜晶体管200的导通或者截止的控制过程。
图33为本发明实施例提供的另一种像素驱动电路的俯视结构示意图，图34为沿图33中II’的剖面结构示意图，参考图33和图34，信号线30还包括辅助复位信号线70。辅助复位信号线70沿第二方向Y延伸，辅助复位信号线70与调节信号线DVH同层。从而辅助复位信号线70与调节信号线DVH可以采用相同的材料，并在同一工艺中形成，节省了工艺制程。第二连接线42与辅助复位信号线70异层。沿垂直于衬底10所在平面的方向，第二连接线42与辅助复位信号线70交叠。减小了第二连接线42与辅助复位信号线70的共同的遮光面积，增加了透光率。
示例性地，参考图33和图34，辅助复位信号线70包括第一辅助复位信号线71和第二辅助复位信号线72。第一辅助复位信号线71与第一复位信号线VREF1通过过孔61电连接。第二辅助复位信号线72与第二复位信号线VREF2通过过孔61电连接。沿垂直于衬底10所在平面的方向，第二连接线42与第一辅助复位信号线71交叠，第二连接线42与第二辅助复位信号线72交叠。沿垂直于衬底10所在平面的方向，第一连接线41与第二复位信号线VREF2交叠。
可选地，参考图15和图16，调节信号线DVH与数据线DATA异层。调节信号线DVH包括第一线段DVH1，第一线段DVH1沿第二方向Y延伸。沿垂直于衬底10所在平面的方向，第一线段DVH1与数据线DATA交叠。减小了调节信号线DVH与数据线DATA的共同的遮光面积，增加了透光率。
示例性地，参考图15和图16，调节信号线DVH包括第一线段DVH1和第二线段DVH2，第一线段DVH1和第二线段DVH2均沿第二方向Y延伸。第一线段DVH1和第二线段DVH2不共线。调节信号线DVH包括多个折线段。在其他实施方式中，调节信号线DVH还可以为一整条的直线段，直线段相比于折线段或者曲线段而言，结构简单，不容易产生过刻蚀等问题，降低了工艺难度。
可选地，参考图12、图18和图25，沿第一方向X，相邻两条数据线DATA之间包括一条第二连接线42，相邻两条第二连接线42之间包括一条数据线DATA。沿第一方向X，数据线DATA和第二连接线42交替排布。需要说明的是，在数据线DATA和第二连接线42之间可以包括或者不包括其他的信号线30。
示例性地，参考图12，沿第一方向X，数据线DATA和第二连接线42之间包括沿第二方向Y延伸的电源信号线PVDD。参考图18，沿第一方向X，数据线DATA和第二连接线42之间不包括沿第二方向Y延伸的电源信号线PVDD。
可选地，参考图33和图34，电源信号线PVDD包括电连接的第一电源信号线PVDD1和第二电源信号线PVDD2。第一电源信号线PVDD1和第二电源信号线PVDD2均沿第一方向X延伸。沿垂直于衬底10所在平面的方向，第一电源信号线PVDD1与第二电源信号线PVDD2异层交叠。减小了第一电源信号线PVDD1与第二电源信号线PVDD2的共同的遮光面积，增加了透光率。
示例性地，参考图33和图34，第一电源信号线PVDD1与复位信号线VREF同层。第一电源信号线PVDD1位于电容金属层MC。第二电源信号线PVDD2与第一连接线41同层。第二电源信号线PVDD2位于第三金属层M3。电源信号线PVDD还可以包括第三电源信号线PVDD3。第三电源信号线PVDD3与第一电源信号线PVDD1以及第二电源信号线PVDD2电连接。第三电源信号线PVDD3与辅助复位信号线70同层，第三电源信号线PVDD3位于第二金属层M2。
可选地，参考图11-图16，电源信号线PVDD包括电连接的第一电源信号线PVDD1和第二电源信号线PVDD2。第一电源信号线PVDD1沿第一方向X延伸。第二电源信号线PVDD2沿第二方向Y延伸。第二电源信号线PVDD2与数据线DATA以及第二连接线42同层，第二电源信号线PVDD2与数据线DATA同层，第二电源信号线PVDD2与第二连接线42同层。像素驱动电路20所在区域为像素区域P。同一个像素区域P中，沿第一方向X，第二连接线42位于第二电源信号线PVDD2远离过孔61(具体地为第四节点N4)的一侧。第四节点N4处的过孔61占据了一定的空间，所以不易在第四节点N4处的过孔61与数据线DATA之间设置第二连接线42。本发明实施例中，将第二连接线42设置于第二电源信号线PVDD2远离第四节点N4处过孔61的一侧，避免了第二连接线42与第四节点N4产生不想要的电性连接。
可选地，参考图24-图26，电源信号线PVDD包括电连接的第一电源信号线PVDD1和第二电源信号线PVDD2。第一电源信号线PVDD1沿第一方向X延伸。第二电源信号线PVDD2沿第二方向Y延伸，第二电源信号线PVDD2与数据线DATA同层。第二连接线42与第二电源信号线PVDD2异层。沿垂直于衬底10所在平面的方向，第二连接线42与第二电源信号线PVDD2交叠。减小了第二连接线42与第二电源信号线PVDD2的共同的遮光面积，增加了透光率。
可选地，参考图11-图14，第二电源信号线PVDD2包括第二电源信号线主体部81和第二电源信号线延伸部82。第二电源信号线主体部81的延伸方向与第二电源信号线延伸部82的延伸方向交叉。沿第二方向Y，位于第一扫描信号线S1与第二扫描信号线S2之间的半导体层记为第一节点半导体层2021。第一节点半导体层2021为第一节点N1所在位置处的半导体层。第二电源信号线延伸部82与第一节点半导体层2021异层。沿垂直于衬底10所在平面的方向，第二电源信号线延伸部82与第一节点半导体层2021交叠。第二电源信号线延伸部82上传输恒定电压，第二电源信号线延伸部82与第一节点半导体层2021交叠，从而第二电源信号线延伸部82可以作为屏蔽层，屏蔽其他膜层对第一节点半导体层2021产生的电磁干扰，减小第一节点N1的电压扰动。
示例性地，参考图11-图14，第二电源信号线PVDD2的延伸方向与第二电源信号线主体部81的延伸方向相同。第二电源信号线PVDD2沿第二方向Y延伸，第二电源信号线主体部81沿第二方向Y延伸，第二电源信号线延伸部82沿第一方向X延伸。第二电源信号线延伸部82为第二电源信号线PVDD2上在XY平面内的凸起部分。其中，XY平面为第一方向X和第二方向Y所形成的平面。
示例性地，参考图18和图19，第二电源信号线PVDD2的延伸方向与第二电源信号线主体部81的延伸方向相同。第二电源信号线PVDD2沿第一方向X延伸，第二电源信号线主体部81沿第一方向X延伸，第二电源信号线延伸部82沿第二方向Y延伸。
可选地，参考图11-图14，第一连接线41通过过孔61与数据线DATA电连接。阵列极板还包括虚设过孔62，虚设过孔62位于第一连接线41与数据线DATA的交叉位置处。也就是说，在第一连接线41与数据线DATA交叉位置处，第一连接线41与数据线DATA无需进行电性连接，不设置过孔61，而是设置虚设过孔62。与过孔61不同的是，虚设过孔62仅包括相应的金属层，而不在有机层或者无机层上形成孔。由此，虚设过孔62所在位置的膜层厚度与过孔61所在位置的膜层厚度一致，提高了阵列基板在各个位置处的厚度均一性。
需要说明的是，在一些实施方式中，调节信号线DVH还可以沿第一方向X延伸。图35为本发明实施例提供的另一种像素驱动电路的俯视结构示意图，图36为本发明实施例提供的另一种硅半导体层的俯视结构示意图，图37为本发明实施例提供的另一种第一金属层的俯视结构示意图，图38为本发明实施例提供的另一种电容金属层的俯视结构示意图，图39为本发明实施例提供的另一种第二金属层的俯视结构示意图，图40为本发明实施例提供的另一种第三金属层的俯视结构示意图，图41为本发明实施例提供的另一种第四金属层的俯视结构示意图，图35为由图36-图41逐层叠加后形成的像素驱动电路的俯视图，调节信号线DVH沿第一方向X延伸。调节信号线DVH位于电容金属层MC。调节信号线DVH与复位信号线VREF同层。在其他实施方式中，沿第一方向X延伸调节信号线DVH还可以位于其他膜层，本发明实施例对此不做限定。需要说明的是，调节信号线DVH沿第一方向X延伸时，上述各条信号线30、电源信号线PVDD、第一连接线41和第二连接线42的设置同样适用，在此不再重复赘述。
图42为本发明实施例提供的一种显示面板的剖面结构示意图，参考图1、图2和图42，显示面板包括上述任意一个实施例中的阵列基板以及设置于阵列基板上的多个发光元件LD(图42中示例性地示意出一个发光元件LD)。发光元件LD与像素驱动电路20电连接，发光元件LD被配置为在像素驱动电路20的驱动下发光。
示例性地，参考图1、图2和图42，发光元件LD包括阳极RE、发光功能层83和阴极84，发光功能层83位于阳极RE和阴极84之间。其中，发光功能层83可以包括有机发光材料和/或无机发光材料。阴极84与电源供电线PVEE电连接。
图43为本发明实施例提供的一种显示装置的示意图，参考图43，显示装置包括上述实施例中的显示面板。本发明实施例提供的显示装置可以为手机，也可以为任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本发明实施例对此不作特殊限定。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (30)

1.一种阵列基板，其特征在于，包括衬底、多个像素驱动电路和多条信号线，所述像素驱动电路和所述信号线位于所述衬底的同一侧；
所述像素驱动电路包括驱动晶体管和调节晶体管，所述信号线包括扫描信号线、调节信号线和电源信号线；所述扫描信号线包括调节控制信号线；
所述驱动晶体管的第一极与所述电源信号线电连接；
所述调节晶体管的第一极与所述调节信号线电连接，所述调节晶体管的第二极与所述驱动晶体管的第一极或者所述驱动晶体管的第二极电连接，所述调节晶体管的栅极与所述调节控制信号线电连接；
所述扫描信号线沿第一方向延伸，所述调节信号线沿第二方向延伸且与所述扫描信号线异层，所述第一方向与所述第二方向交叉。
2.根据权利要求1所述的阵列基板，其特征在于，还包括连接线，所述连接线包括电连接的第一连接线和第二连接线，所述第一连接线沿所述第一方向延伸，所述第二连接线沿所述第二方向延伸；
所述信号线还包括数据线，所述数据线沿所述第二方向延伸；
所述第一连接线连接所述数据线与所述第二连接线，且与所述数据线以及所述调节信号线异层。
3.根据权利要求2所述的阵列基板，其特征在于，所述第二连接线与所述数据线同层。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一连接线所在膜层位于所述数据线所在膜层与所述衬底之间。
5.根据权利要求4所述的阵列基板，其特征在于，所述第一连接线所在膜层位于所述调节信号线所在膜层与所述衬底之间。
6.根据权利要求5所述的阵列基板，其特征在于，所述信号线还包括复位信号线，所述复位信号线沿所述第一方向延伸，所述复位信号线所在膜层位于所述扫描信号线所在膜层与所述调节信号线所在膜层之间；
所述第一连接线与所述复位信号线同层。
7.根据权利要求6所述的阵列基板，其特征在于，所述扫描信号线还包括发光控制扫描信号线；
所述像素驱动电路还包括电源写入晶体管；
所述电源写入晶体管的第一极与所述电源信号线电连接，所述电源写入晶体管的第二极与所述驱动晶体管的第一极电连接，所述电源写入晶体管的栅极与所述发光控制扫描信号线电连接；
所述像素驱动电路所在区域为像素区域，同一个像素区域中，所述第一连接线位于所述复位信号线与所述发光控制扫描信号线之间。
8.根据权利要求5所述的阵列基板，其特征在于，还包括第一跨接线，所述第一跨接线与所述数据线以及所述第一连接线均异层，所述第一跨接线的第一端通过过孔与所述数据线电连接，所述第一跨接线的第二端通过所述过孔与所述第一连接线电连接。
9.根据权利要求8所述的阵列基板，其特征在于，所述第一跨接线与所述调节信号线同层。
10.根据权利要求4所述的阵列基板，其特征在于，所述第一连接线所在膜层位于所述调节信号线所在膜层远离所述衬底的一侧。
11.根据权利要求10所述的阵列基板，其特征在于，所述第一连接线所在膜层位于所述调节信号线所在膜层与所述数据线所在膜层之间。
12.根据权利要求3所述的阵列基板，其特征在于，所述第一连接线所在膜层位于所述数据线所在膜层远离所述衬底的一侧。
13.根据权利要求2所述的阵列基板，其特征在于，所述第二连接线与所述数据线异层。
14.根据权利要求13所述的阵列基板，其特征在于，所述第二连接线所在膜层位于所述数据线所在膜层远离所述衬底的一侧。
15.根据权利要求13所述的阵列基板，其特征在于，所述第一连接线与所述第二连接线同层。
16.根据权利要求2所述的阵列基板，其特征在于，所述调节信号线所在膜层位于所述第二连接线所在膜层与所述衬底之间，且位于所述数据线所在膜层与所述衬底之间。
17.根据权利要求2所述的阵列基板，其特征在于，所述调节信号线、所述第二连接线与所述数据线同层。
18.根据权利要求2所述的阵列基板，其特征在于，所述调节信号线与所述数据线同层，所述调节信号线所在膜层位于所述第二连接线所在膜层与所述衬底之间。
19.根据权利要求2所述的阵列基板，其特征在于，所述调节信号线位于所述数据线远离所述衬底的一侧，所述第二连接线与所述数据线同层。
20.根据权利要求2所述的阵列基板，其特征在于，所述信号线还包括复位信号线，所述复位信号线沿所述第一方向延伸，所述复位信号线所在膜层位于所述扫描信号线所在膜层与所述调节信号线所在膜层之间；
沿垂直于所述衬底所在平面的方向，所述第一连接线与所述复位信号线异层且至少部分交叠。
21.根据权利要求2所述的阵列基板，其特征在于，所述信号线还包括辅助复位信号线，所述辅助复位信号线沿所述第二方向延伸，与所述调节信号线同层；
沿垂直于所述衬底所在平面的方向，所述第二连接线与所述辅助复位信号线异层交叠。
22.根据权利要求2所述的阵列基板，其特征在于，所述调节信号线包括第一线段，所述第一线段沿所述第二方向延伸，沿垂直于所述衬底所在平面的方向，所述第一线段与所述数据线交叠。
23.根据权利要求2所述的阵列基板，其特征在于，沿所述第一方向，相邻两条所述数据线之间包括一条所述第二连接线，相邻两条所述第二连接线之间包括一条所述数据线。
24.根据权利要求1所述的阵列基板，其特征在于，所述电源信号线包括电连接的第一电源信号线和第二电源信号线，所述第一电源信号线和所述第二电源信号线均沿所述第一方向延伸；
沿垂直于所述衬底所在平面的方向，所述第一电源信号线与所述第二电源信号线异层交叠。
25.根据权利要求3所述的阵列基板，其特征在于，所述电源信号线包括电连接的第一电源信号线和第二电源信号线，所述第一电源信号线沿所述第一方向延伸，所述第二电源信号线沿所述第二方向延伸，与所述数据线以及所述第二连接线同层；
所述扫描信号线还包括发光控制扫描信号线；所述像素驱动电路还包括发光控制晶体管；所述发光控制晶体管的第一极与所述驱动晶体管的第二极电连接，所述发光控制晶体管的第二极通过过孔与发光元件电连接，所述发光控制晶体管的栅极与所述发光控制扫描信号线电连接；
所述像素驱动电路所在区域为像素区域，同一个所述像素区域中，沿所述第一方向，所述第二连接线位于所述第二电源信号线远离所述过孔的一侧。
26.根据权利要求13所述的阵列基板，其特征在于，所述电源信号线包括电连接的第一电源信号线和第二电源信号线，所述第一电源信号线沿所述第一方向延伸，所述第二电源信号线沿所述第二方向延伸，与所述数据线同层；
沿垂直于所述衬底所在平面的方向，所述第二连接线与所述第二电源信号线交叠。
27.根据权利要求1所述的阵列基板，其特征在于，所述电源信号线包括电连接的第一电源信号线和第二电源信号线，所述第一电源信号线沿所述第一方向延伸，所述第一电源信号线所在膜层位于所述第二电源信号线所在膜层与所述衬底之间；
所述第二电源信号线包括第二电源信号线主体部和第二电源信号线延伸部，所述第二电源信号线主体部的延伸方向与所述第二电源信号线延伸部的延伸方向交叉；
所述信号线还包括数据线和复位信号线，所述扫描信号线还包括第一扫描信号线和第二扫描信号线；所述像素驱动电路还包括第一复位晶体管和数据写入晶体管；
所述第一复位晶体管的第一极与所述复位信号线电连接，所述第一复位晶体管的第二极与所述驱动晶体管的栅极电连接，所述第一复位晶体管的栅极与所述第一扫描信号线电连接；
所述数据写入晶体管的第一极与所述数据线电连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连接，所述数据写入晶体管的栅极与所述第二扫描信号线电连接；
沿所述第二方向，位于所述第一扫描信号线与所述第二扫描信号线之间的半导体层记为第一节点半导体层；沿垂直于所述衬底所在平面的方向，所述第二电源信号线延伸部与所述第一节点半导体层异层交叠。
28.根据权利要求2所述的阵列基板，其特征在于，所述第一连接线通过过孔与所述数据线电连接；
所述阵列极板还包括虚设过孔，所述虚设过孔位于所述第一连接线与所述数据线的交叉位置处。
29.一种显示面板，其特征在于，包括权利要求1-28任一项所述的阵列基板，以及设置于所述阵列基板上的多个发光元件。
30.一种显示装置，其特征在于，包括权利要求29所述的显示面板。
CN202310206361.0A 2023-03-01 2023-03-01 一种阵列基板、显示面板及显示装置 Pending CN116344550A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310206361.0A CN116344550A (zh) 2023-03-01 2023-03-01 一种阵列基板、显示面板及显示装置
US18/223,792 US20230368727A1 (en) 2023-03-01 2023-07-19 Array substrate, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310206361.0A CN116344550A (zh) 2023-03-01 2023-03-01 一种阵列基板、显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN116344550A true CN116344550A (zh) 2023-06-27

Family

ID=86886958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310206361.0A Pending CN116344550A (zh) 2023-03-01 2023-03-01 一种阵列基板、显示面板及显示装置

Country Status (2)

Country Link
US (1) US20230368727A1 (zh)
CN (1) CN116344550A (zh)

Also Published As

Publication number Publication date
US20230368727A1 (en) 2023-11-16

Similar Documents

Publication Publication Date Title
US10700151B2 (en) Display with power supply mesh
CN109272930B (zh) 一种显示面板及显示装置
US11469275B2 (en) Display panel and display device
CN110931515B (zh) 一种阵列基板、显示面板以及显示装置
WO2022083348A1 (zh) 显示基板和显示装置
US11455944B2 (en) Display panel including at least one power supply structure including common electrode configured to have predetermined area, and display device
CN110047895B (zh) 有机发光显示面板和显示装置
US11903279B2 (en) Display substrate including first reference voltage line being electrically coupled to first reference voltage auxiliary line through via holes penetrating through insulation layer therebetween, and display device having the same
US11107413B2 (en) Display substrate and method for manufacturing the same, display device
US11910678B1 (en) Display panel and display device
JP2017198992A (ja) バックプレーン基板及びそれを用いた有機発光表示装置
CN113990909A (zh) 显示面板及显示装置
CN114156282A (zh) 显示装置、显示面板、驱动背板及其制造方法
CN115050339B (zh) 像素驱动电路、显示面板及显示装置
CN116403526A (zh) 显示面板和显示设备
CN116344550A (zh) 一种阵列基板、显示面板及显示装置
CN114356138A (zh) 一种触控显示面板及显示装置
WO2021184275A1 (zh) 显示面板及显示装置
KR20220078380A (ko) 표시장치
KR20220156703A (ko) 표시 장치
CN115836597A (zh) 显示面板及显示装置
CN115039165B (zh) 阵列基板和显示设备
WO2024187307A1 (zh) 显示基板和显示装置
US20240074266A1 (en) Display panel and display device
CN115411081A (zh) 一种阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination