CN116343677A - 电致发光显示装置 - Google Patents

Abstract

本发明提供了电致发光显示装置。该电致发光显示装置包括：像素，像素包括驱动元件，驱动元件具有连接到数据线的栅电极和连接到参考电压线的源电极；以及像素驱动电路，像素驱动电路在多个垂直消隐时段中通过数据线向驱动元件的栅电极施加感测数据电压，通过参考电压线检测基于感测数据电压从感测参考电压移位的驱动元件的源电极电压以获得检测电压，基于检测电压计算偏移电压，并基于偏移电压降低感测数据电压的电平。

Description

电致发光显示装置

对相关申请的交叉引用

本申请要求于2021年12月16日提交的韩国专利申请第10-2021-0181004号的权益，该韩国专利申请通过引用并入本文，如同在本文中完整阐述一样。

技术领域

本公开内容涉及电致发光显示装置。

背景技术

在具有有源矩阵型的电致发光显示装置中，各自包括发光器件和驱动元件的多个像素被布置为矩阵型，并且由像素实现的图像的亮度基于图像数据的灰度级被调整。驱动元件基于施加在其栅电极与源电极之间的电压(下文称为栅极-源极电压)来控制在发光器件中流动的像素电流。由发光器件发出的光的量和屏幕的亮度基于像素电流来确定。

因为驱动元件的阈值电压决定了像素的驱动特性，所以所有像素中的驱动元件的阈值电压应该相等，但是由于诸如工艺偏差和劣化特性偏差等各种原因，像素之间的阈值电压可能不同。这样的阈值电压差导致像素之间的亮度偏差，因此，在实现期望的图像方面存在限制。

已知用于感测和补偿驱动元件之间的阈值电压差的传统技术，但是难以将传统技术应用于显示输入图像的实时驱动(即，显示驱动)。

发明内容

为了克服相关技术的上述问题，本公开内容可以提供一种电致发光显示装置，用于在实时驱动中感测和补偿驱动元件的阈值电压。

为了实现本公开内容的这些目的及其他优点和方面，如本文所实现和广泛描述的，在一个或更多个方面，一种电致发光显示装置可以包括：像素，像素包括驱动元件，驱动元件具有连接到数据线的栅电极和连接到参考电压线的源电极；以及像素驱动电路，像素驱动电路用于在多个垂直消隐时段中通过数据线向驱动元件的栅电极施加感测数据电压，通过参考电压线检测基于感测数据电压从感测参考电压移位的驱动元件的源电极电压以获得检测电压，基于检测电压计算偏移电压，并基于偏移电压降低感测数据电压的电平。像素驱动电路可以在第n帧的垂直消隐时段中向驱动元件的栅电极施加第n(其中n是2或更大的自然数)感测数据电压，并且可以在第n帧之前的第n-1帧的垂直消隐时段中向驱动元件的栅电极施加第n-1感测数据电压。第n感测数据电压可以低于第n-1感测数据电压。

在本公开内容的一个或更多个方面，一种电致发光显示装置可以包括：像素，像素包括驱动元件，驱动元件包括连接到数据线的栅电极和连接到参考电压线的源电极；以及像素驱动电路，像素驱动电路用于通过数据线向驱动元件的栅电极施加第n(其中n是2或更大的自然数)感测数据电压，将基于第n感测数据电压从感测参考电压移位的驱动元件的源电极电压存储为第n偏移电压，并根据第n感测数据电压计算降低了第n偏移电压的第n检测电压。像素驱动电路可以在第n帧之前的第n-1帧的垂直消隐时段中向驱动元件的栅电极施加第n-1感测数据电压。第n感测数据电压可以低于第n-1感测数据电压。

附图说明

本发明包括附图以提供对本公开内容的进一步理解，附图被包括在本申请中并构成本申请的一部分，这些附图示出了本公开内容的实施方式并且与说明书一起用于解释本公开内容的原理。在附图中：

图1是示出根据本公开内容的实施方式的电致发光显示装置的示意图；

图2是示出连接到图1的像素阵列和电力电路的数据驱动器的配置的图；

图3是示出像素驱动电路与像素之间的用于感测像素中包括的驱动元件的阈值电压的连接配置的图；

图4是示出用于在用于感测驱动图3的像素驱动电路的比较例中实现传统技术实现的驱动波形的图；

图5A和图5B是示出在感测驱动图3的像素驱动电路的实施方式中用于感测驱动元件的阈值电压的技术实现的图；

图6和图7是示出基于驱动元件的阈值电压电平的本公开内容的技术实现的应用示例的图；

图8是示出像素驱动电路和像素之间的用于感测像素中包括的驱动元件的阈值电压的其他连接配置的图；

图9是示出在多个帧的垂直有效时段中显示驱动图8的像素驱动电路的驱动波形的图；

图10A和图10B是示出在第一帧的垂直有效时段中第一感测驱动图8的像素驱动电路的节点电压变化和驱动波形的图；

图11A和图11B是示出在第二帧的垂直有效时段中第二感测驱动图8的像素驱动电路的节点电压变化和驱动波形的图；

图12是示出在第n-1帧的垂直有效时段中第(n-1)感测驱动图8的像素驱动电路的驱动波形的图；以及

图13是示出在第n帧的垂直有效时段中第n感测驱动图8的像素驱动电路的驱动波形的图。

具体实施方式

在下文中，将参考其中示出了本公开内容的示例性实施方式的附图更充分地描述本公开内容。然而，本公开内容可以以许多不同的形式实现，而不应被解释为限于本文所阐述的实施方式；相反，提供这些实施方式是为了使本公开内容彻底和完整，并将本公开内容的实现和范围充分传达给本领域技术人员。

本公开内容的优点和特征及其实现方法将通过以下结合附图描述的实施方式而更加清楚。此外，本公开内容仅由权利要求的范围限定。

在附图中公开的用于描述本公开内容的各种实施方式的形状、尺寸、比率、角度、数目等只是示例性的，并且本公开内容不限于此。相同的附图标记始终指代相同的元件。在整个说明书中，相同的元件由相同的附图标记表示。如本文所用，术语“包括”、“具有”、“包含”等暗示可以添加其他部分，除非使用术语“仅”。如本文所用，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另有明确指示。

本公开内容的各种实施方式中的元素将被解释为包括误差范围，即使没有明确的指示。

在描述位置关系时，例如，当将两个部分之间的位置关系描述为“上”、“上方”、“下面”和“紧邻”时，一个或更多个其他部分可以位于这两个部分之间，除非使用“恰好”或“直接”。

应当理解，尽管本文中可以使用术语“第一”、“第二”等来描述各种元素，但是这些元素不应受到这些术语的限制。这些术语仅用于区分一个元素与另一个元素。例如，在不脱离本公开内容的范围的情况下，可以将第一元素称为第二元素，并且类似地，可以将第二元素称为第一元素。

相同的附图标记始终指代相同的元素。

在本说明书中，设置在显示面板的基板上的像素电路可以用具有n型金属氧化物半导体场效应晶体管(MOSFET)结构的薄膜晶体管(TFT)来实现，但不限于此，并且可以用具有p型MOSFET结构的TFT来实现。TFT可以是包括栅极、源极和漏极的三电极元件。源极可以是向晶体管提供载流子的电极。在TFT中，载流子可以从源极开始流动。漏极可以是使载流子从TFT流出的电极。也就是说，在MOSFET中，载流子从源极流向漏极。在n型TFT(NMOS)中，因为载流子是电子，所以源极电压可以具有比漏极电压低的电压，从而电子从源极流向漏极。在n型TFT中，因为电子从源极流向漏极，所以电流可以从漏极流向源极。另一方面，在p型TFT(PMOS)中，由于载流子是空穴，源极电压会高于漏极电压，使得空穴从源极流向漏极。在p型TFT中，由于空穴从源极流向漏极，所以电流会从源极流向漏极。需要注意的是，MOSFET的源极和漏极不是固定的，而是在它们之间切换的。例如，MOSFET的源极和漏极可以在它们之间切换。

此外，在本公开内容中，TFT的半导体层可以用氧化物元素、非晶硅元素和多晶硅元素中的至少一种来实现。

在以下描述中，当相关已知功能或配置的详细描述被确定为不必要地模糊本公开内容的重点时，将省略详细描述。在下文中，将参照附图详细描述本公开内容的实施方式。

图1是示出根据本公开内容的实施方式的电致发光显示装置的图。图2是示出连接到图1的像素阵列和电力电路的数据驱动器的配置的图。

参照图1和图2，根据本公开内容的实施方式的电致发光显示装置可以包括显示面板10、栅极驱动电路15、时序控制器20、数据驱动电路25和电力电路30。

显示面板10可以包括多条像素线PNL1至PNL4，并且像素线PNL1至PNL4中的每一条可以包括多个像素PXL和多条信号线。本文中描述的“像素线”可以不是物理信号线，并且可以表示在栅极线的延伸方向上彼此相邻的信号线和像素PXL的集合。信号线可以连接到像素PXL。信号线可以包括：多条数据线140，用于向像素PXL提供显示数据电压Vdata和感测数据电压Svdata；多条参考电压线150，用于向像素PXL提供像素参考电压VPRER和感测参考电压VPRES并且从像素PXL读取偏移电压VSIO；多条栅极线160，用于向像素PXL提供栅极信号SCAN；以及多条高电平电力线PWL，用于向像素PXL提供高电平像素电压。

显示面板10的像素PXL可以布置为矩阵型以配置像素阵列。包括在像素阵列中的每个像素PXL可以连接到数据线140之一、参考电压线150之一、高电平电力线PWL之一和栅极线160之一。每个像素PXL还可以从电力电路30提供低电平像素电压。

时序控制器20可以参考从主机系统输入的时序信号(例如，垂直同步信号Vsync、水平同步信号Hsync、点时钟信号DCLK和数据使能信号DE)生成用于控制栅极驱动电路15的操作时序的栅极时序控制信号GDC和用于控制数据驱动电路25的操作时序的数据时序控制信号DDC。

数据时序控制信号DDC可以包括源极起始脉冲、源极采样时钟和源极输出使能信号，但不限于此。栅极时序控制信号GDC可以包括栅极起始信号和栅极移位时钟，但不限于此。

时序控制器20可以控制栅极驱动电路15和数据驱动电路25的操作时序以在每帧的垂直消隐时段中感测像素PXL的驱动特性，并且在此情况下，时序控制器20可以通过使用多个垂直消隐时段连续多次感测同一像素的驱动特性，从而允许在其中显示输入图像的实时驱动中感测和补偿包括在每个像素PXL中的驱动元件的阈值电压。根据本实施方式的实时感测方法可以是如下方法：基于针对同一像素的先前感测结果，重复且连续地降低要施加到同一像素的感测数据电压SVdata，因此，感测包括在同一像素中的驱动元件的阈值电压。根据该实时感测方法，可以提高感测的准确性，可以降低功耗，并且可以不需要用于感测驱动元件的阈值电压的单独的断电时段，从而减少断电时间。此外，驱动元件的阈值电压可以在实时驱动中被感测和补偿，而无需等待断电时间，因此可以提高显示质量。

这里，垂直消隐时段可以是布置在相邻垂直有效时段之间并且对应于图像数据DATA的显示数据电压Vdata不被提供到像素的时段。垂直有效时段可以是用于输入视频的图像数据DATA被转换为显示数据电压Vdata并被提供到像素PXL的时段。

时序控制器20可以基于预定顺序控制显示面板10的像素线PNL1至PNL4的感测驱动时序和显示驱动时序，因此可以实现显示驱动和感测驱动。显示驱动时序可以对应于垂直有效时段，而感测驱动时序可以对应于垂直消隐时段。

时序控制器20可以不同地生成用于显示驱动的时序控制信号GDC和DDC以及用于感测驱动的时序控制信号GDC和DDC。

每当基于先前的感测结果将比先前的数据电压更低的感测数据电压SVdata重复施加到感测目标像素PXL时，感测驱动可以从对应的像素PXL获得新的感测结果，并且可以检测到新感测结果的变化量为0V时的感测数据电压SVdata，作为对应像素PXL的驱动特性(即，驱动元件的阈值电压)。感测驱动还可以包括更新用于补偿对应像素PXL的驱动特性变化的补偿值的操作。时序控制器20可以基于补偿值补偿要提供到对应像素PXL的输入图像数据DATA，从而防止由驱动元件的阈值电压变化引起的图像质量劣化。

显示驱动可以表示基于更新的补偿值校正要输入到对应像素PXL的数字图像数据DATA，并且将对应于校正的图像数据的显示数据电压Vdata施加到对应的像素PXL以显示输入图像。

栅极驱动电路15可以嵌入在显示面板10中。栅极驱动电路15可以设置在设置有像素阵列的显示区域之外的非显示区域(边框区域)中。

栅极驱动电路15可以包括连接到像素阵列的栅极线160的多个栅极级。栅极级可以生成用于控制像素PXL的开关元件的栅极信号SCAN，并且可以将栅极信号提供到栅极线160。在显示驱动中，栅极信号SCAN可以用于选择要提供显示数据电压Vdata的一条像素线。在感测驱动中，栅极信号SCAN可以用于选择要提供感测数据电压SVdata的一条像素线。

数据驱动电路25可以包括数据电压生成电路DAC和感测电路22。

数据电压生成电路DAC可以通过每个数据通道DCH连接到每个数据线140。数据电压生成电路DAC可以实现为将数字信号转换为模拟信号的数模转换器(DAC)。数据电压生成电路DAC可以生成感测驱动所需的感测数据电压SVdata和显示驱动所需的显示数据电压Vdata，并通过数据线140将感测数据电压SVdata和显示数据电压Vdata提供到像素PXL。

感测电路22可以通过每个感测通道SCH连接到参考电压线150。感测电路22可以包括参考电压电路、采样电路和模数转换器(见图3)，或者可以包括参考电压电路、采样电路、偏移存储电路、计算电路和模数转换器(见图8)。

感测电路22可以在显示驱动中通过参考电压线150将显示参考电压VPRER提供到像素PXL。在感测驱动中，感测电路22可以通过参考电压线150将感测参考电压VPRES提供到像素PXL。

在感测驱动中，感测电路22可以在多个垂直消隐时段中基于具有不同电平的感测数据电压SVdata通过参考电压线150检测从感测参考电压移位到不同电平的驱动元件的源电极电压作为检测电压(见图3)。

在感测驱动中，感测电路22可以在多个垂直消隐时段中基于具有不同电平的感测数据电压SVdata通过参考电压线150检测并存储从感测参考电压移位到不同电平的驱动元件的源电极电压作为偏移电压(见图8)。

电力电路30可以生成要提供到像素PXL的高电平像素电压和低电平像素电压。此外，电力电路30可以生成要提供到感测电路22的显示参考电压VPRER、感测参考电压VPRES和接地电压GND。为了满足像素PXL的驱动特性和感测电路22的感测范围，显示参考电压VPRER可以高于感测参考电压VPRES。感测参考电压VPRES可以具有与接地电压GND相同的电压电平，但不限于此。

<第一示例实施方式>

图3是示出像素驱动电路与像素之间的用于感测像素中包括的驱动元件的阈值电压的连接配置的图的示例。

参照图3，像素PXL可以包括发光器件EL、驱动薄膜晶体管(TFT)DT、多个开关TFTST1和ST2以及存储电容器Cst。驱动TFT DT和开关TFT ST1和ST2均可以实现为NMOS晶体管，但不限于此。

发光器件EL可以利用从驱动TFT DT提供的像素电流发光。发光器件EL可以用包括有机发光层的有机发光二极管来实现，或者可以用包括无机发光层的无机发光二极管来实现。发光器件EL的阳极电极可以连接到源极节点N2，并且阴极电极可以连接到低电平像素电压EVSS的输入端子。

驱动TFT DT可以是基于其栅极-源极电压生成像素电流的驱动元件。驱动TFT DT的栅电极可以连接到栅极节点N1，第一电极可以通过高电平电力线PWL连接到高电平像素电压EVDD的输入端子，并且第二电极可以连接到源极节点N2。

开关TFT STl和ST2可以是设定驱动TFT DT的栅极-源极电压并将驱动TFT DT的第一电极连接到数据线140或将驱动TFT DT的第二电极连接到参考电压线150的开关元件。

第一开关TFT STl可以连接在数据线140和栅极节点Nl之间，并且可以基于来自栅极线160的栅极信号SCAN导通。第一开关TFT STl可以在显示驱动或感测驱动中导通。当第一开关TFT ST1导通时，可以将显示数据电压Vdata或感测数据电压SVdata施加到栅极节点N1。第一开关TFT ST1的栅电极可以连接到栅极线160，其第一电极可以连接到数据线140，并且其第二电极可以连接到栅极节点N1。

第二开关TFT ST2可以连接在参考电压线150和源极节点N2之间，并且可以基于来自栅极线160的栅极信号SCAN导通。第二开关TFT ST2可以在显示驱动或感测驱动中导通，并且可以将显示参考电压VPRER或感测参考电压VPRES施加到源极节点N2。第二开关TFTST2可以在感测驱动中导通并且可以将源极节点N2连接到参考电压线150，因此反映驱动TFT DT的驱动特性的源极节点N2的电压可以被充电到参考电压线150中。第二开关TFT ST2的栅电极可以连接到栅极线160，其第一电极可以连接到参考电压线150，并且其第二电极可以连接到源极节点N2。

存储电容器Cst可以连接在栅极节点Nl和源极节点N2之间，并且可以在显示驱动或感测驱动中保持驱动TFT DT的栅极-源极电压。

像素PXL可以允许发光器件EL在显示驱动中基于显示数据电压Vdata和显示参考电压VPRER之间的电压差以第一像素电流发光，因此，可以显示输入图像。此外，像素PXL可以允许源极节点N2和参考电压线150在显示驱动中基于感测数据电压SVdata和感测参考电压VPRES之间的电压差被第二像素电流充电。在感测驱动中，发光器件EL不会发光。

像素PXL可以连接到像素驱动电路PNL-DRV用于感测驱动。

像素驱动电路PNL-DRV可以包括参考电压电路INT、采样电路SH、模数转换器ADC、时序控制器20和数据电压生成电路DAC，此外，还可以包括上述栅极驱动电路(未示出)。

参考电压电路INT可以包括：第一参考电压开关RPRE，用于将显示参考电压VPRER提供到参考电压线150；以及第二参考电压开关SPRE，用于将感测参考电压VPRES提供到参考电压线150。第一参考电压开关RPRE可以在显示驱动中导通并且可以在感测驱动中保持关断状态。第二参考电压开关SPRE可以在感测驱动中导通并且可以在显示驱动中保持关断状态。

采样电路SH可以在感测驱动中对反映像素PXL的源极节点电压的参考电压线150的电压(检测电压)进行采样。采样电路SH可以配置有采样开关SAM、采样电容器CSAM和保持开关HOLD。采样开关SAM可以连接在参考电压线150与节点NA之间，采样电容器CSAM可以在一个电极处连接到节点NA，并且保持开关HOLD可以连接在节点NA和模数转换器ADC之间。

模数转换器ADC可以将采样电路SH的输出转换为数字检测电压VSIO并且可以将数字检测电压VSIO提供到时序控制器20。

时序控制器20可以基于数字检测电压VSIO执行感测驱动所需的数字运算。详细地，时序控制器20可以基于数字检测电压VSIO计算数字偏移电压。时序控制器20可以预先存储在当前垂直消隐时段中提供的感测参考电压VPRES的数字电平和感测数据电压SVdata的数字电平。时序控制器20可以计算检测电压VSIO和感测参考电压VPRES之间的差作为数字偏移电压。当数字偏移电压大于0V时，时序控制器20可以将要在随后的垂直消隐时段提供的感测数据电压SVdata的数字电平减小该数字偏移电压，并且可以将减小的感测数据电压SVdata提供到数据电压生成电路DAC。因此，数据电压生成电路DAC可以生成在随后的垂直消隐时段中执行的感测驱动中降低了偏移电压的感测数据电压SVdata，并且可以将生成的感测数据电压SVdata提供到像素PXL。

此外，当数字偏移电压是0V时(即，当检测电压VSIO等于感测参考电压VPRES时)，时序控制器20可以将当前垂直消隐时段中提供的感测数据电压SVdata的电平确定为驱动元件的阈值电压电平，并且可以停止相应像素PXL的感测操作。

在感测驱动中，下面将简要描述像素驱动电路PNL-DRV的操作。

在第n-1帧的垂直消隐时段中，参考电压电路INT可以将感测参考电压VPRES输出到参考电压线150，数据电压生成电路DAC可以将第n-1感测数据电压SVdata输出到数据线140，并且采样电路SH可以通过参考电压线150对第n-1检测电压VSIO进行采样。然后，时序控制器20可以从第n-1检测电压VSIO中减去感测参考电压VPRES来计算第n-1偏移电压，并且可以从第n-1感测数据电压Svdata中计算降低第n-1偏移电压的第n感测数据电压SVdata。

随后，在第n帧的垂直消隐时段中，参考电压电路INT可以将感测参考电压VPRES输出到参考电压线150，数据电压生成电路DAC可以将第n感测数据电压SVdata输出到数据线140，并且采样电路SH可以通过参考电压线150对第n检测电压VSIO进行采样。然后，时序控制器20可以从第n检测电压VSIO中减去感测参考电压VPRES以计算第n偏移电压。例如，当第n偏移电压是0V时，时序控制器20可以将第n感测数据电压检测为驱动元件的阈值电压。

图4是示出用于在用于感测驱动图3的像素驱动电路的比较例中实现传统技术实现的驱动波形的图。

参照图4，在传统技术实现中，驱动元件DT可以基于源极跟随方案操作，直到驱动元件DT的栅极-源极电压差ΔV为驱动元件DT的阈值电压Vth。为此，可以将感测数据电压SVdata提供到驱动元件DT的栅电极，并且可以将感测参考电压VPRES提供到驱动元件DT的源电极。基于在驱动元件DT中流动的像素电流，源极节点的电压Vs可以向栅极节点的电压Vg增加，并且可以连续执行这样的源极跟随操作直到驱动元件DT的栅极-源极电压差△V为驱动元件DT的阈值电压Vth为止(即，直到驱动元件DT被关断)。

根据传统技术实现，栅极节点的电压Vg可以通过具有固定电平的感测数据电压SVdata来固定，并且在这种状态下，因为源极节点的电压Vs逐渐向栅极节点的电压Vg增加，所以直到驱动元件DT的栅极-源极电压差ΔV为驱动元件DT的阈值电压Vth所用的感测时间XY可能较长。因为感测时间XY远长于垂直消隐时段BLK，所以在显示输入图像的实时驱动(即，显示驱动)中可能难以应用传统技术实现。

图5A和图5B是示出在用于感测驱动图3的像素驱动电路的实施方式中用于感测驱动元件的阈值电压的技术实现的图。

本实施方式的技术实现可以基于图3的像素PXL和像素驱动电路PNL-DRV。参照图5A，通过使用多个垂直消隐时段BLK，像素驱动电路PNL-DRV可以重复如图5中的感测驱动，直到对应像素PXL的阈值电压Vth被检测到为止。每当重复感测驱动时，像素驱动电路PNL-DRV可以累积偏移电压V1至Vn，并且可以将感测数据电压SVdata的电平降低累积偏移电压。每当重复感测驱动时，像素驱动电路PNL-DRV可以向对应的像素PXL提供降低了先前偏移电压的感测数据电压SVdata，因此，可以重复获得新的感测结果VSIO。随着感测驱动被重复，新的感测结果VSIO可以减小，因此，像素驱动电路PNL-DRV可以检测当新的感测结果VSIO的变化为0V时的感测数据电压SVdata，作为对应像素PXL的驱动特性(即，驱动元件的阈值电压)。

根据本实施方式的技术实现，在第n帧Fn的垂直消隐时段BLK中施加到驱动元件的栅电极的第n感测数据电压SVdata(Fn)可以低于在第n帧之前的第n-1帧Fn-1的垂直消隐时段BLK中施加到驱动元件的栅电极的第n-1感测数据电压SVdata(Fn-1)。

此外，在第n-1帧Fn-1的垂直消隐时段BLK中通过参考电压线150检测到的第n-1检测电压VSIO可以从感测参考电压VPRES增加第n-1偏移电压Vn-1，并且在第n帧Fn的垂直消隐时段BLK中通过参考电压线150检测到的第n检测电压VSIO可以从感测参考电压VPRES增加低于第n-1偏移电压Vn-1的第n偏移电压Vn。因此，第n感测数据电压SVdata(Fn)可以是低于第n-1感测数据电压SVdata(Fn-1)的第n-1偏移电压Vn-1。

第n感测数据电压SVdata(Fn)可以具有

的电压电平。这里，“VF1”可以是在第一帧F1的垂直消隐时段BLK中施加到驱动元件DT的栅电极的第一感测数据电压SVdata(F1)，并且/>

可以是通过对从第一帧F1的垂直消隐时段BLK一直到第n-1帧Fn-1的垂直消隐时段BLK的偏移电压V1至Vn-1求和而获得的累积偏移电压。

新的感测结果VSIO的变化为0V的时刻可以是新的偏移电压的电平为0V的时刻。例如，当第n偏移电压Vn为0V时，第n感测数据电压SVdata(Fn)可以被检测为驱动元件的阈值电压Vth。在此情况下，阈值电压Vth检测值可以是“VF1-(V1+V2+Vn-1)”。

图6和图7是示出基于驱动元件的阈值电压电平的本公开内容的技术实现的应用示例的图。

参照图6，驱动元件的阈值电压Vth可以如情形1和2那样沿负方向变化，或者可以如情形3和4那样沿正方向变化。情形1至4的阈值电压电平可能不同。在本公开内容的技术实现中，如图6所示，可以通过在降低感测数据电压的同时向驱动元件的栅电极提供感测数据电压来获得感测结果，并且在此情形中，当感测结果没有变化时的感测数据电压可以被检测为驱动元件的阈值电压Vth。

数据电压生成电路DAC的输出允许范围可以是0V或更大的正电压。数据电压生成电路DAC可以不输出负电压。在驱动元件的阈值电压Vth为正电压的情形3和4中，因为检测为驱动元件的阈值电压Vth的感测数据电压在大于0V的正电压范围内以不同的电平被检测到，因此可以完整地应用本公开内容的技术实现。另一方面，在驱动元件的阈值电压Vth为负电压的情形1和2中，由于检测为驱动元件的阈值电压Vth的感测数据电压饱和为相同的0V，因此可以完整地应用本公开内容的技术实现。当本公开内容的技术实现完整地应用于情形1和2时，可能无法检测到准确的阈值电压。

为了解决这样的问题，当驱动元件的阈值电压Vth如情形1和2中为0V或更小时，像素驱动电路PNL-DRV可以获得感测结果不改变时的特定感测数据电压，通过使用预定的查找表LUT将特定感测数据电压转换为低于特定感测数据电压的估计感测数据电压，并将估计感测数据电压检测为驱动元件的阈值电压Vth。在查找表LUT中，估计感测数据电压的电平可以基于特定感测数据电压是0V的时刻(图7的N值)而被不同地设定。例如，由于特定感测数据电压是0V的时刻在情形1中早于在情形2中，因此可以将情形1的估计感测数据电压设定为低于情形2的估计感测数据电压。

在一个或更多个示例中，n的值可以从1变化到N(参见图6)，其中N可以是自然数。随着n的值的减小，估计感测数据电压可以被设定为相对低。在一个或更多个示例中，当n是第一值时，估计感测数据电压可以被设定为第一电压值。当n是第二值时，估计感测数据电压可以被设定为第二电压值。就此而言，当第一值可以低于第二值时，第一电压值低于第二电压值。

<第二示例实施方式>

图8是示出像素驱动电路与像素之间的用于感测像素中包括的驱动元件的阈值电压的另一连接配置的图的示例。图8的像素PXL配置可以与针对图3描述的像素PXL配置基本上相同。然而，图8的像素驱动电路PNL-DRV可以具有与图3的配置不同的配置。

参照图8，像素PXL可以连接到像素驱动电路PNL-DRV，用于感测驱动。

通过使用多个垂直消隐时段，图8的像素驱动电路PNL-DRV可以重复感测驱动，直到检测到对应像素PXL的阈值电压为止。每当重复感测驱动时，像素驱动电路PNL-DRV可以通过模拟运算累积和存储偏移电压，并且可以通过模拟运算将感测数据电压的电平降低累积偏移电压。每当重复感测驱动时，像素驱动电路PNL-DRV可以向对应的像素PXL提供降低了先前偏移电压的感测数据电压，因此可以重复获得新的感测结果VSIO。新的感测结果VSIO可以随着感测驱动的重复而减小，因此，像素驱动电路PNL-DRV可以检测感测当新的感测结果VSIO的变化为0V时的感测数据电压作为对应像素PXL的驱动特性(即，驱动元件的阈值电压)。图3的像素驱动电路PNL-DRV可以通过数字运算累积偏移电压，并且可以通过数字运算将感测数据电压的电平降低累积偏移电压，但是在图8的像素驱动电路PNL-DRV通过使用包括在数据驱动电路25中的附加模拟电路来执行模拟运算中可能存在差异。由于图8的像素驱动电路PNL-DRV通过模拟运算降低感测数据电压的电平，因此可以防止诸如由数字运算引起的数字噪声的副作用。

下面将简要描述包括模拟运算的像素驱动电路PNL-DRV的感测操作。在第n(其中n是2或更大的自然数)帧的垂直消隐时段中，像素驱动电路PNL-DRV可以通过数据线140将第n感测数据电压施加到驱动元件DT的栅电极，将基于第n感测数据电压从感测参考电压VPRES移位的驱动元件DT的源极电压存储为第n偏移电压，并根据第n感测数据电压计算低于第n偏移电压的第n检测电压。这里，第n感测数据电压可以低于在第n帧之前的第n-1帧的垂直消隐时段中施加到驱动元件DT的栅电极的第n-1感测数据电压。

基于模拟运算的第n-1感测数据电压可以具有

电平，并且第n感测数据电压可以具有/>

电平。这里，“VF1”可以是施加到驱动元件DT的栅电极的起始感测数据电压，/>

可以是通过对一直到第n-1帧的垂直消隐时段的偏移电压求和而获得的第一累积偏移电压，并且

可以是通过对一直到第n-1帧之前的第n-2帧的垂直消隐时段的偏移电压求和而获得的第二累积偏移电压。在此情形中，第一累积偏移电压可以高于第二累积偏移电压。

像素驱动电路PNL-DRV可以在第n-1帧的垂直消隐时段中将第n感测数据电压计算为第n-1检测电压VSIO。像素驱动电路PNL-DRV可以通过数字运算比较第n检测电压和第n-1检测电压，并且当第n检测电压等于第n-1检测电压时，像素驱动电路PNL-DRV可以将第n检测电压检测为驱动元件的阈值电压。

为此，像素驱动电路PNL-DRV可以包括参考电压电路INT、采样电路SH、模数转换器ADC、时序控制器20、数据电压生成电路DAC、偏移存储电路XX1和模拟运算电路XX2。像素驱动电路PNL-DRV还可以包括上述栅极驱动电路(未示出)。

参考电压电路INT可以包括：第一参考电压开关RPRE，用于将显示参考电压VPRER提供到参考电压线150；以及第二参考电压开关SPRE，用于将感测参考电压VPRES提供到参考电压线150。第一参考电压开关RPRE可以在显示驱动中导通，并且在感测驱动中可以保持关断状态。第二参考电压开关SPRE可以在感测驱动中导通，并且在显示驱动中可以保持关断状态。

采样电路SH可以在感测驱动中对反映像素PXL的源极节点电压的参考电压线150的电压(检测电压)进行采样。采样电路SH可以配置有采样开关SAM、采样电容器CSAM和保持开关HOLD。采样开关SAM可以连接在节点NA和连接到参考电压线150的节点G之间，采样电容器CSAM可以在其一个电极处连接到节点NA，并且保持开关HOLD可以连接在节点NA和模数转换器ADC之间。

模数转换器ADC可以将采样电路SH的输出转换为数字检测电压VSIO，并且可以将数字检测电压VSIO提供到时序控制器20。

时序控制器20可以基于数字检测电压VSIO执行感测驱动所需的数字运算。详细地，时序控制器20可以将当前检测电压(例如，第n检测电压)与先前检测电压(例如，第n-1检测电压)进行比较，并且可以重复感测驱动直到当前检测电压相等到先前检测电压为止。也就是说，时序控制器20可以将第n检测电压与第n-1检测电压进行比较，并且当第n检测电压等于第n-1检测电压时，时序控制器20可以将第n检测电压检测为驱动元件的阈值电压并且可以结束感测驱动。

数据电压生成电路DAC可以在执行感测驱动的每一帧的垂直消隐时段中生成起始感测数据电压VFl，并且可以将起始感测数据电压VFl提供到偏移存储电路XXl。

偏移存储电路XX1可以包括奇数电容器CO和偶数电容器CE。偏移存储电路XX1可以在每帧的垂直消隐时段每当感测驱动被重复时检测累积偏移电压一直到对应的时间，并且可以将累积偏移电压交替地存储在奇数电容器CO和偶数电容器CE中。

偏移存储电路XX1可以包括连接在节点A与节点B之间的奇数电容器CO、连接在节点C与节点D之间的偶数电容器CE、连接在节点NE与节点B之间的第一奇数开关SWO-1、连接在节点NE与节点D之间的第一偶数开关SWE-1、连接在节点A与被施加有起始感测数据电压的节点ND之间的第二奇数开关SWO-2、连接在节点NC与节点A之间的第二偶数开关SWE-2、连接在节点NC与节点C之间的第三奇数开关SWO-3、连接在节点ND与节点C之间的第三偶数开关SWE-3、连接在节点D与地电压源GND之间的第四奇数开关SWO-4、连接在节点B与地电压源之间的第四偶数开关SWE-4、连接在节点NC与地电压源GND之间的第一初始化开关INIT1。

模拟运算电路XX2可以向数据线140输出通过从起始感测数据电压VFl减去第一累积偏移电压而获得的第n感测数据电压，检测并存储第n偏移电压，并从第n感测数据电压减去第n偏移电压以计算第n检测电压。

模拟运算电路XX2可以包括第一减法器DIF1和第二减法器DIF2。第一减法器DIF1可以包括连接到节点NC的第一非反相输入端子(+)、连接到节点ND的第一反相输入端子(-)和连接到节点E的第一输出端子。第二减法器DIF2可以包括连接到节点E的第二非反相输入端子(+)、连接到节点NB的第二反相输入端子(-)、以及通过节点F连接到数据线140的第二输出端子。

此外，模拟运算电路XX2可以包括连接在节点NB与地电压源GND之间的第二初始化开关INIT2、连接在节点NB与节点H之间的第一开关SW1、连接到节点H的电容器C、连接在节点H与节点NA之间的第二开关SW2、连接在节点F和连接到参考电压线150的节点G之间的第三开关SW2、以及连接在节点NE与节点F之间的第四开关SW4。

图9是示出用于在多个帧的垂直有效时段中显示驱动图8的像素驱动电路的驱动波形的图。

为了显示驱动图8的像素驱动电路PNL-DRV，开关RPRE以及第一初始化开关INIT1和第二初始化开关INIT2可以基于垂直有效时段ACT中的扫描信号SCAN而导通。随着第一初始化开关INIT1和第二初始化开关INIT2导通，由数据电压生成电路DAC生成的显示数据电压可以通过模拟运算电路XX2并且可以被施加到驱动元件DT的栅极节点N1。此时，显示参考电压VPRER可以通过开关RPRE被施加到驱动元件DT的源极节点N2。然后，与显示数据电压和显示参考电压VPRER之间的电压差成比例的像素电流可以流入驱动元件DT，并且基于这样的像素电流，发光器件EL可以发光，从而图像可以以对应于显示数据电压的灰度级的亮度来实现。

此外，所有的开关SPRE、SAM、HOLD、SW1、SW2、SW3、SW4、SWO-1、SWO-2、SWO-3、SWO-4和SWE-1、SWE-2、SWE-3、SWE-4可以在显示驱动中关断。

图10A和图10B是示出用于在第一帧F1的垂直有效时段BLK中第一感测驱动图8的像素驱动电路PNL-DRV的节点电压变化和驱动波形的图。

参照图10A和图10B，可以通过第一时段P1至第五时段P5执行第一感测驱动。

在第一时段Pl中，偏移存储电路XXl的第一初始化开关INITl以及第三奇数开关SWO-3和第四奇数开关SWO-4可以被导通，因此偶数电容器CE可以被复位。

在第二时段P2中，与“起始感测数据电压VF1-感测参考电压VPRES”成比例的像素电流1可以流入像素PXL的驱动元件DT中。基于像素电流1，连接到驱动元件DT的源极节点的节点G的电压可以增加第一偏移电压V1。

在第三时段P3中，节点G可以连接到模拟运算电路XX2的电容器C，并且作为节点G的电压的第一偏移电压V1可以存储在电容器C中。因此，连接到电容器C的节点H的电压可以是第一偏移电压V1。

在第四时段P4中，起始感测数据电压VFl和第一偏移电压Vl之间的减法运算可以由模拟运算电路XX2的第二减法器DIF2执行，并且连接到第二减法器DIF2的输出端子的节点F的电压可以是“VF1-V1”。此外，作为节点F的电压的“VF1-V1”可以通过第四开关SW4和第一奇数开关SWO-1提供到偏移存储电路XX1的节点B。此时，起始感测数据电压VF1已经被提供到偏移存储电路XX1的节点A。因此，第一偏移电压V1可以存储在节点A与节点B之间的奇数电容器CO中。另外，作为节点F的电压的“VF1-V1”可以通过第三开关SW3提供到节点G。

在第五时段P5中，作为节点G的电压的“VF1-V1”可以被采样电路SH采样并且可以作为第一检测电压VSIO输出到时序控制器20。

图11A和图11B是示出用于在第二帧的垂直有效时段中第二感测驱动图8的像素驱动电路的节点电压变化和驱动波形的图。

参照图11A和图11B，可以通过第一时段P1至第五时段P5执行第二感测驱动。

在第一时段P1中，随着偏移存储电路XX1的第一至第四偶数开关SWE-1至SWE-4导通，“VF1”可以被施加到节点C，并且“VF1-V1”可以被施加到节点D，因此，第一偏移电压V1可以存储在连接到节点C和节点D的偏移存储电路XX1的偶数电容器CE中。此时，偏移存储电路XX1的奇数电容器CO可以保持存储在第一帧的垂直消隐时段中的第一偏移电压V1。

在第二时段P2中，与“(VF1-V1)-VPRES”成比例的像素电流2可以流入像素PXL的驱动元件DT。基于像素电流2，连接到驱动元件DT的源极节点的节点G的电压可以增加第二偏移电压V2。这里，像素电流2可以低于上述像素电流1，因此，第二偏移电压V2可以低于上述第一偏移电压V1。

在第三时段P3中，节点G可以连接到模拟运算电路XX2的电容器C，并且作为节点G的电压的第二偏移电压V2可以存储在电容器C中。因此，连接到电容器C的节点H的电压可以是第二偏移电压V2。

在第四时段P4中，可以通过模拟运算电路XX2的第二减法器DIF2来执行“VF1-V1”和第一偏移电压V1之间的减法运算，并且连接到第二减法器DIF2的输出端子的节点F的电压可以是“VF1-V1-V2”。此外，作为节点F的电压的“VF1-V1-V2”可以通过第四开关SW4和第一偶数开关SWE-1提供到偏移存储电路XX1的节点D。此时，起始感测数据电压VF1已经被提供到偏移存储电路XX1的节点C。因此，通过将第一偏移电压V1和第二偏移电压V2求和而获得的累积偏移电压“V1+V2”可以存储在节点C与节点D之间的偶数电容器CE中。另外，作为节点F的电压的“VF1-V1-V2”可以通过第三开关SW3提供到节点G。

在第五时段P5中，作为节点G的电压的“VF1-V1-V2”可以被采样电路SH采样并且可以作为第二检测电压VSIO输出到时序控制器20。

图12是示出在第n-1帧的垂直有效时段中第(n-1)感测驱动图8的像素驱动电路的驱动波形的图。

参照图12，可以通过第一时段P1至第五时段P5执行第(n-1)感测驱动。通过第(n-1)感测驱动，第n-1偏移电压Vn-1可以存储在电容器C中，并且基于模拟运算电路XX2的第二减法器DIF2，节点F的电压可以是“VF1-V1-V2-…-Vn-1”。累积偏移电压“V1+V2+…+Vn-1”可以存储在偏移存储电路XX1的奇数电容器CO中。此外，作为节点G的电压的“VF1-V1-V2-…-Vn-1”可以由采样电路SH采样并且可以作为第n-1检测电压VSIO输出到时序控制器20。

图13是示出在第n帧的垂直有效时段中第n感测驱动图8的像素驱动电路的驱动波形的图。

参照图13，可以通过第一时段P1至第五时段P5来执行第n感测驱动。通过第n感测驱动，第n偏移电压Vn可以存储在电容器C中，并且基于模拟运算电路XX2的第二减法器DIF2，节点F的电压可以是“VF1-V1-V2-…-Vn-1”。累积偏移电压“V1+V2+…+Vn-1+Vn”可以存储在偏移存储电路XX1的奇数电容器CO中。此外，作为节点G的电压的“VF1-V1-V2-…-Vn-1-Vn”可以由采样电路SH采样并且可以作为第n检测电压VSIO输出到时序控制器20。

在本实施方式中，可以通过使用多个垂直消隐时段来连续多次感测同一像素，因此可以在显示输入图像的实时驱动中感测和补偿每个像素中包括的驱动元件的阈值电压。

在本实施方式中，可以基于针对相同像素的先前感测结果而重复且连续地降低要施加到相同像素的感测数据电压，因此，可以感测包括在相同的像素中的驱动元件的阈值电压。根据本实施方式，可以提高感测的准确度，可以降低功耗，并且可以不需要用于感测驱动元件的阈值电压的单独断电时段，从而减少断电时间。此外，驱动元件的阈值电压可以在实时驱动中被感测和补偿，而无需等待断电时间，因此可以提高显示质量。

根据本公开内容的效果不限于以上示例，并且其他各种效果可以包括在说明书中。

尽管已参照示例性实施方式具体示出和描述了本公开内容，但是本领域的普通技术人员将理解，在不背离如所附权利要求所限定的本公开内容的精神和范围的情况下，可以对其中的形式和细节进行各种改变。

Claims (19)

1.一种电致发光显示装置，包括：

像素，所述像素包括驱动元件，所述驱动元件具有连接到数据线的栅电极和连接到参考电压线的源电极；以及

像素驱动电路，所述像素驱动电路用于在多个垂直消隐时段中通过所述数据线向所述驱动元件的所述栅电极施加感测数据电压，通过所述参考电压线检测基于所述感测数据电压从感测参考电压移位的所述驱动元件的源电极电压以获得检测电压，基于所述检测电压计算偏移电压，并基于所述偏移电压降低所述感测数据电压的电平，

其中：

所述像素驱动电路被配置成在第n帧的垂直消隐时段中向所述驱动元件的所述栅电极施加第n感测数据电压，

所述像素驱动电路被配置成在所述第n帧之前的第n-1帧的垂直消隐时段中向所述驱动元件的所述栅电极施加第n-1感测数据电压，

所述第n感测数据电压低于所述第n-1感测数据电压，并且

其中n是2或更大的自然数。

2.根据权利要求1所述的电致发光显示装置，其中：

所述像素驱动电路被配置成在所述第n-1帧的垂直消隐时段中通过所述参考电压线检测第n-1检测电压、并且将所述第n-1检测电压从所述感测参考电压增加第n-1偏移电压；

所述像素驱动电路被配置成在所述第n帧的垂直消隐时段中通过所述参考电压线检测第n检测电压、并且将所述第n检测电压从所述感测参考电压增加第n偏移电压；

所述第n偏移电压低于所述第n-1偏移电压；并且

所述第n感测数据电压比所述第n-1感测数据电压低了所述第n-1偏移电压。

3.根据权利要求2所述的电致发光显示装置，其中，当所述第n偏移电压是0V时，所述像素驱动电路将所述第n感测数据电压检测为所述驱动元件的阈值电压。

4.根据权利要求2所述的电致发光显示装置，其中，所述第n感测数据电压的电压电平是

并且

“VF1”是在第一帧的垂直消隐时段中施加到所述驱动元件的所述栅电极的第一感测数据电压，并且

是通过将从所述第一帧的垂直消隐时段一直到所述第n-1帧的垂直消隐时段的偏移电压求和而获得的累积偏移电压。

5.根据权利要求1所述的电致发光显示装置，其中，当所述驱动元件的阈值电压高于0V时，所述像素驱动电路将所述第n感测数据电压检测为所述驱动元件的阈值电压。

6.根据权利要求1所述的电致发光显示装置，其中，当所述驱动元件的阈值电压低于或等于0V时，

所述像素驱动电路将与所述第n感测数据电压不同的估计感测数据电压检测为所述驱动元件的阈值电压，并且

所述估计感测数据电压基于所述第n感测数据电压是0V的时刻而被不同地设定。

7.根据权利要求6所述的电致发光显示装置，其中：

当n是第一值时，所述估计感测数据电压被设定为第一电压值；

当n是第二值时，所述估计感测数据电压被设定为第二电压值；并且

当所述第一值低于所述第二值时，所述第一电压值低于所述第二电压值。

8.根据权利要求4所述的电致发光显示装置，其中，所述像素驱动电路包括：

参考电压电路，所述参考电压电路用于在所述第n-1帧的垂直消隐时段中向所述参考电压线输出所述感测参考电压；

采样电路，所述采样电路用于在所述第n-1帧的垂直消隐时段中通过所述参考电压线对所述第n-1检测电压进行采样；

时序控制器，所述时序控制器用于从所述第n-1检测电压中减去所述感测参考电压以计算所述第n-1偏移电压，并计算比所述第n-1感测数据电压低了所述第n-1偏移电压的所述第n感测数据电压；以及

数模转换器，所述数模转换器用于在所述第n-1帧的垂直消隐时段中向所述数据线输出所述第n-1感测数据电压，并在所述第n帧的垂直消隐时段中向所述数据线输出所述第n感测数据电压。

9.根据权利要求8所述的电致发光显示装置，其中，在所述第n帧的垂直消隐时段中，

所述参考电压电路被配置成向所述参考电压线输出所述感测参考电压，

所述采样电路被配置成对通过所述参考电压线输入的所述第n检测电压进行采样，并且

所述时序控制器被配置成从所述第n检测电压中减去所述感测参考电压以计算所述第n偏移电压，并且当所述第n偏移电压是0V时，所述时序控制器将所述第n感测数据电压检测为所述驱动元件的阈值电压。

10.一种电致发光显示装置，包括：

像素，所述像素包括驱动元件，所述驱动元件包括连接到数据线的栅电极和连接到参考电压线的源电极；以及

像素驱动电路，所述像素驱动电路用于通过所述数据线向所述驱动元件的所述栅电极施加第n感测数据电压，将基于所述第n感测数据电压从感测参考电压移位的所述驱动元件的源电极电压存储为第n偏移电压，并根据所述第n感测数据电压计算降低了所述第n偏移电压的第n检测电压，其中n是2或更大的自然数，

其中：

所述像素驱动电路被配置成在第n帧之前的第n-1帧的垂直消隐时段中向所述驱动元件的所述栅电极施加第n-1感测数据电压；并且

所述第n感测数据电压低于所述第n-1感测数据电压。

11.根据权利要求10所述的电致发光显示装置，其中，所述第n感测数据电压是在电平

处计算的，

所述第n-1感测数据电压是在电平

处计算的，“VF1”是施加到所述驱动元件的所述栅电极的起始感测数据电压，/>

是通过将一直到所述第n-1帧的垂直消隐时段的偏移电压求和而获得的第一累积偏移电压，并且

是通过将一直到所述第n-1帧之前的第n-2帧的垂直消隐时段的偏移电压求和而获得的第二累积偏移电压，并且

所述第一累积偏移电压高于所述第二累积偏移电压。

12.根据权利要求11所述的电致发光显示装置，其中，所述像素驱动电路被配置成在所述第n-1帧的垂直消隐时段中将所述第n感测数据电压计算为第n-1检测电压，并且

当所述第n检测电压等于所述第n-1检测电压时，所述像素驱动电路将所述第n检测电压检测为所述驱动元件的阈值电压。

13.根据权利要求12所述的电致发光显示装置，其中，所述像素驱动电路包括：

参考电压电路，所述参考电压电路用于在所述第n帧的垂直消隐时段中向所述参考电压线输出所述感测参考电压；

模拟运算电路，所述模拟运算电路用于在所述第n帧的垂直消隐时段中向数据线输出通过从所述起始感测数据电压中减去所述第一累积偏移电压而获得的所述第n感测数据电压，检测并存储所述第n偏移电压，并从所述第n感测数据电压中减去所述第n偏移电压以计算所述第n检测电压；

偏移存储电路，所述偏移存储电路用于在所述第n帧的垂直消隐时段中向所述模拟运算电路提供所述起始感测数据电压和所述第一累积偏移电压；

数模转换器，所述数模转换器用于在所述第n帧的垂直消隐时段中向所述偏移存储电路提供所述起始感测数据电压；

采样电路，所述采样电路用于在所述第n帧的垂直消隐时段中对所述第n检测电压进行采样；以及

时序控制器，所述时序控制器用于确定所述第n检测电压是否等于所述第n-1检测电压。

14.根据权利要求13所述的电致发光显示装置，其中，所述偏移存储电路包括：

连接在节点A与节点B之间的奇数电容器；

连接在节点C与节点D之间的偶数电容器；

连接在节点NE与节点B之间的第一奇数开关；

连接在节点NE与节点D之间的第一偶数开关；

连接在节点A与节点ND之间的第二奇数开关，其中，所述第二奇数开关被配置成接收所述起始感测数据电压；

连接在节点NC与节点A之间的第二偶数开关；

连接在节点NC与节点C之间的第三奇数开关；

连接在节点ND与节点C之间的第三偶数开关；

连接在节点D与用于地电压源的节点之间的第四奇数开关；

连接在节点B与所述用于地电压源的节点之间的第四偶数开关；以及

连接在节点NC与所述用于地电压源的节点之间的第一初始化开关。

15.根据权利要求14所述的电致发光显示装置，其中，所述模拟运算电路包括：

第一减法器，所述第一减法器包括连接到节点NC的第一非反相输入端子、连接到节点ND的第一反相输入端子和连接到节点E的第一输出端子；

第二减法器，所述第二减法器包括连接到节点E的第二非反相输入端子、连接到节点NB的第二反相输入端子和通过节点F连接到所述数据线的第二输出端子；

连接在节点NB与所述用于地电压源的节点之间的第二初始化开关；

连接在节点NB与节点H之间的第一开关；

连接到节点H的电容器；

连接在节点H与节点NA之间的第二开关；

连接在节点F与连接到所述参考电压线的节点G之间的第三开关；以及

连接在节点NE与节点F之间的第四开关。

16.根据权利要求15所述的电致发光显示装置，其中，所述采样电路包括：

连接在节点G与节点NA之间的采样开关；

连接到节点NA的采样电容器；以及

连接到节点NA的保持电容器。

17.根据权利要求10所述的电致发光显示装置，其中，当所述驱动元件的阈值电压高于0V时，所述像素驱动电路将所述第n感测数据电压检测为所述驱动元件的阈值电压。

18.根据权利要求10所述的电致发光显示装置，其中，当所述驱动元件的阈值电压低于或等于0V时，

所述像素驱动电路将与所述第n感测数据电压不同的估计感测数据电压检测为所述驱动元件的阈值电压，并且

所述估计感测数据电压基于所述第n感测数据电压是0V的时刻而被不同地设定。

19.根据权利要求18所述的电致发光显示装置，其中：

当n是第一值时，所述估计感测数据电压被设定为第一电压值；

当n是第二值时，所述估计感测数据电压被设定为第二电压值；并且

当所述第一值低于所述第二值时，所述第一电压值低于所述第二电压值。

Images