KR20230091666A - 전계 발광 표시장치 - Google Patents

전계 발광 표시장치 Download PDF

Info

Publication number
KR20230091666A
KR20230091666A KR1020210181004A KR20210181004A KR20230091666A KR 20230091666 A KR20230091666 A KR 20230091666A KR 1020210181004 A KR1020210181004 A KR 1020210181004A KR 20210181004 A KR20210181004 A KR 20210181004A KR 20230091666 A KR20230091666 A KR 20230091666A
Authority
KR
South Korea
Prior art keywords
voltage
sensing
node
offset
frame
Prior art date
Application number
KR1020210181004A
Other languages
English (en)
Inventor
홍석현
김상윤
배재윤
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210181004A priority Critical patent/KR20230091666A/ko
Priority to US17/966,135 priority patent/US20230196983A1/en
Priority to CN202211259977.6A priority patent/CN116343677A/zh
Publication of KR20230091666A publication Critical patent/KR20230091666A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0272—Details of drivers for data electrodes, the drivers communicating data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

이 전계 발광 표시장치는 게이트전극이 데이터라인에 연결되고, 소스전극이 기준전압라인에 연결된 구동 소자를 포함한 픽셀; 및 복수의 수직 블랭크 구간들에서, 상기 데이터라인을 통해 상기 구동 소자의 게이트전극에 센싱용 데이터전압을 인가하고, 상기 센싱용 데이터전압에 따라 센싱용 기준전압으로부터 변하는 상기 구동 소자의 소스전극 전압을 상기 기준전압라인을 통해 검출하고, 검출전압을 기반으로 옵셋 전압을 산출한 후에, 상기 옵셋 전압을 기반으로 상기 센싱용 데이터전압의 크기를 낮추는 픽셀 구동회로를 포함한다.

Description

전계 발광 표시장치{Electroluminescence Display Device}
본 명세서는 전계 발광 표시장치에 관한 것이다.
액티브 매트릭스 타입의 전계 발광 표시장치는 발광 소자와 구동 소자를 각각 포함한 픽셀들을 매트릭스 형태로 배열하고 영상 데이터의 계조에 따라 픽셀들에서 구현되는 영상의 휘도를 조절한다. 구동 소자는 자신의 게이트전극과 소스전극 사이에 걸리는 전압(이하, "게이트-소스 간 전압"이라 함)에 따라 발광 소자에 흐르는 픽셀전류를 제어한다. 픽셀전류에 따라 발광 소자의 발광량과 화면의 휘도가 결정된다.
구동 소자의 문턱 전압은 픽셀의 구동 특성을 결정하므로 모든 픽셀들에서 동일해야 하지만, 공정 편차 및 열화 특성 편차 등 다양한 원인에 의해 픽셀들 간에 서로 달라질 수 있다. 이러한 문턱 전압 차이는 픽셀들 간에 휘도 편차를 초래하여 원하는 화상을 구현하는 데 제약이 된다.
구동 소자의 문턱 전압 차이를 센싱 및 보상하는 종래 기술이 알려져 있으나, 구동 소자의 문턱 전압을 센싱하기 위한 시간이 길기 때문에 상기 종래 기술은 입력 화상이 표시되는 실시간 구동(즉, 디스플레이 구동) 중에 적용되기 어렵다.
따라서, 본 명세서는 실시간 구동 중에 구동 소자의 문턱 전압이 센싱 및 보상될 수 있도록 한 전계 발광 표시장치를 제공한다.
본 명세서의 일 실시예에 따른 전계 발광 표시장치는 게이트전극이 데이터라인에 연결되고, 소스전극이 기준전압라인에 연결된 구동 소자를 포함한 픽셀; 및 복수의 수직 블랭크 구간들에서, 상기 데이터라인을 통해 상기 구동 소자의 게이트전극에 센싱용 데이터전압을 인가하고, 상기 센싱용 데이터전압에 따라 센싱용 기준전압으로부터 변하는 상기 구동 소자의 소스전극 전압을 상기 기준전압라인을 통해 검출하고, 검출전압을 기반으로 옵셋 전압을 산출한 후에, 상기 옵셋 전압을 기반으로 상기 센싱용 데이터전압의 크기를 낮추는 픽셀 구동회로를 포함하고, 제n(n은 2이상의 자연수) 프레임의 수직 블랭크 구간에서 상기 구동 소자의 게이트전극에 인가되는 제n 센싱용 데이터전압은, 상기 제n 프레임에 앞선 제n-1 프레임의 수직 블랭크 구간에서 상기 구동 소자의 게이트전극에 인가되는 제n-1 센싱용 데이터전압보다 더 작다.
본 명세서의 다른 실시예에 따른 전계 발광 표시장치는 게이트전극이 데이터라인에 연결되고, 소스전극이 기준전압라인에 연결된 구동 소자를 포함한 픽셀; 및 제n(n은 2이상의 자연수) 프레임의 수직 블랭크 구간에서, 상기 데이터라인을 통해 상기 구동 소자의 게이트전극에 제n 센싱용 데이터전압을 인가하고, 상기 제n 센싱용 데이터전압에 따라 센싱용 기준전압으로부터 변하는 상기 구동 소자의 소스전극 전압을 제n 옵셋 전압으로 저장한 후, 상기 제n 센싱용 데이터전압으로부터 상기 제n 옵셋 전압만큼 더 낮아진 제n 검출전압을 도출하는 픽셀 구동회로를 포함하고, 상기 제n 센싱용 데이터전압은, 상기 제n 프레임보다 앞선 제n-1 프레임의 수직 블랭크 구간에서 상기 구동 소자의 게이트전극에 인가되는 제n-1 센싱용 데이터전압보다 더 작다.
본 실시예는 복수개의 수직 블랭크 기간들을 이용하여 동일 픽셀을 복수회 연속 센싱함으로써, 입력 화상이 표시되는 실시간 구동 중에 각 픽셀에 포함된 구동 소자의 문턱 전압이 센싱 및 보상될 수 있도록 할 수 있다.
본 실시예는 동일 픽셀을 대상으로 한 직전 센싱 결과를 기반으로 상기 동일 픽셀에 인가될 센싱용 데이터전압을 반복적 및 지속적으로 낮춤으로써, 상기 동일 픽셀에 포함된 구동 소자의 문턱 전압을 센싱한다. 본 실시예에 따르면, 센싱의 정확성이 향상되고 소비전력이 경감되는 장점이 있으며, 구동 소자의 문턱전압 센싱을 위한 별도의 파워 오프 구간이 불필요하여 오프 타임이 저감될 수 있다. 또한, 오프 타임을 기다릴 필요 없이 실시간 구동 중에 구동 소자의 문턱전압이 센싱 및 보상될 수 있기 때문에, 표시 품위가 보다 향상될 수 있다.
본 명세서에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 명세서의 실시예에 따른 전계 발광 표시장치를 보여주는 도면이다.
도 2는 도 1의 픽셀 어레이와 전원회로에 연결된 데이터 구동부의 일 구성을 보여주는 도면이다.
도 3은 일 픽셀에 포함된 구동 소자의 문턱 전압을 센싱하기 위한 픽셀과 픽셀 구동회로의 일 연결 구성을 보여주는 도면이다.
도 4는 도 3의 픽셀 구동회로를 센싱 구동시키기 위한 일 비교예로서 종래의 기술 콘셉을 구현하기 위한 구동 파형을 보여주는 도면이다.
도 5a 및 도 5b는 도 3의 픽셀 구동회로를 센싱 구동시키기 위한 실시예로서, 구동 소자의 문턱 전압을 센싱하기 위한 일 기술 콘셉을 보여주는 도면들이다.
도 6 및 도 7은 구동 소자의 문턱 전압 크기에 따른 본 발명의 기술 콘셉의 적용 예들을 보여주는 도면들이다.
도 8은 일 픽셀에 포함된 구동 소자의 문턱 전압을 센싱하기 위한 픽셀과 픽셀 구동회로의 다른 연결 구성을 보여주는 도면이다.
도 9는 복수 프레임들의 수직 액티브 구간들에서 도 8의 픽셀 구동회로를 디스플레이 구동시키기 위한 구동 파형을 보여주는 도면이다.
도 10a 및 도 10b는 제1 프레임의 수직 블랭크 구간에서 도 8의 픽셀 구동회로를 제1차 센싱 구동시키기 위한 구동 파형과 노드 전압 변화를 보여주는 도면이다.
도 11a 및 도 11b는 제2 프레임의 수직 블랭크 구간에서 도 8의 픽셀 구동회로를 제2차 센싱 구동시키기 위한 구동 파형과 노드 전압 변화를 보여주는 도면이다.
도 12는 제n-1 프레임의 수직 블랭크 구간에서 도 8의 픽셀 구동회로를 제n-1차 센싱 구동시키기 위한 구동 파형을 보여주는 도면이다.
도 13은 제n 프레임의 수직 블랭크 구간에서 도 8의 픽셀 구동회로를 제n차 센싱 구동시키기 위한 구동 파형을 보여주는 도면이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서에서 표시패널의 기판 상에 형성되는 픽셀과 픽셀 구동회로에 포함된 트랜지스터는 n 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 TFT(Thin Film Transistor)로 구현되거나 또는 p 타입 MOSFET 구조의 TFT로 구현될 수도 있다. TFT는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. TFT 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 TFT에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 TFT (NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 TFT에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. 이에 반해, p 타입 TFT(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 TFT에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다.
한편, 본 명세서에서 TFT의 반도체층은 옥사이드 소자, 아몰포스 실리콘 소자, 폴리 실리콘 소자 중 적어도 어느 하나로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 명세서의 실시예를 상세히 설명한다. 이하의 설명에서, 본 명세서와 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1은 본 명세서의 실시예에 따른 전계 발광 표시장치를 보여주는 도면이다. 그리고, 도 2는 도 1의 픽셀 어레이와 전원회로에 연결된 데이터 구동부의 일 구성을 보여주는 도면이다.
도 1 및 도 2를 참조하면, 본 명세서의 일 실시예에 따른 전계 발광 표시장치는 표시패널(10), 게이트 구동회로(15), 타이밍 콘트롤러(20), 데이터 구동회로(25), 및 전원 회로(30)를 포함한다.
표시패널(10)에는 다수의 픽셀 라인들(PNL1~PNL4)이 구비되고, 각 픽셀라인에는 다수의 픽셀들(PXL)과 복수의 신호라인들이 구비된다. 본 명세서에서 설명되는 “픽셀 라인”은 물리적인 신호라인이 아니라, 게이트라인의 연장 방향을 따라 서로 이웃한 픽셀들(PXL)과 신호 라인들의 집합체를 의미한다. 신호라인들은 픽셀들(PXL)에 연결된다. 신호라인들은 픽셀들(PXL)에 디스플레이용 데이터전압(Vdata)과 센싱용 데이터전압(SVdata)을 공급하기 위한 데이터라인들(140), 픽셀들(PXL)에 디스플레이용 기준전압(VPRER)과 센싱용 기준전압(VPRES)을 공급하고, 픽셀들(PXL)로부터 옵셋 전압들(VSIO)을 리드 아웃하기 위한 기준전압 라인들(150), 픽셀들(PXL)에 게이트신호(SCAN)를 공급하는 게이트라인들(160), 및 픽셀들(PXL)에 고전위 픽셀 전압을 공급하기 위한 고전위 전원 라인들(PWL)을 포함할 수 있다.
표시패널(10)의 픽셀들(PXL)은 매트릭스 형태로 배치되어 픽셀 어레이(Pixel array)를 구성한다. 픽셀 어레이에 포함된 각 픽셀(PXL)는 데이터라인들(140) 중 어느 하나에, 기준전압 라인들(150) 중 어느 하나에, 고전위 전원 라인들(PWL) 중 어느 하나에, 그리고 게이트라인들(160) 중 어느 하나에 연결될 수 있다. 각 픽셀(PXL)은 전원 회로(30)로부터 저전위 픽셀 전압을 더 공급받을 수 있다.
타이밍 콘트롤러(20)는 호스트 시스템으로부터 입력되는 타이밍 신호들, 예컨대 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등을 참조로 게이트 구동회로(15)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와, 데이터 구동회로(25)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 생성할 수 있다.
데이터 타이밍 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock), 및 소스 출력 인에이블신호(Source Output Enable) 등을 포함할 수 있으나 이에 한정되지 않는다. 게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock) 등을 포함할 수 있으나, 이에 한정되지 않는다.
타이밍 콘트롤러(20)는 게이트 구동회로(15)와 데이터 구동회로(25)의 동작 타이밍들을 제어함으로써, 각 프레임의 수직 블랭크 기간에서 픽셀들(PXL)의 구동 특성을 센싱하되, 복수개의 수직 블랭크 기간들을 이용하여 동일 픽셀에 대한 구동 특성을 복수회 연속 센싱함으로써, 입력 화상이 표시되는 실시간 구동 중에 각 픽셀(PXL)에 포함된 구동 소자의 문턱 전압이 센싱 및 보상될 수 있도록 할 수 있다. 본 실시예의 실시간 센싱 방식은 동일 픽셀을 대상으로 한 직전 센싱 결과를 기반으로 상기 동일 픽셀에 인가될 센싱용 데이터전압(SVdata)을 반복적 및 지속적으로 낮춤으로써, 상기 동일 픽셀에 포함된 구동 소자의 문턱 전압을 센싱하는 방식이다. 이 실시간 센싱 방식에 따르면, 센싱의 정확성이 향상되고 소비전력이 경감되는 장점이 있으며, 구동 소자의 문턱전압 센싱을 위한 별도의 파워 오프 구간이 불필요하여 오프 타임이 저감될 수 있다. 또한, 오프 타임을 기다릴 필요 없이 실시간 구동 중에 구동 소자의 문턱전압이 센싱 및 보상될 수 있기 때문에, 표시 품위가 보다 향상될 수 있다.
여기서, 수직 블랭크 기간은 이웃한 수직 액티브 기간들 사이에 위치하며 영상 데이터(DATA)에 대응되는 디스플레이용 데이터전압(Vdata)이 픽셀들(PXL)로 공급되지 않는 기간이다. 수직 액티브 기간은 입력 화상을 위한 영상 데이터(DATA)가 디스플레이용 데이터전압(Vdata)으로 변환된 후 픽셀들(PXL)로 공급되는 기간이다.
타이밍 콘트롤러(20)는 표시패널(10)의 픽셀 라인들(PNL1~PNL4)에 대한 센싱 구동 타이밍과 디스플레이 구동 타이밍을 정해진 시퀀스에 따라 제어함으로써, 디스플레이 구동과 센싱 구동을 구현할 수 있다. 디스플레이 구동 타이밍은 수직 액티브 구간에 대응되는 데 반해, 센싱 구동 타이밍은 수직 블랭크 구간에 대응된다.
타이밍 콘트롤러(20)는 디스플레이 구동을 위한 타이밍 제어신호들(GDC,DDC)과 센싱 구동을 위한 타이밍 제어신호들(GDC,DDC)을 서로 다르게 생성할 수 있다.
센싱 구동은 직전 센싱 결과에 따라 직전보다 더 낮아진 센싱용 데이터전압(SVdata)을 센싱 대상 픽셀(PXL)에 반복적으로 기입하고 그때마다 해당 픽셀(PXL)로부터 새로운 센싱 결과를 얻되, 이 새로운 센싱 결과의 변화가 0V가 될 때의 센싱용 데이터전압(SVdata)을 해당 픽셀(PXL)의 구동 특성(즉, 구동 소자의 문턱전압)으로 검출한다. 센싱 구동은 해당 픽셀(PXL)의 문턱전압 변화를 보상하기 위한 보상값을 업데이트하는 것을 더 포함할 수 있다. 타이밍 콘트롤러(20)는 해당 픽셀(PXL)에 공급될 입력 영상 데이터(DATA)를 상기 보상값을 기반으로 보상함으로써, 구동 소자의 문턱전압 변화로 인한 화질 열화를 방지할 수 있다.
디스플레이 구동은 상기 업데이트된 보상값을 기반으로 하여, 해당 픽셀들(PXL)에 입력될 디지털 영상 데이터(DATA)를 보정하고, 보정된 영상 데이터에 대응되는 디스플레이용 데이터전압(Vdata)을 해당 픽셀들(PXL)에 인가하여 입력 영상을 표시하는 것을 의미한다.
게이트 구동회로(15)는 표시패널(10)에 내장될 수 있다. 게이트 구동회로(15)는 픽셀 어레이가 형성된 표시 영역 바깥의 비 표시 영역(베젤 영역)에 위치할 수 있다.
게이트 구동회로(15)는 픽셀 어레이의 게이트라인들(160)에 연결된 복수의 게이트 스테이지들을 포함할 수 있다. 게이트 스테이지들은 픽셀들(PXL)의 스위치 소자들을 제어하기 위한 게이트신호(SCAN)를 생성하여 게이트라인들(160)에 공급한다. 디스플레이 구동시, 게이트신호(SCAN)는 디스플레이용 데이터전압(Vdata)이 공급될 1 픽셀 라인을 선택한다. 센싱 구동시, 게이트신호(SCAN)는 센싱용 데이터전압(SVdata)이 공급될 1 픽셀 라인을 선택한다.
데이터 구동회로(25)는 데이터전압 생성회로(DAC)와 센싱 회로(22)를 포함할 수 있다.
데이터전압 생성회로(DAC)는 각 데이터 채널(DCH)을 통해 각 데이터라인(140)에 연결된다. 데이터전압 생성회로(DAC)는 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환기(Digital to Analog converter)로 구현될 수 있다. 데이터전압 생성회로(DAC)는 센싱 구동에 필요한 센싱용 데이터전압(SVdata)과 디스플레이 구동에 필요한 디스플레이용 데이터전압(Vdata)을 생성하고, 센싱용 데이터전압(SVdata)과 디스플레이용 데이터전압(Vdata)을 데이터라인(140)을 통해 픽셀(PXL)에 공급한다.
센싱 회로(22)는 각 센싱 채널(SCH)을 통해 기준전압 라인들(150)에 연결될 수 있다. 센싱 회로(22)는 기준전압 회로와 샘플링 회로와 아날로그-디지털 컨버터를 포함할 수도 있고(도 3 참조), 또는 기준전압 회로와 샘플링 회로와 옵셋 저장회로와 연산 회로와 아날로그-디지털 컨버터를 포함할 수도 있다(도 8 참조).
센싱 회로(22)는 디스플레이 구동시 디스플레이용 기준전압(VPRER)을 기준전압 라인들(150)를 통해 픽셀들(PXL)에 공급할 수 있다. 센싱 회로(22)는 센싱 구동시 센싱용 기준전압(VPRES)을 기준전압 라인들(150)를 통해 픽셀들(PXL)에 공급할 수 있다.
센싱 구동시, 센싱 회로(22)는 복수의 수직 블랭크 구간들에서 서로 다른 크기의 센싱용 데이터전압(SVdata)에 따라 센싱용 기준전압으로부터 서로 다른 크기로 변하는 구동 소자의 소스전극 전압들을 기준전압라인(150)을 통해 검출전압들로 검출할 수 있다(도 3 참조).
센싱 구동시, 센싱 회로(22)는 복수의 수직 블랭크 구간들에서 서로 다른 크기의 센싱용 데이터전압(SVdata)에 따라 센싱용 기준전압으로부터 서로 다른 크기로 변하는 구동 소자의 소스전극 전압들을 기준전압라인(150)을 통해 옵셋 전압들로 검출 및 저장한 후, 제n(n은 2이상의 자연수) 센싱용 데이터전압으로부터 제n 옵셋 전압만큼 더 낮아진 제n 검출전압을 출력할 수 있다(도 8 참조).
전원 회로(30)는 픽셀들(PXL)에 공급될 고전위 픽셀 전압과 저전위 픽셀 전압을 생성할 수 있다. 또한, 전원 회로(30)는 센싱 회로(22)에 공급될 디스플레이용 기준전압(VPRER), 센싱용 기준전압(VPRES), 기저 전압(GND) 등을 생성할 수 있다. 픽셀(PXL)의 구동 특성과 센싱 회로(22)의 센싱 레인지 등이 만족될 수 있도록, 디스플레이용 기준전압(VPRER)은 센싱용 기준전압(VPRES)보다 높을 수 있다. 센싱용 기준전압(VPRES)은 기저 전압(GND)과 동일한 전압 레벨을 가질 수 있으나, 이에 한정되지 않는다.
<제1 실시예>
도 3은 일 픽셀에 포함된 구동 소자의 문턱 전압을 센싱하기 위한 픽셀과 픽셀 구동회로의 일 연결 구성을 보여주는 도면이다.
도 3을 참조하면, 일 픽셀(PXL)은 발광 소자(EL), 구동 TFT(DT), 스위치 TFT들(ST1,ST2), 및 스토리지 커패시터(Cst)를 포함한다. 구동 TFT(DT)와 스위치 TFT들(ST1,ST2)은 NMOS로 구현될 수 있으나 이에 한정되지 않는다.
발광 소자(EL)는 구동 TFT(DT)로부터 공급되는 픽셀 전류에 따라 발광한다. 발광 소자(EL)는 유기 발광층을 포함한 유기발광다이오드로 구현될 수도 있고, 무기 발광층을 포함한 무기발광다이오드로 구현될 수도 있다. 발광 소자(EL)의 애노드 전극은 소스 노드(N2)에 연결되고, 캐소드 전극은 저전위 픽셀 전압(EVSS)의 입력단에 연결된다.
구동 TFT(DT)는 게이트-소스 간 전압에 대응하여 픽셀 전류를 생성하는 구동 소자이다. 구동 TFT(DT)의 게이트전극은 게이트 노드(N1)에 연결되고, 제1 전극은 고전위 전원 라인(PWL)을 통해 고전위 픽셀 전압(EVDD)의 입력단에 연결되며, 제2 전극은 소스 노드(N2)에 연결된다.
스위치 TFT들(ST1,ST2)은 구동 TFT(DT)의 게이트-소스 간 전압을 설정하고, 구동 TFT(DT)의 제1 전극과 데이터라인(14)을 연결하거나 또는, 구동 TFT(DT)의 제2 전극과 기준전압 라인(150)을 연결하는 스위치 소자들이다.
제1 스위치 TFT(ST1)는 데이터라인(140)과 게이트 노드(N1) 사이에 연결되어 게이트라인(160)으로부터의 게이트신호(SCAN)에 따라 턴 온 된다. 제1 스위치 TFT(ST1)는 디스플레이 구동 또는 센싱 구동시에 턴 온 된다. 제1 스위치 TFT(ST1)가 턴 온 될 때, 디스플레이용 데이터전압(Vdata) 또는 센싱용 데이터전압(SVdata)이 게이트 노드(N1)에 인가된다. 제1 스위치 TFT(ST1)의 게이트전극은 게이트라인(160)에 접속되고, 제1 전극은 데이터 라인(140)에 접속되며, 제2 전극은 게이트 노드(N1)에 접속된다.
제2 스위치 TFT(ST2)는 기준전압 라인(150)과 소스 노드(N2) 사이에 연결되어 게이트라인(160)으로부터의 게이트신호(SCAN)에 따라 턴 온 된다. 제2 스위치 TFT(ST2)는 디스플레이 구동 또는 센싱 구동시에 턴 온 되어 디스플레이용 기준전압(VPRER) 또는 센싱용 기준전압(VPRES)을 소스 노드(N2)에 인가한다. 제2 스위치 TFT(ST2)는 센싱 구동시에 턴 온 되어 소스 노드(N2)와 기준전압 라인(150)을 연결함으로써, 구동 TFT(DT)의 구동 특성이 반영된 소스 노드(N2)의 전압을 기준전압 라인(150)에 충전시킨다. 제2 스위치 TFT(ST2)의 게이트전극은 게이트라인(160)에 연결되고, 제1 전극은 기준전압 라인(150)에 연결되며, 제2 전극은 소스 노드(N2)에 연결된다.
스토리지 커패시터(Cst)는 게이트 노드(N1)와 소스 노드(N2)에 연결되고, 디스플레이 구동 또는 센싱 구동시에 구동 TFT(DT)의 게이트-소스 간 전압을 일정 기간 동안 유지한다.
이러한 픽셀(PXL)은 디스플레이 구동시에 디스플레이용 데이터전압(Vdata)과 디스플레이용 기준전압(VPRER) 간의 전압 차이에 기반한 제1 픽셀 전류로 발광 소자(EL)를 발광시킴으로써, 입력 화상을 표시한다. 그리고, 픽셀(PXL)은 센싱 구동시에 센싱용 데이터전압(SVdata)과 센싱용 기준전압(VPRES) 간의 전압 차이에 기반한 제2 픽셀 전류에 따라 소스 노드(N2)와 기준전압 라인(150)을 충전한다. 센싱 구동시에 발광 소자(EL)는 발광되지 않는다.
일 픽셀(PXL)은 센싱 구동을 위해 픽셀 구동회로(PNL-DRV)에 연결된다.
픽셀 구동회로(PNL-DRV)는 기준전압 회로(INT)와, 샘플링 회로(SH)와, 아날로그-디지털 컨버터(ADC)와, 타이밍 콘트롤러(20)와, 데이터전압 생성회로(DAC)를 포함할 수 있으며, 전술한 게이트 구동회로(미도시)를 더 포함할 수 있다.
기준전압 회로(INT)는 디스플레이용 기준전압(VPRER)을 기준전압 라인(150)에 공급하기 위한 제1 기준전압 스위치(RPRE)와, 센싱용 기준전압(VPRES)을 기준전압 라인(150)에 공급하기 위한 제2 기준전압 스위치(SPRE)를 포함한다. 제1 기준전압 스위치(RPRE)는 디스플레이 구동 중에 온 되고, 센싱 구동시에 오프 상태를 유지한다. 제2 기준전압 스위치(SPRE)는 센싱 구동 중에 온 되고, 디스플레이 구동시에 오프 상태를 유지한다.
샘플링 회로(SH)는 센싱 구동시에 픽셀(PXL)의 소스노드 전압이 반영된 기준전압 라인(150)의 전압(검출전압)을 샘플링한다. 샘플링 회로(SH)는 샘플링 스위치(SAM), 샘플링 커패시터(CSAM), 및 홀딩 스위치(HOLD)로 구성될 수 있다. 샘플링 스위치(SAM)는 기준전압 라인(150)과 노드 NA 사이에 연결되고, 샘플링 커패시터(CSAM)는 일측 전극이 노드 NA에 연결되며, 홀딩 스위치(HOLD)는 노드 NA와 아날로그-디지털 컨버터(ADC) 사이에 연결된다.
아날로그-디지털 컨버터(ADC)는 샘플링 회로(SH)의 출력을 디지털 형식의 검출 전압(VSIO)으로 변환하여 타이밍 콘트롤러(20)에 공급한다.
타이밍 콘트롤러(20)는 디지털 형식의 검출 전압(VSIO)을 기반으로 센싱 구동에 필요한 디지털 연산을 수행한다. 구체적으로, 타이밍 콘트롤러(20)는 디지털 검출 전압(VSIO)을 기반으로 디지털 옵셋 전압을 산출한다. 타이밍 콘트롤러(20)는 센싱용 기준전압(VPRES)의 디지털 크기와 현재의 수직 블랭크 구간에서 공급된 센싱용 데이터전압(SVdata)의 디지털 크기를 미리 알고 있다. 타이밍 콘트롤러(20)는 검출 전압(VSIO)과 센싱용 기준전압(VPRES) 간의 차이를 디지털 옵셋 전압으로 산출한다. 상기 디지털 옵셋 전압이 0V보다 클 경우, 타이밍 콘트롤러(20)는 후속 수직 블랭크 구간에서 공급될 센싱용 데이터전압(SVdata)의 디지털 크기를 상기 디지털 옵셋 전압만큼 더 낮추어 데이터전압 생성회로(DAC)에 공급한다. 그러면, 데이터전압 생성회로(DAC)는 후속 수직 블랭크 구간에서 이뤄지는 센싱 구동시에 상기 옵셋 전압만큼 더 낮아진 센싱용 데이터전압(SVdata)을 생성하여 픽셀(PXL)에 공급한다.
한편, 디지털 옵셋 전압이 0V일 경우(즉, 검출 전압(VSIO)과 센싱용 기준전압(VPRES)이 서로 같을 때), 타이밍 콘트롤러(20)는 현재의 수직 블랭크 구간에서 공급된 센싱용 데이터전압(SVdata)의 크기를 구동 소자의 문턱전압 크기로 판정하고, 해당 픽셀(PXL)에 대한 센싱 동작을 중지시킨다.
센싱 구동시, 픽셀 구동회로(PNL-DRV)의 동작을 간략히 설명하면 다음과 같다.
제n-1 프레임의 수직 블랭크 구간에서, 기준전압 회로(INT)는 센싱용 기준전압(VPRES)을 기준전압라인(150)에 출력하고, 데이터전압 생성회로(DAC)는 제n-1 센싱용 데이터전압(SVdata)을 데이터라인(140)으로 출력하고, 샘플링 회로(SH)는 제n-1 검출전압(VSIO)을 기준전압라인(150)을 통해 샘플링한다. 그러면, 타이밍 콘트롤러(20)는 제n-1 검출전압(VSIO)으로부터 센싱용 기준전압(VPRES)을 감산하여 제n-1 옵셋 전압을 산출하고, 제n-1 센싱용 데이터전압(SVdata)으로부터 제n-1 옵셋 전압만큼 더 낮아진 제n 센싱용 데이터전압(SVdata)을 산출한다.
이어서, 제n 프레임의 수직 블랭크 구간에서, 기준전압 회로(INT)는 센싱용 기준전압(VPRES)을 기준전압라인(150)에 출력하고, 데이터전압 생성회로(DAC)는 제n 센싱용 데이터전압(SVdata)을 데이터라인(140)으로 출력하고, 샘플링 회로(SH)는 제n 검출전압(VSIO)을 기준전압라인(150)을 통해 샘플링한다. 그러면, 타이밍 콘트롤러(20)는 제n 검출전압(VSIO)으로부터 센싱용 기준전압(VPRES)을 감산하여 제n 옵셋 전압을 산출한다. 만약, 제n 옵셋 전압이 0V일 때 타이밍 콘트롤러(20)는 제n 센싱용 데이터전압을 구동 소자의 문턱전압으로 검출한다.
도 4는 도 3의 픽셀 구동회로를 센싱 구동시키기 위한 일 비교예로서 종래의 기술 콘셉을 구현하기 위한 구동 파형을 보여주는 도면이다.
도 4를 참조하면, 종래의 기술 콘셉은 구동 소자(DT)의 게이트-소스 간 전압 차이(△V)가 구동 소자(DT)의 문턱전압(Vth)이 될 때까지 구동 소자(DT)를 소스 팔로워 방식으로 동작시킨다. 이를 위해, 구동 소자(DT)의 게이트전극에는 센싱용 데이터전압(SVdata)이 공급되고 구동 소자(DT)의 소스전극에는 센싱용 기준전압(VPRES)이 공급된다. 구동 소자(DT)에 흐르는 픽셀 전류에 의해 소스노드의 전압(Vs)이 게이트노드의 전압(Vg)을 향해 상승하며, 이러한 소스 팔로잉 동작은 구동 소자(DT)의 게이트-소스 간 전압 차이(△V)가 구동 소자(DT)의 문턱전압(Vth)이 될 때까지(즉, 구동 소자(DT)가 오프될 때까지) 계속된다.
이러한 종래의 기술 콘셉에 따르면, 고정된 크기의 센싱용 데이터전압(SVdata)에 의해 게이트노드의 전압(Vg)이 고정되고, 이 상태에서 소스노드의 전압(Vs)이 게이트노드의 전압(Vg)을 향해 서서히 상승되기 때문에, 구동 소자(DT)의 게이트-소스 간 전압 차이(△V)가 구동 소자(DT)의 문턱전압(Vth)이 될 때까지 걸리는 센싱 시간(XY)이 길다. 이 센싱 시간(XY)은 수직 블랭크 구간(BLK)보다 훨씬 더 길기 때문에, 종래의 기술 콘셉은 입력 화상이 표시되는 실시간 구동(즉, 디스플레이 구동) 중에 적용되기 어려운 것이다.
도 5a 및 도 5b는 도 3의 픽셀 구동회로를 센싱 구동시키기 위한 실시예로서, 구동 소자의 문턱 전압을 센싱하기 위한 일 기술 콘셉을 보여주는 도면들이다.
본 실시예의 일 기술 콘셉은 도 3의 픽셀(PXL)과 픽셀 구동회로(PNL-DRV)를 대상으로 한다. 도 5a를 참조하면, 픽셀 구동회로(PNL-DRV)는 복수의 수직 블랭크 구간들(BLK)을 활용하여 해당 픽셀(PXL)의 문턱전압(Vth)이 검출될 때까지 도 5b와 같은 센싱 구동을 반복한다. 픽셀 구동회로(PNL-DRV)는 센싱 구동이 반복될 때마다 옵셋 전압(V1~Vn)을 누적하고, 누적 옵셋 전압만큼 센싱용 데이터전압(SVdata)의 크기를 낮춘다. 픽셀 구동회로(PNL-DRV)는 센싱 구동이 반복될 때마다 직전 옵셋 전압만큼 더 낮아지는 센싱용 데이터전압(SVdata)을 해당 픽셀(PXL)에 공급하여 새로운 센싱 결과(VSIO)를 반복해서 얻는다. 새로운 센싱 결과(VSIO)는 센싱 구동이 반복될수록 감소하므로, 픽셀 구동회로(PNL-DRV)는 상기 새로운 센싱 결과(VSIO)의 변화가 0V가 될 때의 센싱용 데이터전압(SVdata)을 해당 픽셀(PXL)의 구동 특성(즉, 구동 소자의 문턱전압)으로 검출한다.
이러한 본 실시예의 일 기술 콘셉에 따르면, 제n 프레임(Fn)의 수직 블랭크 구간(BLK)에서 구동 소자의 게이트전극에 인가되는 제n 센싱용 데이터전압(SVdata(Fn))은, 제n 프레임에 앞선 제n-1 프레임의 수직 블랭크 구간(BLK)에서 구동 소자의 게이트전극에 인가되는 제n-1 센싱용 데이터전압(SVdata(Fn-1))보다 더 작다.
그리고, 제n-1 프레임(Fn-1)의 수직 블랭크 구간(BLK)에서 기준전압라인(150)을 통해 검출되는 제n-1 검출전압(VSIO)은 센싱용 기준전압(VPRES)으로부터 제n-1 옵셋 전압(Vn-1)만큼 상승하고, 제n 프레임(Fn)의 수직 블랭크 구간(BLK)에서 기준전압라인(150)을 통해 검출되는 제n 검출전압(VSIO)은 센싱용 기준전압(VPRES)으로부터 제n-1 옵셋 전압(Vn-1)보다 더 작은 제n 옵셋 전압(Vn)만큼 상승한다. 따라서, 제n 센싱용 데이터전압(SVdata(Fn))은 제n-1 센싱용 데이터전압(SVdata(Fn-1))보다 제n-1 옵셋 전압(Vn-1) 만큼 더 낮다.
제n 센싱용 데이터전압(SVdata(Fn))은, "VF1-
Figure pat00001
"의 크기를 갖는다. 여기서, 상기 "VF1"은 제1 프레임(F1)의 수직 블랭크 구간(BLK)에서 구동 소자(DT)의 게이트전극에 인가되는 제1 센싱용 데이터전압(SVdata(F1))이고, 상기 "
Figure pat00002
"은 제1 프레임(F1)의 수직 블랭크 구간(BLK)부터 제n-1 프레임(Fn-1)의 수직 블랭크 구간(BLK)까지의 옵셋 전압들(V1~Vn-1)이 더해진 누적 옵셋 전압이다.
새로운 센싱 결과(VSIO)의 변화가 0V가 되는 타이밍은 새로운 옵셋 전압의 크기가 0V일 때이다. 만약, 제n 옵셋 전압(Vn)이 0V라면, 제n 센싱용 데이터전압(SVdata(Fn))이 구동 소자의 문턱전압(Vth)으로 검출된다. 이때, 문턱전압(Vth) 검출값은 "VF1-(V1+V2+??Vn-1)"이 된다.
도 6 및 도 7은 구동 소자의 문턱 전압 크기에 따른 본 발명의 기술 콘셉의 적용 예들을 보여주는 도면들이다.
도 6을 참조하면, 구동 소자의 문턱 전압(Vth)은 케이스 1,2와 같이 네거티브 방향으로 변할 수도 있고, 케이스 3,4와 같이 포지티브 방향으로 변할 수도 있다. 케이스 1,2,3,4의 문턱전압 크기를 서로 다르다. 본 발명의 기술 콘셉은 도 6에 도시된 것처럼 센싱용 데이터전압을 낮춰 가면서 구동 소자의 게이트전극에 공급되여 센싱 결과를 얻되, 센싱 결과의 변화가 없을 때의 센싱용 데이터전압을 구동 소자의 문턱전압(Vth)으로 검출하는 것이다.
데이터전압 생성회로(DAC)의 출력 허용 범위는 0V와 그 이상의 양의 전압이다. 데이터전압 생성회로(DAC)는 음의 전압을 출력할 수 없다. 구동 소자의 문턱전압(Vth)이 양의 전압인 케이스 3,4에서는 구동 소자의 문턱전압(Vth)으로 검출되는 센싱용 데이터전압이 0V 보다 큰 양의 전압 범위 내에서 서로 다른 크기로 검출되기 때문에 본 발명의 기술 콘셉이 그대로 적용될 수 있다. 반면에, 구동 소자의 문턱전압(Vth)이 음의 전압인 케이스 1,2에서는 구동 소자의 문턱전압(Vth)으로 검출되는 센싱용 데이터전압이 동일한 0V로 세츄레이션 되기 때문에, 본 발명의 기술 콘셉이 그대로 적용될 수 없다. 본 발명의 기술 콘셉이 케이스 1,2에 그대로 적용되면, 정확한 문턱전압이 검출될 수 없다.
이러한 문제를 해결하기 위해, 케이스 1,2와 같이 구동 소자의 문턱전압(Vth)이 0V 이하일 때, 픽셀 구동회로(PNL-DRV)는 센싱 결과의 변화가 없을 때의 특정 센싱용 데이터전압을 얻고, 미리 설정된 룩업 테이블(LUT)을 이용하여 상기 특정 센싱용 데이터전압을 그보다 작은 추정 센싱용 데이터전압으로 변환하고, 추정 센싱용 데이터전압을 구동 소자의 문턱전압(Vth)으로 검출한다. 룩업 테이블(LUT)에서, 추정 센싱용 데이터전압의 크기는 상기 특정 센싱용 데이터전압이 0V가 되는 시점(도 7의 N값)에 따라 다르게 설정될 수 있다. 예컨대, 상기 특정 센싱용 데이터전압이 0V가 되는 시점은 케이스 1이 케이스2에 비해 더 앞서기 때문에, 케이스 1의 추정 센싱용 데이터전압은, 케이스 2의 추정 센싱용 데이터전압에 비해 더 작게 설정될 수 있다.
<제2 실시예>
도 8은 일 픽셀에 포함된 구동 소자의 문턱 전압을 센싱하기 위한 픽셀과 픽셀 구동회로의 다른 연결 구성을 보여주는 도면이다. 도 8의 픽셀(PXL) 구성은 도 3에서 설명한 것과 동일하다. 다만, 도 8의 픽셀 구동회로(PNL-DRV)는 도 3의 그것과 비교하여 구성면에서 차이가 있다.
도 8을 참조하면, 일 픽셀(PXL)은 센싱 구동을 위해 픽셀 구동회로(PNL-DRV)에 연결된다.
도 8의 픽셀 구동회로(PNL-DRV)는 복수의 수직 블랭크 구간들을 활용하여 해당 픽셀(PXL)의 문턱전압이 검출될 때까지 센싱 구동을 반복한다. 픽셀 구동회로(PNL-DRV)는 센싱 구동이 반복될 때마다 아날로그 연산을 통해 옵셋 전압을 누적 및 저장하고, 상기 아날로그 연산을 통해 누적 옵셋 전압만큼 센싱용 데이터전압의 크기를 낮춘다. 픽셀 구동회로(PNL-DRV)는 센싱 구동이 반복될 때마다 직전 옵셋 전압만큼 더 낮아지는 센싱용 데이터전압을 해당 픽셀(PXL)에 공급하여 새로운 센싱 결과(VSIO)를 반복해서 얻는다. 새로운 센싱 결과(VSIO)는 센싱 구동이 반복될수록 감소하므로, 픽셀 구동회로(PNL-DRV)는 상기 새로운 센싱 결과(VSIO)의 변화가 0V가 될 때의 센싱용 데이터전압을 해당 픽셀(PXL)의 구동 특성(즉, 구동 소자의 문턱전압)으로 검출한다. 도 3의 픽셀 구동회로(PNL-DRV)가 디지털 연산을 통해 옵셋 전압을 누적하고, 상기 디지털 연산을 통해 누적 옵셋 전압만큼 센싱용 데이터전압의 크기를 낮추는 데 반해, 도 8의 픽셀 구동회로(PNL-DRV)는 데이터 구동회로(25) 내에 있는 추가적인 아날로그 회로를 이용하여 상기 아날로그 연산을 수행하는 데 차이가 있다. 도 8의 픽셀 구동회로(PNL-DRV)는 아날로그 연산을 통해 센싱용 데이터전압의 크기를 낮추기 때문에, 디지털 연산에 따른 디지털 노이즈의 혼입 등과 같은 사이드 이펙트를 미연에 방지할 수 있는 장점이 있다.
아날로그 연산을 포함한 픽셀 구동회로(PNL-DRV)의 센싱 동작을 간략히 설명하면 다음과 같다. 픽셀 구동회로(PNL-DRV)는 제n(n은 2이상의 자연수) 프레임의 수직 블랭크 구간에서, 데이터라인(140)을 통해 구동 소자(DT)의 게이트전극에 제n 센싱용 데이터전압을 인가하고, 제n 센싱용 데이터전압에 따라 센싱용 기준전압(VPRES)으로부터 변하는 구동 소자(DT)의 소스전극 전압을 제n 옵셋 전압으로 저장한 후, 제n 센싱용 데이터전압으로부터 제n 옵셋 전압만큼 더 낮아진 제n 검출전압을 도출한다. 여기서, 제n 센싱용 데이터전압은, 제n 프레임보다 앞선 제n-1 프레임의 수직 블랭크 구간에서 구동 소자(DT)의 게이트전극에 인가되는 제n-1 센싱용 데이터전압보다 더 작다.
아날로그 연산에 따른 제n-1 센싱용 데이터전압은, "VF1-
Figure pat00003
"의 크기를 가지며, 제n 센싱용 데이터전압은, "VF1-
Figure pat00004
"의 크기를 갖는다. 여기서, 상기 "VF1"은 구동 소자(DT)의 게이트전극에 인가되는 스타트 센싱용 데이터전압이고, 상기 "
Figure pat00005
"은 상기 제n-1 프레임의 수직 블랭크 구간까지의 옵셋 전압들이 더해진 제1 누적 옵셋 전압이고, 상기 "
Figure pat00006
"은 상기 제n-1 프레임에 앞선 제n-2 프레임의 수직 블랭크 구간까지의 옵셋 전압들이 더해진 제2 누적 옵셋 전압이다. 이때, 상기 제1 누적 옵셋 전압이 상기 제2 누적 옵셋 전압보다 더 크다.
픽셀 구동회로(PNL-DRV)는 제n-1 프레임의 수직 블랭크 구간에서 제n 센싱용 데이터전압을 제n-1 검출전압(VSIO)으로 도출한다. 픽셀 구동회로(PNL-DRV)는 디지털 연산을 통해 제n 검출전압과 제n-1 검출전압을 비교하고, 제n 검출전압이 제n-1 검출전압과 동일할 때, 상기 제n 검출전압을 구동 소자의 문턱전압으로 검출한다.
이를 위해, 픽셀 구동회로(PNL-DRV)는 기준전압 회로(INT)와, 샘플링 회로(SH)와, 아날로그-디지털 컨버터(ADC)와, 타이밍 콘트롤러(20)와, 데이터전압 생성회로(DAC)와, 옵셋 저장회로(XX1)와, 아날로그 연산 회로(XX2)를 포함한다. 픽셀 구동회로(PNL-DRV)는 전술한 게이트 구동회로(미도시)를 더 포함할 수 있다.
기준전압 회로(INT)는 디스플레이용 기준전압(VPRER)을 기준전압 라인(150)에 공급하기 위한 제1 기준전압 스위치(RPRE)와, 센싱용 기준전압(VPRES)을 기준전압 라인(150)에 공급하기 위한 제2 기준전압 스위치(SPRE)를 포함한다. 제1 기준전압 스위치(RPRE)는 디스플레이 구동 중에 온 되고, 센싱 구동시에 오프 상태를 유지한다. 제2 기준전압 스위치(SPRE)는 센싱 구동 중에 온 되고, 디스플레이 구동시에 오프 상태를 유지한다.
샘플링 회로(SH)는 센싱 구동시에 픽셀(PXL)의 소스노드 전압이 반영된 기준전압 라인(150)의 전압(검출전압)을 샘플링한다. 샘플링 회로(SH)는 샘플링 스위치(SAM), 샘플링 커패시터(CSAM), 및 홀딩 스위치(HOLD)로 구성될 수 있다. 샘플링 스위치(SAM)는 기준전압 라인(150)에 연결된 노드 G와 노드 NA 사이에 연결되고, 샘플링 커패시터(CSAM)는 일측 전극이 노드 NA에 연결되며, 홀딩 스위치(HOLD)는 노드 NA와 아날로그-디지털 컨버터(ADC) 사이에 연결된다.
아날로그-디지털 컨버터(ADC)는 샘플링 회로(SH)의 출력을 디지털 형식의 검출 전압(VSIO)으로 변환하여 타이밍 콘트롤러(20)에 공급한다.
타이밍 콘트롤러(20)는 디지털 형식의 검출 전압(VSIO)을 기반으로 센싱 구동에 필요한 디지털 연산을 수행한다. 구체적으로, 타이밍 콘트롤러(20)는 현재의 검출전압(예컨대, 제n 검출전압)을 직전의 검출전압(예컨대, 제n-1 검출전압)과 비교하여 양자가 서로 동일할 때까지 센싱 구동을 반복한다. 즉, 타이밍 콘트롤러(20)는 제n 검출전압과 제n-1 검출전압을 비교하고, 제n 검출전압이 제n-1 검출전압과 동일할 때, 제n 검출전압을 구동 소자의 문턱전압으로 검출하고, 센싱 구동을 종료한다.
데이터전압 생성회로(DAC)는 센싱 구동이 이뤄지는 각 프레임의 수직 블랭크 구간에서 스타트 센싱용 데이터전압(VF1)을 생성하여 옵셋 저장회로(XX1)에 공급한다.
옵셋 저장회로(XX1)는 오드 커패시터(CO)와 이븐 커패시터(CE)를 포함하고, 각 프레임의 수직 블랭크 구간에서 센싱 구동이 반복될 때마다 그때까지의 누적 옵셋 전압을 검출하여 오드 커패시터(CO)와 이븐 커패시터(CE)에 교번적으로 저장한다.
옵셋 저장회로(XX1)는 노드 A와 노드 B에 연결된 오드 커패시터(CO)와, 노드 C와 노드 D에 연결된 이븐 커패시터(CE)와, 노드 NE와 상기 노드 B 사이에 연결된 제1 오드 스위치(SWO-1)와, 상기 노드 NE와 상기 노드 D 사이에 연결된 제1 이븐 스위치(SWE-1)와, 상기 스타트 센싱용 데이터전압이 인가되는 노드 ND와 상기 노드 A 사이에 연결된 제2 오드 스위치(SWO-2)와, 노드 NC와 상기 노드 A 사이에 연결된 제2 이븐 스위치(SWE-2)와, 상기 노드 NC와 상기 노드 C 사이에 연결된 제3 오드 스위치(SWO-3)와, 상기 노드 ND와 상기 노드 C 사이에 연결된 제3 이븐 스위치(SWE-3)와, 상기 노드 D와 기저 전압원 사이에 연결된 제4 오드 스위치(SWO-4)와, 상기 노드 B와 상기 기저 전압원 사이에 연결된 제4 이븐 스위치(SWE-4)와, 상기 노드 NC와 상기 기저 전압원 사이에 연결된 제1 초기화 스위치(INIT1)를 포함한다.
아날로그 연산 회로(XX2)는 제n 프레임의 수직 블랭크 구간에서, 스타트 센싱용 데이터전압(VF1)으로부터 상기 제1 누적 옵셋 전압만큼 감산된 제n 센싱용 데이터전압을 데이터라인(140)으로 출력하고, 제n 옵셋 전압을 검출 및 저장한 후, 제n 센싱용 데이터전압으로부터 제n 옵셋 전압을 감산하여 제n 검출전압을 도출한다.
아날로그 연산 회로(XX2)는 제1 감산기(DIF1)와 제2 감산기(DIF2)를 포함한다. 제1 감산기(DIF1)는 노드 NC에 연결된 제1 비반전 입력단자(+)와, 노드 ND에 연결된 제1 반전 입력단자(-)와, 노드 E에 연결된 제1 출력단자를 갖는다. 제2 감산기(DIF2)는 노드 E에 연결된 제2 비반전 입력단자(+)와, 노드 NB에 연결된 제2 반전 입력단자(-)와, 노드 F를 통해 데이터라인(140)에 연결된 제2 출력단자를 갖는다.
또한, 아날로그 연산 회로(XX2)는 노드 NB 와 기저 전압원(GND) 사이에 연결된 제2 초기화 스위치(INIT2)와, 노드 NB 와 노드 H 사이에 연결된 제1 스위치(SW1)와, 노드 H에 연결된 커패시터(C)와, 노드 H와 노드 NA 사이에 연결된 제2 스위치(SW2)와, 기준전압라인(150)에 연결된 노드 G와 노드 F 사이에 연결된 제3 스위치(SW3)와, 노드 NE와 노드 F 사이에 연결된 제4 스위치(SW4)를 포함한다.
도 9는 복수 프레임들의 수직 액티브 구간들에서 도 8의 픽셀 구동회로를 디스플레이 구동시키기 위한 구동 파형을 보여주는 도면이다.
도 8의 픽셀 구동회로(PNL-DRV)를 디스플레이 구동시키기 위해, 수직 액티브 구간(ACT) 내에서 스캔 신호(SCAN)와 스위치 RPRE와 제1 및 제2 초기화 스위치들(INIT1,INIT2)은 온 된다. 제1 및 제2 초기화 스위치들(INIT1,INIT2)이 온 되기 때문에, 데이터전압 생성회로(DAC)에서 생성된 디스플레이용 데이터전압이 아날로그 연산회로(XX2)를 통과하여 구동 소자(DT)의 게이트노드(N1)에 인가된다. 이때, 디스플레이용 기준전압(VPRER)은 스위치 RPRE를 통해 구동 소자(DT)의 소스노드(N2)에 인가된다. 그러면, 디스플레이용 데이터전압과 디스플레이용 기준전압(VPRER) 간의 차전압에 비례하는 픽셀 전류가 구동 소자(DT)에 흐르고, 이러한 픽셀 전류에 의해 발광 소자(EL)이 발광되어 디스플레이용 데이터전압의 계조에 상응하는 밝기로 화상이 구현된다.
한편, 디스플레이 구동시에는 센싱 구동과 관련된 스위치들(SPRE,SAM,HOLD,SW1,2,3,4, SWO-1,2,3,4, SWE-1,2,3,4)은 모두 오프 된다.
도 10a 및 도 10b는 제1 프레임(F1)의 수직 블랭크 구간(BLK)에서 도 8의 픽셀 구동회로(PNL-DRV)를 제1차 센싱 구동시키기 위한 구동 파형과 노드 전압 변화를 보여주는 도면이다.
도 10a 및 도 10b를 참조하면, 제1차 센싱 구동는 제1 내지 제5 구간들(P1~P5)을 통해 진행된다.
제1 구간(P1)에서, 옵셋 저장회로(XX1)의 제1 초기화스위치(INIT1)와 제3 및 제4 오드 스위치들(SWO-3,4)의 턴 온에 의해 이븐 커패시터(CE)가 리셋된다.
제2 구간(P2)에서, 픽셀(PXL)의 구동 소자(DT)에는 “스타트 센싱용 데이터전압(VF1)-센싱용 기준전압(VPRES)"에 비례하는 픽셀 전류1이 흐른다. 이러한 픽셀 전류1에 의해 구동 소자(DT)의 소스노드에 연결된 노드 G의 전압이 제1 옵셋 전압(V1)만큼 상승한다.
제3 구간(P3)에서, 노드 G가 아날로그 연산회로(XX2)의 커패시터(C)에 연결되고, 노드 G의 전압인 제1 옵셋 전압(V1)이 커패시터(C)에 저장된다. 따라서, 커패시터(C)가 연결된 노드 H의 전압도 제1 옵셋 전압(V1)이 된다.
제4 구간(P4)에서, 아날로그 연산회로(XX2)의 제2 감산기(DIF2)에 의해 스타트 센싱용 데이터전압(VF1)과 제1 옵셋 전압(V1) 간의 감산 동작이 수행되고, 제2 감산기(DIF2)의 출력단자에 연결된 노드 F의 전압이 “VF1-V1”이 된다. 노드 F의 전압인 “VF1-V1”은 제4 스위치(SW4)와 제1 오드 스위치(SWO-1)를 통해 옵셋 저장회로(XX1)의 노드 B에 공급된다. 이때 옵셋 저장회로(XX1)의 노드 A에는 스타트 센싱용 데이터전압(VF1)이 이미 공급되어 있다. 따라서, 노드 A와 노드 B에 연결된 오드 커패시터(CO)에는 제1 옵셋 전압(V1)이 저장된다. 한편, 노드 F의 전압인 “VF1-V1”은 제3 스위치(SW3)를 통해 노드 G에 공급된다.
제5 구간(P5)에서, 노드 G의 전압인 “VF1-V1”은 샘플링 회로(SH)에서 샘플링되어 제1 검출전압(VSIO)으로서 타이밍 콘트롤러(20)로 출력된다.
도 11a 및 도 11b는 제2 프레임의 수직 블랭크 구간에서 도 8의 픽셀 구동회로를 제2차 센싱 구동시키기 위한 구동 파형과 노드 전압 변화를 보여주는 도면이다.
도 11a 및 도 11b를 참조하면, 제2차 센싱 구동는 제1 내지 제5 구간들(P1~P5)을 통해 진행된다.
제1 구간(P1)에서, 옵셋 저장회로(XX1)의 제1 내지 제4 이븐 스위치들(SWE-1,2,3,4)의 턴 온에 의해 노드 C에는 "VF1"이 인가되고, 노드 D에는 “VF1-V1”이 인가되어, 노드 C와 노드 D에 연결된 옵셋 저장회로(XX1)의 이븐 커패시터(CE)에도 제1 옵셋 전압(V1)이 저장된다. 이때, 옵셋 저장회로(XX1)의 오드 커패시터(CO)는 제1 프레임의 수직 블랭크 구간에서 저장한 제1 옵셋 전압(V1)을 유지한다.
제2 구간(P2)에서, 픽셀(PXL)의 구동 소자(DT)에는 “(VF1-V1)- VPRES"에 비례하는 픽셀 전류2가 흐른다. 이러한 픽셀 전류2에 의해 구동 소자(DT)의 소스노드에 연결된 노드 G의 전압이 제2 옵셋 전압(V2)만큼 상승한다. 여기서, 픽셀 전류2은 전술한 픽셀전류1보다 더 작으므로, 제2 옵셋 전압(V2)도 전술한 제1 옵셋 전압(V1)보다 더 작다.
제3 구간(P3)에서, 노드 G가 아날로그 연산회로(XX2)의 커패시터(C)에 연결되고, 노드 G의 전압인 제2 옵셋 전압(V2)이 커패시터(C)에 저장된다. 따라서, 커패시터(C)가 연결된 노드 H의 전압도 제2 옵셋 전압(V2)이 된다.
제4 구간(P4)에서, 아날로그 연산회로(XX2)의 제2 감산기(DIF2)에 의해 "VF1-V1"과 제1 옵셋 전압(V1) 간의 감산 동작이 수행되고, 제2 감산기(DIF2)의 출력단자에 연결된 노드 F의 전압이 “VF1-V1-V2”이 된다. 노드 F의 전압인 “VF1-V1-V2”은 제4 스위치(SW4)와 제1 이븐 스위치(SWE-1)를 통해 옵셋 저장회로(XX1)의 노드 D에 공급된다. 이때 옵셋 저장회로(XX1)의 노드 C에는 스타트 센싱용 데이터전압(VF1)이 이미 공급되어 있다. 따라서, 노드 C와 노드 D에 연결된 이븐 커패시터(CE)에는 제1 옵셋 전압(V1)과 제2 옵셋 전압(V2)이 더해진 누적 옵셋 전압(V1+V2)이 저장된다. 한편, 노드 F의 전압인 “VF1-V1-V2”은 제3 스위치(SW3)를 통해 노드 G에 공급된다.
제5 구간(P5)에서, 노드 G의 전압인 “VF1-V1-V2”은 샘플링 회로(SH)에서 샘플링되어 제2 검출전압(VSIO)으로서 타이밍 콘트롤러(20)로 출력된다.
도 12는 제n-1 프레임의 수직 블랭크 구간에서 도 8의 픽셀 구동회로를 제n-1차 센싱 구동시키기 위한 구동 파형을 보여주는 도면이다.
도 12를 참조하면, 제n-1차 센싱 구동는 제1 내지 제5 구간들(P1~P5)을 통해 진행된다. 이러한 제n-1차 센싱 구동을 통해, 제n-1 옵셋 전압(Vn-1)이 커패시터(C)에 저장되고, 아날로그 연산회로(XX2)의 제2 감산기(DIF2)에 의해 노드 F의 전압이 “VF1-V1-V2-…-Vn-1”이 된다. 옵셋 저장회로(XX1)의 오드 커패시터(CO)에는 누적 옵셋 전압(V1+V2+…+Vn-1)이 저장된다. 그리고, 노드 G의 전압인 “VF1-V1-V2-…-Vn-1”은 샘플링 회로(SH)에서 샘플링되어 제n-1 검출전압(VSIO)으로서 타이밍 콘트롤러(20)로 출력된다.
도 13은 제n 프레임의 수직 블랭크 구간에서 도 8의 픽셀 구동회로를 제n차 센싱 구동시키기 위한 구동 파형을 보여주는 도면이다.
도 13을 참조하면, 제n차 센싱 구동는 제1 내지 제5 구간들(P1~P5)을 통해 진행된다. 이러한 제n차 센싱 구동을 통해, 제n 옵셋 전압(Vn)이 커패시터(C)에 저장되고, 아날로그 연산회로(XX2)의 제2 감산기(DIF2)에 의해 노드 F의 전압이 “VF1-V1-V2-…-Vn-1-Vn”이 된다. 옵셋 저장회로(XX1)의 오드 커패시터(CO)에는 누적 옵셋 전압(V1+V2+…+Vn-1+Vn)이 저장된다. 그리고, 노드 G의 전압인 “VF1-V1-V2-…-Vn-1-Vn”은 샘플링 회로(SH)에서 샘플링되어 제n 검출전압(VSIO)으로서 타이밍 콘트롤러(20)로 출력된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 표시패널 15: 게이트 구동회로
20: 타이밍 콘트롤러 25: 데이터 구동회로
30: 전원 회로 PNL-DRV: 픽셀 구동회로

Claims (16)

  1. 게이트전극이 데이터라인에 연결되고, 소스전극이 기준전압라인에 연결된 구동 소자를 포함한 픽셀; 및
    복수의 수직 블랭크 구간들에서, 상기 데이터라인을 통해 상기 구동 소자의 게이트전극에 센싱용 데이터전압을 인가하고, 상기 센싱용 데이터전압에 따라 센싱용 기준전압으로부터 변하는 상기 구동 소자의 소스전극 전압을 상기 기준전압라인을 통해 검출하고, 검출전압을 기반으로 옵셋 전압을 산출한 후에, 상기 옵셋 전압을 기반으로 상기 센싱용 데이터전압의 크기를 낮추는 픽셀 구동회로를 포함하고,
    제n(n은 2이상의 자연수) 프레임의 수직 블랭크 구간에서 상기 구동 소자의 게이트전극에 인가되는 제n 센싱용 데이터전압은, 상기 제n 프레임에 앞선 제n-1 프레임의 수직 블랭크 구간에서 상기 구동 소자의 게이트전극에 인가되는 제n-1 센싱용 데이터전압보다 더 작은 전계 발광 표시장치.
  2. 제 1 항에 있어서,
    상기 제n-1 프레임의 수직 블랭크 구간에서 상기 기준전압라인을 통해 검출되는 제n-1 검출전압은 상기 센싱용 기준전압으로부터 제n-1 옵셋 전압만큼 상승하고,
    제n 프레임의 수직 블랭크 구간에서 상기 기준전압라인을 통해 검출되는 제n 검출전압은 상기 센싱용 기준전압으로부터 상기 제n-1 옵셋 전압보다 더 작은 제n 옵셋 전압만큼 상승하고,
    상기 제n 센싱용 데이터전압은 상기 제n-1 센싱용 데이터전압보다 상기 제n-1 옵셋 전압 만큼 더 낮은 전계 발광 표시장치.
  3. 제 2 항에 있어서,
    상기 제n 옵셋 전압이 0V일 때, 상기 제n 센싱용 데이터전압이 상기 구동 소자의 문턱전압으로 검출되는 전계 발광 표시장치.
  4. 제 2 항에 있어서,
    상기 제n 센싱용 데이터전압은,
    "VF1-
    Figure pat00007
    "의 크기로 산출되고,
    상기 "VF1"은 제1 프레임의 수직 블랭크 구간에서 상기 구동 소자의 게이트전극에 인가되는 제1 센싱용 데이터전압이고, 상기 "
    Figure pat00008
    "은 상기 제1 프레임의 수직 블랭크 구간부터 상기 제n-1 프레임의 수직 블랭크 구간까지의 옵셋 전압들이 더해진 누적 옵셋 전압인 전계 발광 표시장치.
  5. 제 1 항에 있어서,
    상기 구동 소자의 문턱전압이 0V보다 더 클 때,
    상기 픽셀 구동회로는 상기 제n 센싱용 데이터전압을 상기 구동 소자의 문턱전압으로 검출하는 전계 발광 표시장치.
  6. 제 1 항에 있어서,
    상기 구동 소자의 문턱전압이 0V 이하일 때,
    상기 픽셀 구동회로는 상기 제n 센싱용 데이터전압과 다른 추정 센싱용 데이터전압을 상기 구동 소자의 문턱전압으로 검출하되,
    상기 추정 센싱용 데이터전압은 상기 제n 센싱용 데이터전압이 0V가 되는 시점에 따라 다르게 설정된 전계 발광 표시장치.
  7. 제 6 항에 있어서,
    상기 n값이 작을수록 상기 추정 센싱용 데이터전압도 상대적으로 작게 설정된 전계 발광 표시장치.
  8. 제 4 항에 있어서,
    상기 픽셀 구동회로는,
    상기 제n-1 프레임의 수직 블랭크 구간에서 상기 센싱용 기준전압을 상기 기준전압라인에 출력하는 기준전압 회로;
    상기 제n-1 프레임의 수직 블랭크 구간에서 상기 제n-1 검출전압을 상기 기준전압라인을 통해 샘플링하는 샘플링 회로;
    상기 제n-1 검출전압으로부터 상기 센싱용 기준전압을 감산하여 상기 제n-1 옵셋 전압을 산출하고, 상기 제n-1 센싱용 데이터전압으로부터 상기 제n-1 옵셋 전압만큼 더 낮아진 상기 제n 센싱용 데이터전압을 산출하는 타이밍 콘트롤러;
    상기 제n-1 프레임의 수직 블랭크 구간에서 상기 제n-1 센싱용 데이터전압을 상기 데이터라인으로 출력하고, 상기 제n 프레임의 수직 블랭크 구간에서 상기 제n 센싱용 데이터전압을 상기 데이터라인으로 출력하는 디지털-아날로그 컨버터를 포함하는 전계 발광 표시장치.
  9. 제 8 항에 있어서,
    상기 제n 프레임의 수직 블랭크 구간에서,
    상기 기준전압 회로는 상기 센싱용 기준전압을 상기 기준전압라인에 출력하고,
    상기 샘플링 회로는 상기 제n 검출전압을 상기 기준전압라인을 통해 샘플링하고,
    상기 타이밍 콘트롤러는 상기 제n 검출전압으로부터 상기 센싱용 기준전압을 감산하여 상기 제n 옵셋 전압을 산출하고, 상기 제n 옵셋 전압이 0V일 때 상기 제n 센싱용 데이터전압을 상기 구동 소자의 문턱전압으로 검출하는 전계 발광 표시장치.
  10. 게이트전극이 데이터라인에 연결되고, 소스전극이 기준전압라인에 연결된 구동 소자를 포함한 픽셀; 및
    제n(n은 2이상의 자연수) 프레임의 수직 블랭크 구간에서, 상기 데이터라인을 통해 상기 구동 소자의 게이트전극에 제n 센싱용 데이터전압을 인가하고, 상기 제n 센싱용 데이터전압에 따라 센싱용 기준전압으로부터 변하는 상기 구동 소자의 소스전극 전압을 제n 옵셋 전압으로 저장한 후, 상기 제n 센싱용 데이터전압으로부터 상기 제n 옵셋 전압만큼 더 낮아진 제n 검출전압을 도출하는 픽셀 구동회로를 포함하고,
    상기 제n 센싱용 데이터전압은, 상기 제n 프레임보다 앞선 제n-1 프레임의 수직 블랭크 구간에서 상기 구동 소자의 게이트전극에 인가되는 제n-1 센싱용 데이터전압보다 더 작은 전계 발광 표시장치.
  11. 제 10 항에 있어서,
    상기 제n 센싱용 데이터전압은,
    "VF1-
    Figure pat00009
    "의 크기로 도출되고,
    상기 제n-1 센싱용 데이터전압은,
    "VF1-
    Figure pat00010
    "의 크기로 도출되며,
    상기 "VF1"은 상기 구동 소자의 게이트전극에 인가되는 스타트 센싱용 데이터전압이고, 상기 "
    Figure pat00011
    "은 상기 제n-1 프레임의 수직 블랭크 구간까지의 옵셋 전압들이 더해진 제1 누적 옵셋 전압이고, 상기 "
    Figure pat00012
    "은 상기 제n-1 프레임에 앞선 제n-2 프레임의 수직 블랭크 구간까지의 옵셋 전압들이 더해진 제2 누적 옵셋 전압이며,
    상기 제1 누적 옵셋 전압이 상기 제2 누적 옵셋 전압보다 더 큰 전계 발광 표시장치.
  12. 제 11 항에 있어서,
    상기 픽셀 구동회로는 상기 제n-1 프레임의 수직 블랭크 구간에서 상기 제n 센싱용 데이터전압을 제n-1 검출전압으로 도출하고,
    상기 제n 검출전압이 상기 제n-1 검출전압과 동일할 때, 상기 제n 검출전압을 상기 구동 소자의 문턱전압으로 검출하는 전계 발광 표시장치.
  13. 제 12 항에 있어서,
    상기 픽셀 구동회로는,
    상기 제n 프레임의 수직 블랭크 구간에서 상기 센싱용 기준전압을 상기 기준전압라인에 출력하는 기준전압 회로;
    상기 제n 프레임의 수직 블랭크 구간에서, 상기 스타트 센싱용 데이터전압으로부터 상기 제1 누적 옵셋 전압만큼 감산된 상기 제n 센싱용 데이터전압을 상기 데이터라인으로 출력하고, 상기 제n 옵셋 전압을 검출 및 저장한 후, 상기 제n 센싱용 데이터전압으로부터 상기 제n 옵셋 전압을 감산하여 상기 제n 검출전압을 도출하는 아날로그 연산 회로;
    상기 제n 프레임의 수직 블랭크 구간에서, 상기 스타트 센싱용 데이터전압과 상기 제1 누적 옵셋 전압을 상기 연산 회로에 제공하기 위한 옵셋 저장회로;
    상기 제n 프레임의 수직 블랭크 구간에서, 상기 옵셋 저장회로에 상기 스타트 센싱용 데이터전압을 공급하는 디지털-아날로그 컨버터;
    상기 제n 프레임의 수직 블랭크 구간에서, 상기 제n 검출전압을 샘플링하는 샘플링 회로; 및
    상기 제n 검출전압과 상기 제n-1 검출전압 간의 동일 여부를 판단하는 타이밍 콘트롤러를 포함한 전계 발광 표시장치.
  14. 제 13 항에 있어서,
    상기 옵셋 저장회로는,
    노드 A와 노드 B에 연결된 오드 커패시터;
    노드 C와 노드 D에 연결된 이븐 커패시터;
    노드 NE와 상기 노드 B 사이에 연결된 제1 오드 스위치;
    상기 노드 NE와 상기 노드 D 사이에 연결된 제1 이븐 스위치;
    상기 스타트 센싱용 데이터전압이 인가되는 노드 ND와 상기 노드 A 사이에 연결된 제2 오드 스위치;
    노드 NC와 상기 노드 A 사이에 연결된 제2 이븐 스위치;
    상기 노드 NC와 상기 노드 C 사이에 연결된 제3 오드 스위치;
    상기 노드 ND와 상기 노드 C 사이에 연결된 제3 이븐 스위치;
    상기 노드 D와 기저 전압원 사이에 연결된 제4 오드 스위치;
    상기 노드 B와 상기 기저 전압원 사이에 연결된 제4 이븐 스위치; 및
    상기 노드 NC와 상기 기저 전압원 사이에 연결된 제1 초기화 스위치를 포함한 전계 발광 표시장치.
  15. 제 14 항에 있어서,
    상기 연산 회로는,
    상기 노드 NC에 연결된 제1 비반전 입력단자와, 상기 노드 ND에 연결된 제1 반전 입력단자와, 노드 E에 연결된 제1 출력단자를 갖는 제1 감산기;
    상기 노드 E에 연결된 제2 비반전 입력단자와, 노드 NB에 연결된 제2 반전 입력단자와, 노드 F를 통해 상기 데이터라인에 연결된 제2 출력단자를 갖는 제2 감산기;
    상기 노드 NB 와 상기 기저 전압원 사이에 연결된 제2 초기화 스위치;
    상기 노드 NB 와 노드 H 사이에 연결된 제1 스위치;
    상기 노드 H에 연결된 커패시터;
    상기 노드 H와 노드 NA 사이에 연결된 제2 스위치;
    상기 기준전압라인에 연결된 노드 G와 상기 노드 F 사이에 연결된 제3 스위치; 및
    상기 노드 NE와 상기 노드 F 사이에 연결된 제4 스위치를 포함한 전계 발광 표시장치.
  16. 제 15 항에 있어서,
    상기 샘플링 회로는,
    상기 노드 G와 상기 노드 NA 사이에 연결된 샘플링 스위치;
    상기 노드 NA에 연결된 샘플링 커패시터; 및
    상기 노드 NA에 연결된 홀딩 커패시터를 포함한 전계 발광 표시장치.
KR1020210181004A 2021-12-16 2021-12-16 전계 발광 표시장치 KR20230091666A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210181004A KR20230091666A (ko) 2021-12-16 2021-12-16 전계 발광 표시장치
US17/966,135 US20230196983A1 (en) 2021-12-16 2022-10-14 Electroluminescent display apparatus
CN202211259977.6A CN116343677A (zh) 2021-12-16 2022-10-14 电致发光显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210181004A KR20230091666A (ko) 2021-12-16 2021-12-16 전계 발광 표시장치

Publications (1)

Publication Number Publication Date
KR20230091666A true KR20230091666A (ko) 2023-06-23

Family

ID=86768661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210181004A KR20230091666A (ko) 2021-12-16 2021-12-16 전계 발광 표시장치

Country Status (3)

Country Link
US (1) US20230196983A1 (ko)
KR (1) KR20230091666A (ko)
CN (1) CN116343677A (ko)

Also Published As

Publication number Publication date
US20230196983A1 (en) 2023-06-22
CN116343677A (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
CN108091302B (zh) 显示装置
KR102312350B1 (ko) 전계 발광 표시장치 및 그 구동방법
EP3113163B1 (en) Device and method for sensing threshold voltage of driving tft included in organic light emitting display
US9583043B2 (en) Organic light emitting display capable of compensating for luminance variations caused by changes in driving element over time and method of manufacturing the same
KR102053444B1 (ko) 유기발광 표시장치와 그의 이동도 보상방법
CN107293239B (zh) 电流感测型感测单元和包括该感测单元的有机发光显示器
US9336713B2 (en) Organic light emitting display and driving method thereof
US8599224B2 (en) Organic light emitting display and driving method thereof
US20110210958A1 (en) Organic light emitting display device and driving method thereof
KR20150057672A (ko) 유기발광 표시장치와 그의 문턱전압 보상방법
US9418589B2 (en) Display device for controlling light emission period based on the sum of gray values and driving method of the same
KR20110032937A (ko) 유기발광다이오드 표시장치 및 그 구동방법
CN109215583B (zh) 数据驱动器和有机发光显示装置
US11195472B2 (en) Display device
US11562699B2 (en) Display device and method for driving the same
KR20200036588A (ko) 구동특성 보상회로를 갖는 유기발광 표시장치
KR20160068995A (ko) 유기발광표시장치
KR102494924B1 (ko) 유기발광 표시장치와 그 구동방법
KR102122541B1 (ko) 기준전압 왜곡을 보상할 수 있는 유기발광 표시장치
KR20230091666A (ko) 전계 발광 표시장치
KR20160083613A (ko) 유기발광 표시장치와 이의 구동방법
US20220180800A1 (en) Electroluminescence Display Apparatus
KR102390983B1 (ko) 전계 발광 표시장치 및 그 구동 방법
KR102473218B1 (ko) 유기 발광 표시장치
KR20210001047A (ko) 표시장치와 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination