CN116340060A - 一种ahb-uart模块的验证方法、设备、存储介质 - Google Patents

一种ahb-uart模块的验证方法、设备、存储介质 Download PDF

Info

Publication number
CN116340060A
CN116340060A CN202211565312.8A CN202211565312A CN116340060A CN 116340060 A CN116340060 A CN 116340060A CN 202211565312 A CN202211565312 A CN 202211565312A CN 116340060 A CN116340060 A CN 116340060A
Authority
CN
China
Prior art keywords
data
ahb
parallel data
uart
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211565312.8A
Other languages
English (en)
Inventor
莫圣涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changsha Jingmei Integrated Circuit Design Co ltd
Changsha Jingjia Microelectronics Co ltd
Original Assignee
Changsha Jingmei Integrated Circuit Design Co ltd
Changsha Jingjia Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changsha Jingmei Integrated Circuit Design Co ltd, Changsha Jingjia Microelectronics Co ltd filed Critical Changsha Jingmei Integrated Circuit Design Co ltd
Priority to CN202211565312.8A priority Critical patent/CN116340060A/zh
Publication of CN116340060A publication Critical patent/CN116340060A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2247—Verification or detection of system hardware configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本申请提供一种AHB‑UART模块的验证方法、设备、存储介质，该方法包括：通过initerface接口向AHB_UART模块发送并行数据，同时，向RM发送并行数据；通过agent类组件采集AHB_UART模块处理并行数据后的数据；通过checker类组件，根据采集到的数据和RM处理并行数据后的数据，进行AHB‑UART模块验证。本申请的验证方法通过initerface接口向AHB_UART模块发送并行数据，同时，向RM发送并行数据，根据AHB_UART模块处理并行数据后的数据和RM处理并行数据后的数据，进行AHB‑UART模块验证，涉及的agent类组件数量较小，环境简单易用，可移植性强。

Description

一种AHB-UART模块的验证方法、设备、存储介质
技术领域
本申请涉及数字集成系统技术领域，尤其涉及一种AHB-UART模块的验证方法、设备、存储介质。
背景技术
数字集成系统的验证，是提高设计芯片一次流片成功的关键。验证工作与设计仿真工作不同，仿真的目的是证明设计方案的正确性，用仿真的方法证明设计方案符合拟定的设计规范；验证工作则是证明设计方案中不存在错误。设计错误很容易造成芯片完全不能工作，而修正错误重新流片不但需要投入额外的费用，更会大大地推迟芯片上市时间，这些风险对于芯片产品的开发来说都是不可接受的。随着制造工艺的更加精细，芯片制造费用的不断增加，芯片功能的复杂程度越来越高，验证的重要性也在日益增加。
AHB(Advanced High-performance Bus，先进高性能总线)总线规范是AMBA(Advanced Microcontroller Bus Architecture)V2.0总线规范的一部分，AMBA总线规范是ARM公司提出的总线规范，被大多数SoC(System-on-a-Chip，系统级芯片)设计采用，它规定了AHB、ASB(Advanced System Bus)、APB(Advanced Peripheral Bus)。AHB用于高性能、高时钟频率的系统结构，是系统的主干，典型的应用入ARM核与系统内部的高速RAM、NANDFLASH、DMA、Brige的连接。AHB分为主和从两端，它支持多个主的链接，例如CPU，DSP和DMA等，并能进行高带宽的操作。UART(Universal Asynchronous Receiver Transmitter，通用异步收发传输器)可以满足设备之间的低速串行通信需求。在UART通信中，两个UART直接通信。发送端的UART将来自控制设备(如CPU)的并行数据转换为串行数据，以串行方式将其发送到接收端的UART，然后由接收端的UART将串行数据转换为并行数据以用于接收设备的正常处理。在典型的AMBA总线架构中，AHB-UART模块可以对读写数据进行协议转换，并对数据传输进行一定的控制，如果处理器想要对串行的数据进行访问，APB-UART模块必不可少。此外，由于数据传输的需要，该模块往往还能够实现硬件流控、数据格式调节、中断反馈、奇偶校验等功能。
UVM(Universal Verification Methodology，通用验证方法学)提供了一套基于SystemVerilog语言的标准类库，这不仅使得验证工程师可以快速的完成底层验证平台的搭建工作，更是提供了一套统一的标准，对验证方法进行了约束与指导，提高了验证平台的重用性和移植性。根据UVM验证方法学搭建的验证平台，可以实现测试激励随机产生、验证结果自检测、功能覆盖率收集等功能，足够应对当前验证流程中的大多数场景。
对于AHB-UART协议转换模块的验证，传统的验证方法一般是使用Verilog语言编写测试平台，并通过施加定向测试激励的方式，对模块功能进行逐一验证。在验证过程中还可以使用FPGA开发板进行硬件检测，或者使用MATLAB软件进行相关辅助。
上述验证方法，(1)由于每个测试激励都对应着一条待测项，那么对于状态空间和功能组合比较复杂的模块，人工罗列出其所有的待测组合需要耗费极大的验证资源。使用定向测试时，验证进程的提升和时间成线性关系，这就意味着待测模块复杂度的提升也会导致测试时长的增加。(2)随着电路集成度和模块复杂性的增加，有时验证人员并不能够列出全部的待测项，而且只能够想到预期中的电路漏洞，对于预料不到的错误无法进行检测，这往往会导致流片失败。(3)仿真结束后，需要人工去核对结果，进一步加大了验证资源的耗费。
发明内容
为了解决上述技术缺陷之一，本申请提供了一种AHB-UART模块的验证方法、设备、存储介质。
本申请第一个方面，提供了一种AHB-UART模块的验证方法，方法包括：
通过initerface接口向AHB_UART模块发送并行数据，同时，向RM发送并行数据；
通过agent类组件采集AHB_UART模块处理并行数据后的数据；
通过checker类组件，根据采集到的数据和RM处理并行数据后的数据，进行AHB-UART模块验证。
可选地，initerface接口，用于将拥有特定属性的信号端口封装到一起，实现待测模块和验证平台间的互连；
initerface接口，包括input_interface类型接口和output_interface类型接口；
input_interface类型接口中封装了先进高性能总线AHB信号；
output_interface类型接口中封装了通用异步收发传输器UART发送端数据信号以及AHB的读数据信号。
可选地，agent类组件，用于处理与特定端口相关的操作，实现信号级数据和事务级数据的转换，并完成对特定协议的驱动和采集；
agent类组件，包括：input_agent类组件和output_agent类组件；
input_agent类组件分别产生UART接收端激励与AHB总线写操作的激励，并将激励送往检验待测设计DUT以及RM；
input_agent类组件分别接收AHB总线读操作的结果与UART发送端的处理结果并送往checker类组件。
可选地，通过initerface接口向AHB_UART模块发送并行数据，同时，向RM发送并行数据，包括：
Input_agent中的Input_driver将并行数据通过input_interface类型接口驱动到AHB_UART的AHB总线上，同时，Input_agent通过ap端口向RM中发送并行数据。
可选地，向RM发送并行数据之后，还包括：
RM处理并行数据后，将处理后的数据发送至checker类组件。
可选地，通过agent类组件采集AHB_UART模块处理并行数据后的数据，包括：
通过output_agent类组件的output_monitor，采集AHB_UART模块处理并行数据后的数据，并将采集的数据发送到agent类组件。
可选地，通过checker类组件，根据采集到的数据和RM处理并行数据后的数据，进行AHB-UART模块验证，包括：
通过checker类组件，将采集到的数据和RM处理并行数据后的数据进行对比，判断AHB-UART模块是否工作正常。
可选地，checker类组件，用于进行数据的比对。
本申请第二个方面，提供了一种电子设备，包括：
存储器；
处理器；以及
计算机程序；
其中，所述计算机程序存储在所述存储器中，并被配置为由所述处理器执行以实现如上述第一个方面所述的方法。
本申请第三个方面，提供了一种计算机可读存储介质，其上存储有计算机程序；所述计算机程序被处理器执行以实现如上述第一个方面所述的方法。
本申请提供一种AHB-UART模块的验证方法、设备、存储介质，该方法包括：通过initerface接口向AHB_UART模块发送并行数据，同时，向RM发送并行数据；通过agent类组件采集AHB_UART模块处理并行数据后的数据；通过checker类组件，根据采集到的数据和RM处理并行数据后的数据，进行AHB-UART模块验证。本申请的验证方法通过initerface接口向AHB_UART模块发送并行数据，同时，向RM发送并行数据，根据AHB_UART模块处理并行数据后的数据和RM处理并行数据后的数据，进行AHB-UART模块验证，涉及的agent类组件数量较小，环境简单易用，可移植性强。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请实施例提供的一种AHB-UART模块的验证方法的流程示意图；
图2为本申请实施例提供的一种AHB-UART模块的验证方法的总体架构示意图；
图3为本申请实施例提供的一种通过initerface接口向AHB_UART模块发送并行数据的流程示意图；
图4为本申请实施例提供的一种通过agent类组件采集AHB_UART模块处理并行数据后的数据的流程示意图。
具体实施方式
为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
在实现本申请的过程中，发明人发现，对于AHB-UART协议转换模块的验证，传统的验证方法一般是使用Verilog语言编写测试平台，并通过施加定向测试激励的方式，对模块功能进行逐一验证。在验证过程中还可以使用FPGA开发板进行硬件检测，或者使用MATLAB软件进行相关辅助。
上述验证方法，(1)由于每个测试激励都对应着一条待测项，那么对于状态空间和功能组合比较复杂的模块，人工罗列出其所有的待测组合需要耗费极大的验证资源。使用定向测试时，验证进程的提升和时间成线性关系，这就意味着待测模块复杂度的提升也会导致测试时长的增加。(2)随着电路集成度和模块复杂性的增加，有时验证人员并不能够列出全部的待测项，而且只能够想到预期中的电路漏洞，对于预料不到的错误无法进行检测，这往往会导致流片失败。(3)仿真结束后，需要人工去核对结果，进一步加大了验证资源的耗费。
针对上述问题，本申请实施例中提供了一种AHB-UART模块的验证方法、设备、存储介质，该方法包括：通过initerface接口向AHB_UART模块发送并行数据，同时，向RM发送并行数据；通过agent类组件采集AHB_UART模块处理并行数据后的数据；通过checker类组件，根据采集到的数据和RM处理并行数据后的数据，进行AHB-UART模块验证。本申请的验证方法通过initerface接口向AHB_UART模块发送并行数据，同时，向RM发送并行数据，根据AHB_UART模块处理并行数据后的数据和RM处理并行数据后的数据，进行AHB-UART模块验证，涉及的agent类组件数量较小，环境简单易用，可移植性强。
参见图1，本实施例提供的AHB-UART模块的验证方法的实现过程如下：
101，通过initerface接口向AHB_UART模块发送并行数据，同时，向RM发送并行数据。
102，通过agent类组件采集AHB_UART模块处理并行数据后的数据。
103，通过checker类组件，根据采集到的数据和RM处理并行数据后的数据，进行AHB-UART模块验证。
本实施例提供的AHB-UART模块的验证方法基于initerface接口、agent类组件、checker类组件实现，其在具体实现时，可以采用图2所示的架构。
1、initerface接口
initerface接口，用于将拥有特定属性的信号端口封装到一起，实现待测模块和验证平台间的互连。
initerface接口，包括input_interface类型接口和output_interface类型接口。
input_interface类型接口中封装了AHB(Advanced High-performance Bus，先进高性能总线)信号。
output_interface类型接口中封装了UART(Universal Asynchronous ReceiverTransmitter，通用异步收发传输器)发送端(tx)数据信号以及AHB的读数据信号。
2、agent类组件
agent类组件，用于处理与特定端口相关的操作，实现信号级数据和事务级数据的转换，并完成对特定协议的驱动和采集。
agent类组件，包括：input_agent类组件和output_agent类组件。
input_agent类组件分别产生UART接收端(rx)激励与AHB总线写操作的激励，并将激励送往DUT(Design Under Test，检验待测设计)以及RM。
input_agent类组件分别接收AHB总线读操作的结果与UART发送端(tx)的处理结果并送往checker类组件。
3、checker类组件
checker类组件，用于进行数据的比对。
checker类组件是进行本实施例提供的AHB-UART模块的验证方法，进行自动化验证的关键组件。
图2所示的架构中，共有1个scoreboard，分别用于UART接收数据比对、UART发送数据比对以及寄存器数据比对。
除此之外，图2所示的架构中，还可以包括env组件，该组件实现了对上述组件的创建和互连工作，构建了完整的针对特定模块的验证架构。
基于图2所示的架构，本实施例提供的AHB-UART模块的验证方法的实现细节如下：
在步骤101中，Input_agent中的Input_driver将并行数据通过input_interface类型接口驱动到AHB_UART的AHB总线上，同时，Input_agent通过ap端口向RM中发送并行数据。
另外，向RM发送并行数据之后，RM会处理并行数据，并在RM处理并行数据后，将处理后的数据发送至checker类组件。
在具体实现时，input_agent中的input_driver将并行数据经过input_initerface驱动到AHB_UART模块的AHB总线上，同时input_agent通过ap端口向RM中发送同样的并行数据，而后RM对并行数据进行处理后发送给checker类组件。另外经过AHB_UART模块处理的并行数据也将从其内部的发送端串行发出。
input_driver的发送流程如图3所示，1)判断kind标识类型并进行不同的操作。其中，RX代表input_driver从UART的数据接收端(rx)往DUT输入数据，input_driver按照UART中所配置的波特率以及数据位进行数据的单bit发送；WRITE代表input_driver通过AHB总线往UART的寄存器进行写操作，如果寄存器地址为数据发送寄存器，则该操作为UART数据发送操作；READ代表input_driver通过AHB总线对UART寄存器进行读操作，如果寄存器地址为数据接收寄存器，则读出的数据为UART通过接收端口接收的数据。2)对应的任务操作完成后，调用seq_item_port.item_done()任务，通知Sequencer完成此次激励发送任务。
在步骤102中，通过output_agent类组件的output_monitor，采集AHB_UART模块处理并行数据后的数据，并将采集的数据发送到agent类组件。
在具体实现时，经过AHB_UART模块处理的并行数据也将从其内部的发送端串行发出，发出的数据在步骤102中会被output_agent中的output_monitor采集后发送到checker类组件。
output_monitor的采集流程如图4所示：1)output_monitor分别监测UART的数据发送端的数据输出以及AHB总线读出的数据，两路数据采集需进行不同的操作；2)对于AHB总线读出的数据，需要等待从机发出的ready信号的上升沿，随后对读出的数据进行采集；3)对于发送端(tx)发送出的数据，需要等待发送端(tx)的下降沿，随后按照UART中所配置的波特率进行每一位数据采集；4)数据采集完成后，将数据送往checker进行比较。
在步骤103中，通过checker类组件，将采集到的数据和RM处理并行数据后的数据进行对比，判断AHB-UART模块是否工作正常。
在具体实现时，checker类组件将分别来自RM和monitor的数据进行对比，判断AHB_UART模块在指定模式、波特率等情况下是否工作正常。
本实施例提供的AHB-UART模块的验证方法，通过施加多种激励，对AHB-UART模块进行充分完备的验证。由于UVM验证平台具有通用性和可移植性，该验证平台可以被移植使用，从而加快其它具有类似功能的模块的验证工作。
本实施例提供的AHB-UART模块的验证方法，对AHB-UART模块的常见功能进行了验证，相关的测试用例涵盖了以下内容：寄存器相关功能检测；基本收发功能检测，包括各种数据内容和数据格式的组合；硬件流控功能检测；中断功能检测；波特率配置功能检测；端口协议检测；接收数据错误监测功能检测；接收break低电平功能检测；发送数据空提醒检测；发送break低电平功能检测；FIFO清空功能检测，UART自测功能以及奇偶校验功能等。
本实施例提供的AHB-UART模块的验证方法，可以有效避免传统定向测试所带来的如：验证效率低，功能点验证不完备、复用性低等缺陷；其次，由于AHB_UART模块所需的激励类型以及产生的数据类型有多种种，其中包括向UART接收端发送串行的单bit数据，向AHB_UART模块发送符合AHB协议的数据类型以及接收AHB_UART发送端发出的串行单bit数据，因此传统的验证环境需要多种Agent对这些数据分别进行采集与发送，以及存在多个checker组件，这就使得环境变得复杂，从而难以维护和移植。使用本发明的技术方案，可以使得这些组件数量大幅减小，环境更为简单易用，可移植性更强。
本实施例提供的验证方法通过initerface接口向AHB_UART模块发送并行数据，同时，向RM发送并行数据，根据AHB_UART模块处理并行数据后的数据和RM处理并行数据后的数据，进行AHB-UART模块验证，涉及的agent类组件数量较小，环境简单易用，可移植性强。
基于AHB-UART模块的验证方法的同一发明构思，本实施例提供一种电子设备，该电子设备包括：存储器，处理器，以及计算机程序。
其中，计算机程序存储在存储器中，并被配置为由处理器执行以实现上述AHB-UART模块的验证方法。
具体的，
通过initerface接口向AHB_UART模块发送并行数据，同时，向RM发送并行数据。
通过agent类组件采集AHB_UART模块处理并行数据后的数据。
通过checker类组件，根据采集到的数据和RM处理并行数据后的数据，进行AHB-UART模块验证。
可选地，initerface接口，用于将拥有特定属性的信号端口封装到一起，实现待测模块和验证平台间的互连。
initerface接口，包括input_interface类型接口和output_interface类型接口。
input_interface类型接口中封装了先进高性能总线AHB信号。
output_interface类型接口中封装了通用异步收发传输器UART发送端数据信号以及AHB的读数据信号。
可选地，agent类组件，用于处理与特定端口相关的操作，实现信号级数据和事务级数据的转换，并完成对特定协议的驱动和采集。
agent类组件，包括：input_agent类组件和output_agent类组件。
input_agent类组件分别产生UART接收端激励与AHB总线写操作的激励，并将激励送往检验待测设计DUT以及RM。
input_agent类组件分别接收AHB总线读操作的结果与UART发送端的处理结果并送往checker类组件。
可选地，通过initerface接口向AHB_UART模块发送并行数据，同时，向RM发送并行数据，包括：
Input_agent中的Input_driver将并行数据通过input_interface类型接口驱动到AHB_UART的AHB总线上，同时，Input_agent通过ap端口向RM中发送并行数据。
可选地，向RM发送并行数据之后，还包括：
RM处理并行数据后，将处理后的数据发送至checker类组件。
可选地，通过agent类组件采集AHB_UART模块处理并行数据后的数据，包括：
通过output_agent类组件的output_monitor，采集AHB_UART模块处理并行数据后的数据，并将采集的数据发送到agent类组件。
可选地，通过checker类组件，根据采集到的数据和RM处理并行数据后的数据，进行AHB-UART模块验证，包括：
通过checker类组件，将采集到的数据和RM处理并行数据后的数据进行对比，判断AHB-UART模块是否工作正常。
可选地，checker类组件，用于进行数据的比对。
本实施例提供的电子设备，其上计算机程序被处理器执行以通过initerface接口向AHB_UART模块发送并行数据，同时，向RM发送并行数据，根据AHB_UART模块处理并行数据后的数据和RM处理并行数据后的数据，进行AHB-UART模块验证，涉及的agent类组件数量较小，环境简单易用，可移植性强。
基于AHB-UART模块的验证方法的同一发明构思，本实施例提供一种计算机，且其上存储有计算机程序。计算机程序被处理器执行以实现上述AHB-UART模块的验证方法。
具体的，
通过initerface接口向AHB_UART模块发送并行数据，同时，向RM发送并行数据。
通过agent类组件采集AHB_UART模块处理并行数据后的数据。
通过checker类组件，根据采集到的数据和RM处理并行数据后的数据，进行AHB-UART模块验证。
可选地，initerface接口，用于将拥有特定属性的信号端口封装到一起，实现待测模块和验证平台间的互连。
initerface接口，包括input_interface类型接口和output_interface类型接口。
input_interface类型接口中封装了先进高性能总线AHB信号。
output_interface类型接口中封装了通用异步收发传输器UART发送端数据信号以及AHB的读数据信号。
可选地，agent类组件，用于处理与特定端口相关的操作，实现信号级数据和事务级数据的转换，并完成对特定协议的驱动和采集。
agent类组件，包括：input_agent类组件和output_agent类组件。
input_agent类组件分别产生UART接收端激励与AHB总线写操作的激励，并将激励送往检验待测设计DUT以及RM。
input_agent类组件分别接收AHB总线读操作的结果与UART发送端的处理结果并送往checker类组件。
可选地，通过initerface接口向AHB_UART模块发送并行数据，同时，向RM发送并行数据，包括：
Input_agent中的Input_driver将并行数据通过input_interface类型接口驱动到AHB_UART的AHB总线上，同时，Input_agent通过ap端口向RM中发送并行数据。
可选地，向RM发送并行数据之后，还包括：
RM处理并行数据后，将处理后的数据发送至checker类组件。
可选地，通过agent类组件采集AHB_UART模块处理并行数据后的数据，包括：
通过output_agent类组件的output_monitor，采集AHB_UART模块处理并行数据后的数据，并将采集的数据发送到agent类组件。
可选地，通过checker类组件，根据采集到的数据和RM处理并行数据后的数据，进行AHB-UART模块验证，包括：
通过checker类组件，将采集到的数据和RM处理并行数据后的数据进行对比，判断AHB-UART模块是否工作正常。
可选地，checker类组件，用于进行数据的比对。
本实施例提供的计算机可读存储介质，其上的计算机程序被处理器执行以通过initerface接口向AHB_UART模块发送并行数据，同时，向RM发送并行数据，根据AHB_UART模块处理并行数据后的数据和RM处理并行数据后的数据，进行AHB-UART模块验证，涉及的agent类组件数量较小，环境简单易用，可移植性强。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。本申请实施例中的方案可以采用各种计算机语言实现，例如，面向对象的程序设计语言Java和直译式脚本语言JavaScript等。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种AHB-UART模块的验证方法，其特征在于，所述方法包括：
通过initerface接口向AHB_UART模块发送并行数据，同时，向RM发送所述并行数据；
通过agent类组件采集所述AHB_UART模块处理所述并行数据后的数据；
通过checker类组件，根据采集到的数据和所述RM处理所述并行数据后的数据，进行AHB-UART模块验证。
2.根据权利要求1所述的方法，其特征在于，所述initerface接口，用于将拥有特定属性的信号端口封装到一起，实现待测模块和验证平台间的互连；
所述initerface接口，包括input_interface类型接口和output_interface类型接口；
所述input_interface类型接口中封装了先进高性能总线AHB信号；
所述output_interface类型接口中封装了通用异步收发传输器UART发送端数据信号以及AHB的读数据信号。
3.根据权利要求1所述的方法，其特征在于，所述agent类组件，用于处理与特定端口相关的操作，实现信号级数据和事务级数据的转换，并完成对特定协议的驱动和采集；
所述agent类组件，包括：input_agent类组件和output_agent类组件；
所述input_agent类组件分别产生UART接收端激励与AHB总线写操作的激励，并将激励送往检验待测设计DUT以及RM；
所述input_agent类组件分别接收AHB总线读操作的结果与UART发送端的处理结果并送往checker类组件。
4.根据权利要求2所述的方法，其特征在于，所述通过initerface接口向AHB_UART模块发送并行数据，同时，向RM发送所述并行数据，包括：
Input_agent中的Input_driver将并行数据通过input_interface类型接口驱动到AHB_UART的AHB总线上，同时，Input_agent通过ap端口向RM中发送所述并行数据。
5.根据权利要求2所述的方法，其特征在于，所述向RM发送所述并行数据之后，还包括：
所述RM处理所述并行数据后，将处理后的数据发送至checker类组件。
6.根据权利要求3所述的方法，其特征在于，所述通过agent类组件采集所述AHB_UART模块处理所述并行数据后的数据，包括：
通过output_agent类组件的output_monitor，采集所述AHB_UART模块处理所述并行数据后的数据，并将采集的数据发送到agent类组件。
7.根据权利要求4所述的方法，其特征在于，所述通过checker类组件，根据采集到的数据和所述RM处理所述并行数据后的数据，进行AHB-UART模块验证，包括：
通过checker类组件，将采集到的数据和所述RM处理所述并行数据后的数据进行对比，判断AHB-UART模块是否工作正常。
8.根据权利要求1所述的方法，其特征在于，所述checker类组件，用于进行数据的比对。
9.一种电子设备，其特征在于，包括：
存储器；
处理器；以及
计算机程序；
其中，所述计算机程序存储在所述存储器中，并被配置为由所述处理器执行以实现如权利要求1-8任一项所述的方法。
10.一种计算机可读存储介质，其特征在于，其上存储有计算机程序；所述计算机程序被处理器执行以实现如权利要求1-8任一项所述的方法。
CN202211565312.8A 2022-12-07 2022-12-07 一种ahb-uart模块的验证方法、设备、存储介质 Pending CN116340060A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211565312.8A CN116340060A (zh) 2022-12-07 2022-12-07 一种ahb-uart模块的验证方法、设备、存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211565312.8A CN116340060A (zh) 2022-12-07 2022-12-07 一种ahb-uart模块的验证方法、设备、存储介质

Publications (1)

Publication Number Publication Date
CN116340060A true CN116340060A (zh) 2023-06-27

Family

ID=86877967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211565312.8A Pending CN116340060A (zh) 2022-12-07 2022-12-07 一种ahb-uart模块的验证方法、设备、存储介质

Country Status (1)

Country Link
CN (1) CN116340060A (zh)

Similar Documents

Publication Publication Date Title
US7810004B2 (en) Integrated circuit having a subordinate test interface
CN103530211B (zh) 一种基于uvm平台的pcie回环自检测的方法
US11893331B2 (en) Device verification method, UVM verification platform, electronic apparatus and storage medium
US20130124934A1 (en) Packetizing jtag across industry standard interfaces
RU2006100275A (ru) Система разработки интегральной схемы
JPH10253719A (ja) Ｔａｐコントローラを有する集積回路
CN110851388A (zh) 针对risc-v处理器的调试系统及调试信号传输方法
CN111064449A (zh) 一种基于uvm平台的数字降采样滤波器的验证平台及方法
CN113760748A (zh) 一种fpga原型验证装置及方法
US7650540B2 (en) Detecting and differentiating SATA loopback modes
CN115496018A (zh) 一种SoC芯片多版本验证方法、装置及设备
CN115190030A (zh) 一种实现can fd的硬件装置和uvm验证平台
CN104765671A (zh) 一种用可重用性层次化验证平台进行uart模块验证的方法
CN112417797B (zh) 寄存器配置同步方法、验证平台系统及配置方法、装置
CN113113074A (zh) 伪静态随机存储器psram验证装置及其方法
CN116340060A (zh) 一种ahb-uart模块的验证方法、设备、存储介质
KR20070070680A (ko) 슬레이브의 디버깅 방법 및 시스템
Mahale et al. Architecture Analysis and Verification of I3C Protocol
CN111506461A (zh) 一种基于总线、用于测试的反压模块及其实现方法
CN114780143A (zh) 基于uvm的can控制器激励序列生成方法、装置和验证平台
CN113177014A (zh) 基于检验方式的串口通讯方法和串口芯片
CN116775390B (zh) 接口协议转换验证系统及方法、电子设备及存储介质
CN114884768B (zh) 一种总线空闲状态的检测装置、系统及检测方法
CN117933153B (zh) I3c总线验证系统
CN111858217B (zh) 一种层次化验证方法、平台、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination