CN113113074A - 伪静态随机存储器psram验证装置及其方法 - Google Patents
伪静态随机存储器psram验证装置及其方法 Download PDFInfo
- Publication number
- CN113113074A CN113113074A CN202110390584.8A CN202110390584A CN113113074A CN 113113074 A CN113113074 A CN 113113074A CN 202110390584 A CN202110390584 A CN 202110390584A CN 113113074 A CN113113074 A CN 113113074A
- Authority
- CN
- China
- Prior art keywords
- unit
- psram
- ahb
- data
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
一种伪静态随机存储器PSRAM验证装置及其方法,所述装置包括:第一接口单元,用于连接先进高性能总线AHB代理单元和被测设备DUT;第二接口单元,用于连接伪静态随机存储器PSRAM代理单元和被测设备DUT;先进高性能总线AHB代理单元,用于按照AHB总线的协议产生激励并且将所产生的激励发送给被测设备DUT,以及将采集的相关第一接口数据发送到计分板单元;伪静态随机存储器PSRAM代理单元,用于模仿伪静态随机存储器PSRAM的行为,按照PSRAM协议与接口单元交互,并且将采集的相关第二接口数据发送到计分板单元;以及计分板单元,用来对接收的信号进行采样,并判断采样的信号是否与预期的配置一致。
Description
技术领域
本发明涉及芯片设计的功能验证装置和方法,尤其是伪静态随机存储器(PSRAM)和先进高性能总线(AHB)的相关验证装置和方法。
背景技术
近年来,随着数字芯片集成度的发展,其规模越来越大。芯片验证作为整个芯片生产流程中重要的一环,实现的是对芯片设计的调试(debug),其在节省流片成本、缩短芯片上市时间等方面具有重大的意义。
PSRAM全称Pseudo static random access memory,指的是伪静态随机存储器。它具有类SRAM的接口协议:给出地址、读、写命令,就可以实现存取。不像DRAM需要Memorycontroller来控制内存单元定期数据刷新。同时,它的内核使用的是DRAM架构:1T1C一个晶体管一个电容构成存储cell,而传统SRAM需要6T即六个晶体管构成一个存储cell。因此,它兼具了SRAM和DRAM的优点,既具有类SRAM的接口,又可实现较大的存储容量。
先进高性能总线(AHB,Advanced High Performance Bus)是嵌入式系统互连方向高性能总线的标准。AHB的优点在于它可以将微控制器(CPU)、高带宽的片上RAM、高带宽的外部存储器接口、总线主控式DMA以及各种拥有AHB接口的控制器等等连接起来构成一个独立的完整的SoC系统。同时,它不局限于制造工艺技术和对应的核心处理器,能够移植到不同的设计当中。AHB开放性的总线标准使它能够将RISC处理器和其它的不同IP连接在一起实现通信。
由于伪静态随机存储器PSRAM作为IP经常嵌入SoC中使用,而AHB总线具有性能的优越性也被广泛应用到SoC中,所以将伪静态随机存储器PSRAM与AHB总线相结合的接口就尤为关键。
发明内容
本发明提出了一种基于UVM验证方法学的PSRAM接口验证装置及其方法。
本发明提出了一种伪静态随机存储器PSRAM验证装置,包括:第一接口单元,用于连接先进高性能总线AHB代理单元和被测设备DUT;第二接口单元,用于连接伪静态随机存储器PSRAM代理单元和被测设备DUT;先进高性能总线AHB代理单元,用于按照AHB总线的协议产生激励并且将所产生的激励发送给被测设备DUT,以及将采集的相关第一接口数据发送到计分板单元;伪静态随机存储器PSRAM代理单元,用于模仿伪静态随机存储器PSRAM的行为,按照PSRAM协议与接口单元交互,并且将采集的相关第二接口数据发送到计分板单元;以及计分板单元,用来对接收的信号进行采样,并判断所采样的信号是否与预期的配置一致。
本发明提出了一种伪静态随机存储器PSRAM验证装置,还包括参考模型单元,其被配置根据从AHB代理单元接收采集数据产生符合预定要求的第三数据,并且将所述第三数据发送给计分板单元。
本发明提出了一种伪静态随机存储器PSRAM验证装置,所述AHB代理单元包括AHB序列发生器、AHB驱动器和AHB监视器,其中,AHB驱动器被配置为将从AHB序列发生器传送的数据按照AHB的协议发送到总线,以及其中,AHB监视器被配置为将从总线上采集的数据发送到参考模型单元。
本发明提出了一种伪静态随机存储器PSRAM验证装置,还包括覆盖率收集COV单元,其被配置为用于收集功能覆盖率,其中,所述覆盖率收集COV单元对寄存器和读写数据格式进行覆盖率的收集。
本发明提出了一种伪静态随机存储器PSRAM验证装置,所述PSRAM代理单元包括PSRAM序列发生器、PSRAM驱动器和PSRAM监视器,其中,PSRAM驱动器被配置为在检测到片选信号的变化后,根据寄存器的值来发送数据,以及其中,PSRAM监视器被配置为将采集的数据发送到计分板单元。
本发明提出了一种伪静态随机存储器PSRAM验证装置,还包括寄存器模型单元,其被配置为对被测设备DUT的内部寄存器进行建模,其中,所述内部寄存器的类型包括可读可写寄存器、只读寄存器、或者只写寄存器。
本发明提出了一种伪静态随机存储器PSRAM验证装置,所述计分板单元包括,寄存器块存储器,用于接收关于寄存器模型的数据;AHB_FIFO存储器,用于从AHB代理单元接收数据信息;PSRAM_FIFO存储器,用于从PSRAM代理单元接收数据信息;以及适配器AP,用于将数据传输到覆盖率收集单元。
本发明提出了一种伪静态随机存储器PSRAM验证装置,其中,所述计分板单元根据关于寄存器模型的数据对采样的数据进行比较。
本发明提出了一种伪静态随机存储器PSRAM验证装置,其中,所述寄存器模型单元采用三级结构来对被测设备DUT中寄存器的建模,其中,所述寄存器模型单元包括各个寄存器的硬件访问路径,以用于寄存器后门访问,以及其中,所述寄存器模型单元使用回调机制和钩子函数,以在对特定寄存器进行非预期访问时,输出预警信息。
本发明提出了一种伪静态随机存储器PSRAM验证方法,包括:建立伪静态随机存储器PSRAM验证装置与被测设备DUT的连接;按照AHB总线的协议产生激励并且将所产生的激励发送给被测设备DUT,以及将采集的相关第一接口数据发送到计分板单元;模仿伪静态随机存储器PSRAM的行为,按照PSRAM协议与接口单元交互,并且将采集的相关第二接口数据发送到计分板单元;以及对接收的信号进行采样,并判断采样的信号是否与预期的配置一致。
附图说明
图1是示出了根据本发明实施例的基于UVM验证方法学的PSRAM接口验证装置的框图;
图2是示出了根据本发明实施例的计分板单元与相关单元的互连的示意图;以及
图3是示出了根据本发明实施例的伪静态随机存储器PSRAM验证装置的操作方法的流程图。
具体实施方式
在进行下面的详细描述之前,阐述贯穿本专利文件使用的某些单词和短语的定义可能是有利的。术语“耦接”“连接”及其派生词指两个或多个元件之间的任何直接或间接通信,无论那些元件是否彼此物理接触。术语“传输”、“接收”和“通信”及其派生词涵盖直接和间接通信。术语“包括”和“包含”及其派生词是指包括但不限于。术语“或”是包含性的,意思是和/或。短语“与……相关联”及其派生词是指包括、包括在……内、互连、包含、包含在……内、连接或与……连接、耦接或与……耦接、与……通信、配合、交织、并列、接近、绑定或与……绑定、具有、具有属性、具有关系或与……有关系等。术语“控制器”是指控制至少一个操作的任何设备、系统或其一部分。这种控制器可以用硬件、或者硬件和软件和/或固件的组合来实施。与任何特定控制器相关联的功能可以是集中式的或分布式的,无论是本地的还是远程的。短语“至少一个”,当与项目列表一起使用时,意指可以使用所列项目中的一个或多个的不同组合,并且可能只需要列表中的一个项目。例如,“A、B、C中的至少一个”包括以下组合中的任意一个:A、B、C、A和B、A和C、B和C、A和B和C。
贯穿本专利文件提供了其他特定单词和短语的定义。本领域普通技术人员应该理解,在许多情况下,即使不是大多数情况下,这种定义也适用于这样定义的单词和短语的先前和将来使用。
在本专利文件中,模块的应用组合以及子模块的划分层级仅用于说明,在不脱离本公开的范围内,模块的应用组合以及子模块的划分层级可以具有不同的方式。
近年来,随着数字芯片集成度的发展,其规模越来越大。芯片验证作为整个芯片生产流程中重要的一环,实现的是对芯片设计的调试(debug),其在节省流片成本、缩短芯片上市时间等方面具有重大的意义。
通用验证方法学(UVM,Universal Verification Methodology)提供了一套基于SystemVerilog语言的标准类库,这不仅使得验证工程师可以快速的完成底层验证平台的搭建工作,更是提供了一套统一的标准,对验证方法进行了约束与指导,提高了验证平台的重用性和移植性。
根据UVM验证方法学搭建的验证平台,可以实现测试激励随机产生、验证结果自检测、功能覆盖率收集等功能,足够应对当前验证流程中的大多数场景。
以下讨论的图1至图3以及用于描述本专利文档中的本公开的原理的各种实施例仅作为说明,并且不应以任何方式解释为限制本公开的范围。本领域技术人员将理解,本公开的原理可以在任何适当布置的系统或设备中实施。
图1是示出了根据本发明实施例的基于UVM验证方法学的PSRAM接口验证装置的框图。
参考图1,根据本发明实施例的验证装置包括:接口单元(101,102):所述接口单元用于建立被测设备DUT 118和验证装置之间的连接,将拥有特定属性的信号接口封装到一起,实现被测设备DUT 118和验证装置间的互连工作。该验证装置的两种接口单元,分别是用于封装AHB信号的接口单元101、以及用于封装PSRAM信号的接口单元102。
根据本发明实施例的验证装置还包括代理单元:该代理单元用来处理与特定接口相关的操作,实现信号级数据和事务级数据的转换,并完成对特定协议的驱动和采集工作。所述代理单元包括AHB_代理单元103和PSRAM_代理单元107。其中,在AHB_代理单元103中包含了AHB_序列发生器104、AHB_驱动器105和AHB_监视器106;在PSRAM_代理单元107中包含了PSRAM_序列发生器108、PSRAM_驱动器109和PSRAM_监视器110。
AHB_代理单元103用于按照AHB总线的协议产生激励,并且将所产生的激励发送给被测设备DUT 118。在其中,AHB_驱动器105会将AHB_序列发生器104传送过来的数据按照AHB的正确协议给发送到总线上面,与此同时AHB_监视器106也会将从总线上采集的数据发送到参考模型112。
根据本发明实施例,AHB_监视器106还包括覆盖率收集(COV)单元,其用于收集功能覆盖率,其中,覆盖率收集(COV)单元分别对寄存器和读写数据格式进行覆盖率的收集工作。
PSRAM_代理单元107用于模仿伪静态随机存储器的行为,按照其协议与接口单元交互。PSRAM_驱动器109在检测到片选信号的变化后,根据寄存器的值来发送数据,PSRAM_监视器110则负责采集数据并将其发送到计分板113。
根据本发明实施例的验证装置还包括计分板113单元,其用于实现数据的比对工作,并且是验证装置自动化检测结果的关键单元。计分板113单元用来对输入的信号进行采样,并判断信号是否与预期的配置一致。
根据本发明的一个实施例,验证装置还包括参考模型112,其用于产生符合要求的正确数据,并且将该正确数据发送给计分板113单元,并且计分板113单元将该正确数据与PSRAM_监视器110采集的数据进行比较。
根据本发明的实施例,环境层单元(ENV)114实现了对上述单元的创建和互连工作,构建了完整的针对特定模块的验证装置。
根据本发明一个实施例,验证装置还包括寄存器模型116单元,其被配置为对DUT118内部寄存器进行建模,在其中,涉及到的寄存器类型有可读可写(RW)、只读(RO)、只写(WO)等。此外,寄存器模型116还添加了各个寄存器的硬件访问路径,为寄存器后门访问提供了基础。
根据本发明的实施例,通过使用包括AHB_代理单元103和PSRAM_代理单元107的代理单元来实现对特定接口的驱动和采集工作。AHB_代理单元103用于按照AHB总线的协议产生激励。PSRAM_代理单元107用于模仿伪静态随机存储器的行为。从显示了总体架构的图1中可以看到,在不同的代理单元中封装了对应的驱动器、监视器、和序列发生器。各个代理单元通过对应的驱动器单元实现数据从事务级到信号级的转换,并且将其驱动到DUT的相关接口;通过对应的监视器单元在特定时刻采集相关接口信号,并将其从信号级转换到事务级发送给后续模块使用;通过对应的序列发生器将不同激励的产生工作独立出去,与序列单元合作完成激励的产生工作。
本验证装置使用计分板113实现数据的比对工作。计分板113中的数据来源分为两部分,第一部分为AHB_代理单元103采集到的寄存器读写数据信息,第二部分为PSRAM_代理单元107采集到的数据信息。此外计分板113中还引入了寄存器模型的数据,并能够通过对应传输接口将特定信息传递到覆盖率收集单元中,如图2所示。
图2示出了根据本发明一个实施例的计分板单元与相关单元的互连的示意图。
参考图2,计分板211包括:reg_block存储器214,用于接收来自寄存器模型单元的数据,计分板211根据关于寄存器模型的数据对采样的数据进行比较;AHB_FIFO存储器213,用于从AHB_代理单元203接收数据信息;PSRAM_FIFO存储器212,用于从PSRAM_代理单元207接收数据信息;以及适配器AP 215,用于将数据传输到覆盖率收集单元。
根据本发明的一个实施例,寄存器模型单元采用三级结构实现了对被测设备DUT中寄存器的建模,即,通过field-reg-block结构对寄存器的地址、属性等信息进行描写。该寄存器模型单元还添加了各个寄存器的硬件访问路径,为寄存器后门访问提供了基础。此外,由于部分寄存器拥有相同的访问地址,该寄存器模型单元使用回调机制和钩子函数来添加预警机制,以确保对特定寄存器进行非预期访问时,能够输出预警信息。
根据本发明实施例,验证装置通过覆盖率收集单元,对各个寄存器的访问情况和收发数据格式进行了覆盖,为表征验证进度提供了依据。
虽然本发明实施例中示出了仅仅包括两个接口单元的示例,但是本领域技术人员应该清楚,在不超出本发明范围的情况下,可以变换示例中所包含的单元数量。
图3是示出了根据本发明实施例的伪静态随机存储器PSRAM验证装置的操作方法的流程图。
参考图3,在步骤301中,建立伪静态随机存储器PSRAM验证装置与被测设备DUT的连接。在步骤302中,按照AHB总线的协议产生激励并且将所产生的激励发送给被测设备DUT,以及将采集的相关第一接口数据发送到计分板单元。在步骤303中,模仿伪静态随机存储器PSRAM的行为,按照PSRAM协议与接口单元交互,并且将采集的相关第二接口数据发送到计分板单元。在步骤304中,接收的信号进行采样,并判断采样的信号是否与预期的配置一致。
虽然在本发明实施例中示出了验证装置方法的具体实施步骤的示例,但是本领域技术人员应该理解,在不脱离本发明范围的情况下,示例中的步骤可以按照所示的顺序来执行,也可以按照相反的顺序或者并行地来执行。
尽管已经用示例性实施例描述了本公开,但是可以向本领域技术人员建议各种改变和修改。本公开旨在涵盖落入所附权利要求范围内的这种改变和修改。
本发明中的任何描述都不应被理解为暗示任何特定的元件、步骤或功能是必须包括在权利要求范围内的必要元件。专利主题的范围仅由权利要求限定。
Claims (10)
1.一种伪静态随机存储器PSRAM验证装置,包括:
第一接口单元,用于连接先进高性能总线AHB代理单元和被测设备DUT;
第二接口单元,用于连接伪静态随机存储器PSRAM代理单元和被测设备DUT;
先进高性能总线AHB代理单元,用于按照AHB总线的协议产生激励并且将所产生的激励发送给被测设备DUT,以及将采集的相关第一接口数据发送到计分板单元;
伪静态随机存储器PSRAM代理单元,用于模仿伪静态随机存储器PSRAM的行为,按照PSRAM协议与接口单元交互,并且将采集的相关第二接口数据发送到计分板单元;以及
计分板单元,用来对接收的信号进行采样,并判断所采样的信号是否与预期的配置一致。
2.根据权利要求1所述的装置,还包括参考模型单元,其被配置根据从AHB代理单元接收采集数据产生符合预定要求的第三数据,并且将所述第三数据发送给计分板单元。
3.根据权利要求1所述的装置,所述AHB代理单元包括AHB序列发生器、AHB驱动器和AHB监视器,
其中,AHB驱动器被配置为将从AHB序列发生器传送的数据按照AHB的协议发送到总线,以及
其中,AHB监视器被配置为将从总线上采集的数据发送到参考模型单元。
4.根据权利要求1所述的装置,还包括覆盖率收集COV单元,其被配置为用于收集功能覆盖率,
其中,所述覆盖率收集COV单元对寄存器和读写数据格式进行覆盖率的收集。
5.根据权利要求1所述的装置,所述PSRAM代理单元包括PSRAM序列发生器、PSRAM驱动器和PSRAM监视器,
其中,PSRAM驱动器被配置为在检测到片选信号的变化后,根据寄存器的值来发送数据,以及
其中,PSRAM监视器被配置为将采集的数据发送到计分板单元。
6.根据权利要求1所述的装置,还包括寄存器模型单元,其被配置为对被测设备DUT的内部寄存器进行建模,其中,所述内部寄存器的类型包括可读可写寄存器、只读寄存器、或者只写寄存器。
7.根据权利要求1所述的装置,所述计分板单元包括,寄存器块存储器,用于接收关于寄存器模型的数据;AHB_FIFO存储器,用于从AHB代理单元接收数据信息;PSRAM_FIFO存储器,用于从PSRAM代理单元接收数据信息;以及适配器AP,用于将数据传输到覆盖率收集单元。
8.根据权利要求7所述的装置,其中,所述计分板单元根据关于寄存器模型的数据对采样的数据进行比较。
9.根据权利要求6所述的装置,其中,所述寄存器模型单元采用三级结构来对被测设备DUT中寄存器的建模,
其中,所述寄存器模型单元包括各个寄存器的硬件访问路径,以用于寄存器后门访问,以及
其中,所述寄存器模型单元使用回调机制和钩子函数,以在对特定寄存器进行非预期访问时,输出预警信息。
10.一种伪静态随机存储器PSRAM验证方法,包括:
建立伪静态随机存储器PSRAM验证装置与被测设备DUT的连接;
按照AHB总线的协议产生激励并且将所产生的激励发送给被测设备DUT,以及将采集的相关第一接口数据发送到计分板单元;
模仿伪静态随机存储器PSRAM的行为,按照PSRAM协议与接口单元交互,并且将采集的相关第二接口数据发送到计分板单元;以及
对接收的信号进行采样,并判断采样的信号是否与预期的配置一致。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110390584.8A CN113113074A (zh) | 2021-04-12 | 2021-04-12 | 伪静态随机存储器psram验证装置及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110390584.8A CN113113074A (zh) | 2021-04-12 | 2021-04-12 | 伪静态随机存储器psram验证装置及其方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113113074A true CN113113074A (zh) | 2021-07-13 |
Family
ID=76716033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110390584.8A Pending CN113113074A (zh) | 2021-04-12 | 2021-04-12 | 伪静态随机存储器psram验证装置及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113113074A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114743586A (zh) * | 2022-03-01 | 2022-07-12 | 北京百度网讯科技有限公司 | 存储器模型的镜像存储实现方法、装置及存储介质 |
-
2021
- 2021-04-12 CN CN202110390584.8A patent/CN113113074A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114743586A (zh) * | 2022-03-01 | 2022-07-12 | 北京百度网讯科技有限公司 | 存储器模型的镜像存储实现方法、装置及存储介质 |
CN114743586B (zh) * | 2022-03-01 | 2023-01-06 | 北京百度网讯科技有限公司 | 存储器模型的镜像存储实现方法、装置及存储介质 |
WO2023165058A1 (zh) * | 2022-03-01 | 2023-09-07 | 北京百度网讯科技有限公司 | 存储器模型的镜像存储实现方法、装置及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103530216B (zh) | 一种基于uvm验证方法学的pcie验证系统 | |
US20080306722A1 (en) | Logic verification system | |
CN105824729B (zh) | 一种具备通用性的虚拟验证平台及实现方法 | |
CN103530211B (zh) | 一种基于uvm平台的pcie回环自检测的方法 | |
US8239708B2 (en) | System on chip (SoC) device verification system using memory interface | |
US11893331B2 (en) | Device verification method, UVM verification platform, electronic apparatus and storage medium | |
CN106156424B (zh) | 一种仿真系统 | |
CN103310850A (zh) | 片上网络资源节点存储器的内建自测试结构和自测试方法 | |
US7895486B2 (en) | Semiconductor device test system with test interface means | |
CN113486625B (zh) | 芯片的验证方法与验证系统 | |
US8825948B2 (en) | Memory controller with emulative internal memory buffer | |
CN106649021A (zh) | PCIe从设备测试装置 | |
CN111913840A (zh) | 一种基于uvm的apb-uart模块的验证方法 | |
CN112597719A (zh) | 数据网络设计验证方法、装置以及验证设备 | |
CN113113074A (zh) | 伪静态随机存储器psram验证装置及其方法 | |
CN109801665A (zh) | Sram自测试系统、架构及方法、存储介质 | |
CN115496018A (zh) | 一种SoC芯片多版本验证方法、装置及设备 | |
CN116500422A (zh) | 一种基于系统级测试平台的芯片并行测试系统和测试方法 | |
CN114780422A (zh) | 代码验证系统和代码验证方法 | |
CN116432593A (zh) | 一种基于uvm的芯片外设模块验证方法 | |
CN116776785A (zh) | 一种集成芯片的被动模式验证方法及系统 | |
CN111427839A (zh) | 一种Intel SoC FPGA的远程在线配置、调试方法 | |
CN111176926A (zh) | 一种基于双口sram的ip核仿真系统及仿真方法 | |
CN116451617A (zh) | 芯片仿真中基于仿真波形的信息处理方法、装置及应用 | |
CN116306398A (zh) | 一种多通道io接口ip的验证平台及其停止算法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |