CN116322062A - 具有钙钛矿膜的晶体管器件 - Google Patents

具有钙钛矿膜的晶体管器件 Download PDF

Info

Publication number
CN116322062A
CN116322062A CN202211462449.0A CN202211462449A CN116322062A CN 116322062 A CN116322062 A CN 116322062A CN 202211462449 A CN202211462449 A CN 202211462449A CN 116322062 A CN116322062 A CN 116322062A
Authority
CN
China
Prior art keywords
gate
perovskite
region
channel
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211462449.0A
Other languages
English (en)
Inventor
A·森古普塔
J·J·普罗姆伯恩
D·E·尼科诺夫
K·P·奥布莱恩
I·A·扬
M·V·梅茨
C-C·林
S·B·克伦德宁
P·德巴什
C·L·罗根
B·J·霍利比
K·奥乌兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN116322062A publication Critical patent/CN116322062A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文描述了使用钙钛矿材料形成的集成电路器件。可以将具有类似晶体结构和不同电性质的钙钛矿材料分层以实现晶体管或存储器器件。在一些实施例中，铁电钙钛矿可以结合到具有其他钙钛矿膜的器件中以形成铁电存储器器件。

Description

具有钙钛矿膜的晶体管器件
技术领域
本公开总体上涉及集成电路(IC)结构和器件的领域，更具体而言，涉及利用钙钛矿膜形成的IC结构和器件。
背景技术
IC器件通常包括由半导体、导体和电介质区域形成的晶体管。降低IC器件的功耗是有利的。对于许多低功率IC应用，使用互补金属氧化物半导体(CMOS)技术。正在探索用于进一步降低功耗的不同材料。
附图说明
根据结合附图的以下具体实施方式，将容易理解实施例。为了便于描述，相同的附图标记表示相同的结构元件。在附图的各图中，通过示例而非限制的方式示出了各实施例。
图1是示出根据本公开的一些实施例的具有钙钛矿膜的一晶体管一电容器(1T-1C)存储器单元的示例布置的截面图。
图2是示出根据本公开的一些实施例的具有钙钛矿膜的铁电存储器单元的示例布置的截面图。
图3A和3B示出了根据本公开的一些实施例的两种示例晶体结构。
图4是示出根据本公开的一些实施例的在器件的底部处具有钙钛矿膜以及源极和漏极触点的顶栅器件布置的截面图。
图5是示出根据本公开的一些实施例的在晶体管的顶部处具有钙钛矿膜以及源极和漏极触点的顶栅器件布置的截面图。
图6A-6B分别是根据本公开的一些实施例的被实现为具有钙钛矿膜的FinFET的示例晶体管的透视图和截面图。
图7是示出根据本公开的一些实施例的用于形成具有钙钛矿膜的IC器件的方法的流程图。
图8A和8B是包括由根据本文公开的任何实施例的钙钛矿膜形成的器件的晶圆和管芯的俯视图。
图9是可以包括根据本文公开的任何实施例的钙钛矿膜的IC器件的截面侧视图。
图10是可以包括由根据本文公开的任何实施例的钙钛矿膜形成的器件的IC器件组件的截面侧视图。
图11是可以包括由根据本文公开的任何实施例的钙钛矿膜形成的器件的示例计算设备的框图。
具体实施方式
概述
本公开的系统、方法和设备各自具有若干创新方面，其中没有单个方面单独负责本文中所公开的所有期望的属性。在下面的描述和附图中阐述了本说明书中描述的主题的一个或多个实施方式的细节。
本文描述了由钙钛矿膜形成的IC器件(例如，晶体管和存储器器件)，以及用于生产这种器件的方法。IC器件包括由半导体、导体和绝缘体形成的各种电路元件，例如晶体管和电容器。在CMOS晶体管中，例如，半导体沟道通常由硅形成。氧化物栅极电介质位于硅上方，并且金属栅极位于氧化物上方。正在探索用于低功率晶体管应用的替代材料。
如本文所述，具有钙钛矿晶体结构的材料可以层层生长以形成晶体管或存储器器件。钙钛矿材料通常具有化学式ABX3，其中A和B是离子，并且X是与A和B两者键合的离子。X通常是氧(O)，因此化学式可以写为ABO3，其中A和B是与氧键合的离子。钙钛矿结构的理想化形式是立方的，并且钙钛矿材料通常具有立方或近立方晶体结构。一些钙钛矿材料根据温度具有不同的结构。
不同的钙钛矿材料具有不同的材料性质，例如具有不同的结构和不同的电导水平。一些钙钛矿材料是导体，一些是半导体，并且一些是绝缘体。钙钛矿材料可以作为外延薄膜沉积在其他钙钛矿的顶部上。例如，可以使用脉冲激光沉积、分子束外延、物理气相沉积(PVD)或溅射沉积来沉积钙钛矿材料的薄膜。具有类似晶体结构和不同电性质的钙钛矿可以堆叠沉积以实现晶体管。特别地，可以将具有类似结构的导电钙钛矿、电介质钙钛矿和半导体钙钛矿层层沉积以形成晶体管。
其他钙钛矿材料是铁电的。铁电材料是在某一温度范围内展现出自发电极化(即，正电荷和负电荷从其原始位置的位移)的材料，所述自发电极化可以通过施加电场而反转或重新定向。因为即使在不存在电场的情况下铁电材料中的电荷的位移也可以维持一段时间，所以此类材料可以用于实施存储器单元。据说采用术语“铁电”来表达铁电存储器与常规铁磁存储器的相似性，尽管铁电材料中没有铁(Fe)。铁电存储器具有足够的非易失性、短编程时间、低功耗、高耐久性和高速写入的潜力。在过去几年中，这些类型的存储器已经成为许多不断增长的应用(例如，数码相机和非接触式智能卡)的有希望的候选者。铁电钙钛矿可以在具有另外的钙钛矿材料(例如，导电钙钛矿和半导体钙钛矿)的层堆叠体中生长，以形成铁电存储器单元。
可以使用钙钛矿膜形成的另一示例IC器件是用于存储数据位的基于电容器的存储器单元。存储器单元可以包括用于存储单元的位值或存储器状态(例如，逻辑“1”或“0”)的电容器，以及控制对单元的存取(例如，将信息写入到单元的存取或从单元读取信息的存取)的存取晶体管。如上所述，存取晶体管可以由钙钛矿薄膜层形成。这种存储器单元可以被称为“1T-1C存储器单元”，突出其使用一个晶体管(即，术语“1T-1C存储器单元”中的“1T”)和一个电容器(即，术语“1T-1C存储器单元”中的“1C”)的事实。1T-1C存储器单元的电容器可以通过第一S/D触点耦合到存取晶体管的一个源极或漏极(S/D)区域/端子(例如，耦合到存取晶体管的源极区域)，而存取晶体管的另一S/D区域可以通过第二S/D触点耦合到位线(BL)，并且晶体管的栅极端子可以通过栅极触点耦合到字线(WL)。传统上，各种1T-1C存储器单元已经用存取晶体管实现，所述存取晶体管是在半导体衬底的最上层中实现的基于逻辑工艺的前段制程(FEOL)的晶体管。
在铁电存储器单元和1T-1C存储器单元两者中，BL和WL各自由耦合到额外存储器单元且具体而言耦合到其他存储器单元的存取晶体管的金属互连形成。例如，BL沿着一列存储器单元延伸，并且BL经由S/D触点耦合到存储器单元列中的每个存取晶体管的一个S/D端子。WL沿着一行存储器单元延伸，并且WL经由栅极触点耦合到存储器单元行中的每个存取晶体管的栅极。
更一般地，本文描述的钙钛矿膜可以在与IC相关联的一个或多个部件中实施。在各种实施例中，与IC相关联的部件包括例如晶体管、二极管、电源、电阻器、电容器、电感器、传感器、收发器、接收器、天线等。与IC相关联的部件可以包括安装在IC上的部件或连接到IC的部件。IC可以是模拟的或数字的，并且可以用于许多应用，例如微处理器、光电子、逻辑块、音频放大器等，这取决于与IC相关联的部件。IC可以用作用于在计算机中执行一个或多个相关功能的芯片组的一部分。
出于解释的目的，阐述了具体的数字、材料和配置，以便提供对说明性实施方式的透彻理解。然而，对于本领域技术人员显而易见的是，可以在没有具体细节的情况下实施本公开，或/和可以仅利用所描述的方面中的一些来实施本公开。在其他情况下，省略或简化了公知的特征，以免使说明性实施方式难以理解。
在以下具体实施方式中，参考形成其一部分的附图，并且其中通过图示的方式示出了可以实施的实施例。应当理解，在不脱离本公开的范围的情况下，可以利用其他实施例并且可以进行结构或逻辑改变。因此，以下具体实施方式不应被视为具有限制意义。
可以以最有助于理解所要求保护的主题的方式将各种操作依次描述为多个分立的动作或操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。特别地，这些操作可以不以呈现的顺序执行。所描述的操作可以以与所描述的实施例不同的顺序执行。在附加实施例中，可以执行各种附加操作，和/或可以省略所描述的操作。
对于本公开，短语“A和/或B”表示(A)、(B)或(A和B)。对于本公开，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。当参考测量范围使用时，术语“在……之间”包括测量范围的端点。“一个”、“一种”和“该”的含义包括复数引用。“在……中”的含义包括“在……中”和“在……上”。
本说明书使用短语“在一个实施例中”或“在实施例中”，其可以各自指代相同或不同实施例中的一个或多个。此外，如关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。本公开可以使用基于视角的描述，例如“上方”、“下方”、“顶部”、“底部”和“侧面”；这样的描述用于便于讨论，并不旨在限制所公开的实施例的应用。附图不一定按比例绘制。术语“基本上”、“接近”、“大约”、“近似”和“约”通常是指在目标值的+/-20％内。除非另有说明，否则用于描述共同对象的序数形容词“第一”、“第二”和“第三”等的使用仅指示引用相同对象的不同实例，并且不旨在暗示如此描述的对象必须在时间上、空间上、排序上或以任何其他方式处于给定的顺序。
在以下具体实施方式中，将使用本领域技术人员通常采用的术语来描述说明性实施方式的各个方面，以将其工作的实质传达给本领域其他技术人员。例如，如在本文中所使用的，铁电存储器单元的“逻辑状态”是指单元可以具有的有限数量的状态中的一个，例如逻辑状态“1”和“0”，每个状态由单元的铁电材料的不同极化表示。在另一示例中，如在本文中所使用的，“读取”和“写入”存储器存取或操作分别是指确定/感测存储器单元的逻辑状态和编程/设置存储器单元的逻辑状态。在其他示例中，术语“连接”意指在没有任何中间器件的情况下相连接的物体之间的直接电连接或磁连接，而术语“耦合”意指相连接的物体之间的直接电连接或磁连接或者通过一个或多个无源或有源中间器件的间接连接。术语“电路”意指被布置为彼此协作以提供期望功能的一个或多个无源和/或有源部件。在又一示例中，“高k电介质”是指具有比氧化硅高的介电常数(k)的材料。术语“氧化物”、“碳化物”、“氮化物”等是指分别含有氧、碳、氮等的化合物。
具有钙钛矿膜的示例1T-1C存储器单元
图1是是示出根据本公开的一些实施例的具有钙钛矿膜的1T-1C存储器单元100的示例布置的截面图。
在图1、2和4-6的描述中用附图标记表示的多个元件在这些附图中以不同的图案示出，其中示出附图标记和图案之间的对应关系的图例设置在包含图1、2和4-6的每个绘图页面的底部或侧边。例如，图1中的图例示出了图1使用不同的图案来示出支撑结构102、模板层104、栅极106、电介质108、沟道110、S/D触点112和电容器116。
1T-1C存储器单元100形成在支撑结构102上方。1T-1C存储器单元100包括耦合到一对S/D触点112a和112b的晶体管101。S/D触点112b中的一个耦合到用于存储数据位的电容器116。晶体管101是控制对电容器116的存取以将信息写入电容器116或从电容器116读取信息的存取晶体管。
在附图中，本文中所描述的各种器件和组件的一些示例结构用精确直角和直线显示，但应理解，此类示意性图示可能不反映现实过程限制，在使用例如扫描电子显微镜(SEM)图像或透射电子显微镜(TEM)图像检查本文中所描述的结构中的任何一个时，所述现实过程限制可能导致特征看起来不太“理想”。在真实结构的这种图像中，可能的处理缺陷也可以是可见的，例如，材料的不完全直的边缘、锥形过孔或其他开口、不同材料层的角部的无意倒圆或厚度变化、晶体区域内的偶尔的螺旋位错、边缘位错或组合位错、和/或单个原子或原子簇的偶尔的位错缺陷。可能存在此处未列出但在器件制造领域内常见的其他缺陷。
晶体管101包括栅极106、电介质108、沟道110和两个S/D触点112。栅极106可以例如经由图1中未具体示出的栅极过孔耦合到WL。WL可以耦合到一行类似的存储器单元。沟道110可以包括在第一S/D触点112a下面并耦合到第一S/D触点112a的第一S/D区域(图1中未具体示出)，以及在第二S/D触点112b下面并耦合到第二S/D触点112b的第二S/D区域(图1中未具体示出)。第一S/D触点112a可以耦合到BL，该BL耦合到一列类似的存储器单元。第二S/D触点112b耦合到电容器116的一个电极。电容器116可以具有耦合到图1中未示出的板线(PL)的第二电极，如本领域中已知的。
一般来说，本公开的实施方式可以在支撑结构102(例如，由包括例如n型或p型材料系统的半导体材料系统构成的半导体衬底)上形成或执行。在一个实施方式中，半导体衬底可以是使用体硅或绝缘体上硅子结构形成的晶体衬底。在其他实施方式中，半导体衬底可以使用替代材料形成，所述替代材料可以与硅组合或可以不与硅组合，包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铟镓、锑化镓或III-V族、II-VI族或IV族材料的其他组合。尽管此处描述了可以形成衬底的材料的几个示例，但可以充当可以在其上构建半导体器件的基础的任何材料均落入本公开的精神和范围内。在各种实施例中，支撑结构102可以包括提供用于提供图1中所示的存储器单元的适当表面的任何此类衬底。
晶体管101形成在支撑结构102上方。在该示例中，晶体管101形成在模板层104上方，模板层104形成在支撑结构102上方。模板层104可以由具有钙钛矿结构的材料形成，例如具有通用化学组成ABO3的钙钛矿氧化物。模板层104充当用于在其上沉积另外的钙钛矿薄膜的适当基底。在一些实施例中，使用外延沉积(例如，脉冲激光沉积、分子束外延、PVD或溅射沉积)在支撑结构102上方生长模板层104。可以以类似的方式沉积其他层(例如，栅极106、电介质108和沟道110)。在其他实施例中，将模板层104层转移到支撑结构102上。例如，模板层104生长在单独的衬底上，模板层104附接到载体晶圆，模板层104接合到支撑结构102，并且从模板层104去除载体晶圆。在其他实施例中，支撑结构102是钙钛矿材料，并且不包括模板层104(即，支撑结构102形成模板层)。
在一个示例中，模板层104由SrTiO3(也被称为钛酸锶)形成。SrTiO3具有晶格参数为3.905埃
Figure BDA0003954093690000041
的立方结构。关于图3A和3B讨论了包括立方结构的示例晶体结构和晶格参数。在其他实施例中，可以使用不同的电介质钙钛矿氧化物，特别是具有与栅极106类似的结构的钙钛矿氧化物。
栅极106是模板层104上方的层(例如，薄膜)，并且电介质108是模板层104上方的层(例如，薄膜)。栅极106和电介质108形成栅极堆叠体。
栅极106由导电钙钛矿材料(例如，导电钙钛矿氧化物)形成。形成栅极106的材料可以具有例如3.8与
Figure BDA0003954093690000042
之间的晶格参数。可以使用外延沉积在模板层104上方沉积栅极106。在替代实施例中，栅极106可以层转移在模板层104上方或直接在支撑结构102上方(省略模板层104)。
在一个示例中，栅极106由SrRuO3(也被称为钌酸锶或三氧化锶钌)形成。SrRuO3具有晶格参数为
Figure BDA0003954093690000043
的立方结构。在另一示例中，栅极106由SrVO3(也被称为钒酸锶)形成。SrVO3具有晶格参数为/>
Figure BDA0003954093690000044
的立方结构。在其他实施例中，可以使用不同的导电钙钛矿氧化物，特别是具有与模板层104和电介质108类似的结构的钙钛矿氧化物。在一些实施例中，栅极106可以由两个或更多个钙钛矿层的堆叠体组成，例如，第一层SrRuO3和第二层SrVO3。
电介质108可以是具有钙钛矿结构的高k材料，例如非导电钙钛矿氧化物。电介质108耦合在栅极106与沟道110之间。电介质108可以具有例如3.8与
Figure BDA0003954093690000045
之间的晶格参数。可以使用外延沉积在栅极106上方沉积电介质108。电介质108可以具有在图1中所示的参考坐标系中在z方向上测量的介于例如0.5纳米与20纳米之间的厚度，包括其中的所有值和范围(例如，介于2纳米与6纳米之间)。
在一个示例中，电介质108由SrTiO3(也被称为钛酸锶)形成。SrTiO3具有晶格参数为
Figure BDA0003954093690000046
Figure BDA0003954093690000047
的立方结构。在其他实施例中，可以使用不同的电介质钙钛矿氧化物，特别是具有与栅极106和沟道110类似的结构的钙钛矿氧化物。在一些实施例中，电介质108和模板层104可以由相同材料形成。在其他实施例中，电介质108和模板层104由不同的材料形成。在一些实施例中，电介质108可以由由不同材料形成的两个或更多个电介质钙钛矿层的堆叠体组成。
沟道110可以由具有钙钛矿结构的半导体材料形成，例如半导体钙钛矿氧化物。沟道110耦合在电介质108和S/D触点112之间。沟道110可以具有例如3.8与
Figure BDA0003954093690000051
之间的晶格参数。可以使用外延沉积在电介质108上方沉积沟道110。沟道110可以具有在图1中所示的参考坐标系中在z方向上测量的介于例如5纳米与75纳米之间的厚度，包括其中的所有值和范围。
在一个示例中，沟道110由La:SrTiO3(也称为镧掺杂钛酸锶或LST)形成。La:SrTiO3具有与SrTiO3相同的结构，即具有至少
Figure BDA0003954093690000052
的晶格参数的立方结构。La:SrTiO3的晶格参数可以大于/>
Figure BDA0003954093690000053
Figure BDA0003954093690000054
其中晶格参数基于掺杂量。在La:SrTiO3中，锶通常位于晶体结构中的位置替代地填充有镧，导致材料表现出n型半导体性质。如果电介质108由SrTiO3形成并且沟道110由La:SrTiO3形成，则可以在栅极106上方外延沉积单层SrTiO3，并且SrTiO3层的顶部部分掺杂有镧以形成沟道110。
作为另一示例，沟道110由BaSnO3(也被称为锡酸钡或三氧化钡锡)形成。BaSnO3具有晶格参数为
Figure BDA0003954093690000055
的立方结构。在其他实施例中，可以使用不同的半导体钙钛矿氧化物，特别是具有与电介质108类似的结构的钙钛矿氧化物。在一些实施例中，沟道108可以由由不同材料形成的两个或更多个半导体钙钛矿层的堆叠体组成。
模板层104、栅极106、电介质108和沟道110中的每一个可以是具有彼此类似的结构(包括类似的晶体结构和类似的晶格参数)的钙钛矿。例如，各自可以具有类似的晶体结构(例如，立方体或接近立方体)，并且具有在3.8与
Figure BDA0003954093690000056
之间的晶格参数。可以选择材料，使得模板层104、栅极106、电介质108和沟道110中的每一个具有晶格参数类似的钙钛矿结构，例如，在彼此的/>
Figure BDA0003954093690000057
内，或在彼此的较小范围内(例如，在/>
Figure BDA0003954093690000058
或/>
Figure BDA0003954093690000059
内)。更一般地，当第一晶体材料的第一层外延沉积在第二晶体材料的第二层上方时，第一晶体材料具有与第二晶体材料类似的结构是有益的。当沉积在第二晶体材料上方时，结构的相似性有助于第一晶体材料形成适当的晶体结构。第一晶体材料在不同的第二晶体材料上方的生长被称为异质外延生长。在一些实施例中，S/D触点112也可以由具有与模板层104、栅极106、电介质108和沟道110类似的结构和类似的晶格参数的钙钛矿形成，如下所讨论的。
尽管未在图1中具体示出，但是在一些实施例中，S/D区域形成在沟道110中。可以使用注入/扩散工艺或蚀刻/沉积工艺来形成S/D区域。在前一工艺中，可以将诸如镧、硼、铝、锑、磷或砷的掺杂剂离子注入到沟道材料中以形成S/D区域。激活掺杂剂并使它们进一步扩散到沟道110中的退火工艺可以在离子注入工艺之后。在后一工艺中，可以首先蚀刻沟道110以在S/D区域的位置处形成凹槽。然后可以执行外延沉积工艺以用用于制造S/D区域的材料填充凹槽。在一些实施方式中，可以使用钙钛矿氧化物或其他钙钛矿材料来制造S/D区域。
S/D触点112耦合到沟道材料110。如果在沟道110中形成S/D区域，则可以在S/D区域上方形成S/D触点112，例如，第一S/D触点112a耦合到第一S/D区域，并且第二S/D触点112b耦合到第二S/D区域。绝缘体材料(图1中未示出)可以形成在S/D触点112之间并且电分离两个S/D触点112a和112b。绝缘体材料可以形成为晶体管101和类似晶体管上方的层，其中绝缘体材料层进一步将晶体管彼此电分离。可以通过在绝缘体层中图案化S/D触点112并在图案化的区域中沉积S/D触点材料而在绝缘体材料中形成S/D触点112。
在一些实施例中，S/D触点112由钙钛矿材料形成并且外延沉积在沟道110上方。例如，S/D触点112可以由以上关于栅极106描述的SrRuO3或SrVO3形成。在一些实施例中，S/D触点112和栅极106可以由相同的材料形成。在其他实施例中，S/D触点112可以由与栅极106不同的材料形成。
在一些实施例中，S/D触点112可以不由钙钛矿氧化物形成，或者S/D触点112可以在一层或多层其他触点材料下方具有一层或多层钙钛矿氧化物(例如，SrRuO3或SrVO3)。例如，一层或多层金属和/或金属合金可以用于形成S/D触点112。S/D触点112可以包括一种或多种金属或金属合金，具有诸如铜、钌、钯、铂、钴、镍、铪、锆、钛、钽和铝、氮化钽、钨、掺杂硅、掺杂锗或这些中的任何的合金和混合物的材料。在一些实施例中，S/D触点112可以包括一种或多种金属的一种或多种导电合金、氧化物或碳化物。在一些实施例中，S/D触点112可以包括掺杂半导体，例如硅或掺杂有n型掺杂剂或p型掺杂剂的另一半导体。金属可以提供更高的导电性，而掺杂半导体可以在制造期间更容易图案化。在一些实施例中，S/D触点112可以包括半导体和金属两者，例如，原子层沉积(ALD)沉积的掺杂氧化物半导体，随后是金属。
S/D触点112可以具有在图1所示的参考坐标系中在z方向上测量的介于1纳米与50纳米之间的厚度，包括其中的所有值和范围。在一些实施例中，S/D触点112具有在30纳米与40纳米之间的厚度。
如上所述，在图1中，第二S/D触点112b耦合到电容器116以实现1T-1C晶体管。在一些实施例中，省略了电容器116，并且晶体管101可以不是用于存储器单元的存取晶体管，而是用于另一应用的晶体管。
具有钙钛矿膜的示例铁电存储器单元
图2是示出根据本公开的一些实施例的具有钙钛矿膜的铁电存储器单元200的示例布置的截面图。
图2中所示的布置可以使用以上关于图1描述的几种材料形成。特别地，该布置包括支撑结构102、模板层104、栅极106、沟道110和两个S/D触点112，其中的每一个可以类似于以上关于图1描述的支撑结构、模板层、栅极、沟道和S/D触点。支撑结构102和模板层104可以或可以不被认为是存储器单元200的一部分。图1中所示的电介质108已经被铁电体202代替，铁电体202是表现出电极化(即，正电荷和负电荷从其原始位置的位移)的铁电材料层。可以通过施加电场来反转或重新定向电极化。因为即使在不存在电场的情况下，铁电材料中的电荷的位移也可以维持一段时间，所以铁电体202用于实施存储器单元。特别地，电极化表示存储器单元的特定位值或存储器状态(例如，逻辑“1”或“0”)。
模板层104、栅极106、沟道110和S/D触点112可以各自使用关于图1描述的材料并且以关于图1描述的方式(例如，使用外延沉积)来形成。
模板层104、栅极106、铁电体202和沟道110中的每一个可以是具有彼此相似的晶格参数的钙钛矿(例如，钙钛矿氧化物)。例如，各自可以具有类似的晶体结构(例如，立方体或接近立方体)，并且具有在3.8与
Figure BDA0003954093690000061
之间的晶格参数。可以选择材料，使得模板层104、栅极106、铁电体202和沟道110中的每一个具有类似晶格参数的钙钛矿结构，例如，在彼此的/>
Figure BDA0003954093690000062
内，或在彼此的较小范围内(例如，在/>
Figure BDA0003954093690000063
或/>
Figure BDA0003954093690000064
内)。更一般地，当第一晶体材料的第一层外延沉积在第二晶体材料的第二层上方时，第一晶体材料具有与第二晶体材料类似的结构是有益的。当沉积在第二晶体材料上方时，结构的相似性有助于第一晶体材料形成适当的晶体结构。在一些实施例中，S/D触点112也可以由具有与模板层104、栅极106、铁电体202和沟道110类似的结构和类似的晶格参数的钙钛矿形成。
铁电体202可以是具有钙钛矿结构和铁电性质的高k材料，例如铁电钙钛矿氧化物。铁电体202耦合在栅极106与沟道110之间。铁电体202可以具有例如3.8与
Figure BDA0003954093690000065
之间的晶格参数。铁电体202可以使用外延沉积来沉积在栅极106上方。
在一个示例中，铁电体202包括BaTiO3(也被称为钛酸钡)。BaTiO3具有晶格参数为
Figure BDA0003954093690000066
Figure BDA0003954093690000067
且/>
Figure BDA0003954093690000068
的四方结构。注意，a和b晶格参数与c相当接近，使得BaTiO3在结构上近似立方体。在另一示例中，铁电体202包括锆钛酸铅，其具有化学式Pb[ZrxTi1-x]O3(0≤x≤1)，被称为PZT。PZT具有立方结构，其晶格参数在3.9与/>
Figure BDA0003954093690000069
的范围内，这取决于化学式。在另一示例中，铁电体202包括BiFeO3(也被称为铁酸铋)。BiFeO3可以生长为菱面体晶体，其边长晶格参数为/>
Figure BDA00039540936900000610
边角晶格参数为0.6°，使得结构近似立方体。在另一示例中，铁电体202包括LuFeO3(也被称为铁酸镥)。铁电LuFeO3可以具有六方或斜方结构。在其他实施例中，可以使用不同的电介质钙钛矿氧化物，特别是具有与栅极106和沟道110类似的结构的钙钛矿氧化物。
钙钛矿膜的示例晶体结构
图3A和3B示出了根据本公开的一些实施例的两种示例晶体结构。图3A示出立方结晶结构。在该结构中，原子表示为点，例如300a和300b。原子位于立方体的角部，并且示出了表示各对原子之间的长度的边。例如，边305在原子300a和300b之间延伸。通常，钙钛矿材料的晶体结构可以通过六个晶格参数来描述：三个表示边长，以及三个表示晶胞边之间的角度。在本文所述的立方和四方结构中，所有角度都是90°。在立方结构中，每个边长是相等的。例如，在图3A所示的参考坐标系中，x方向、y方向和z方向上的边长都具有长度a。本文针对立方结构所提及的晶格参数是指边长。例如，如上所述，SrTiO3具有晶格参数为
Figure BDA0003954093690000071
的立方结构；/>
Figure BDA0003954093690000072
是指边长a。
图3B示出了斜方晶体结构。表示为点310(例如，点310a和310b)的该晶体结构中的原子位于晶体的角部，并且示出了表示某些对原子之间的长度的边。在斜方晶体结构中，晶胞边之间的角度都是90°，但是边长可以不同。例如，在图3B所示的参考坐标系中，x方向上的边长为a，y方向上的边长为b，并且z方向上的边长为c。在四方晶体结构(例如，BaTiO3)中，长度a和b相等，并且长度c与a和b不同。对于斜方或四方晶体结构，本文提及的晶格参数可以指任何边长，即a或b或c。
具有钙钛矿膜的替代晶体管布置
图4-6示出了可以由钙钛矿薄膜形成的替代晶体管布置的三个特定示例。
图4-6中所示的每个布置包括关于图1描述的一些部件和材料，即支撑结构102、栅极106、沟道110和S/D触点112。模板层104在图5和6中示出。另外，在图4-6中示出了一般化高k区域402。高k区域402可以是铁电体(例如，关于图2描述的铁电体202)或高k电介质(例如，关于图1描述的电介质108)。如果高k区域402是铁电体，则该布置形成铁电体存储器单元。如果高k区域402是电介质，则该布置形成晶体管。如果该布置形成晶体管，则电容器可以耦合到S/D触点中的一个以形成1T-1C存储器单元，如关于图1所描述的。
图4是示出根据本公开的一些实施例的在器件底部处具有钙钛矿膜以及源极和漏极触点的顶栅器件布置的截面图。在该示例中，在支撑结构102上方形成两个S/D触点412a和412b，在S/D触点412a和412b上方形成沟道110，在沟道110上方形成高k区域402，并且在高k区域402上方形成栅极106。
如关于图1所描述的，S/D触点412a和412b可以由钙钛矿(例如，SrRuO3或SrVO3)形成。如果S/D触点412a和412b由钙钛矿材料形成，则S/D触点412a和412b可以沉积在模板层(图4中未示出)上方，该模板层可以类似于关于图1描述的模板层104。第二绝缘钙钛矿材料可以在S/D触点412a和412b之间和/或周围的区域中生长，以充当用于生长沟道110的适当模板材料。
在另一实施例中，在S/D触点412a和412b上方层转移沟道110。在该实施例中，S/D触点412a和412b可以由钙钛矿材料或另一S/D触点材料形成，例如关于图1中的S/D触点112a和112b描述的任何其他材料。
如关于图1所述，沟道110可以由具有钙钛矿结构的材料形成，例如La:SrTiO3或BaSnO3。高k区域402也是具有与沟道110类似结构的钙钛矿材料，并且高k区域402可以在沟道110上方生长。栅极106也可以是钙钛矿材料，例如SrRuO3或SrVO3。或者，栅极106可以由非钙钛矿材料形成，例如，关于图1中的S/D触点112描述的任何材料。
图5是示出根据本公开的一些实施例的在晶体管的顶部处具有钙钛矿膜并且具有源极和漏极触点的顶栅器件布置的截面图。在该示例中，模板层104形成在支撑结构102上方，并且沟道110形成在模板层104上方。在x方向上朝向器件的中心，在沟道110上方形成高k区域402，并且在高k区域402上方形成栅极106。在器件在x方向上的两端上，在高k区域402和栅极106的任一侧上，在沟道110上方形成两个S/D触点512a和512b。
如关于图1所述，模板层104可以在支撑结构102上方生长或层转移到支撑结构102上。或者，如果支撑结构102具有用于在其顶部上方生长沟道110的适当结构(例如，支撑结构102是具有与沟道110类似的结构的钙钛矿)，则可以省略模板层104。作为另一替代方案，沟道110可以在支撑结构102上方层转移。高k区域402是在沟道110上方生长的钙钛矿材料(例如，关于电介质108或铁电体202描述的任何材料)。栅极106和/或S/D区域512a和512b也可以是钙钛矿材料，例如关于栅极106和S/D区域112描述的钙钛矿氧化物。或者，栅极106和/或S/D区域512a和512b可以由非钙钛矿材料形成，例如关于S/D区域112描述的非钙钛矿材料。
图6A-6B分别是根据本公开的一些实施例的被实现为具有钙钛矿膜的FinFET的示例晶体管的透视图和截面图。FinFET是指具有非平面架构的晶体管，其中由一种或多种半导体材料形成的鳍状物远离基底延伸(其中术语“基底”是指可以在其上构建晶体管的任何适当的支撑结构，例如，衬底)。鳍状物的最靠近基底的部分可以由绝缘体材料包围。这种绝缘体材料(通常为氧化物)通常被称为“浅沟槽隔离”(STI)，并且鳍状物的由STI包围的部分通常被称为“子鳍状物部分”或简称为“子鳍状物”。在图6所示的示例中，模板层104可以是包围鳍状物的绝缘体材料。至少包括栅极材料层以及可选地包括电介质层的栅极堆叠体可以设置在鳍状物的剩余上部部分(即，在STI上方且未被STI包围的部分)的顶部和侧面之上，由此环绕鳍状物的最上部部分。栅极堆叠体环绕的鳍状物的部分通常被称为鳍状物的“沟道部分”，因为这是在晶体管的操作期间导电沟道形成的地方，并且是鳍状物的有源区域的一部分。在栅极堆叠体的相反侧上设置两个S/D区域，从而形成晶体管的源极和漏极端子。FinFET可以实施为“三栅极晶体管”，其中名称“三栅极”源于以下事实：在使用中，此类晶体管可以在鳍状物的三“侧”上形成导电沟道。FinFET相对于单栅极晶体管和双栅极晶体管潜在地改善性能。
图6A是根据本公开的一些实施例的可以使用钙钛矿材料形成的FinFET 600的透视图，而图6B是FinFET 600的截面侧视图。图6A-6B示出了如上所述的支撑结构102、模板层104、栅极106、高k区域402(例如，电介质108或铁电体202)和沟道材料110。可以类似于S/D触点112a和112b的两个S/D触点在图6A中被标记为612a和612b。如图6A-6B所示，当晶体管600实施为FinFET时，FinFET 600还可以包括鳍状物622。如图6A和6B所示，模板层104可以用作包围鳍状物622的子鳍状物部分的STI材料，或者可以使用不同的STI材料。图6B的截面侧视图是图6A中所示的示例坐标系x-y-z的y-z平面中的视图，其中图6B的截面是跨鳍状物622截取的(例如，沿着图6A中所示的作为平面AA’的平面)。另一方面，图5的截面侧视图是图6A中所示的示例坐标系的x-z平面中的视图，其中截面是针对栅极堆叠体的一个示例部分沿着鳍状物622截取的(例如，沿着图6A中和图6B中所示的作为平面BB’的平面)。
如图6A-6B所示，鳍状物622可以远离支撑结构102延伸，并且可以基本上垂直于支撑结构102。鳍状物622可以包括一种或多种半导体材料，例如，半导体材料的堆叠体，使得鳍状物的最上部部分(即，鳍状物622的由栅极106和高k区域402包围的部分)可以充当FinFET 600的沟道区域。因此，鳍状物622的最上部部分可以由如上所述的沟道材料110形成。鳍状物622的下部部分可以由导电性较差的材料形成，例如，与模板层104相同的材料或具有与沟道材料110类似的晶体结构的另一种钙钛矿氧化物。
栅极堆叠体(即，高k区域402和栅极106)可以环绕鳍状物622的上部部分(模板层104或其他绝缘材料上方的部分)，如图6A-6B中所示，其中鳍状物622的沟道部分对应于鳍状物622的由栅极堆叠体环绕的部分，如图6A-6B中所示。具体而言，高k区域402可以环绕鳍状物622的最上部部分，并且栅极106可以环绕高k区域106。鳍状物622的沟道部分与子鳍状物部分之间的界面位于接近栅极106终止的位置。
在一些实施例中，FinFET 600可以具有栅极长度GL(即，形成在鳍状物622中的S/D区域之间的距离，或者S/D触点612a和612b之间的距离)，即在图5和图6A-6B中所示的示例参考坐标系x-y-z的x轴的方向上沿着鳍状物622测量的尺寸，在一些实施例中，其可以在约5与40纳米之间，包括其中的所有值和范围(例如，在约22与35纳米之间，或者在约20与30纳米之间)。鳍状物622可以具有厚度，即在图6A-6B中所示的参考坐标系x-y-z的y轴方向上测量的尺寸，在一些实施例中，其可以在约5与30纳米之间，包括其中的所有值和范围(例如，在约7与20纳米之间，或在约10与15纳米之间)。鳍状物622可以具有高度，即在图6A-6B中所示的参考坐标系x-y-z的z轴的方向上测量的尺寸，在一些实施例中，其可以在约30与350纳米之间，包括其中的所有值和范围(例如，在约30与200纳米之间、在约75与250纳米之间、或在约150与300纳米之间)。
尽管图6A-6B中所示的鳍状物622被示为在所示参考坐标系的y-z平面中具有矩形截面，但鳍状物622可以替代地具有在鳍状物622的“顶部”处被倒圆或倾斜的截面，并且栅极堆叠体可以符合该倒圆或倾斜的鳍状物622。在使用中，FinFET 600可以在鳍状物622的沟道部分的三“侧”上形成导电沟道，相对于单栅极晶体管(其可以在沟道材料或衬底的一“侧”上形成导电沟道)和双栅极晶体管(其可以在沟道材料或衬底的两“侧”上形成导电沟道)潜在地改善性能。
用于形成具有钙钛矿膜的IC器件的示例方法
图7是示出根据本公开的一些实施例的用于形成具有钙钛矿膜的IC器件的方法的流程图。该方法开始于形成702模板层，例如图1或图2所示的模板层104。模板层104可以形成在支撑结构(例如，支撑结构102)上方。模板层104可以外延沉积或层转移，如关于图1所描述的。在其他实施例中，支撑结构102形成模板层。
该方法进行到生长704栅极触点，例如，图1或图2中所示的栅极106。栅极106可以由第一钙钛矿氧化物形成。栅极106可以生长为外延薄膜，具有类似于模板层104的晶体结构。
该方法进行到在栅极106上方生长706ABO3层，例如电介质108或铁电体202。ABO3层是具有与栅极106不同的化学组成以及与栅极106不同的电性质的第二钙钛矿氧化物。第二钙钛矿氧化物可以生长为具有类似于栅极的晶体结构的外延薄膜。ABO3层的第二钙钛矿氧化物具有与栅极106的第一钙钛矿氧化物类似的晶体结构。
该方法进行到生长708沟道区域，例如图1或图2中所示的沟道110。沟道110是具有与栅极106和ABO3层的第二钙钛矿氧化物(例如，电介质108或铁电体202)不同的化学组成和不同的电性质的第三钙钛矿氧化物。形成沟道110的第三钙钛矿氧化物可以生长为具有类似于ABO3层的晶体结构的外延薄膜。第三钙钛矿氧化物具有与栅极106和ABO3层的第一钙钛矿氧化物和第二钙钛矿氧化物类似的晶体结构。
该方法进行到在沟道110上方沉积710S/D触点，例如，沉积S/D触点112a和112b。S/D触点可以由与栅极106相同的钙钛矿材料(即，第一钙钛矿氧化物)或第四钙钛矿氧化物形成。如果S/D触点由钙钛矿形成，则它们可以在沟道110上方生长为外延薄膜。或者，S/D触点可以由非钙钛矿材料形成，并且使用例如共形沉积或非共形沉积方法来沉积。
可以以不同的顺序执行图7中所示的步骤，以实现具有不同布置(例如，图4-6中所示的任何布置)的IC器件。例如，为了形成图4所示的IC器件，在支撑结构上方沉积S/D触点，在S/D触点上方生长或在S/D触点上方层转移沟道区域，在沟道区域上方生长ABO3层，并且在ABO3层上方生长栅极。
示例设备
由本文公开的钙钛矿膜形成的器件可以包括在任何适当的电子设备中。图8-11示出了可以包括由本文公开的钙钛矿膜形成的器件的装置的各种示例。
图8A和8B是包括具有由根据本文公开的任何实施例的钙钛矿膜形成的器件的一个或多个IC结构的晶圆和管芯的俯视图。晶圆1500可以由半导体材料构成，并且可以包括具有形成在晶圆1500的表面上的IC结构的一个或多个管芯1502。管芯1502中的每一个可以是半导体产品的重复单元，其包括任何适当的IC结构(例如，如图1、2或4-6中的任一个所示的IC结构，或本文所述的IC结构的任何其他实施例)。在半导体产品的制造完成之后(例如，在制造具有由如本文所述的钙钛矿膜形成的一个或多个器件的一个或多个IC结构之后，包括在特定的电子部件中，例如，在晶体管中或在存储器器件中)，晶圆1500可以经历单一化工艺，其中管芯1502中的每一个彼此分离以提供半导体产品的分立“芯片”。具体地，包括由如本文所公开的钙钛矿膜形成的一个或多个器件的器件可以采取晶圆1500的形式(例如，未经单一化)或管芯15002的形式(例如，经单一化)。管芯1502可以包括一个或多个晶体管(例如，下面讨论的图9的晶体管1640中的一个或多个)和/或用于将电信号传送到晶体管的支持电路，以及任何其他IC部件(例如，由钙钛矿膜形成的一个或多个器件)。在一些实施例中，晶圆1500或管芯1502可以包括存储器器件(例如，SRAM器件)、逻辑器件(例如，AND、OR、NAND或NOR门)或任何其他适当的电路元件。这些器件中的多个器件可以组合在单个管芯1502上。例如，由多个存储器器件形成的存储器阵列可以形成在与处理设备(例如，图11的处理设备1802)或被配置为将信息存储在存储器器件中或执行存储在存储器阵列中的指令的其他逻辑相同的管芯1502上。
图9是可以包括由根据本文公开的任何实施例的钙钛矿膜形成的一个或多个器件的IC器件1600的截面侧视图。IC器件1600可以形成在衬底1602(例如，图8A的晶圆1500)上并且可以包括在管芯(例如，图8B的管芯1502)中。衬底1602可以是如本文所述的任何衬底。衬底1602可以是经单一化管芯(例如，图8B的管芯1502)或晶圆(例如，图8A的晶圆1500)的一部分。
IC器件1600可以包括设置在衬底1602上的一个或多个器件层1604。器件层1604可以包括形成在衬底1602上的一个或多个晶体管1640(例如，金属氧化物半导体场效应晶体管(MOSFET))的特征。器件层1604可以包括例如一个或多个源极和/或漏极(S/D)区域1620、用于控制晶体管1640中的S/D区域1620之间的电流流动的栅极1622、以及用于将电信号传送到S/D区域1620/从S/D区域1620传送电信号的一个或多个S/D触点1624。晶体管1640可以包括为了清楚起见而未示出的附加特征，例如器件隔离区域、栅极触点等。晶体管1640不限于图9中所示的类型和配置，并且可以包括各种其他类型和配置，例如平面晶体管、非平面晶体管或两者的组合。非平面晶体管可以包括FinFET晶体管，例如双栅极晶体管或三栅极晶体管，以及环栅或全环栅晶体管，例如纳米带和纳米线晶体管。
每个晶体管1640可以包括由至少两层(栅电极层和栅极电介质层)形成的栅极1622。
栅电极层可以形成在栅极互连支撑层上，并且可以由至少一种P型功函数金属或N型功函数金属组成，这分别取决于晶体管是PMOS晶体管还是NMOS晶体管。在一些实施方式中，栅电极层可以由两个或更多个金属层的堆叠体组成，其中一个或多个金属层是功函数金属层，并且至少一个金属层是填充金属层。出于其他目的，可以包括另外的金属层，例如阻挡层或/和粘附层。
对于PMOS晶体管，可以用于栅电极的金属包括但不限于钌、钯、铂、钴、镍和导电金属氧化物，例如氧化钌。P型金属层将使得能够形成功函数在约4.9电子伏特(eV)与约5.2eV之间的PMOS栅电极。对于NMOS晶体管，可以用于栅电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、以及这些金属的碳化物，例如碳化铪、碳化锆、碳化钛、碳化钽、碳化铝、钨、碳化钨。N型金属层将使得能够形成功函数在约3.9eV与约4.2eV之间的NMOS栅电极。
在一些实施例中，当沿源极-沟道-漏极方向观察晶体管1640的截面时，栅电极可以形成为U形结构，该U形结构包括基本上平行于衬底的表面的底部部分和基本上垂直于衬底的顶表面的两个侧壁部分。在其他实施例中，形成栅电极的金属层中的至少一个可以简单地是基本上平行于衬底的顶表面的平面层，并且不包括基本上垂直于衬底的顶表面的侧壁部分。在其他实施例中，栅电极可以实施为U形结构与平面非U形结构的组合。例如，栅电极可以实施为形成在一个或多个平面的非U形层顶上的一个或多个U形金属层。在一些实施例中，栅电极可以由V形结构组成(例如，当FinFET晶体管的鳍状物不具有“平坦”上表面，而是具有圆形峰时)。
通常，晶体管1640的栅极电介质层可以包括一层或层堆叠体，并且一个或多个层可以包括氧化硅、二氧化硅和/或高k电介质材料。包括在晶体管1640的栅极电介质层中的高k电介质材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以在栅极电介质层中使用的高k材料的示例包括但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、和铌酸铅锌。在一些实施例中，当使用高k材料时，可以对栅极电介质层上执行退火工艺以改善其质量。
IC器件1600可以在IC器件1600中的任何适当的位置处包括一个或多个钙钛矿膜。
可以使用本领域中已知的任何适当的工艺在衬底1602内形成与每个晶体管1640的栅极1622相邻的S/D区域1620。例如，可以使用注入/扩散工艺或沉积工艺来形成S/D区域1620。在前一工艺中，可以将诸如硼、铝、锑、磷或砷的掺杂剂离子注入到衬底1602中以形成S/D区域1620。激活掺杂剂并使它们进一步扩散到衬底1602中的退火工艺可以在离子注入工艺之后。在后一工艺中，外延沉积工艺可以提供用于制造S/D区域1620的材料。在一些实施方式中，S/D区域1620可以使用硅合金(例如，硅锗或碳化硅)来制造。在一些实施例中，可以用诸如硼、砷或磷的掺杂剂对外延沉积的硅合金进行原位掺杂。在一些实施例中，可以使用一种或多种替代半导体材料(例如，锗或III-V族材料或合金)来形成S/D区域1620。在进一步的实施例中，可以使用一层或多层金属和/或金属合金来形成S/D区域1620。在一些实施例中，可以在外延沉积之前执行蚀刻工艺，以在衬底1602中产生凹槽，在该凹槽中沉积用于S/D区域1620的材料。
可以通过设置在器件层1604上的一个或多个互连层(在图9中被示为互连层1606-1610)来往于器件层1604的晶体管1640传送诸如电力和/或输入/输出(I/O)信号的电信号。例如，器件层1604的导电特征(例如，栅极1622和S/D触点1624)可以与互连层1606-1610的互连结构1628电耦合。一个或多个互连层1606-1610可以形成IC器件1600的ILD堆叠体1619。
互连结构1628可以布置在互连层1606-1610内，以根据各种设计来传送电信号(特别地，该布置不限于图9中所示的互连结构1628的特定配置)。尽管在图9中示出了特定数量的互连层1606-1610，但是本公开的实施例包括具有比所示的更多或更少的互连层的IC器件。
在一些实施例中，互连结构1628可以包括填充有导电材料(例如，金属)的沟槽触点结构1628a(有时被称为“线”)和/或过孔结构1628b(有时被称为“孔”)。沟槽触点结构1628a可以被布置为在与衬底1602的其上形成器件层1604的表面基本上平行的平面的方向上传送电信号。例如，沟槽触点结构1628a可以在从图9的视角来看进出页面的方向上传送电信号。过孔结构1628b可以被布置为在与衬底1602的其上形成器件层1604的表面基本上垂直的平面的方向上传送电信号。在一些实施例中，过孔结构1628B可以将不同互连层1606-1610的沟槽触点结构1628a电耦合在一起。
互连层1606-1610可以包括设置在互连结构1628之间的电介质材料1626，如图9所示。电介质材料1626可以采用本文公开的IC结构的互连之间提供的电介质材料的实施例中的任何一个的形式。
在一些实施例中，设置在互连层1606-1610中的不同互连层中的互连结构1628之间的电介质材料1626可以具有不同的组成。在其他实施例中，不同互连层1606-1610之间的电介质材料1626的组成可以是相同的。
第一互连层1606(被称为金属1或“M1”)可以直接形成在器件层1604上。在一些实施例中，第一互连层1606可以包括沟槽触点结构1628a和/或过孔结构1628b，如图所示。第一互连层1606的沟槽触点结构1628a可以与器件层1604的触点(例如，S/D触点1624)耦合。
第二互连层1608(被称为金属2或“M2”)可以直接形成在第一互连层1606上。在一些实施例中，第二互连层1608可以包括过孔结构1628b，以将第二互连层1608的沟槽触点结构1628a与第一互连层1606的沟槽触点结构1628a耦合。尽管为了清楚起见，沟槽触点结构1628a和过孔结构1628b在每个互连层内(例如，在第二互连层1608内)在结构上用线标明，但是在一些实施例中，沟槽触点结构1628a和过孔结构1628b可以在结构上和/或材料上是连续的(例如，在双镶嵌工艺期间同时填充)。
可以根据结合第二互连层1608或第一互连层1606描述的类似技术和配置在第二互连层1608上连续地形成第三互连层1610(被称为金属3或“M3”)(以及附加互连层，如期望的)。
IC器件1600可以包括形成在互连层1606-1610上的阻焊材料1634(例如，聚酰亚胺或类似材料)以及一个或多个接合焊盘1636。接合焊盘1636可以与互连结构1628电耦合并且被配置为将晶体管1640的电信号传送到其他外部设备。例如，焊料接合可以形成在一个或多个接合焊盘1636上以将包括IC器件1600的芯片与另一部件(例如，电路板)机械和/或电耦合。IC器件1600可以具有除其他实施例所示之外的其他替代配置来传送来自互连层1606-1610的电信号。例如，接合焊盘1636可以由将电信号传送到外部部件的其他类似特征(例如，柱)替代或可以进一步包括所述其他类似特征。
图10是IC器件组件1700的截面侧视图，该IC器件组件1700可以包括具有由根据本文公开的任何实施例的钙钛矿膜形成的一个或多个器件或与所述一个或多个器件相关联(例如，借助于所述一个或多个器件电连接)的部件。IC器件组件1700包括设置在电路板1702(其可以是例如主板)上的多个部件。IC器件组件1700包括设置在电路板1702的第一面1740和电路板1702的相反的第二面1742上的部件；通常，部件可以设置在面1740和1742中的一个或两个上。特别地，IC器件组件1700的部件中的任何适当的部件可以包括本文公开的任何钙钛矿膜。
在一些实施例中，电路板1702可以是印刷电路板(PCB)，其包括通过电介质材料层彼此分离并通过导电过孔互连的多个金属层。金属层中的任何一个或多个可以以期望的电路图案形成，以在耦合到电路板1702的部件之间传送电信号(可选地结合其他金属层)。在其他实施例中，电路板1702可以是非PCB衬底。
图10中所示的IC器件组件1700包括通过耦合部件1716耦合到电路板1702的第一面1740的中介层上封装结构1736。耦合部件1716可以将中介层上封装结构1736电且机械地耦合到电路板1702，并且可以包括焊球(如图10所示)、插座的凸部分和凹部分、粘合剂、底部填充材料和/或任何其他适当的电和/或机械耦合结构。
中介层上封装结构1736可以包括通过耦合部件1718耦合到中介层1704的IC封装1720。耦合部件1718可以针对应用采取任何适当的形式，例如以上参考耦合部件1716讨论的形式。尽管在图10中示出了单个IC封装1720，但是多个IC封装可以耦合到中介层1704；实际上，附加的中介层可以耦合到中介层1704。中介层1704可以提供用于桥接电路板1702和IC封装1720的中间衬底。IC封装1720可以是或包括例如管芯(图8B的管芯1502)、IC器件(例如，图9的IC器件1600)、或任何其他适当的部件。在一些实施例中，IC封装1720可以包括由钙钛矿膜形成的器件，如本文所述。通常，中介层1704可以将连接扩展到更宽的间距或者将连接重新布线到不同的连接。例如，中介层1704可以将IC封装1720(例如，管芯)耦合到耦合部件1716的球栅阵列(BGA)，以耦合到电路板1702。在图10所示的实施例中，IC封装1720和电路板1702附接到中介层1704的相反侧；在其他实施例中，IC封装1720和电路板1702可以附接到中介层1704的同一侧。在一些实施例中，三个或更多个部件可以通过中介层1704互连。
中介层1704可以由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在一些实施方式中，中介层1704可以由交替的刚性或柔性材料形成，所述交替的刚性或柔性材料可以包括上述用于半导体衬底的相同材料，例如硅、锗和其他III-V族和IV族材料。中介层1704可以包括金属互连1708和过孔1710，包括但不限于TSV1706。中介层1704还可以包括嵌入式器件1714，嵌入式器件1714包括无源器件和有源器件两者。这样的器件可以包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电(ESD)器件和存储器器件。还可以在中介层1704上形成更复杂的器件，例如射频(RF)器件、功率放大器、功率管理器件、天线、阵列、传感器和微机电系统(MEMS)器件。中介层上封装结构1736可以采用本领域已知的中介层上封装结构中的任何一个的形式。
IC器件组件1700可以包括通过耦合部件1722耦合到电路板1702的第一面1740的IC封装1724。耦合部件1722可以采用以上参考耦合部件1716讨论的实施例中的任何一个的形式，并且IC封装1724可以采用以上参考IC封装1720讨论的实施例中的任何一个的形式。
图10所示的IC器件组件1700包括通过耦合部件1728耦合到电路板1702的第二面1742的堆叠式封装结构1734。堆叠式封装结构1734可以包括通过耦合部件1730耦合在一起的IC封装1726和IC封装1732，使得IC封装1726设置在电路板1702和IC封装1732之间。耦合部件1728和1730可以采用以上讨论的耦合部件1716的实施例中的任何一个的形式，并且IC封装1726和1732可以采用以上讨论的IC封装1720的实施例中的任何一个的形式。堆叠式封装结构1734可以根据本领域中已知的堆叠式封装结构中的任何一种来配置。
图11是可以包括包含由根据本文公开的任何实施例的钙钛矿膜形成的一个或多个器件的一个或多个部件的示例计算设备1800的框图。例如，计算设备1800的部件中的任何适当的部件可以包括具有由如本文所述的钙钛矿膜形成的器件的管芯(例如，图8B的管芯1502)。计算设备1800的部件中的任何一个或多个部件可以包括IC器件1600(图9)或包括在IC器件1600(图9)中。计算设备1800的部件中的任何一个或多个部件可以包括IC器件组件1700(图10)或包括在IC器件组件1700(图10)中。
在图11中多个部件被示为包括在计算设备1800中，但是这些部件中的任何一个或多个部件可以被省略或复制，如适合于应用。在一些实施例中，包括在计算设备1800中的一些或所有部件可以附接到一个或多个主板。在一些实施例中，这些部件中的一些或全部被制造到单个片上系统(SoC)管芯上。
另外，在各种实施例中，计算设备1800可以不包括图11中所示的一个或多个部件，但是计算设备1800可以包括用于耦合到一个或多个部件的接口电路。例如，计算设备1800可以不包括显示设备1806，但是可以包括显示设备1806可以耦合到的显示设备接口电路(例如，连接器和驱动器电路)。在另一组示例中，计算设备1800可以不包括音频输入设备1818或音频输出设备1808，但是可以包括音频输入设备1818或频输出设备1808可以耦合到的音频输入或输出设备接口电路(例如，连接器和支持电路)。
计算设备1800可以包括处理设备1802(例如，一个或多个处理设备)。如在本文中所使用的，术语“处理设备”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换为可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。处理设备1802可以包括一个或多个数字信号处理器(DSP)、专用IC(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、密码处理器(在硬件内执行密码算法的专用处理器)、服务器处理器或任何其他适当的处理设备。计算设备1800可以包括存储器1804，存储器1804本身可以包括一个或多个存储器器件，例如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存、固态存储器和/或硬盘驱动器。在一些实施例中，存储器1804可以包括与处理设备1802共享管芯的存储器。该存储器可以用作高速缓存存储器，并且可以包括嵌入式动态随机存取存储器(eDRAM)或自旋转移矩磁随机存取存储器(STT-MRAM)。
在一些实施例中，计算设备1800可以包括通信芯片1812(例如，一个或多个通信芯片)。例如，通信芯片1812可以被配置用于管理用于来往于计算设备1800传送数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射经由非固体介质来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的设备不包括任何导线，尽管在一些实施例中它们可能不包括任何导线。
通信芯片1812可以实现多种无线标准或协议中的任何一种，包括但不限于电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16标准(例如，IEEE802.16-2005修订版)、长期演进(LTE)项目以及任何修订版、更新版和/或修正版(例如，高级LTE项目、超移动宽带(UMB)项目(也被称为“3GPP2”)等)。兼容IEEE 802.16的宽带无线接入(BWA)网络通常被称为WiMAX网络，代表微波接入全球互操作的首字母缩写词，其是通过IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1812可以根据全球移动通信系统(GSM)、通用分组无线业务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络来操作。通信芯片1812可以根据增强型数据速率GSM演进(EDGE)、GSM EDGE无线接入网(GERAN)、通用陆地无线接入网(UTRAN)或演进型UTRAN(E-UTRAN)来操作。通信芯片1812可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)及其派生物、以及被指定为3G、4G、5G及之后的任何其他无线协议来操作。在其他实施例中，通信芯片1812可以根据其他无线协议进行操作。计算设备1800可以包括天线1822，以便于无线通信和/或接收其他无线通信(例如，AM或FM无线电传输)。
在一些实施例中，通信芯片1812可以管理有线通信，例如电、光或任何其他适当的通信协议(例如，以太网)。如上所述，通信芯片1812可以包括多个通信芯片。例如，第一通信芯片1812可以专用于诸如Wi-Fi或蓝牙的较短距离的无线通信，并且第二通信芯片1812可以专用于诸如全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他的较长距离的无线通信。在一些实施例中，第一通信芯片1812可以专用于无线通信，并且第二通信芯片1812可以专用于有线通信。
计算设备1800可以包括电池/电源电路1814。电池/电源电路1814可以包括一个或多个能量存储器件(例如，电池或电容器)和/或用于将计算设备1800的部件耦合到与计算设备1800分离的能量源(例如，AC线路电源)的电路。
计算设备1800可以包括显示设备1806(或对应的接口电路，如上所讨论的)。例如，显示设备1806可以包括任何视觉指示器，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器。
计算设备1800可以包括音频输出设备1808(或对应的接口电路，如上所讨论的)。例如，音频输出设备1808可以包括生成可听指示符的任何设备，例如扬声器、耳机或耳塞。
计算设备1800可以包括音频输入设备1818(或对应的接口电路，如上所讨论的)。音频输入设备1818可以包括产生表示声音的信号的任何设备，例如麦克风、麦克风阵列或数字乐器(例如，具有乐器数字接口(MIDI)输出的乐器)。
计算设备1800可以包括GPS设备1816(或对应的接口电路，如上所讨论的)。GPS设备1816可以与基于卫星的系统通信，并且可以接收计算设备1800的位置，如本领域已知的。
计算设备1800可以包括其他输出设备1810(或对应的接口电路，如上所讨论的)。其他输出设备1810的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射机、或附加存储设备。
计算设备1800可以包括其他输入设备1820(或对应的接口电路，如上所讨论的)。其他输入设备1820的示例可以包括加速计、陀螺仪、罗盘、图像捕捉设备、键盘、诸如鼠标的光标控制设备、触笔、触摸板、条形码读取器、快速响应(QR)码读取器、任何传感器、或射频识别(RFID)读取器。
计算设备1800可以具有任何期望的形状因子，例如手持式或移动计算设备(例如，蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(PDA)、超移动个人计算机等)、台式计算设备、服务器或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数字视频记录器或可穿戴计算设备。在一些实施例中，计算设备1800可以是处理数据的任何其他电子设备。
选择示例
以下段落提供了本文公开的实施例的各种示例。
示例1提供了一种IC器件，具有：沟道区域，包括第一钙钛矿氧化物，所述第一钙钛矿氧化物具有在3.8与
Figure BDA0003954093690000141
之间的第一晶格参数；以及耦合到沟道的电介质，所述电介质包括第二钙钛矿氧化物，所述第二钙钛矿氧化物具有在3.8与/>
Figure BDA0003954093690000142
之间的第二晶格参数。
示例2提供了示例1的IC器件，其中沟道区域包括锶、钛和氧。
示例3提供了示例1的IC器件，其中沟道区域还包括镧。
示例4提供了示例1的IC器件，其中沟道区域包括钡、锡和氧。
示例5提供了前述示例中任一个的IC器件，其中电介质包括锶、钛和氧。
示例6提供了前述示例中任一个的IC器件，还包括栅极，所述栅极包括具有在3.8与
Figure BDA0003954093690000151
之间的第三晶格参数的第三钙钛矿氧化物。/>
示例7提供了示例6的IC器件，其中栅极包括锶和钌。
示例8提供了示例6的IC器件，其中栅极包括锶和钒。
示例9提供了示例6至8中任一个的IC器件，其中栅极在模板层上方，电介质在栅极上方，并且沟道区域在电介质上方。
示例10提供了示例9的IC器件，其中模板层包括钙钛矿氧化物。
示例11提供了示例6至8中任一个的IC器件，其中栅极在电介质上方，并且电介质在沟道区域上方。
示例12提供了示例1至8中任一个的IC器件，其中沟道区域是鳍形的，并且电介质在沟道区域上方。
示例13提供了示例1的IC器件，还包括耦合到沟道区域的第一源极或漏极(S/D)触点，第一S/D触点包括具有在3.8与
Figure BDA0003954093690000152
之间的第三晶格参数的第三钙钛矿氧化物。
示例14提供了一种IC器件，具有：沟道区域，包括第一钙钛矿氧化物，所述第一钙钛矿氧化物具有在3.8与
Figure BDA0003954093690000153
之间的第一晶格参数；以及耦合到沟道的铁电区域，所述铁电区域包括第二钙钛矿氧化物，所述第二钙钛矿氧化物具有在3.8与/>
Figure BDA0003954093690000154
之间的第二晶格参数。
示例15提供了示例14的IC器件，其中沟道区域包括锶、钛和氧。
示例16提供了示例15的IC器件，其中沟道区域还包括镧。
示例17提供了示例14的IC器件，其中沟道区域包括钡、锡和氧。
示例18提供了示例14至17中任一个的IC器件，其中铁电区域包括钡、钛和氧。
示例19提供了示例14至17中任一个的IC器件，其中铁电区域包括铋、铁和氧。
示例20提供了示例14至17中任一个的IC器件，其中铁电区域包括镥、铁和氧。
示例21提供示例14至17中任一个的IC器件，其中铁电区域包括铅、锆、钛和氧。
示例22提供了示例14至21中任一个的IC器件，还包括栅极，所述栅极包括具有在3.8与
Figure BDA0003954093690000155
之间的第三晶格参数的第三钙钛矿氧化物。
示例23提供了示例22的IC器件，其中栅极包括锶和钌。
示例24提供了示例22的IC器件，其中栅极包括锶和钒。
示例25提供了示例22至24中任一个的IC器件，其中栅极在模板层上方，铁电区域在栅极上方，并且沟道区域在铁电区域上方。
示例26提供了示例25的IC器件，其中模板层包括钙钛矿氧化物。
示例27提供了示例22至24中任一个的IC器件，其中栅极在铁电区域上方，并且铁电区域在沟道区域上方。
示例28提供了示例14的IC器件，还包括耦合到沟道区域的第一源极或漏极(S/D)触点，所述第一S/D触点包括具有在3.8与
Figure BDA0003954093690000156
之间的第三晶格参数的第三钙钛矿氧化物。
示例29提供了一种用于制造IC器件的方法，包括：在模板层上方形成栅极，所述栅极包括第一钙钛矿氧化物；在栅极上方形成高k区域，所述高k区域包括第二钙钛矿氧化物；以及在高k区域上方形成沟道区域，所述沟道区域包括具有在3.8与
Figure BDA0003954093690000157
之间的第一晶格参数的第三钙钛矿氧化物。
示例30提供了示例29的方法，其中高k区域是高k电介质。
示例31提供了示例29的方法，其中高k区域是铁电体。
示例32提供了示例29至31中任一个的方法，其中第二钙钛矿氧化物具有在3.8与
Figure BDA0003954093690000161
之间的第二晶格参数。
示例33提供了一种IC器件，具有：沟道区域，包括第一钙钛矿氧化物，所述第一钙钛矿氧化物包括钡、锡和氧；以及耦合到沟道的电介质，所述电介质包括第二钙钛矿氧化物，所述第二钙钛矿氧化物包括锶、钛和氧。
示例34提供了示例33的IC器件，还包括栅极，所述栅极包括锶。
示例35提供了示例34的IC器件，其中栅极还包括钌。
示例36提供了示例34的IC器件，其中栅极还包括钒。
示例37提供了示例34至36中任一个的IC器件，其中栅极在模板层上方，电介质在栅极上方，并且沟道区域在电介质上方。
示例38提供了示例37的IC器件，其中模板层包括钙钛矿氧化物。
示例39提供了示例34至36中任一个的IC器件，其中栅极在电介质上方，并且电介质在沟道区域上方。
示例40提供了示例33至38中任一个的IC器件，其中沟道区域是鳍形的，并且电介质在沟道区域上方。
示例41提供了示例33的IC器件，还包括耦合到沟道区域的第一源极或漏极(S/D)触点，所述第一S/D触点包括第三钙钛矿氧化物。
示例42提供了一种IC器件，具有：沟道区域，包括第一钙钛矿氧化物，所述第一钙钛矿氧化物包括锶、钛和氧；以及耦合到沟道的电介质，所述电介质包括第二钙钛矿氧化物，所述第二钙钛矿氧化物包括锶、钛和氧。
示例43提供了示例42的IC器件，其中第一钙钛矿氧化物还包括掺杂剂，例如镧。
示例44提供了示例42或43的IC器件，还包括栅极，所述栅极包括锶。
示例45提供了示例44的IC器件，其中栅极还包括钌。
示例46提供了示例44的IC器件，其中栅极还包括钒。
示例47提供了示例44至46中任一个的IC器件，其中栅极在模板层上方，电介质在栅极上方，并且沟道区域在电介质上方。
示例48提供了示例47的IC器件，其中模板层包括钙钛矿氧化物。
示例49提供了示例44至46中任一个的IC器件，其中栅极在电介质上方，并且电介质在沟道区域上方。
示例50提供了示例42至48中任一个的IC器件，其中沟道区域是鳍形的，并且电介质在沟道区域上方。
示例51提供了示例42的IC器件，还包括耦合到沟道区域的第一源极或漏极(S/D)触点。
示例52提供了示例51的IC器件，第一S/D触点包括第三钙钛矿氧化物。
示例53提供了一种IC封装，所述IC封装包括IC管芯，所述IC管芯包括前述示例中任一个的IC器件中的一个或多个IC器件。IC封装还可以包括耦合到IC管芯的另外的部件。
示例54提供了根据示例53的IC封装，其中另外的部件是封装衬底、柔性衬底或中介层中的一个。
示例55提供了根据示例53或54的IC封装，其中另外的部件经由一个或多个第一级互连耦合到IC管芯。
示例56提供了根据示例55的IC封装，其中一个或多个第一级互连包括一个或多个焊料凸块、焊料柱或接合线。
示例57提供了一种计算设备，所述计算设备包括：电路板；以及耦合到电路板的IC管芯，其中IC管芯包括根据前述示例中任一个的存储器/IC器件(例如，根据示例1-52中任一个的存储器/IC器件)中的一个或多个，和/或IC管芯包括在根据前述示例中任一个的IC封装(例如，根据示例53-56中任一个的IC封装)中。
示例58提供了根据示例57的计算设备，其中计算设备是可穿戴计算设备(例如，智能手表)或手持式计算设备(例如，移动电话)。
示例59提供了根据示例57或58的计算设备，其中计算设备是服务器处理器。
示例60提供根据示例57或58的计算设备，其中，计算设备是主板。
示例61提供了根据示例57-60中任一个的计算设备，其中计算设备还包括一个或多个通信芯片和天线。
本公开的所示实施方式的以上描述(包括摘要中描述的内容)并非旨在是详尽无遗的或将本公开限于所公开的精确形式。虽然出于说明性目的在本文中描述了本公开的具体实施方式和示例，但是如相关领域的技术人员将认识到的，在本公开的范围内的各种等同修改是可能的。根据以上具体实施方式，可以对本公开进行这些修改。

Claims (20)

1.一种集成电路(IC)器件，包括：
沟道区域，所述沟道区域包括第一钙钛矿氧化物，所述第一钙钛矿氧化物具有在3.8与
Figure FDA0003954093680000011
之间的第一晶格参数；以及
耦合到所述沟道的铁电区域，所述铁电区域包括第二钙钛矿氧化物，所述第二钙钛矿氧化物具有在3.8与
Figure FDA0003954093680000012
之间的第二晶格参数。
2.根据权利要求1所述的IC器件，其中，所述沟道区域包括锶、钛和氧。
3.根据权利要求2所述的IC器件，其中，所述沟道区域还包括镧。
4.根据权利要求1所述的IC器件，其中，所述沟道区域包括钡、锡和氧。
5.根据权利要求1所述的IC器件，其中，所述铁电区域包括钡、钛和氧。
6.根据权利要求1所述的IC器件，其中，所述铁电区域包括铋、铁和氧。
7.根据权利要求1所述的IC器件，其中，所述铁电区域包括镥、铁和氧。
8.根据权利要求1所述的IC器件，其中，所述铁电区域包括铅、锆、钛和氧。
9.根据权利要求1-8中任一项所述的IC器件，还包括栅极，所述栅极包括具有在3.8与
Figure FDA0003954093680000013
之间的第三晶格参数的第三钙钛矿氧化物。
10.根据权利要求9所述的IC器件，其中，所述栅极包括锶。
11.根据权利要求9所述的IC器件，其中，所述栅极在包括钙钛矿氧化物的模板层上方，所述铁电区域在所述栅极上方，并且所述沟道区域在所述铁电区域上方。
12.根据权利要求1-8中任一项所述的IC器件，还包括耦合到所述沟道区域的第一源极或漏极(S/D)触点，所述第一S/D触点包括具有在3.8与
Figure FDA0003954093680000014
之间的第三晶格参数的第三钙钛矿氧化物。
13.一种集成电路(IC)器件，包括：
沟道区域，所述沟道区域包括第一钙钛矿氧化物，所述第一钙钛矿氧化物包括钡、锡和氧；以及
耦合到所述沟道的电介质，所述电介质包括第二钙钛矿氧化物，所述第二钙钛矿氧化物包括锶、钛和氧。
14.根据权利要求13所述的IC器件，还包括栅极，所述栅极包括锶。
15.根据权利要求14所述的IC器件，其中，所述栅极还包括钌。
16.根据权利要求14所述的IC器件，其中，所述栅极还包括钒。
17.根据权利要求14-16中任一项所述的IC器件，其中，所述栅极在模板层上方，所述电介质在所述栅极上方，并且所述沟道区域在所述电介质上方。
18.根据权利要求17所述的IC器件，其中，所述模板层包括第三钙钛矿氧化物。
19.一种用于制造集成电路(IC)器件的方法，包括：
在模板层上方形成栅极，所述栅极包括第一钙钛矿氧化物；
在所述栅极上方形成高k区域，所述高k区域包括第二钙钛矿氧化物；以及
在所述高k区域上方形成沟道区域，所述沟道区域包括具有在3.8与
Figure FDA0003954093680000022
之间的第一晶格参数的第三钙钛矿氧化物。
20.根据权利要求19所述的方法，其中，所述高k区域是具有在3.8与
Figure FDA0003954093680000021
之间的第二晶格参数的铁电体。
CN202211462449.0A 2021-12-21 2022-11-21 具有钙钛矿膜的晶体管器件 Pending CN116322062A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/557,119 2021-12-21
US17/557,119 US20230200081A1 (en) 2021-12-21 2021-12-21 Transistor devices with perovskite films

Publications (1)

Publication Number Publication Date
CN116322062A true CN116322062A (zh) 2023-06-23

Family

ID=84389127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211462449.0A Pending CN116322062A (zh) 2021-12-21 2022-11-21 具有钙钛矿膜的晶体管器件

Country Status (3)

Country Link
US (1) US20230200081A1 (zh)
EP (1) EP4203067A1 (zh)
CN (1) CN116322062A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460095B2 (ja) * 1994-06-01 2003-10-27 富士通株式会社 強誘電体メモリ

Also Published As

Publication number Publication date
US20230200081A1 (en) 2023-06-22
EP4203067A1 (en) 2023-06-28

Similar Documents

Publication Publication Date Title
EP3629381B1 (en) Transistors with ferroelectric gates
US11257822B2 (en) Three-dimensional nanoribbon-based dynamic random-access memory
CN110911396A (zh) 使用堆叠薄膜晶体管的双晶体管存储器单元
CN110556377A (zh) 反铁电电容器存储器单元
US20200058798A1 (en) Vertical transistor devices and techniques
US11139300B2 (en) Three-dimensional memory arrays with layer selector transistors
CN111149212A (zh) 低电阻场效应晶体管及其制造方法
US20200286984A1 (en) Capacitors with ferroelectric/antiferroelectric and dielectric materials
US20220415841A1 (en) Vertically stacked and bonded memory arrays
US11980037B2 (en) Memory cells with ferroelectric capacitors separate from transistor gate stacks
EP4203067A1 (en) Transistor devices with perovskite films
US20230253444A1 (en) Capacitor devices with strontium titanate insulator layers
US20240113212A1 (en) Technologies for perovskite transistors
EP4273905A1 (en) Technologies for transistors with a ferroelectric gate dielectric
US20240107749A1 (en) Arrangements for memory with one access transistor for multiple capacitors
US20240105810A1 (en) Vertical ferrorelectric field-effect transistor (fefet) devices
EP4195900A1 (en) Three-dimensional nanoribbon-based hysteretic memory
US20240114692A1 (en) Inverted ferroelectric and antiferrolecetric capacitors
US20230200084A1 (en) Diagonal memory with vertical transistors and wrap-around control lines
US20200373329A1 (en) Neural computing dies with stacked neural core regions
EP4239679A1 (en) Integrated circuit devices with angled transistors formed based on angled wafers
US20240120415A1 (en) Technologies for atomic layer deposition for ferroelectric transistors
US20230187553A1 (en) Metal carbon barrier region for nmos device contacts
EP4106008A1 (en) Three-dimensional transistor arrangements with recessed gates
EP4152369A1 (en) Integrated circuit devices with finfets over gate-all-around transistors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication