发明内容
为解决上述问题,本发明提供了一种高精度高动态射频链路校准系统,通过直接采样频谱仪的输入功率,校准输出信号强度实现负反馈链路,通过一定软件算法控制内部衰减器实现高精度小步进衰减,衰减方案采用两次变频,隔离信号与信号之间的串扰,实现小功率输出稳定信号。
本发明提供了一种高精度高动态射频链路校准系统,具体技术方案如下:
系统包括数字中频IF链路、射频产生电路、FPGA以及PC端;FPGA通过SPI串口与所述数字中频IF链路连接,所述数字中频IF链路的输出通过与所述射频产生电路的本振信号进行混频,输出第二射频信号;所述PC端与所述FPGA通过串口连接,进行调制输出和校准控制。
PC端通过采用PID软件运算控制电调衰减器输出,组合每个小步进衰减器、固定衰减器,动态调节输出稳定的RF2信号,最终存储于设备中保证可随时调用。
进一步的,所述数字中频IF链路包括晶振、参考信号锁相环电路、数字DA芯片、带通滤波器和放大器;
其中,数字DA芯片产生可变中频调制信号,经带通滤波器和射频放大器输出IF信号;晶振经过参考锁相环输出高频参考时钟给数字DA芯片做参考时钟。
数字DA芯片产生的可变中频调制信号,经过数字DA内部调制输出1HZ可变的小步进信号,同时也能通过软件配置产生线性或非线性调频的数字中频信号,输出相位也可通过软件配置。
进一步的,所述参考时钟的范围为600M-900M。
进一步的,所述射频产生电路包括晶振、数字中频IF链路的输出,频率合成器、第一本振和第二本振;
所述数字中频IF链路的输出与所述第一本振进行混频输出第一射频信号,所述第一射频信号与所述第二本振进行混频输出第二射频信号。
进一步的,所述射频产生电路还包括衰减单元,所述衰减单元包括第一小步进衰减器、第二小步进衰减器、电调衰减器、放大器和固定衰减器;
其中,所述第一射频信号依次经第一小步进衰减器、第二小步进衰减器、电调衰减器、放大器进行衰减放大以及所述第二射频信号经固定衰减器和放大器进行衰减放大,构成衰减链路。
进一步的,所述第一小步进衰减器的步进为0.25db,所述第二小步进衰减器的步进为0.5db,所述电调衰减器的衰减步进范围为0.01-1.5db。
射频衰减链路器件选择上保证每一级衰减器之间可以由一级或多级衰减器组合保证输出功率连续,保证小步进衰减器全部衰减完成后,可由后续大步进衰减器(固定衰减器)替换衰减次序,避免信号出现不连续现象。设备输出实现最小步进采用电调衰减器校准输出,电调衰减器衰减范围可以采用PC端衰减系统设置,最终组合上述每一组衰减器逻辑输出,得到稳定的0.1DB可变信号输出。
进一步的,所述FPGA还连接有恒温控制模块、存储器以及衰减器;所述衰减器包括第一小步进衰减器、第二小步进衰减器、电调衰减器和固定衰减器。
FPGA通过SPI控制小步进衰减器,通过IO控制大步进衰减器(固定衰减器),通过时序逻辑控制电调衰减器,通过SPI控制本振信号,通过IO控制恒温控制模块。
FPGA内存储有成熟且稳定的通信的传输协议,实现对存储设备的时序操作,对射频链路的精准控制,以及对设备温度的恒温控制。
进一步的,所述存储器为FLASH存储器。
进一步的,系统包括自动校准控制和手动校准控制,所述手动校准控制,为通过PC端设置参数,对多个衰减器进行独立控制;所述自动校准控制,为基于存储器存储的组合衰减值组控制衰减器进行衰减输出。
进一步的,所述PC端还连接有频谱仪,所述频谱仪接收输出的射频信号;PC端通过比较输出功率与理论值之间功率差距,动态组合衰减器的衰减值,进行快速精准的功率调节。
PC端部署有软件系统包括对频谱仪的实时通信,对信号源的实时通信,对射频设备的在线控制,对射频链路校准的算法控制对快速校准射频链路电调衰减器PID控制。
通过上述PC端和FPGA的紧密配合,以及上述的射频链路结构可以实现对不同频点,不同功率的在线校准,射频输出保证在统一温度下稳定输出,射频输出动态斜率可以达到0.999-1.001。
本发明的有益效果如下:
通过PC端上位机采样频谱仪功率,比较输出功率与理论值之间功率差距,动态组合大步进衰减器和小步进衰减器衰减值,采用PID动态调节电调衰减器,实现快速精准调节输出功率值,功率动态依次动态调节输出,实现功率0.1db小步进输出,输出稳定功率值存储与设备中,设备能够随时调用存储值输出稳定的射频功率RF2,提高了以往射频方案校准时间,极大的减少了人员操作,实现全面的自动化操作;FPGA设有恒温模块,保证设备能一直工作于恒定温度,对变频信号不同位置进行衰减,能够更好的满足于小信号正常输出,采用自动校准能保证在设备输出饱和时候正常输出,小信号采样功率足够准确,提高校准精度。
具体实施方式
在下面的描述中对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明实施例的描述中,需要说明的是,指示方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,或者是本领域技术人员惯常理解的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅用于区分描述,而不能理解为指示或暗示相对重要性。
在本发明实施例的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是直接连接,也可以通过中间媒介间接连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
实施例1
本发明的实施例1公开了一种高精度高动态射频链路校准系统,具体如下:
系统包括数字中频IF链路、射频产生电路、FPGA以及PC端;FPGA通过SPI串口与所述数字中频IF链路连接,所述数字中频IF链路的输出通过与所述射频产生电路的本振信号进行混频,输出第二射频信号;所述PC端与所述FPGA通过串口连接,进行调制输出和校准控制。
PC端通过采用PID软件运算控制电调衰减器输出,组合每个小步进衰减器、固定衰减器,动态调节输出稳定的RF2信号,最终存储于设备中保证可随时调用。
如图1和图3所示,本实施例中,所述射频产生电路包括晶振、数字中频IF链路的输出,频率合成器、第一本振和第二本振;
所述第一本振为可变本振LO1,部件为5M,所述第二本振为固定本振LO2;
所述数字中频IF链路的输出与一路可变本振,即所述第一本振进行混频输出可变的第一射频信号RF1,所述第一射频信号RF1与固定本振LO2,即所述第二本振进行混频输出第二射频信号RF2。
如图4所示,本实施例中,所述射频产生电路还包括衰减单元,所述衰减单元参杂于所述射频产生电路中,所述衰减单元包括第一小步进衰减器、第二小步进衰减器、电调衰减器、放大器以及固定衰减器;
本实施例中,所述第一小步进衰减器的步进为0.25db,所述第二小步进衰减器的步进为0.5db,所述电调衰减器的衰减步进范围为0.01-1.5db;
其中,所述第一射频信号依次经第一小步进衰减器、第二小步进衰减器、电调衰减器、放大器进行衰减放大以及所述第二射频信号经固定衰减器和放大器进行衰减放大,构成衰减链路。
本实施例中,所述固定衰减器设有两个,所述电调衰减器设有一个,电调衰减器用于实现最小单位功率衰减,其余衰减在射频链路中衰减器能通过调节其他衰减器组合产生线性连续衰减信号。每一级衰减信号衰减的射频信号不同,不同信号于信号之间的干扰问题得到极大的改善,保证射频RF2信号输出小信号稳定。
射频衰减链路器件选择上保证每一级衰减器之间可以由一级或多级衰减器组合保证输出功率连续,保证小步进衰减器全部衰减完成后,可由后续大步进衰减器(固定衰减器)替换衰减次序,避免信号出现不连续现象。设备输出实现最小步进采用电调衰减器校准输出,电调衰减器衰减范围可以采用PC端衰减系统设置,最终组合上述每一组衰减器逻辑输出,得到稳定的0.1DB可变信号输出。
如图2所示,本实施例中,所述数字中频IF链路包括晶振、参考信号锁相环电路、数字DA芯片、带通滤波器和放大器;
其中,数字DA芯片产生可变中频调制信号,经带通滤波器和射频放大器输出IF信号;晶振输出参考时钟100M经过参考锁相环输出可变参考时钟,范围为600M-900M,给数字DA芯片做参考时钟。
数字DA芯片产生的可变中频调制信号,经过数字DA内部输出NCO信号参与混频输出1HZ可变的小步进数字中频信号,数字中频信号经过外围带通滤波器滤除掉IQ混频杂散。此时输出信号功率较小,通过低频放大器放大信号输出,通过上位机调节DA输出功率,得到最终稳定的0db数字中频信号;同时也能通过PC端配置产生线性或非线性调频的数字中频信号,输出相位也可通过PC端配置。
如图5所示,本实施例中,所述FPGA还连接有恒温控制模块、存储器以及衰减器;所述存储器为FLASH存储器。
所述衰减器包括第一小步进衰减器、第二小步进衰减器、电调衰减器和固定衰减器。
FPGA通过串行外设接口(SPI)控制小步进衰减器,通过IO(输入输出接口)控制大步进衰减器(固定衰减器),通过时序逻辑控制电调衰减器,通过SPI控制本振信号,通过IO控制恒温控制模块。
FPGA内存储有成熟且稳定的通信的传输协议,实现对存储设备的时序操作,对射频链路的精准控制,以及对设备温度的恒温控制。
FPGA设备包括恒温电路控制、存储器管理、模式控制和射频信号控制。设备输出信号会受到温度的变化产生细小的功率波动,通过设置恒温加热电路,加热电路放置于链路敏感位置,FPGA上电输出控制恒温电路快速加热,在短时间达到热平衡。
如图6和图8所示,PC端通过RS-232(一种串行通讯接口)与校准设备连接,通过局域网与频谱仪连接,本实施例中,系统包括自动校准控制和手动校准控制,所述手动校准控制,为通过PC端设置参数,对多个衰减器进行独立控制;所述自动校准控制,为基于存储器存储的组合衰减值组控制衰减器进行衰减输出。
FPGA(基于FPGA芯片的处理单元)通过PC端口控制处于手动模式,直接控制各个衰减链路受控器件,通过次方法检查设备每一级器件功能是否完整;基于PC端口可以通过手动模式控制不同的衰减器组合输出不同的信号功率。当校准输出信号于PC端口输出时,控制FPGA软件存储当前模式下的受控器件衰减值组。
FPGA软件处于自动模式,根据输入的控制功率大小,调用不同的受控器件组合,输出受控功率。FPGA反应速度快,可以存储输出不同脉宽,不同频率的线性或非线性调频;设备相位可任意调制,调值精度和深度受到参考源输出参考信号大小有关,都可以通过PC端配置。
如图7所示,本实施例中,所述PC(个人计算机)端还通过局域网(LAN)连接有频谱仪,所述频谱仪接收所述输出的射频信号;PC端通过比较输出功率与理论值之间功率差距,动态组合衰减器的衰减值,进行快速精准的功率调节。
PC端部署有软件系统包括对频谱仪的实时通信,对信号源的实时通信,对射频设备的在线控制,对射频链路校准的算法控制对快速校准射频链路电调衰减器PID控制。
还包括设备输出频率控制,输出功率控制,调制波形存储,相位调制存储,手动模式衰减控制,自动模式衰减校准,DA输出范围校准,射频输出性能检测;
当设备还没有通过自动模式衰减校准,输出信号为固定低功率信号。设备输出端口连接频谱仪输入端口,得到当前设备的输出功率。PC端通过校准DA输出范围,测量DA信号控制变量范围。通过组合DA输出信号,调节设备0.1db功率步进,功率连续衰减0.1db,当设备功率衰减操作电调衰减器的范围,设备通过特定衰减组合小步进衰减器,将电调衰减器的输出置零。小步进衰减器输出信号全部衰减调用大步进衰减器。大步进衰减器衰减末级信号RF2,放开输出RF1信号输出,在衰减RF1信号保证两这信号不处于一变信号特小的情况。通过不断的组合组合衰减信号,存储组合衰减值,得到最终稳定的RF2可变信号。PC输出性能检测可以绘制RF2信号的输出斜率波形,检测输出信号是否存在跳点,断点情况。设备可以通过MATLAB仿真得到想要的调制波形,将波形通过PC端配置于设备中存储,设备即可输出小范围的任意可变波形。
通过上述PC端和FPGA的紧密配合,以及上述的射频链路结构可以实现对不同频点,不同功率的在线校准,射频输出保证在统一温度下稳定输出,射频输出动态斜率可以达到0.999-1.001。
本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合,以及披露的任一新的方法或过程的步骤或任何新的组合。