CN116318132A - 一种时钟信号平滑装置、方法及锁相环系统 - Google Patents

Abstract

本发明实施例公开了一种时钟信号平滑装置、方法及锁相环系统，时钟信号平滑装置包括：加减计数器被设置为根据输入时钟执行加法运算，及根据减计数和时钟生成模块生成的减操作信号执行减法运算，输出当前计数值；减法器被设置为计算当前计数值与设定的基准计数值的差值；减计数和时钟生成模块被设置为生成减操作信号和平滑后的输入时钟，根据差值调整减操作信号生成的时间间隔及平滑后的输入时钟的频率偏差，使平滑后的输入时钟与输入时钟的频率特性一致。本发明实施例公开的时钟信号平滑装置、方法及锁相环系统，可对不规则时钟重新生成，无需改动现有数字加模拟的锁相环的固有结构，也不使用先入先出缓存。

Description

一种时钟信号平滑装置、方法及锁相环系统

技术领域

本发明涉及但不仅限于通信领域，尤指一种时钟信号平滑装置、方法及锁相环系统。

背景技术

时钟和复位是硬件系统的基本构成不可或缺部分，时钟一般由晶振或锁相环提供。锁相环可以是硬件单板上独立芯片，或者嵌入在某个芯片内的一个子模块。

锁相环路是一种反馈电路，锁相环(Phase-Locked Loop，简称PLL)作用是使得电路上的时钟和某一外部时钟的相位同步。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住。

锁相环的输入时钟一般情况下输入都是连续的，然而，对于较为规则的非连续时钟(称为豁口时钟)，或对于完全无规律，就是一些随机的使能信号(称为不规则时钟)，锁相环无法锁定。

对于周期缺失严重，豁口无规律的使能信号型时钟，目前本领域都使用先入先出缓存对不规则时钟进行处理。使用缓存的当前深度(也叫当前水线)和缓存中间深度(也叫中心水线)之差控制生成控制字序列，差值经过比例积分后输出上下浮动变化的控制字序列，生成的控制字序列再去控制模拟锁相环。

然而，现有技术中，使用先入先出缓存水线差作为比例积分的输入，需要使用随机存取存储器(Random Access Memory，简称RAM)和先入先出缓存控制器，而且由于先入先出缓存的读写时钟不同，读写都需要异步时钟控制，控制较复杂。以及，现有技术中，使用比例积分，虽然达到整个锁相环系统锁定了随机不规则的输入时钟，但破坏了数字锁相环加模拟锁相环的原有结构。如果再一个系统钟锁相环部分是不可变动的固有系统，则还是不能锁定不规则的输入时钟。

发明内容

本申请实施例提供了一种时钟信号平滑装置，包括：加减计数器、减法器、以及减计数和时钟生成模块，其中：

所述加减计数器被设置为根据输入时钟执行加法运算，及根据所述减计数和时钟生成模块生成的减操作信号执行减法运算，输出当前计数值；

所述减法器被设置为计算所述当前计数值与设定的基准计数值的差值；

所述减计数和时钟生成模块被设置为生成所述减操作信号和平滑后的输入时钟，根据所述差值调整所述减操作信号生成的时间间隔及所述平滑后的输入时钟的频率偏差，使所述平滑后的输入时钟与所述输入时钟的频率特性一致。

本申请实施例还提供了一种时钟平滑方法，应用于任一实施例所述的时钟平滑装置，所述方法包括：

根据输入时钟执行加法运算，及根据生成的减操作信号执行减法运算，输出当前计数值；

计算所述当前计数值与设定的基准计数值的差值；

生成所述减操作信号和平滑后的输入时钟，根据所述差值调整所述减操作信号生成的时间间隔及所述平滑后的输入时钟的频率偏差，使所述平滑后的输入时钟与所述输入时钟的频率特性一致。

本申请实施例还提供了一种锁相环系统，包括锁相环，以及任一实施例所述的时钟信号平滑装置；

所述锁相环设置为接收所述平滑装置输出的平滑后的输入时钟，输出锁定后的时钟。

本申请至少一个实施例提供的时钟信号平滑装置、方法及锁相环系统，与现有技术相比，具有以下有益效果：可对不规则时钟重新生成，对原有不规则时钟进行了规则化处理，平滑生成的时钟可直接送给锁相环输入端，无需改动现有数字加模拟的锁相环的固有结构，也不使用先入先出缓存。

本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。

附图说明

附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。

图1为一般锁相环的结构示意图；

图2为数字锁相环通过控制字控制模拟锁相环的复杂锁相环的结构示意图；

图3为锁相环的普通输入时钟(或称为规则时钟)的示意图；

图4为锁相环的豁口时钟的示意图；

图5为锁相环的随机使能信号的示意图；

图6为本发明一示例实施例提供的时钟信号平滑装置的结构示意图；

图7为本发明实施例提供的随机使能信号平滑前后的示意图；

图8为本发明实施例提供的减计数和时钟生成模块的工作流程图；

图9为本发明实施例提供的不同M和N值生成时钟的频率示意图；

图10为本发明实施例提供的时钟平滑方法的流程图；

图11为本发明实施例提供的锁相环系统的结构示意图。

具体实施方式

本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。

本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。

此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本申请实施例的精神和范围内。

图1为一般锁相环的结构示意图，如图1所示，输入时钟先进行分频，后和分频后的反馈进行鉴频鉴相；再对鉴频鉴相结果进行滤波处理，得到一个稳定的信号去控制压控振荡器产生高频时钟；高频时钟分频后输出，同时分频后作为反馈送给鉴频鉴相器。

给定一个输入时钟，经过锁相环处理后最终会得到一个输出时钟。输出时钟可以是对输入时钟的倍频或者分频，可以是整数倍频或者分频，也可以是带小数的倍频或者分频，取决于不同锁相环的参数和输入输出指标。一般的输入时钟，输出时钟和压控振荡器都有范围要求，例如输入时钟范围要求10MHz到500MHz之间，输出时钟范围要求6.25MHz到800MHz之间，压控振荡器范围要求1000MHz到10000MHz之间。

范围要求限定了锁相环的应用，例如一个输入8KHz，输出155.52MHz的应用在图1这种一般锁相环结构下不能实现。但工程应用中为了避免传输能耗损伤或精度损失，输入时钟很多时候频率都比较低。为了能够让锁相环适用于更广泛的应用场景，通常会先使用数字锁相环对输入时钟做处理。此时的数字锁相环内也有鉴频和鉴相器和滤波器，但去掉了数字压控振荡器，数字锁相环内滤波器的输出是控制字，控制字用来控制模拟锁相环。

图2为数字锁相环通过控制字控制模拟锁相环的复杂锁相环的结构示意图，如图2所示，数字锁相环对输入时钟做处理，输出控制字并把控制字送给模拟锁相环。模拟锁相环的结构和图1一致，数字锁相环是本领域的普通的输出控制字普通锁相环。这里模拟锁相环内第二分频器的状态由数字锁相环输出的控制字进行决定。模拟锁相环的参考时钟频率和控制字的乘积等于模拟锁相环压控振荡器的输出频率。模拟锁相环和数字锁相环一起构成一个更大的环路，即模拟锁相环锁定后的时钟反馈给数字锁相环，数字锁相环再根据输入时钟生成控制字给模拟锁相环去控制模拟锁相环的输出。控制字既用于数字锁相环压控振荡器输出到鉴频鉴相器的分频控制，又是模拟锁相环参考时钟的倍频系数。

数字锁相环通过控制字控制模拟锁相环的复杂锁相环的输入时钟接在数字锁相环，此时模拟锁相环的参考时钟就是一个基础时钟，是固定不变的。而输入给数字锁相环的输入时钟，可以根据应用不同而变换。复杂锁相环比简单的模拟锁相环的能接收的输入频率范围更广。

图3为锁相环的普通输入时钟(或称为规则时钟)的示意图，如图3所示，一般情况下输入时钟都是连续的。但数字锁相环也能接收部分较为规则的非连续时钟，也叫做豁口时钟。

图4为锁相环的豁口时钟的示意图，如图4所示，每P个时钟周期中缺失1个周期，缺失比率1/P。对这类很规则的豁口时钟，数字锁相环加上锁定时间和减小环路带宽也能处理。但如果豁口时钟完全无规律，就是一些随机的使能信号，图5为锁相环的随机使能信号的示意图，如图5，对于周期缺失严重，豁口无规律的时钟信号，比如随机使能信号，目前的数字锁相环无法锁定随机的使能信号。

本实施例提出一种时钟信号平滑方案，可对不规则时钟重新生成，无需改动现有数字加模拟的锁相环的固有结构，也不使用先入先出缓存。平滑生成的时钟可直接送给锁相环输入端，相当于对原有不规则时钟进行了规则化处理。生成的时钟仍然可以作为锁相环的其他输入源做源选择切换，系统整体更平滑流畅。

图6为本发明一示例实施例提供的时钟信号平滑装置的结构示意图，如图6所示，时钟信号平滑装置可以包括：加减计数器、减法器(未示出)、以及减计数和时钟生成模块，其中：

加减计数器被设置为根据输入时钟执行加法运算，及根据减计数和时钟生成模块生成的减操作信号执行减法运算，输出当前计数值；

减法器被设置为计算当前计数值与设定的基准计数值的差值；

减计数和时钟生成模块被设置为生成减操作信号和平滑后的输入时钟，根据差值调整减操作信号生成的时间间隔及平滑后的输入时钟的频率偏差(频偏)，使平滑后的输入时钟与输入时钟的频率特性一致。

平滑后的输入时钟的包括频率值、频偏或漂移等频率信息随着输入时钟的频率的变化而变化，这种变化关系称为频率特性。

本实施例中，采用一个加减计数器替代现有技术中的先入先出缓存，不使用先入先出缓存，只依靠加减计数器实现随机使能信号等输入时钟的平滑。加减计数器最小值0，最大值全1，最大值取决于计数器的位宽。加减计数器的位宽可配置，相当于最大值可配置。

加减计数器的加减结果作为当前值，也即加减计数器的当前计数值(或实时值)。豁口时钟或者随机使能信号进行加操作，加减计数器减由减计数和时钟生成模块的减操作信号控制。

无需使用先入先出缓存，只采用简单计数器即可实现得到动态变换的水线差，这里水线差指加减计数器当前值和设定的基准计数值的差值，通过差值调整平滑后输入时钟的频率偏差，每次改变的范围很小。

如果豁口时钟或者随机使能信号的频率比减操作信号的频率快，加减计数器的计数值会逐渐高过设定的基准计数值，加减计数器的当前计数值与设定的基准计数值的差值为正。

如果豁口时钟或者随机使能信号的频率比减操作信号的频率慢，加减计数器的计数值会逐渐低于设定的基准计数值，加减计数器的当前计数值与设定的基准计数值的差值为负。

加减计数器的当前计数值与设定的基准计数值的差值会形成一个连续变化的有符号数，差值经过减计数和时钟生成模块生成平滑后的输入时钟(可称为新的时钟或生成时钟)，平滑后的输入时钟可作为锁相环的输入，无需对原有数字加模拟的锁相环结构做改动，使得锁相环可以接收锁定新的不规则随机时钟或者数据使能信号。

锁相环可以包括数字锁相环，平滑后的输入时钟可作为数字锁相环的输入。或者，锁相环可以包括模拟锁相环，平滑后的输入时钟可作为模拟锁相环的输入。或者，锁相环可以包括图2所示的数字锁相环通过控制字控制模拟锁相环的复杂锁相环，平滑后的输入时钟可作为复杂锁相环中数字锁相环的输入。

在一示例中，设定的基准计数值可以是加减计数器的计数范围的中间值。最大值加最小值和的一半作为加减计数器的中心值。

在一示例中，输入时钟可以为规则时钟或豁口时钟或随机使能信号。本实施例可实现豁口时钟或者随机不规则数据使能信号(随机使能信号)，转化生成新的时钟作为锁相环的输入。

本发明实施例提供的时钟信号平滑装置，可对不规则时钟重新生成，对原有不规则时钟进行了规则化处理，平滑生成的时钟可直接送给锁相环输入端，无需改动现有数字加模拟的锁相环的固有结构，也不使用先入先出缓存。

在本发明一示例实施例中，输入时钟可以为规则时钟或豁口时钟，加减计数器是被设置为在输入时钟的每一个上升沿对当前计数值执行一次加A运算，及响应于每一个减操作信号对当前计数值执行一次减B运算。A、B为正整数，A＝B或者A≠B。

本实施例中，规则时钟或豁口时钟的每个上升沿加减计数器进行一次加操作，加的值A可配置，例如加1。加减计数器减可由减计数和时钟生成模块生成的减操作信号控制，加减计数器减的值B可配置，例如减1。

在本发明一示例实施例中，输入时钟可以为随机使能信号，加减计数器是被设置为检测到每一个使能信号时对当前计数值执行一次加A运算，及响应于每一个减操作信号对当前计数值执行一次减B运算。

本实施例中，不规则的随机使能信号每个使能加减计数器进行一次加操作，加的值A可配置，例如加1。加减计数器减由减计数和时钟生成模块生成的减操作信号控制，计数器减的值B可配置，例如减1。

由于加减计数器每次加和减的值可配置，在对不规则的随机使能信号进行平滑时，可对不规则信号的频偏进行放大(每次加的值A大于每次减的值B)，或者可对不规则信号的频偏进行缩小(每次加的值A小于每次减的值B)。

在本发明一示例实施例中，加减计数器、减法器、以及减计数和时钟生成模块可以使用同一个工作时钟。

加减计数器、减法器以及减计数和时钟生成模块都采用同一时钟，每一步都是同步设计。采用的时钟可以是不规则随机使能信号的承载时钟，或者采用本地的高频率的时钟。不论承载时钟还是本地时钟，频率都比不规则随机使能信号的频率高。

图7为本发明实施例提供的随机使能信号平滑前后的示意图，如图7所示，加减计数器、减法器以及减计数和时钟生成模块都采用承载时钟，通过承载时钟来实现检测随机数据使能信号(简称为随机使能信号)。在承载时钟的每一个上升沿输入时钟为高电平时对当前计数值执行一次加A运算，响应于每一个减操作信号对当前计数值执行一次减B运算，加减计数器的加减结果作为当前计数值，加减计数器的当前计数值与设定的基准计数值的差值会形成一个连续变化的有符号数，差值经过减计数和时钟生成模块生成平滑后的输入时钟。

在本发明一示例实施例中，减操作信号是脉冲信号，平滑后的输入时钟每跳变一次就生成一个减操作信号。

图8为本发明实施例提供的减计数和时钟生成模块的工作流程图，如图8所示，其可以包括：

S801：累加M。

S802：累加水线差值。

S801至S806是减计数和时钟生成模块每个时钟周期都要进行的操作。首先累加配置值M，之后再累加差值，差值是加减计数器的当前计数值与设定的基准计数值之差。

S803：判断是否累加的结果大于等于N。若是，执行S804；否则，执行S801。

S804：累加值减N。

S805：生成减操作指示。

S806：翻转(即取反)生成时钟。

在本发明一示例实施例中，减计数和时钟生成模块是被设置为在工作时钟的每一周期，将当前运算值累加上第一配置值M和差值，得到累加值，工作时钟的频率大于输入时钟的频率；

在累加值大于等于第二配置值N时，执行以下操作：生成一个减操作信号，对平滑后的输入时钟取反，及将累加值减去第二配置值的差作为新的当前运算值。

如果累加的结果大于或等于配置值N，累加值减去配置值N，剩余值进入下一轮累加；以及，输出控制加减计数器减的减操作指示，并把生成的时钟取反，生成的时钟直接输入给锁相环。

在本发明一示例实施例中，在累加值小于第二配置值时，执行以下操作：将累加值作为新的当前运算值；其中，第二配置值大于第一配置值。

如果累加的结果小于配置值N，则将累加值作为新的当前运算值，重新进入下一轮的累加。

在一示例中，M和N都是可配置值，N比M大。由于M和N值可配置，可在对不规则的随机使能信号进行平滑时，实现对不规则的随机使能信号的频率分频。

图9为本发明实施例提供的不同M和N值生成时钟的频率示意图，如图9所示，假设承载时钟频率为155.52MHz*2*255/238，该时钟频率为光网络常用的频率。图9中列举了业务中产生的三种不规则的使能信号，列举了两类M和N的值，前三行M(7000000)和N值很大，此时加减计数器的当前计数值与设定的基准计数值的差值(可称为水线差)相对于M和N来说比例很小，最终平滑后频率偏差较小。当M(700)和N较小时，此时加减计数器的当前计数值与设定的基准计数值的差值(可称为水线差)相对于M和N来说比例很大，平滑后时钟频偏较大。

图9中前面六行列举了不规则的使能信号没有带频偏时，假设水线差为+1或者-1时的情况。后面六行列举了不规则使能信号带频偏时，实际水线差为+1或者-1时情况

加减计数器的位宽可配置，假设加减计数器的位宽为10位(bit)，那么中心值就是512，水线差初始值会复位到中心值。

假设每个随机使能信号来加1，减操作指示每次减1，随机使能信号无频偏，那么加减计数器的当前计数值会维持在0，当前计数值与设定的基准计数值的差值(可称为水线差)会维持在512，瞬时值肯定不是512，所以实际应用水线差都取设定时间的平均值，取多长时间的平均值可配置。

假设每个随机使能信号来加1，减操作指示每次减1，随机使能信号频偏为加1，那么加减计数器的当前计数值会维持在加1，水线差长时间平均值会维持在513。

假设每个随机使能信号来加2，减操作指示每次减1，随机使能信号频偏为加1，那么加减计数器的当前计数值会维持在加2，水线差长时间平均值会维持在514。

图10为本发明实施例提供的时钟平滑方法的流程图，应用于任一实施例所示的时钟平滑装置，如图10所示，时钟平滑方法可以包括：

S1001：根据输入时钟执行加法运算，及根据生成的减操作信号执行减法运算，输出当前计数值。

S1002：计算当前计数值与设定的基准计数值的差值。

S1003：生成减操作信号和平滑后的输入时钟，根据差值调整减操作信号生成的时间间隔及平滑后的输入时钟的频率偏差，使平滑后的输入时钟与输入时钟的频率特性一致。

本发明实施例提供的时钟平滑方法是任一实施例所示时钟平滑装置实施例的执行方案，其实现原理和实现效果类似，此处不再赘述。

在本发明一示例实施例中，还可以包括：

在工作时钟的每一周期，将当前运算值累加上第一配置值和所述差值，得到累加值，所述工作时钟的频率大于所述输入时钟的频率；

在所述累加值大于等于第二配置值时，执行以下操作：生成一个减操作信号，对所述平滑后的输入时钟取反，及将所述累加值减去第二配置值的差作为新的当前运算值；

在所述累加值小于所述第二配置值时，执行以下操作：将所述累加值作为新的当前运算值；其中，所述第二配置值大于所述第一配置值。

在本发明一示例实施例中，还可以包括：

所述输入时钟为规则时钟或豁口时钟，在所述输入时钟的每一个上升变沿对所述当前计数值执行一次加A运算，及响应于每一个所述减操作信号对所述当前计数值执行一次减B运算；

或者，所述输入时钟为随机使能信号，检测到每一个使能信号时对所述当前计数值执行一次加A运算，及响应于每一个所述减操作信号对所述当前计数值执行一次减B运算；

A、B为正整数，A＝B或者A≠B。

图11为本发明实施例提供的锁相环系统的结构示意图，如图11所示，锁相环系统可以包括锁相环，以及任一实施例所示时钟信号平滑装置；

锁相环设置为接收平滑装置输出的平滑后的输入时钟，输出锁定后的时钟。

本实施例，可对规则时钟、豁口时钟或者随机据使能信号等进行平滑处理，转化生成新的时钟作为锁相环的输入。锁相环的结构没有改动，锁相环的反馈也没有改动，并且没有使用先入先出缓存。锁相环可采用本领域的一般锁相环。

在本发明一示例实施例中，锁相环可以包括数字锁相环和模拟锁相环；

所述数字锁相环，设置为接收所述平滑装置输出的平滑后的输入时钟，输出控制字序列；

所述模拟锁相环，设置为根据所述控制字序列和参考时钟得到锁定后的时钟。

本实施例提供的锁相环，可适用于图2所示的数字锁相环通过控制字控制模拟锁相环的复杂锁相环，时钟信号平滑装置对规则时钟、豁口时钟或者随机据使能信号等进行平滑处理，转化生成新的时钟作为复杂锁相环中数字锁相环的输入。无需改动现有数字加模拟的锁相环的固有结构，也不使用先入先出缓存。

在正常状态下，输入时钟经过数字锁相环输出控制字序列，数字锁相环输出的控制字序列给模拟锁相环。模拟锁相环根据控制字和参考时钟控制内部压控振荡器产生高频时钟，高频时钟分频后得到锁定后的时钟，锁定后的时钟反馈输入给数字锁相环。可通过数字锁相环输出的锁定指示，以指示锁相环是正常工作状态或状态异常。

在一示例中，锁相环可以包为数字锁相环，平滑后的输入时钟可作为数字锁相环的输入。或者，锁相环可以为模拟锁相环，平滑后的输入时钟可作为模拟锁相环的输入。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (12)

1.一种时钟信号平滑装置，其特征在于，包括：加减计数器、减法器、以及减计数和时钟生成模块，其中：

所述加减计数器被设置为根据输入时钟执行加法运算，及根据所述减计数和时钟生成模块生成的减操作信号执行减法运算，输出当前计数值；

所述减法器被设置为计算所述当前计数值与设定的基准计数值的差值；

所述减计数和时钟生成模块被设置为生成所述减操作信号和平滑后的输入时钟，根据所述差值调整所述减操作信号生成的时间间隔及所述平滑后的输入时钟的频率偏差，使所述平滑后的输入时钟与所述输入时钟的频率特性一致。

2.根据权利要求1所述的时钟信号平滑装置，其特征在于：

所述减计数和时钟生成模块是被设置为在工作时钟的每一周期，将当前运算值累加上第一配置值和所述差值，得到累加值，所述工作时钟的频率大于所述输入时钟的频率；

在所述累加值大于等于第二配置值时，执行以下操作：生成一个减操作信号，对所述平滑后的输入时钟取反，及将所述累加值减去第二配置值的差作为新的当前运算值；

在所述累加值小于所述第二配置值时，执行以下操作：将所述累加值作为新的当前运算值；其中，所述第二配置值大于所述第一配置值。

3.根据权利要求1所述的时钟信号平滑装置，其特征在于：

所述输入时钟为规则时钟或豁口时钟或随机使能信号。

4.根据权利要求1所述的时钟信号平滑装置，其特征在于：

所述设定的基准计数值是所述加减计数器的计数范围的中间值。

5.根据权利要求1所述的时钟信号平滑装置，其特征在于：

所述输入时钟为规则时钟或豁口时钟，所述加减计数器是被设置为在所述输入时钟的每一个上升沿对所述当前计数值执行一次加A运算，及响应于每一个所述减操作信号对所述当前计数值执行一次减B运算；

或者，所述输入时钟为随机使能信号，所述加减计数器是被设置为检测到每一个使能信号时对所述当前计数值执行一次加A运算，及响应于每一个所述减操作信号对所述当前计数值执行一次减B运算；

A、B为正整数，A＝B或者A≠B。

6.根据权利要求1所述的时钟信号平滑装置，其特征在于：

所述加减计数器、减法器、以及减计数和时钟生成模块使用同一个工作时钟。

7.根据权利要求1所述的时钟信号平滑装置，其特征在于，所述减操作信号是脉冲信号。

8.一种时钟平滑方法，应用于如权利要求1至7中任一所述的时钟平滑装置，其特征在于，所述方法包括：

根据输入时钟执行加法运算，及根据生成的减操作信号执行减法运算，输出当前计数值；

计算所述当前计数值与设定的基准计数值的差值；

生成所述减操作信号和平滑后的输入时钟，根据所述差值调整所述减操作信号生成的时间间隔及所述平滑后的输入时钟的频率偏差，使所述平滑后的输入时钟与所述输入时钟的频率特性一致。

9.根据权利要求8所述的方法，其特征在于，所述方法还包括：

在工作时钟的每一周期，将当前运算值累加上第一配置值和所述差值，得到累加值，所述工作时钟的频率大于所述输入时钟的频率；

在所述累加值大于等于第二配置值时，执行以下操作：生成一个减操作信号，对所述平滑后的输入时钟取反，及将所述累加值减去第二配置值的差作为新的当前运算值；

在所述累加值小于所述第二配置值时，执行以下操作：将所述累加值作为新的当前运算值；其中，所述第二配置值大于所述第一配置值。

10.根据权利要求8所述的方法，其特征在于，所述方法还包括：

所述输入时钟为规则时钟或豁口时钟，在所述输入时钟的每一个上升沿对所述当前计数值执行一次加A运算，及响应于每一个所述减操作信号对所述当前计数值执行一次减B运算；

或者，所述输入时钟为随机使能信号，检测到每一个使能信号时对所述当前计数值执行一次加A运算，及响应于每一个所述减操作信号对所述当前计数值执行一次减B运算；

A、B为正整数，A＝B或者A≠B。

11.一种锁相环系统，其特征在于，包括锁相环，以及如权利要求1至7任一项所述的时钟信号平滑装置；

所述锁相环设置为接收所述平滑装置输出的平滑后的输入时钟，输出锁定后的时钟。

12.根据权利要求11所述的锁相环系统，其特征在于，所述锁相环包括数字锁相环和模拟锁相环；

所述数字锁相环，设置为接收所述平滑装置输出的平滑后的输入时钟，输出控制字序列；

所述模拟锁相环，设置为根据所述控制字序列和参考时钟得到锁定后的时钟。

Images