CN116318047A - 一种阻抗调整电路及方法 - Google Patents
一种阻抗调整电路及方法 Download PDFInfo
- Publication number
- CN116318047A CN116318047A CN202211599300.7A CN202211599300A CN116318047A CN 116318047 A CN116318047 A CN 116318047A CN 202211599300 A CN202211599300 A CN 202211599300A CN 116318047 A CN116318047 A CN 116318047A
- Authority
- CN
- China
- Prior art keywords
- impedance
- pull
- module
- electrically connected
- adjusting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000013461 design Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/28—Impedance matching networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Logic Circuits (AREA)
- Networks Using Active Elements (AREA)
Abstract
本发明公开了一种阻抗调整电路及方法。该阻抗调整电路包括上拉调整模块、下拉调整模块、上拉粗调模块和下拉粗调模块;所述上拉调整模块包括串联的N个第一阻抗元件;所述上拉粗调模块用于根据第一控制信号将所述阻抗调整电路的第一电源接入端与对应的第一阻抗元件的第二端导通;所述下拉调整模块包括串联的M个第二阻抗元件;所述下拉粗调模块用于根据第二控制信号将所述阻抗调整电路的第二电源接入端与对应的第二阻抗元件的第二端导通。本发明实施例采用串联阻抗元件的方式,能够减少阻抗调整电路中的电阻的数量,进而节省阻抗调整电路的面积以及阻抗调整电路的使用成本。
Description
技术领域
本发明涉及半导体电路技术领域,尤其涉及一种阻抗调整电路及方法。
背景技术
随着时代的发展,人们对于通讯的需求也日益增加。高速通讯逐渐走进了生活的各个角落。为保证高速通信时信号的完整性,在信号输出时需要进行阻抗匹配。阻抗匹配的原理为输出阻抗和传输线的特征阻抗进行匹配,进而减少信号发射,保证高速信号的幅度。
然而,在集成电路实际的生成过程中,通信接口电路的输出阻抗受工艺、电压、温度的影响,输出阻抗值工作值与设计值存在一定的误差,为了保证高速信号的完整性,就需要引入阻抗调整电路,使输出阻抗具有一定的调节能力,从而使通信接口的输出阻抗接近设计值。
在现有技术中,阻抗调整电路大都采用多个电阻并联的方式进行阻抗匹配,为适配更多的阻抗需求,就需使用更多阻值不同的电阻,以增加档位。但电阻的面积相对较大,更多的电阻也就意味着阻抗调整电路更大的面积以及更高的成本。
发明内容
本发明提供了一种阻抗调整电路及方法,以解决阻抗调整电路面积大,成本高的问题。
根据本发明的一方面,提供了一种阻抗调整电路,所述阻抗调整电路包括上拉调整模块、下拉调整模块、上拉粗调模块和下拉粗调模块;
所述上拉调整模块包括串联的N个第一阻抗元件,其中,第一级第一阻抗元件的第一端与所述阻抗调整电路的负载连接端电连接,第k级第一阻抗元件的第二端与第k+1级第一阻抗元件的第一端电连接;每个所述第一阻抗元件的第二端均与所述上拉粗调模块电连接;所述上拉粗调模块用于根据第一控制信号将所述阻抗调整电路的第一电源接入端与对应的第一阻抗元件的第二端导通;1≤k≤N-1;
所述下拉调整模块包括串联的M个第二阻抗元件,其中,第一级第二阻抗元件的第一端与所述阻抗调整电路的负载连接端电连接,第p级第二阻抗元件的第二端与第p+1级第二阻抗元件的第一端电连接;每个所述第二阻抗元件的第二端均与所述下拉粗调模块电连接;所述下拉粗调模块用于根据第二控制信号将所述阻抗调整电路的第二电源接入端与对应的第二阻抗元件的第二端导通;1≤p≤M-1。
可选地,所述上拉粗调模块包括:
N个第一开关单元,第k个第一开关单元的第一端与第k个第一阻抗元件的第二端电连接,第k个第一开关单元的第二端与所述第一电源接入端电连接,所述第一控制信号用于控制所述N个第一开关单元的导通状态;
所述下拉粗调模块包括:
M个第二开关单元,第p个第二开关单元的第一端与第p个第二阻抗元件的第二端电连接,第p个第二阻抗元件的第二端与所述第二电源接入端电连接,所述第二控制信号用于控制所述第二开关单元的导通状态。
可选地,所述第一开关单元包括第一晶体管,所述第一晶体管的第一端作为所述第一开关单元的第一端,所述第一晶体管的第二端作为所述第一开关单元的第二端,所述第一晶体管的控制端作为所述第一开关单元的控制端;
所述第二开关单元包括第二晶体管,所述第二晶体管的第一端作为所述第二开关单元的第一端,所述第二晶体管的第二端作为所述第二开关单元的第二端,所述第二晶体管的控制端作为所述第二开关单元的控制端。
可选地,所述阻抗调整电路还包括N个第一精调模块和M个第二精调模块;
第k个第一开关单元的第一端通过第k个第一精调模块与第k个第一阻抗元件的第二端电连接;所述第一精调模块用于根据第三控制信号调整其阻抗值;
第p个第二开关单元的第一端通过第p个第二精调模块与第p个第二阻抗元件的第二端电连接;所述第二精调模块用于根据第四控制信号调整其阻抗值。
可选地,所述第一精调模块包括并联的多个第三晶体管,其中,所述第三晶体管的第一端与对应的第一开关单元的第一端电连接,所述第三晶体管的第二端与对应的第一阻抗元件的第二端电连接,所述第三控制信号用于控制所述多个第三晶体管的导通状态;
所述第二精调模块包括并联的多个第四晶体管,其中,所述第四晶体管的第一端与对应的第二开关单元的第一端电连接,所述第四晶体管的第二端与对应的第二阻抗元件的第二端电连接,所述第四控制信号用于控制所述多个第四晶体管的导通状态。
可选地,所述第一开关单元包括并联的至少两个第五晶体管,所述至少两个第五晶体管的第一端电连接后作为所述第一开关单元的第一端,所述至少两个第五晶体管的第二端电连接后作为所述第一开关单元的第二端,所述至少两个第五晶体管的控制端电连接后作为所述第一开关单元的控制端;
所述第二开关单元包括并联的至少两个第六晶体管,所述至少两个第六晶体管的第一端电连接后作为所述第二开关单元的第一端,所述至少两个第六晶体管的第二端电连接后作为所述第二开关单元的第二端,所述至少两个第六晶体管的控制端电连接后作为所述第二开关单元的控制端。
可选地,所述N个第一阻抗元件的阻抗相同;所述M个第二阻抗元件的阻抗相同。
可选地,所述第一阻抗元件的阻抗与所述第二阻抗元件的阻抗相同,且M=N。
根据本发明的另一方面,提供了一种阻抗调整方法,由任一实施例所述的阻抗调整电路执行,所述阻抗调整方法包括:
调整第一控制信号控制所述上拉粗调模块的状态,以使所述上拉调整模块与外接的负载阻抗匹配;
调整第二控制信号控制所述下拉粗调模块的状态,以使所述下拉调整模块与外接的负载阻抗匹配。
可选地,所述上拉调整模块包括:N个第一开关单元,第k个第一开关单元的第一端与第k个第一阻抗元件的第二端电连接,第k个第一开关单元的第二端与所述第一电源接入端电连接,所述第一控制信号用于控制所述N个第一开关单元的导通状态;所述下拉调整模块包括:M个第二开关单元,第p个第二开关单元的第一端与第p个第二阻抗元件的第二端电连接,第p个第二阻抗元件的第二端与所述第二电源接入端电连接,所述第二控制信号用于控制所述第二开关单元的导通状态;所述阻抗调整电路还包括N个第一精调模块和M个第二精调模块;所述阻抗调整电路还包括:第k个第一开关单元的第一端通过第k个第一精调模块与第k个第一阻抗元件的第二端电连接;所述第一精调模块用于根据第三控制信号调整其阻抗值;第p个第二开关单元的第一端通过第p个第二精调模块与第p个第二阻抗元件的第二端电连接;所述第二精调模块用于根据第四控制信号调整其阻抗值;
所述调整第一控制信号控制所述上拉粗调模块的状态,以使所述上拉调整模块与外接的负载阻抗匹配之后还包括:
调整所述第三控制信号控制对应的所述第一精调模块的状态,以使所述上拉调整模块与外接的负载阻抗匹配;
所述调整第二控制信号控制所述下拉粗调模块的状态,以使所述下拉调整模块与外接的负载阻抗匹配之后还包括:
调整所述第四控制信号控制对应的所述第二精调模块的状态,以使所述下拉调整模块与外接的负载阻抗匹配。
本发明实施例通过调整模块与粗调模块组合的方式进行阻抗调整,调整模块包括上拉调整模块和下拉调整模块,粗调模块包括上拉粗调模块和下拉粗调模块。粗调模块通过控制调整模块中串联的阻抗元件的数量进行阻抗调整。需要说明的是,阻抗元件包括第一阻抗元件以及第二阻抗元件,且阻抗元件可以是电阻。与现有技术相比,本发明实施例采用串联阻抗元件的方式,能够减少阻抗调整电路中的电阻的数量,进而节省阻抗调整电路的面积以及阻抗调整电路的使用成本。
应当理解,本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征,也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种阻抗调整电路的结构示意图;
图2是本发明实施例提供的另一种阻抗调整电路的结构示意图;
图3是本发明实施例提供的又一种阻抗调整电路的结构示意图;
图4是本发明实施例提供的第一粗调模块与第一精调模块的局部放大图;
图5是本发明实施例提供的第二粗调模块与第二精调模块的局部放大图;
图6是本发明实施例提供的一种阻抗调整方法的流程图;
图7是本发明实施例提供的一种上拉阻抗网络的阻抗调整方法的流程图;
图8是本发明实施例提供的一种下拉阻抗网络的阻抗调整方法的流程图;
图9是本发明实施例提供的另一种阻抗调整方法的流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1是本发明实施例提供的一种阻抗调整电路的结构示意图。参照图1,该阻抗调整电路包括上拉调整模块120、下拉调整模块140、上拉粗调模块110和下拉粗调模块130;
上拉调整120模块包括串联的N个第一阻抗元件121,其中,第一级第一阻抗元件121的第一端与阻抗调整电路的负载连接端电连接,第k级第一阻抗元件121的第二端与第k+1级第一阻抗元件的第一端电连接;每个第一阻抗元件的第二端均与上拉粗调模块110电连接;上拉粗调模块110用于根据第一控制信号将阻抗调整电路的第一电源接入端与对应的第一阻抗元件121的第二端导通;1≤k≤N-1;
下拉调整模块140包括串联的M个第二阻抗元件141,其中,第一级第二阻抗元件141的第一端与阻抗调整电路的负载连接端电连接,第p级第二阻抗元件141的第二端与第p+1级第二阻抗元件141的第一端电连接;每个第二阻抗元件141的第二端均与下拉粗调模块130电连接;下拉粗调模块130用于根据第二控制信号将阻抗调整电路的第二电源接入端与对应的第二阻抗元件141的第二端导通;1≤p≤M-1。
具体地,该阻抗调整电路连接于源与负载之间,并且阻抗调整电路能够调整自身的阻抗大小。可以理解,上述源可以是信号源,可以是电压源,本实施例对此不作限制。阻抗调整用于调整源的输出阻抗,将源的阻抗与负载的阻抗进行合适搭配,即进行阻抗匹配。以下以信号源为例进行说明:
阻抗匹配是微波电子学中的一部分,主要用于传输线上,来达到所有的高频微波信号皆能传至负载点的目的,不会有信号反射回来源点,从而提升能源效益。
在进行阻抗调整时,首先对上拉阻抗网络进行调整。上拉阻抗网络包括上拉调整模块120与上拉粗调模块110,且上拉粗调模块110与上拉调整模块120的数量一致。上拉粗调模块110接收第一控制信号,并依据该第一控制信号导通上拉粗调模块110中的一条支路。示例性的,第一控制信号可以由上级控制电路(未在图1中示出)产生,上级控制电路对负载阻抗进行检测,并生成第一控制信号。由于上拉调整模块120中串联有N个第一阻抗元件121,因此在上拉粗调模块110中的第k条支路导通时,第一电源接入端与负载连接端间串联有k个第一阻抗元件121;1≤k≤N。此时,k个第一阻抗元件121的阻抗值之和为信号源输出时所需的最佳阻抗。需要说明的是,第一阻抗元件121与第二阻抗元件141可以是电阻。
除此以外,在进行阻抗调整时,阻抗调整电路的负载连接端还通过比较电路与基准电阻连接。可以理解,上述比较电路将阻抗调整电路的阻抗与基准电阻进行比较。阻抗调整电路通过基准电阻进行校准。
在上拉阻抗网络调整与校准完成后,对下拉阻抗网络进行调整与校准。需要说明的是,在下拉阻抗网络调整时,上拉阻抗网络已校准完成,因此下拉阻抗网络在校准时与上拉阻抗网络进行比较。下拉阻抗网络的阻抗调整过程与上拉阻抗网络一致,在此不再赘述。
本发明实施例通过调整模块与粗调模块组合的方式进行阻抗调整,调整模块包括上拉调整模块120和下拉调整模块140,粗调模块包括上拉粗调模块110和下拉粗调模块130。粗调模块通过控制调整模块中串联的阻抗元件的数量进行阻抗调整。需要说明的是,阻抗元件包括第一阻抗元件121以及第二阻抗元件141,且阻抗元件可以是电阻。与现有技术相比,本发明实施例采用串联阻抗元件的方式,能够减少阻抗调整电路中的电阻的数量,进而节省阻抗调整电路的面积以及阻抗调整电路的使用成本。
继续参照图1,可选地,在上述实施例的基础上,上拉粗调模块110包括:
N个第一开关单元111,第k个第一开关单元111的第一端与第k个第一阻抗元件121的第二端电连接,第k个第一开关单元111的第二端与第一电源接入端电连接,第一控制信号用于控制N个第一开关单元111的导通状态;
下拉粗调模块130包括:M个第二开关单元131,第p个第二开关单元131的第一端与第p个第二阻抗元件141的第二端电连接,第p个第二开关单元131的第二端与第二电源接入端电连接,第二控制信号用于控制第二开关单元131的导通状态。
在对上拉阻抗网络进行调整时,阻抗调整电路依据第一控制信号控制第k个第一开关单元111导通,在第一电源接入端与负载之间串联k个第一阻抗元件121,进而调整第一电源接入端的输出阻抗大小进行阻抗匹配。
在对下拉阻抗网络进行调整时,阻抗调整电路依据第二控制信号控制第p个第二开关单元131导通,在第二电源接入端与负载间串联p个第二阻抗元件141,进而调整第二电源接入端的输出阻抗大小进行阻抗匹配。需要说明的是,第一控制信号以及第二控制信号均由上级控制电路生成。
图2是本发明实施例提供的另一种阻抗调整电路的结构示意图。可选地,参照图2,在上述实施例的基础上,第一开关单元111包括第一晶体管,第一晶体管的第一端作为第一开关单元111的第一端,第一晶体管的第二端作为第一开关单元111的第二端,第一晶体管的控制端作为第一开关单元111的控制端;
第二开关单元131包括第二晶体管,第二晶体管131的第一端作为第二开关单元131的第一端,第二晶体管的第二端作为第二开关单元131的第二端,第二晶体管的控制端作为第二开关单元131的控制端。
在对上拉阻抗网络进行调整时,上级控制电路向阻抗调整电路发送第一控制信号,阻抗调整电路依据第一控制信号导通第k个第一晶体管。此时,在第一电源接入端与负载间串联有k个第一阻抗元件121。
在对下拉阻抗网络进行调整时,上级控制电路向阻抗调整电路发送第二控制信号,阻抗调整电路依据第二控制信号导通第p个第二晶体管。此时,在第二电源接入端与负载间串联有p个第二阻抗元件141。
本发明实施例的阻抗调整电路通过控制上拉粗调模块110中第k个第一晶体管的导通,以及通过控制下拉粗调模块130中第p个第二晶体管的导通,进而改变阻抗调整电路的阻抗大小,从而实现阻抗调整。
图3是本发明实施例提供的又一种阻抗调整电路的结构示意图。可选地,参照图3,在上述实施例的基础上,阻抗调整电路还包括N个第一精调模块150和M个第二精调模块160;
第k个第一开关单元111的第一端通过第k个第一精调模块150与第k个第一阻抗元件121的第二端电连接;第一精调模块150用于根据第三控制信号调整其阻抗值;
第p个第二开关单元131的第一端通过第p个第二精调模块160与第p个第二阻抗元件141的第二端电连接;第二精调模块160用于根据第四控制信号调整其阻抗值。
由于上拉调整模块120中串联的第一阻抗元件121与下拉调整模块140中串联的第二阻抗元件141的阻抗大小固定,在进行阻抗调整时,阻抗大小的变化数值较大。因此,在上述实施例的基础上增加了第一精调模块150与第二精调模块160。第一精调模块150连接于上拉粗调模块110与上拉调整模块120之间;第二精调模块160连接于第二粗调模块130与下拉调整模块140之间。
在对上拉阻抗网络进行调整时,首先对上拉阻抗网络进行粗调,粗调过程与上述实施例的过程相同,在此不再赘述。在对上拉阻抗网络粗调完成后,第一精调模块150开始对粗调后的阻抗进行精细调整。可以理解,阻抗调整电路粗调后的阻抗小于应用所需的阻抗大小。阻抗调整电路在精调时数量级变化相对于粗调时数量级变化小。例如,阻抗调整电路在粗调时阻抗大小变化量级为1,阻抗调整电路在精调时阻抗大小变化量级为0.1。
下拉阻抗网络的阻抗的精调过程与上拉阻抗网络一致,在此不再赘述。
图4是本发明实施例提供的第一粗调模块与第一精调模块的局部放大图。图5是本发明实施例提供的第二粗调模块与第二精调模块的局部放大图。可选地,结合图4和图5,在上述实施例的基础上,第一精调模块150包括并联的多个第三晶体管M3,其中,第三晶体管M3的第一端与对应的第一开关单元111的第一端电连接,第三晶体管M3的第二端与对应的第一阻抗元件121的第二端电连接,第三控制信号用于控制多个第三晶体管M3的导通状态;
第二精调模块160包括并联的多个第四晶体管M4,其中,第四晶体管M4的第一端与对应的第二开关单元131的第一端电连接,第四晶体管M4的第二端与对应的第二阻抗元件141的第二端电连接,第四控制信号用于控制多个第四晶体管M4的导通状态。
具体地,第三晶体管M3与第四晶体管M4均工作于线性区,第三控制信号与第四控制信号分别控制第三晶体管M3与第四晶体管M4的阻抗大小。由于晶体管的发射极与集电极间的电压差是可变的,在施加在晶体管发射极与集电极间的电压增大时,流经晶体管的电流减小,反之亦然。因此,晶体管可以等效为可变电阻,晶体管的阻值大小可以通过晶体管的控制端进行控制。除此以外,由于电阻并联时,总电阻的倒数等于各分电阻的倒数之和,因此晶体管的并联设计结构能够适应实际应用中更为精细的阻抗调整需求。
可选地,在上述实施例的基础上,第一开关单元111包括并联的至少两个第五晶体管M5,至少两个第五晶体管M5的第一端电连接后作为第一开关单元111的第一端,至少两个第五晶体管M5的第二端电连接后作为第一开关单元111的第二端,至少两个第五晶体管M5的控制端电连接后作为第一开关单元111的控制端;
第二开关单元131包括并联的至少两个第六晶体管M6,至少两个第六晶体管M6的第一端电连接后作为第二开关单元131的第一端,至少两个第六晶体管M6的第二端电连接后作为第二开关单元131的第二端,至少两个第六晶体管M6的控制端电连接后作为第二开关单元131的控制端。
本实施例第一开关单元111的第五晶体管M5以及第二开关单元的第六晶体管M6,仅是与上述实施例中的第一晶体管以及第二晶体管做区分,以更好地说明本实施例。可以理解,第一晶体管与第五晶体管M5,在实际应用中可以是相同的晶体管;第二晶体管与第六晶体管M6,在实际应用中可以是相同的晶体管。
在电路中使用一个晶体管作为开关时,对于晶体管的驱动能力提出了更高的要求。因此,本实施例在第一开关单元111以及第二开关单元131中采用了多个晶体管的设计,进而降低了对单个晶体管驱动能力的要求。可以理解,第一开关单元111的晶体管数量可以与第一精调模块150的晶体管数量相同,也可以与第一精调模块150的晶体管数量不同;同样的,第二开关单元131的晶体管数量可以与第二精调模块160的晶体管数量相同,也可以与第二精调模块160的晶体管数量不同。需要说明的是,第一开关单元111的晶体管与第一精调模块150的晶体管间的连接方式可以根据实际需求进行变更;同样的,第二开关单元131的晶体管与第二精调模块160的晶体管间的连接方式也可以根据实际需求进行变更,本实施例对此不作限制。
需要说明的是,本实施例的第一开关单元111与第一精调模块150、第二开关单元131与第二精调模块160均可以是独立的设计结构,也均可以是集成为一体的设计结构,本实施例对此不作限制。
可选地,在上述实施例的基础上,N个第一阻抗元件121的阻抗相同;M个第二阻抗元件141的阻抗相同。
可选地,在上述实施例的基础上,第一阻抗元件121的阻抗与第二阻抗元件141的阻抗相同,且M=N。
可以理解,下拉阻抗网络的阻抗值是依据上拉网络阻抗的阻抗值进行校准以及调整的,因此下拉阻抗网络的设计结构与上拉阻抗网络相同,第一阻抗元件121的阻抗值与第二阻抗元件141的阻抗值相同,且设置数量也相同。
除此以外,上拉阻抗网络与下拉阻抗网络相同的结构设计,在阻抗调整电路进行阻抗调整时能够更为便捷精准的进行阻抗调整,以更好的进行阻抗匹配。
图6是本发明实施例提供的一种阻抗调整方法的流程图。该阻抗调整方法由以上任意实施例提供的阻抗调整电路执行,该阻抗调整方法包括:
S110、调整第一控制信号控制上拉粗调模块110的状态,以使上拉调整模块120与外接的负载阻抗匹配。
具体地,上级控制电路对负载的阻抗值进行检测,并根据负载的阻抗值生成第一控制信号。上级控制电路将第一控制信号发送至上拉粗调模块110,上拉粗调模块110依据该第一控制信号导通上拉粗调模块110中的一个第一开关单元111,以进行阻抗匹配。
S120、调整第二控制信号控制下拉粗调模块130的状态,以使下拉调整模块140与外接的负载阻抗匹配。
具体地,上级控制电路对负载的阻抗值进行检测,并根据负载的阻抗值生成第二控制信号。上级控制电路将第二控制信号发送至下拉粗调模块130,下拉粗调模块130依据该第二控制信号导通下拉粗调模块130中的一个第二开关单元131,以进行阻抗匹配。
可选地,继续参照图3,上拉粗调模块110包括:N个第一开关单元111,第k个第一开关单元111的第一端与第k个第一阻抗元件121的第二端电连接,第k个第一开关单元111的第二端与第一电源接入端电连接,第一控制信号用于控制N个第一开关单元111的导通状态;下拉粗调模块130包括:M个第二开关单元131,第p个第二开关单元131的第一端与第p个第二阻抗元件141的第二端电连接,第p个第二阻抗元件141的第二端与第二电源接入端电连接,第二控制信号用于控制第二开关单元131的导通状态;阻抗调整电路还包括N个第一精调模块150和M个第二精调模块160;阻抗调整电路还包括:第k个第一开关单元111的第一端通过第k个第一精调模块150与第k个第一阻抗元件121的第二端电连接;第一精调模块150用于根据第三控制信号调整其阻抗值;第p个第二开关单元131的第一端通过第p个第二精调模块160与第p个第二阻抗元件141的第二端电连接;第二精调模块160用于根据第四控制信号调整其阻抗值。
图7是本发明实施例提供的一种上拉阻抗网络的阻抗调整方法的流程图。可选地,该阻抗调整方法由以上任意实施例提供的阻抗调整电路执行,调整第一控制信号控制上拉粗调模块的状态,以使上拉调整模块与外接的负载阻抗匹配之后还包括:
S210、调整第三控制信号控制对应的第一精调模块150的状态,以使上拉调整模块120与外接的负载阻抗匹配;
具体地,由于上拉粗调模块110在阻抗调整时,阻抗的变化范围较大,不能更为精确地调整阻抗大小。因此,在上拉粗调模块110进行阻抗匹配后,上级控制电路依据上拉粗调模块110匹配后的阻抗值与所需阻抗值间的差值生成第三控制信号并发送至第一精调模块150,第一精调模块150根据第三控制信号进行阻抗调整,进而实现更为精确的阻抗匹配。不难理解,第一精调模块150根据第三控制信号进行精调阻抗匹配是在上拉粗调模块110根据第一控制信号进行阻抗匹配的基础上实现的。此时,阻抗匹配电路的阻抗值小于或等于所需阻抗值。例如,在实际应用中所需的阻抗为10,在上拉粗调模块调整后阻抗调整电路的阻抗大小为9,此后上级控制电路电路控制第一精调模块150进行阻抗调整,在第一精调模块150调整后阻抗调整电路的阻抗大小为9.8。
图8是本发明实施例提供的一种下拉阻抗网络的阻抗调整方法的流程图。调整第二控制信号控制下拉粗调模块130的状态,以使下拉调整模块140与外接的负载阻抗匹配之后还包括:
S310、调整第四控制信号控制对应的第二精调模块160的状态,以使下拉调整模块140与外接的负载阻抗匹配。
具体地,由于下拉粗调模块130在阻抗调整时,阻抗的变化范围较大,不能更为精确地调整阻抗大小。因此,在下拉粗调模块130进行阻抗匹配后,上级控制电路依据下拉粗调模块130与所需阻抗值间的差值生成第四控制信号并发送至第二精调模块160,第二精调模块160根据第四控制信号进行阻抗调整,进而实现更为精确的阻抗匹配。不难理解,第二精调模块160根据第四控制信号进行精调阻抗匹配是在下拉粗调模块130根据第二控制信号进行阻抗匹配的基础上实现的。此时,阻抗匹配电路的阻抗值小于或等于所需阻抗值。
图9是本发明实施例提供的另一种阻抗调整方法的流程图。该阻抗调整方法由以上任意实施例提供的阻抗调整电路执行,该阻抗调整方法包括:
S110、调整第一控制信号控制上拉粗调模块110的状态,以使上拉调整模块120与外接的负载阻抗匹配;
S210、调整第三控制信号控制对应的第一精调模块150的状态,以使上拉调整模块与外接的负载阻抗匹配;
S120、调整第二控制信号控制下拉粗调模块130的状态,以使下拉调整模块130与外接的负载阻抗匹配;
S310、调整第四控制信号控制对应的第二精调模块160的状态,以使下拉调整模块与外接的负载阻抗匹配。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本发明的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本发明保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等,均应包含在本发明保护范围之内。
Claims (10)
1.一种阻抗调整电路,其特征在于,所述阻抗调整电路包括上拉调整模块、下拉调整模块、上拉粗调模块和下拉粗调模块;
所述上拉调整模块包括串联的N个第一阻抗元件,其中,第一级第一阻抗元件的第一端与所述阻抗调整电路的负载连接端电连接,第k级第一阻抗元件的第二端与第k+1级第一阻抗元件的第一端电连接;每个所述第一阻抗元件的第二端均与所述上拉粗调模块电连接;所述上拉粗调模块用于根据第一控制信号将所述阻抗调整电路的第一电源接入端与对应的第一阻抗元件的第二端导通;1≤k≤N-1;
所述下拉调整模块包括串联的M个第二阻抗元件,其中,第一级第二阻抗元件的第一端与所述阻抗调整电路的负载连接端电连接,第p级第二阻抗元件的第二端与第p+1级第二阻抗元件的第一端电连接;每个所述第二阻抗元件的第二端均与所述下拉粗调模块电连接;所述下拉粗调模块用于根据第二控制信号将所述阻抗调整电路的第二电源接入端与对应的第二阻抗元件的第二端导通;1≤p≤M-1。
2.根据权利要求1所述的阻抗调整电路,其特征在于,
所述上拉粗调模块包括:
N个第一开关单元,第k个第一开关单元的第一端与第k个第一阻抗元件的第二端电连接,第k个第一开关单元的第二端与所述第一电源接入端电连接,所述第一控制信号用于控制所述N个第一开关单元的导通状态;
所述下拉粗调模块包括:
M个第二开关单元,第p个第二开关单元的第一端与第p个第二阻抗元件的第二端电连接,第p个第二阻抗元件的第二端与所述第二电源接入端电连接,所述第二控制信号用于控制所述第二开关单元的导通状态。
3.根据权利要求2所述的阻抗调整电路,其特征在于,所述第一开关单元包括第一晶体管,所述第一晶体管的第一端作为所述第一开关单元的第一端,所述第一晶体管的第二端作为所述第一开关单元的第二端,所述第一晶体管的控制端作为所述第一开关单元的控制端;
所述第二开关单元包括第二晶体管,所述第二晶体管的第一端作为所述第二开关单元的第一端,所述第二晶体管的第二端作为所述第二开关单元的第二端,所述第二晶体管的控制端作为所述第二开关单元的控制端。
4.根据权利要求2所述的阻抗调整电路,其特征在于,所述阻抗调整电路还包括N个第一精调模块和M个第二精调模块;
第k个第一开关单元的第一端通过第k个第一精调模块与第k个第一阻抗元件的第二端电连接;所述第一精调模块用于根据第三控制信号调整其阻抗值;
第p个第二开关单元的第一端通过第p个第二精调模块与第p个第二阻抗元件的第二端电连接;所述第二精调模块用于根据第四控制信号调整其阻抗值。
5.根据权利要求4所述的阻抗调整电路,其特征在于,所述第一精调模块包括并联的多个第三晶体管,其中,所述第三晶体管的第一端与对应的第一开关单元的第一端电连接,所述第三晶体管的第二端与对应的第一阻抗元件的第二端电连接,所述第三控制信号用于控制所述多个第三晶体管的导通状态;
所述第二精调模块包括并联的多个第四晶体管,其中,所述第四晶体管的第一端与对应的第二开关单元的第一端电连接,所述第四晶体管的第二端与对应的第二阻抗元件的第二端电连接,所述第四控制信号用于控制所述多个第四晶体管的导通状态。
6.根据权利要求5所述的阻抗调整电路,其特征在于,所述第一开关单元包括并联的至少两个第五晶体管,所述至少两个第五晶体管的第一端电连接后作为所述第一开关单元的第一端,所述至少两个第五晶体管的第二端电连接后作为所述第一开关单元的第二端,所述至少两个第五晶体管的控制端电连接后作为所述第一开关单元的控制端;
所述第二开关单元包括并联的至少两个第六晶体管,所述至少两个第六晶体管的第一端电连接后作为所述第二开关单元的第一端,所述至少两个第六晶体管的第二端电连接后作为所述第二开关单元的第二端,所述至少两个第六晶体管的控制端电连接后作为所述第二开关单元的控制端。
7.根据权利要求1所述的阻抗调整电路,其特征在于,所述N个第一阻抗元件的阻抗相同;所述M个第二阻抗元件的阻抗相同。
8.根据权利要求7所述的阻抗调整电路,其特征在于,所述第一阻抗元件的阻抗与所述第二阻抗元件的阻抗相同,且M=N。
9.一种阻抗调整方法,由权利要求1-8任一项所述的阻抗调整电路执行,其特征在于,所述阻抗调整方法包括:
调整第一控制信号控制所述上拉粗调模块的状态,以使所述上拉调整模块与外接的负载阻抗匹配;
调整第二控制信号控制所述下拉粗调模块的状态,以使所述下拉调整模块与外接的负载阻抗匹配。
10.根据权利要求9所述的阻抗调整方法,其特征在于,所述上拉调整模块包括:N个第一开关单元,第k个第一开关单元的第一端与第k个第一阻抗元件的第二端电连接,第k个第一开关单元的第二端与所述第一电源接入端电连接,所述第一控制信号用于控制所述N个第一开关单元的导通状态;所述下拉调整模块包括:M个第二开关单元,第p个第二开关单元的第一端与第p个第二阻抗元件的第二端电连接,第p个第二阻抗元件的第二端与所述第二电源接入端电连接,所述第二控制信号用于控制所述第二开关单元的导通状态;所述阻抗调整电路还包括N个第一精调模块和M个第二精调模块;所述阻抗调整电路还包括:第k个第一开关单元的第一端通过第k个第一精调模块与第k个第一阻抗元件的第二端电连接;所述第一精调模块用于根据第三控制信号调整其阻抗值;第p个第二开关单元的第一端通过第p个第二精调模块与第p个第二阻抗元件的第二端电连接;所述第二精调模块用于根据第四控制信号调整其阻抗值;
所述调整第一控制信号控制所述上拉粗调模块的状态,以使所述上拉调整模块与外接的负载阻抗匹配之后还包括:
调整所述第三控制信号控制对应的所述第一精调模块的状态,以使所述上拉调整模块与外接的负载阻抗匹配;
所述调整第二控制信号控制所述下拉粗调模块的状态,以使所述下拉调整模块与外接的负载阻抗匹配之后还包括:
调整所述第四控制信号控制对应的所述第二精调模块的状态,以使所述下拉调整模块与外接的负载阻抗匹配。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211599300.7A CN116318047A (zh) | 2022-12-12 | 2022-12-12 | 一种阻抗调整电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211599300.7A CN116318047A (zh) | 2022-12-12 | 2022-12-12 | 一种阻抗调整电路及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116318047A true CN116318047A (zh) | 2023-06-23 |
Family
ID=86789453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211599300.7A Pending CN116318047A (zh) | 2022-12-12 | 2022-12-12 | 一种阻抗调整电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116318047A (zh) |
-
2022
- 2022-12-12 CN CN202211599300.7A patent/CN116318047A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5955894A (en) | Method for controlling the impedance of a driver circuit | |
US6060907A (en) | Impedance control circuit | |
US7129739B2 (en) | Method and apparatus for selectably providing single-ended and differential signaling with controllable impedence and transition time | |
US6133749A (en) | Variable impedance output driver circuit using analog biases to match driver output impedance to load input impedance | |
US6605958B2 (en) | Precision on-chip transmission line termination | |
US20070085609A1 (en) | Transmitting arrangement and method for impedance matching | |
US10992265B2 (en) | Multi-stage pulse shaping network | |
CN101523984A (zh) | 用于在匹配阻抗之间切换的设备和方法 | |
KR102112199B1 (ko) | 데이터 전송 채널을 이퀄라이징하기 위한 시스템 및 이를 포함하는 디스플레이 | |
US6085033A (en) | Method for determining bit element values for driver impedance control | |
US20120147944A1 (en) | High resolution output driver | |
CN112187214B (zh) | Fpga的io阻抗校准电路及其方法 | |
CN110061940B (zh) | 一种均衡器系统 | |
US10418994B1 (en) | Circuit for and method of extending the bandwidth of a termination block | |
JPS59219002A (ja) | 電子制御可変遅延線の調整方法 | |
US8143912B2 (en) | Impedance adjustment circuit for adjusting terminal resistance and related method | |
CN116507988A (zh) | 具有对谐振效应的自校准补偿的ldo | |
CN112640201B (zh) | 定向耦合器 | |
EP1190420B1 (en) | Method and apparatus for testing an impedance-controlled input/output (i/o) buffer in a highly efficient manner | |
CN104426575A (zh) | 用于设置多端口天线结构的天线谐振模态的装置及方法 | |
CN116318047A (zh) | 一种阻抗调整电路及方法 | |
US6862714B2 (en) | Accurately tuning resistors | |
CN108365832B (zh) | 阻抗匹配电路与应用阻抗匹配电路的集成电路 | |
JP3734754B2 (ja) | 集積高周波回路を有する構成素子 | |
KR20160146403A (ko) | 임피던스 교정회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |